【課題】サージ耐圧の高い半導体装置を提供する。
【解決手段】半導体層からなる複数のフィン１５ａ〜１５ｆと、複数のフィン１５ａ〜１５ｆの側面上にゲート絶縁膜１６を介して設けられたゲートＧ１〜Ｇ６が、互いに電気的に接続されたゲート電極１７と、ゲート電極１７を挟むように、複数のフィン１５ａ〜１５ｆ内に設けられたソースＳ１〜Ｓ６およびドレインＤ１〜Ｄ６と、複数のソースＳ１〜Ｓ６を電気的に接続するソース電極１９と、複数のドレインＤ１〜Ｄ６を電気的に接続するドレイン電極１８と、ゲート電極１７に外部から電気を供給するためのゲートコンタクト２０と、を備え、複数のフィン１５ａ〜１５ｆのうち、ゲートコンタクト２０との距離が小さい方にあるフィン１５ａ、１５ｂの幅Ｗ１、Ｗ２が、ゲートコンタクト２０との距離が大きい方にあるフィン１５ｃ〜１５ｆの幅Ｗ３〜Ｗ６よりも大きい。 （もっと読む）

【課題】ゲート長に依存する仕事関数の変動を抑えることができる半導体装置の製造方法を提供する。
【解決手段】ゲート絶縁膜１４上の多結晶シリコン膜を露出した後、半導体基板１１を４００℃まで加熱し、その温度が安定した後に、その温度を保持したまま、例えばスパッタリング法によりニッケル膜２１を全面に形成する。ニッケル膜２１の厚さは、シリコン酸化膜２０上で６０ｎｍとする。この結果、シリコン酸化膜２０上にはニッケル膜２１が形成されるが、多結晶シリコン膜の表面に到達してきたニッケルは、そこに堆積するのではなく、多結晶シリコン膜と反応し、多結晶シリコン膜の全体がニッケルシリサイド膜２２に変化する。従って、ｐＭＯＳ領域１には、ｐ型不純物を含有するニッケルシリサイド膜２２からなるゲート電極が形成され、ｎＭＯＳ領域２には、ｎ型不純物を含有するニッケルシリサイド膜２２からなるゲート電極が形成される。 （もっと読む）

【課題】それぞれが最適なゲート絶縁膜及びゲート電極を有するｐ型ＭＩＳＦＥＴ及びｎ型ＭＩＳＦＥＴを備え且つ不良の原因となるポリシリコン膜残渣が発生することがない半導体装置を実現できるようにする。
【解決手段】半導体装置は、半導体基板１０の第１領域１０Ａの上に形成された第１のゲート絶縁膜１３Ａと、第１のゲート絶縁膜１３Ａの上に形成された第１のゲート電極１４Ａと、半導体基板１０の第２領域１０Ｂの上に形成された第２のゲート絶縁膜１３Ｂと、第２のゲート絶縁膜１３Ｂの上に形成された第２のゲート電極１４Ｂとを備えている。第１のゲート絶縁膜１３Ａは、第１の金属を含む第１の材料からなる第１の絶縁膜を有し、第２のゲート絶縁膜１３Ｂは、第１の材料と第２の金属を含む第２の材料とが混合された第２の絶縁膜を有する。 （もっと読む）

【課題】ｎチャネル型ＭＯＳＦＥＴの特性を劣化させることなく、ｐチャネル型ＭＯＳＦＥＴの閾値電圧を低減した相補型半導体装置する。
【解決手段】相補型半導体装置の製造方法が、シリコン基板を準備する工程と、ゲート絶縁膜を形成する工程と、ゲート絶縁膜を覆うようにＡｌ含有膜を形成する工程と、ｎチャネル型ＭＯＳＦＥＴ形成領域の上のＡｌ含有膜を、過酸化水素水を用いて選択的に除去する工程と、シリコン基板の上にゲート導電層を形成する工程と、ゲート絶縁膜、Ａｌ含有膜、およびゲート導電層をエッチングして、ゲート絶縁膜、Ａｌ含有膜、およびゲート導電層を含むｐチャネル型ＭＯＳＦＥＴのゲート電極と、ゲート絶縁膜、およびゲート導電層を含むｎチャネル型ＭＯＳＦＥＴのゲート電極とを形成する工程と、ｐチャネル型ＭＯＳＦＥＴのゲート電極において、Ａｌ含有膜のＡｌ元素をゲート絶縁膜中に拡散させる工程とを含む。 （もっと読む）

【課題】半導体装置の生産効率を高めるため、５インチよりも大きく、できるだけ大口径の半導体基板を利用して半導体装置を製造することを課題とする。
【解決手段】第１の半導体ウエハの表面上にバッファ層を形成し、イオンドーピング装置によりＨ_３^＋イオンを第１の半導体ウエハに照射してバッファ層の下方に損傷領域を形成する。バッファ層を介して、第２の単結晶半導体基板と第１の単結晶半導体基板を密着させ、第２の単結晶半導体基板と第１の単結晶半導体基板とを貼り合わせ、第１の単結晶半導体基板の加熱によって損傷領域に亀裂を生じさせ、第１の単結晶半導体基板の一部を第１の単結晶半導体基板から分離する。第２の単結晶半導体基板に固定された単結晶半導体層を加熱しながら、単結晶半導体層にレーザビームを照射して平坦性の向上と結晶性の回復の両方を行う。 （もっと読む）

【課題】ＬＳＩのメモリマクロ部におけるＭＩＳＦＥＴの特性ばらつきを抑制する。
【解決手段】メモリセル部１１０を構成するＭＩＳＦＥＴのゲート長は、ロジック部２００を構成するＭＩＳＦＥＴのゲート長より長く、センスアンプ部１２０を構成するＭＩＳＦＥＴのゲート長はメモリセル部１１０を構成するＭＩＳＦＥＴのゲート長より長くなるように調整されている。ここで、メモリセル部１１０を構成するＭＩＳＦＥＴは、ロジック部２００を構成するＭＩＳＦＥＴのポケット注入領域７ａに対して、不純物濃度が薄く、かつ広く分布したポケット注入領域７ｂを有している。一方、センスアンプ部１２０を構成するＭＩＳＦＥＴはポケット注入領域を有していない。 （もっと読む）

【課題】フェルミレベルのピンニングの効果が、ポリシリコン（Ｐｏｌｙ−Ｓｉ）／金属酸化物の界面で高い閾値電圧を招かないＭＯＳＦＥＴ（金属酸化物半導体電界効果トランジスタ）を含む半導体デバイスの製造方法を提供する。
【解決手段】半導体デバイスは、第１ＭＯＳＦＥＴトランジスタを含む。トランジスタは、基板、基板上の第１ｈｉｇｈ−ｋ誘電体層１、第１ｈｉｇｈ−ｋ誘電体層１上の第１誘電体キャップ層２、および第１誘電体キャップ層２上の、第１ドーピングレベルで第１導電型の半導体材料３からなる第１ゲート電極とを含む。第１誘電体キャップ層２は、スカンジウムを含む。 （もっと読む）

【課題】ＣＭＯＳを製造するにおいて、１つまたは２つの誘電体を有するデュアル金属ゲートを形成する場合の、本質的な製造プロセスの複雑さや費用が増加しない、製造が容易で信頼性のある、デュアル仕事関数を有する半導体デバイスの製造方法を提供する。
【解決手段】１つの金属電極から開始するデュアル仕事関数デバイスの簡単な製造方法およびそのデバイスを開示する。シングル金属シングル誘電体（ＳＭＳＤ）ＣＭＯＳ集積スキームが開示される。ゲート誘電体層１と誘電体キャップ層２および誘電体キャップ層２’’とを含む１つの誘電体スタックと、誘電体スタックを覆う１つの金属層とが、最初に形成され、金属−誘電体界面を形成する。誘電体スタックと金属層を形成した後、誘電体キャップ層２’’の、金属−誘電体界面に隣接する少なくとも一部が、仕事関数変調元素６を加えることにより選択的に変調される。 （もっと読む）

【課題】マスク数を増加することなく、N型及びP型TFTのチャネルの不純物濃度を個別に制御でき、またチャネル長を安定して形成できるTFT基板の製造方法を提供する。
【解決手段】絶縁基板上にN型及びP型のTFTが形成されているとともに、TFTと同層の半導体膜にN型不純物がドープされた領域を下部容量電極とし、金属膜からなる上部容量電極との間にゲート絶縁膜と同層の絶縁膜を介在させた容量が形成されたTFT基板の製造方法であって、第１及び第２のマスクをハーフトーンマスクとして、第１及び第２のマスクを用いて前記N型及びP型TFTのゲート及び上部容量電極を加工し、N型TFTのチャネルと、N型TFTのソース及びドレインと、P型TFTのチャネルと、P型TFTのソース及びドレインと、下部容量電極となる領域の半導体膜の不純物濃度を前記第１のマスクと第２のマスクのパターンにより作り分ける工程を含む。 （もっと読む）

【課題】ＳＯＩ構造を有する半導体装置において、高性能化、低消費電力化を目的の一とする。また、より高集積化された高性能な半導体素子を有する半導体装置を提供することを目的の一とする。
【解決手段】絶縁表面を有する基板上に複数の電界効果トランジスタがそれぞれ層間絶縁層を介して積層している半導体装置とする。複数の電界効果トランジスタの有する半導体層は半導体基板より分離されており、該半導体層は絶縁表面を有する基板、又は層間絶縁層上にそれぞれ設けられた絶縁層に接して接合されている。複数の電界効果トランジスタはそれぞれ前記半導体層に歪みを与える絶縁膜で覆われている。 （もっと読む）

【課題】活性領域を長手方向に伸ばすことで活性領域の端部の数を少なくし、その一方で活性領域の絶縁分離を別の手段で行うことで、活性領域の幅が縮小されてもＳＤ拡散層の面積を確保してコンタクトの接触抵抗増大を回避できる半導体装置を提供する。
【解決手段】半導体基板２に埋め込まれた素子分離絶縁膜３により絶縁分離された活性領域４と、活性領域４に設けられた複数の素子形成部５と、各素子形成部５にそれぞれ形成された半導体素子６と、素子形成部５同士を絶縁するために活性領域４に設けられたチャネルストッパ部７とを具備してなり、チャネルストッパ部７は、活性領域４の両側の素子分離絶縁膜３に凹部３ａが設けられることによって凹部３ａの間で立ち上がり形成されたフィン部２２と、フィン部２２を覆うダミーゲート絶縁膜２５と、ダミーゲート絶縁膜２５を介してフィン部２２を跨ぐダミーゲート電極２１とからなる半導体装置１を採用する。 （もっと読む）

【課題】ホウ素（Ｂ）のゲート絶縁膜の突き抜けや金属シリサイド膜による不純物の吸収によって生じるポリシリコン膜中の不純物の空乏化を防止する。
【解決手段】半導体装置１００は、ゲート絶縁膜１３と、ゲート絶縁膜１３上に形成されたゲート電極１４とを備える。ゲート電極１４は、ドープドポリシリコン膜２１ａ、２１ｂ、２１ｃと、金属シリサイド膜２２ａとを備えている。ドープドポリシリコン膜２１ａ、２１ｃは、第１の不純物を含んでおり、ドープドポリシリコン膜２１ｂは、反対の導電型を有する第２の不純物を含んでいる。これにより、ポリシリコン中の不純物の拡散工程やその後の熱負荷工程において、第２のドープドポリシリコン膜中の不純物の過度な拡散が抑制され、金属シリサイド膜が不純物を吸収することによるポリシリコン膜中の不純物の空乏化が防止される。 （もっと読む）

【課題】ＳｉＯ_２よりも高い誘電率を有する材料からなる絶縁膜上に設けられた金属電極の仕事関数が所望の値を有する半導体装置を提供することを可能にする。
【解決手段】半導体基板３４と、半導体基板上に形成されたトンネル絶縁層３６と、トンネル絶縁層上に設けられた浮遊ゲート電極３７と、浮遊ゲート電極上に形成され高誘電率材料からなる第１絶縁層３８ａと、この第１絶縁層上に形成されシリコンおよび酸素ならびに窒素を含むかあるいはシリコンおよび窒素を含む第２絶縁層３８ｂとを有する電極間絶縁膜３８と、電極間絶縁膜上に形成された制御ゲート電極４０と、第２絶縁層と制御ゲート電極との界面に形成され１３族元素を含む界面層４４と、制御ゲート電極の両側の半導体基板に形成されたソース・ドレイン領域３５と、を含み、界面層の前記１３族元素の結合状態数は酸化、窒化、または酸窒化結合状態の総数よりも金属結合状態の数が多い。 （もっと読む）

【課題】同一の半導体基板上に低リーク電流特性及び高容量値特性を有するＭＯＳ型キャパシタを備え、良好な性能を示す半導体装置及びその製造方法を提供する。
【解決手段】半導体装置３０１は、半導体基板３０１上に形成された第１の絶縁膜３０２ａ及び第１の電極３０３を有する第１のＭＯＳ型キャパシタ３１０と、半導体基板３０１上に形成された第２の絶縁膜３０２ｂ及び第２の電極３０４を有する第２のＭＯＳ型キャパシタ３１１とを備えている。第２の電極３０４の上部における不純物濃度から第２の絶縁膜３０２ｂとの界面領域における不純物濃度を差し引いた第２の濃度差は、第１の電極３０３の上部における不純物濃度から、第１の絶縁膜３０２ａとの界面領域における不純物濃度を差し引いた第１の濃度差よりも大きい。 （もっと読む）

【課題】異なる動作電圧のトランジスタ群を同一半導体基板に形成し、高電圧動作のトランジスタ群のゲート電極の低抵抗化を可能にし、低動作電圧のトランジスタ群の金属ゲート電極を形成するための導電膜の残査発生をなくすことを可能にする。
【解決手段】半導体基板１１に、高動作電圧の第１トランジスタ群と、低動作電圧の第２トランジスタ群とを有し、第１トランジスタ群は、半導体基板１１上に第１ゲート絶縁膜１３、第１ゲート電極１５、シリサイド層とが順に積層され、第２トランジスタ群は、半導体基板１１上のダミーゲート１８を除去してなるゲート形成溝４２内に、第２ゲート絶縁膜と第２ゲート電極を有する半導体装置の製造方法において、第１ゲート電極１５をダミーゲート電極１６よりも低く形成してから上記シリサイド層を形成し、それらを被覆する層間絶縁膜を形成して表面を平坦化してから、ゲート形成溝を形成する。 （もっと読む）

【課題】 この発明は、高温動作に強い温度ＭＯＳトランジスタの仕事関数差を引き出す回路を利用することと、半導体素子全体の高温リーク電流を抑えることを目的とするものである。
【解決手段】 この発明の半導体装置は、ゲート電極の仕事関数が異なる一対のＭＯＳトランジスタＭ１、Ｍ２を有し、ＭＯＳトランジスタＭ１、Ｍ２のゲート電極２１の仕事関数差を電圧として取り出す電圧検出回路を備え、ＭＯＳトランジスタＭ１、Ｍ２のソース及びドレインの拡散領域２２のボトム容量をフリンジ容量に比べて無視できるように構成したこ。 （もっと読む）

【課題】ＣＭＯＳがＦＵＳＩゲートを含む場合、異なるシリサイド相を有する第１および第２の制御電極が形成され、ゲート形成後の熱工程等により各ゲートの異なったシリサイド相中のＮｉ等の金属はゲート電極間を拡散しない半導体装置を提供する。
【解決手段】第１の制御電極１７の金属半導体化合物から、第２の制御電極１８の金属半導体化合物に、金属が拡散するのを防止するブロック領域２３を形成する。ブロック領域２３は、第１および第２の制御電極１７、１８の間の境界面に形成され、金属半導体化合物がそれから形成される金属中での溶解度より、金属半導体化合物中での溶解度が低いドーパント元素を注入することにより形成する。これにより、金属拡散が防止され、第１および第２の制御電極１７、１８の金属半導体化合物の構成が、例えば更なるデバイスの処理中の熱工程中に、実質的に変化せずに保たれる。 （もっと読む）

【課題】 高ｋ材料含有ゲート誘電体及び金属含有ゲートを有する回路構造体を提供する。
【解決手段】 高ｋ誘電体のゲート絶縁体及び金属含有ゲートを有するＰＦＥＴデバイス及びＮＦＥＴデバイスを備えたＦＥＴデバイス構造体が、開示される。両方のＮＦＥＴデバイス及びＰＦＥＴデバイスにおけるゲート金属層が、単一の共通の金属層から製造された。単一の共通の金属であるために、デバイスの製造が簡単化され、必要とされるマスクの数が減少する。両方の型のデバイスのゲートのために単一の金属層を用いるさらなる結果として、ＰＦＥＴ及びＮＦＥＴの端子電極を、直接物理的に接触した状態で互いに付き合わせることができる。共通の金属材料を選択すること及び高ｋ誘電体の酸素曝露によって、デバイスの閾値電圧が調整される。閾値は、低消費電力のデバイス動作を目的としている。 （もっと読む）

【課題】Ｐチャネル型トランジスタの閾値電圧を制御することができる半導体装置、およびその半導体装置の製造方法を提供する。
【解決手段】ＮＴｒとＰＴｒとを含む半導体装置において、Ｎ型チャネル形成領域とＰ型チャネル形成領域とを有するＮ型半導体基板２上に絶縁膜Ｆが形成され、絶縁膜Ｆにゲート電極用溝Ａ及びＢとが形成され、ゲート電極用溝Ａ及びＢの内側表面上にゲート絶縁膜２０が形成され、ＮＴｒ領域におけるゲート絶縁膜２０上にＮＴｒ仕事関数制御メタル膜２１が形成され、ＮＴｒ仕事関数制御メタル膜２１及びゲート絶縁膜２０上にフッ素がドープされたＰＴｒ仕事関数制御メタル膜２３が形成され、ＰＴｒ仕事関数制御メタル膜２３の上層に、ゲート電極用溝に埋め込まれてゲート電極が形成されている構成とする。 （もっと読む）

【課題】短ゲート長のＭＩＳ型半導体装置やこれを含む集積型半導体装置において、ＭＩＳ型半導体装置のしきい値電圧を制御する構造を提供する。
【解決手段】複数のＭＩＳ型半導体装置を含む集積型半導体装置が、半導体基板と、半導体基板に形成されたソース領域およびドレイン領域と、ソース領域とドレイン領域に挟まれ、ノンドープの半導体層を表面に含むチャネル領域と、チャネル領域上に形成された絶縁膜と、絶縁膜の上に形成されたゲート電極とを、それぞれが含む第１および第２のＭＩＳ型半導体装置を含み、第１のＭＩＳ型半導体装置に含まれる半導体層の膜厚と、第２のＭＩＳ型半導体装置に含まれる半導体層の膜厚とが互いに異なる。 （もっと読む）