【課題】要求仕様に応じて電気的特性を適切に切り替えることが可能な半導体装置を提供する。
【解決手段】半導体装置１０１は、スイッチング損失および飽和電圧損失が互いに異なる複数の半導体スイッチ素子１１，１２と、複数の半導体スイッチ素子１１，１２のいずれかを選択し、選択した半導体スイッチ素子を駆動する選択駆動部５１と、複数の半導体スイッチ素子１１，１２および選択駆動部５１を収容するケースＫとを備える。 （もっと読む）

【課題】ｎ型ＭＯＳトランジスタ、ｐ型ＭＯＳトランジスタにおいて共通のゲート絶縁膜構造及びゲート電極材料を用いながら、各々のトランジスタのしきい値電圧を適正な値へ設定し、且つゲート絶縁膜における酸素欠損に伴う移動度の低下を抑制する。
【解決手段】メタルゲート電極及び高誘電率ゲート絶縁膜を用いた半導体装置の製造方法であって、ｎ型半導体領域２００及びｐ型半導体領域３００上にそれぞれ、シリコン酸化物からなる第１のゲート絶縁膜、Ｌａ，Ａｌ，Ｏを含む第２のゲート絶縁膜、Ｈｆを含む第３のゲート絶縁膜を積層し、その上に金属膜からなるゲート電極を形成し、次いでｐ型半導体領域３００上の、第１のゲート絶縁膜，第２のゲート絶縁膜，第３のゲート絶縁膜，及びゲート電極の積層構造を、水素拡散防止膜３５０で被覆した後、水素雰囲気で熱処理を施す。 （もっと読む）

【課題】複数種類の閾値電圧のＭＩＳトランジスタをフォトレジスト数及び不純物拡散工程を追加することなく、閾値電圧を高くしてもリーク電流を低減することが可能な半導体装置を提供すること。
【解決手段】半導体基板１のチャネル領域１ａ、１ｂ上にゲート絶縁膜４ａ、４ｂを介してゲート電極５ａ、５ｂが形成されるとともにチャネル領域１ａ、１ｂの両側にソース／ドレイン領域８ａ〜８ｄが形成された複数のＭＩＳトランジスタＨＶＴ、ＭＶＴを備え、ゲート電極５ａ、５ｂは、プラグ１０ａ、１０ｂを介して配線１１ａ、１１ｂに電気的に接続され、配線１１ａ、１１ｂ上に、複数のビア１３ａ、１３ｂが形成され、複数のＭＩＳトランジスタＨＶＴ、ＭＶＴは、対応するゲート絶縁膜４ａ、４ｂにトラップされる電荷量が異なることにより、互いに閾値電圧が異なる。 （もっと読む）

【課題】
メタルゲートを有するｐチャネルＭＩＳトランジスタとメタルゲートを有するｎチャネルＭＩＳトランジスタとを、少ない工程数で形成する。
【解決手段】
半導体装置は、シリコン層を有する半導体基板と、半導体基板に画定されたｎ型活性領域とｐ型活性領域と、ｎ型活性領域の上方に形成され、酸化シリコンより高い誘電率を有し、表面にＡｌを含有する第１高誘電率ゲート絶縁膜と、ｐ型活性領域の上方に形成され、酸化シリコンより高い誘電率を有する第２高誘電率ゲート絶縁膜と、第１高誘電率ゲート絶縁膜および第２高誘電率ゲート絶縁膜の各々の上に形成され、ｎチャネルトランジスタに適した仕事関数を有する金属又は金属化合物を含む材料で形成された、第１ゲート電極および第２ゲート電極と、を有することを特徴とする。 （もっと読む）

【課題】ばらつきの少ない適切な閾値電圧がそれぞれ設定されたＬｏｇｉｃ領域およびＳＲＡＭ領域のトランジスタを備えた半導体装置およびその製造方法を提供する。
【解決手段】本発明の一態様に係る半導体装置は、第１の領域および第２の領域を有する半導体基板と、前記半導体基板上の前記第１の領域に形成された第１の高誘電率層を有する第１のゲート絶縁膜と、前記第１のゲート絶縁膜上に形成された第１のゲート電極と、を有する第１のトランジスタと、前記半導体基板上の前記第２の領域に形成された前記第１の高誘電率層よりも酸素欠損濃度の平均値が低い第２の高誘電率層を有する第２のゲート絶縁膜と、前記第２のゲート絶縁膜上に形成された第２のゲート電極と、を有し、前記第１のトランジスタと異なる閾値電圧を有する第２のトランジスタと、前記半導体基板上に形成され、前記第１のトランジスタと前記第２のトランジスタとを分離する、酸素原子を含む素子分離領域と、を有する。 （もっと読む）

【課題】本発明は、ＭＯＳＦＥＴのそれぞれが一義的に決る閾値電圧をもつ複数のＭＯＳＦＥＴの形成方法を提供する。
【解決手段】各ＭＯＳＦＥＴのために、ドープされた井戸又はタブが形成される。次に、各半導体井戸に近接して、材料ラインを形成するために、パターン形成されたマスクが用いられる。この場合、ラインの幅はＭＯＳＦＥＴに所望の閾値電圧に依存する。イオンビームが材料ラインを通過するように、基板表面に対し鋭い角度で、傾斜イオン注入が行われる。より厚いラインはイオンビームに対し、より低い透過係数をもち、従って隣接した半導体井戸に到達するイオンビームの強度は低下する。ライン幅を適当に選択することにより、タブ中のドーパント濃度、従って最終的なＭＯＳＦＥＴ閾値電圧は制御できる。 （もっと読む）

【課題】high-k膜とメタルゲート電極とを有する同一導電型の２つ以上のトランジスタが同一基板内に形成された半導体装置において、閾値電圧の差をチャネル領域における不純物濃度の差に由来する閾値電圧の差よりも大きくすることは難しかった。
【解決手段】半導体装置は、第１のトランジスタと、第１のトランジスタと同一導電型の第２のトランジスタとを備えている。第１のトランジスタは、高誘電体材料と第１の金属とを含有する第１のゲート絶縁膜８ａと、第１のゲート電極１１ａとを備えている。第２のトランジスタは、高誘電体材料と第１の金属と閾値電圧調整用不純物とを含有する第２のゲート絶縁膜８ｂと、第２のゲート電極１１ｂとを備えている。第１のゲート絶縁膜８ａは、第２のゲート絶縁膜８ｂに比べて閾値電圧調整用不純物の濃度が低い、又は閾値電圧調整用不純物を含有していない。 （もっと読む）

【課題】所望の仕事関数を得ると共にトランジスタの駆動力を劣化させない構造を有する半導体装置を提供する。
【解決手段】半導体装置は、半導体基板１と、半導体基板１の上に形成された界面層５と、界面層５の上に形成された高誘電率ゲート絶縁膜６と、高誘電率ゲート絶縁膜６上に形成されたゲート電極とを備える。高誘電率ゲート絶縁膜６はランタンを含有し、高誘電率ゲート絶縁膜６におけるゲート電極との界面に含まれているランタンの濃度は、高誘電率ゲート絶縁膜における界面層との界面に含まれているランタンの濃度よりも大きい。 （もっと読む）

【課題】低閾値電圧動作が可能な電界効果トランジスタを提供する。
【解決手段】ｎ型半導体基板２と、半導体基板に離間して形成されたソースおよびドレイン領域１２ａ、１２ｂと、ソース領域とドレイン領域との間の半導体基板上に形成され、Ｈｆ、Ｚｒ、Ｔｉから選ばれた少なくとも１つの物質と酸素を含む第１絶縁膜４と、第１絶縁膜上に形成され、シリコンと酸素を含む第２絶縁膜８と、第２絶縁膜上に形成されたゲート電極１０と、を備え、Ｖ、Ｃｒ、Ｔｅ、Ｐ、Ａｓ、Ｓ、Ｓｅの群から選ばれた少なくとも一つの第１物質と、窒素とが第１絶縁膜と第２絶縁膜との界面を含む界面領域７に含まれ、第１物質の面密度が界面領域内の第２絶縁膜側において第１ピークを有し、窒素の面密度が界面領域内に第２ピークを有し、第２ピークの位置が、第１ピークの位置よりも半導体基板側にある。 （もっと読む）

【課題】ゲート絶縁膜形成工程のような大きな熱負荷を避けて、チャネルの最上面の不純物濃度を薄くした、深さ方向のドーピング・プロファイルを実現し、オン電流が向上する半導体装置の製造方法を提供することである。
【解決手段】 ゲート電極形成後にゲート電極をマスクにして角度１０度以下でチャネル不純物をイオン注入し、この後、チャネル不純物の活性化を、基板表面から所定の深さのチャネル不純物濃度がゲート長方向に一定になるように、ＲＴＡを用いたアニールで行う、さらに、その後のエクステンション／ハロー注入、深いＳ／Ｄ注入の後の活性化を、拡散レスアニールで行う。 （もっと読む）

【課題】ｈｐ４５ｎｍ以降のＣＭＯＳ半導体装置のような微細構造において、ＬａＯ膜を高精度でエッチングして所定の領域にＬａＯ膜を残すことができる半導体装置の製造方法を提供する。
【解決手段】ｈｉｇｈ−ｋゲート絶縁膜／金属ゲート構造を有する半導体装置の製造方法において、半導体基板の上にｈｉｇｈ−ｋ材料膜とＬａＯ膜を順次形成する工程と、ＬａＯ膜の上に、所定の領域を覆うようにマスク層を形成する工程と、マスク層を用いて、ＬａＯ膜を選択的に除去するエッチング工程と、マスク層を除去した後に、ＬａＯ膜をｈｉｇｈ−ｋ材料膜中に熱拡散させる工程とを含み、エッチング工程が、ｐＨ４〜６．８の酸性水溶液を用いてＬａＯ膜を選択的にウエットエッチングする。 （もっと読む）

【課題】本発明は、しきい値電圧のばらつきが大きいトランジスタのしきい値電圧を調整してしきい値電圧のばらつきを低減することを可能にする。
【解決手段】基板１１と絶縁層１２とシリコン層１３が積層されてなるＳＯＩ基板１０の該シリコン層１３の表面側にトランジスタ２０を形成する工程と、ＳＯＩ基板１０上に、トランジスタ２０を被覆する第１絶縁膜３０と、トランジスタ２０に電気的に接続される配線部４０とを形成する工程と、配線部４０を通じてトランジスタ２０のしきい値電圧を測定する工程と、第１絶縁膜３０表面に第２絶縁膜を介して支持基板を形成する工程と、ＳＯＩ基板１０の裏面側の基板１１と絶縁層１２の少なくとも一部を除去する工程と、測定されたしきい値電圧に基づいてトランジスタ２０のしきい値電圧を調整する工程を有する。 （もっと読む）

【課題】工数を増加させることなく、一方の導電型のトランジスタのみにキャップ膜の効果を与えた半導体装置を実現できるようにする。
【解決手段】半導体装置は、半導体基板１１に形成された第１のトランジスタ１５と、第２のトランジスタ１６とを備えている。第１のトランジスタ１５は、第１のゲート絶縁膜２２Ａと、第１のゲート絶縁膜２２Ａの上に形成された第１のゲート電極２７とを有している。第２のトランジスタ１６は、第２のゲート絶縁膜２２と、第２のゲート絶縁膜２２の上に形成された第２のゲート電極２８とを有し、第１のゲート絶縁膜２２Ａは、第１の元素が拡散した第１の絶縁材料を含み、第２のゲート絶縁膜２２は、第１の絶縁材料を含む。 （もっと読む）

【課題】窒素やフッ素のドーズ量を増やしたとしても、トランジスタのしきい値電圧のばらつき増大を抑制することができる、半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造方法では、Ｎ型（Ｐ型）トランジスタが形成されるトランジスタ形成領域２２０，２３０を有する、半導体基板１を用意する。そして、トランジスタ形成領域２２０，２３０の半導体基板１上に、ゲート絶縁膜３（または６）を形成する。そして、ゲート絶縁膜３（または６）越しに、トランジスタ形成領域２２０，２３０の半導体基板１に対して、窒素またはフッ素を注入する。 （もっと読む）

【課題】ｎＭＯＳ及びｐＭＯＳの双方において低い閾値電圧を実現することができ、製造コストが低い半導体装置及びその製造方法を提供する。
【解決手段】半導体基板１上の全面にシリコン酸窒化膜５を形成し、シリコン酸窒化膜５上にランタン酸化膜６を形成し、ｐＭＯＳ領域Ｒ_ｐＭＯＳからランタン酸化膜６を除去する。次に、全面に高誘電率膜である窒化ハフニウムシリケイト膜７を形成し、アルミニウム含有窒化チタン膜８を形成し、ポリシリコン膜９を形成し、これらの積層膜をゲート電極形状に加工する。次に、ソース・ドレイン領域１２及び１３に不純物を導入し、これらの不純物を活性化させるアニール処理を利用して、アルミニウム含有窒化チタン膜８中に含まれるアルミニウムを、ｐＭＯＳ領域Ｒ_ｐＭＯＳにおけるシリコン酸窒化膜５と窒化ハフニウムシリケイト膜７との界面まで拡散させる。 （もっと読む）

【課題】 絶縁ゲート型半導体装置及びその製造方法に関し、炭化タンタル膜の仕事関数を適正に選択的に制御する。
【解決手段】 半導体基板上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に炭化タンタル膜を成膜する工程と、前記炭化タンタル膜の一部を露出する開口を有するマスクパターンを形成したのち、水素プラズマ処理を行う工程とを設ける。 （もっと読む）

【課題】本発明は、半導体装置の製造方法等に関し、特に半導体装置に混載されるトランジスタの種類数が異なる場合にてデバイス特性のプロセス間差が発生しない半導体装置の製造方法等を提供する。
【解決手段】本発明に係る半導体装置の製造方法は、トランジスタの種類数が異なる第１及び第２の半導体装置を形成する半導体装置の製造方法において、トランジスタ領域１０１、１０２を窒化シリコン膜４で覆い、トランジスタ領域１００にゲート絶縁膜５を形成し、この上にレジストパターン１０を形成し、これをマスクとし且つ窒化シリコン膜４を通して、トランジスタ領域１０１にイオン注入を行う。第１のレジストパターン１０を剥離後に窒化シリコン膜４をウェットエッチングにより除去するが、第１の半導体装置におけるゲート絶縁膜の膜厚と、第２の半導体装置におけるゲート絶縁膜がほぼ同じ膜厚となるように、エッチング量を調整していることを特徴とする。 （もっと読む）

【課題】ゲート電極の形成後に熱処理が施される場合でも、金属から成るゲート電極の仕事関数を比較的容易に制御することができる半導体装置の製造方法を提供する。
【解決手段】ｎＦＥＴ領域ＲｎおよびｐＦＥＴ領域Ｒｐの半導体基板１上にゲート絶縁膜２およびゲート電極用金属膜３を順次に形成した後、ｐＦＥＴ領域Ｒｐに形成されたゲート電極用金属膜３に不純物を注入する。これによって、ｐＦＥＴ領域Ｒｐに形成されたゲート電極用金属膜３の組成を変化させることができるので、このゲート電極用金属膜３で形成されるｐＦＥＴ領域Ｒｐのゲート電極の仕事関数を変化させることができる。したがって、ｎＦＥＴ領域ＲｎとｐＦＥＴ領域Ｒｐとに、異なる仕事関数を有するゲート電極を容易に形成することができる。 （もっと読む）

【課題】良好な形状のｓｉｎｇｌｅ ｍｅｔａｌ／ｄｕａｌ ｈｉｇｈ−ｋ構造を形成し、ｎＭＯＳ、ｐＭＯＳそれぞれに適したフラットバンド電圧を得ることができる半導体装置を得ること。
【解決手段】本発明の一実施形態における半導体装置１００は、第１導電型のＭＯＳＦＥＴ１０と、第２導電型のＭＯＳＦＥＴ２０を有する。第１および第２導電型のＭＯＳＦＥＴ１０，２０は、半導体基板１上に形成された第１の絶縁膜２と、第１の絶縁膜２上に形成され、第１の絶縁膜２よりも誘電率の高い絶縁材料からなる第２の絶縁膜４と、第２の絶縁膜４上に形成され、第２の絶縁膜４に拡散して仕事関数を制御する材料を含むメタル層５を下層に有するゲート電極７と、を備える。また、第２導電型のＭＯＳＦＥＴ２０は、第１の絶縁膜２と第２の絶縁膜４との間に形成され、仕事関数を制御する材料が第１の絶縁膜２界面に拡散するのを防止する拡散防止膜３をさらに備える。 （もっと読む）

【課題】 従来の比例縮小側（係数α、α＞１）を適用した平面型ＭＯＳＴのしきい電圧のばらつきの標準偏差σ（Ｖ_Ｔ）が、微細化とともに、すなわちαを大きくするとともに大きくなり、動作電圧が低くできないという問題がある。
【解決手段】 フィンの高さをチャンネル長よりも高くしたＦｉｎＦＥＴ構造によって上記の問題を解決する。 （もっと読む）