【課題】良好な形状のキャップ層を形成して、容易に適した仕事関数に制御することができる半導体装置、およびその製造方法を得ることを目的とする。
【解決手段】本発明における半導体装置の製造方法は、ｈｉｇｈ−ｋ膜２および第１のゲート電極膜３が積層したゲートパターンが形成されるとともに、ゲートパターンをマスクとして、第１導電型および第２導電型のソース・ドレイン領域１２を形成する。次に、ゲートパターンの周囲を含む全面に層間絶縁膜１４を形成する。次に、第１導電型のＭＩＳＦＥＴ形成領域８の第１のゲート電極膜を除去して溝部２０ａを形成する。次に、溝部２０ａの底面および側面を含む全面に積層するようにキャップ層１５を形成する。次に、溝部２０ａを埋め込むように第２のゲート電極膜１６を形成する。次に、第２導電型のＭＩＳＦＥＴ形成領域９の第１のゲート電極膜３の表面が露出するように除去しキャップ層１５を拡散する。 （もっと読む）

【課題】生産性を損なうことなく、ＭＩＳトランジスタを有する半導体装置を高性能化する。
【解決手段】シリコン基板１の主面ｓ１のＮＭＩＳ領域ＲＮには素子用ｐウェルｐｗを、ＰＭＩＳ領域ＲＰには素子用ｎウェルｎｗを形成した後、主面ｓ１に順に形成したゲート絶縁膜ＧＩおよび第１多結晶シリコン膜Ｅ１ａを透過させるようにしてアクセプタとなる不純物イオンを注入して、チャネル領域ＣＨの不純物濃度を調整する。その後、第１多結晶シリコン膜Ｅ１ａおよびその上に形成した第２多結晶シリコン膜のうち、ＮＭＩＳ領域ＲＮにはドナー不純物を、ＰＭＩＳ領域ＲＰにはアクセプタ不純物を注入した後、これらを加工して、ｎ型のゲート電極とｐ型のゲート電極とを形成する。ゲート絶縁膜ＧＩは、シリコン基板１の主面を酸化した後、炉体内において一酸化二窒素雰囲気中で熱処理を施すようにして形成する。 （もっと読む）

【課題】Ｈｆ−Ｏ系絶縁膜上に、ＴａＣ_ｘ膜を用いたメタルゲート電極を備えたＭＩＳトランジスタの実効仕事関数を制御する。
【解決手段】ＳＯＩ基板１のシリコン層１ｃ側よりゲート絶縁膜２を形成する。次いで、ゲート絶縁膜２上に室温スパッタ法によってＴａＣ_ｘ膜を堆積し、このＴａＣ_ｘ膜から構成されるメタルゲート電極３を形成する。次いで、メタルゲート電極３上にアモルファス状態のシリコン膜を形成した後、メタルゲート電極３に熱処理を施す。次いで、前記シリコン膜を除去した後、メタルゲート電極３に酸素を添加する。 （もっと読む）

【課題】複数の半導体素子がそれぞれ所望の特性を有し、かつ信頼性の高い半導体装置およびその半導体装置を容易に製造することのできる半導体装置の製造方法を提供する。
【解決手段】ゲート絶縁膜６の上面上に、全面的に、３〜３０ｎｍの厚みのゲート電極用金属膜Ｍを形成する。次に、ゲート電極用金属膜Ｍの上面のうちでｎＦＥＴ領域Ｒｎ内に属する部分にのみ、全面的に、ゲート電極用金属膜Ｍとは異種材料の、１０ｎｍ以下の厚みのｎ側キャップ層８Ａを形成する。その上で、熱処理を行って、ｎ側キャップ層８Ａを、その直下のゲート電極用金属膜Ｍ内に拡散・反応させて、ｎＦＥＴ領域Ｒｎ内にｎ側ゲート電極用金属膜ＭＡを形成する。それ以降は、ポリＳｉ層を堆積した上で、ゲート電極加工を施す。 （もっと読む）

【課題】高い反転層キャリア移動度を有するシングルメタルＣＭＩＳＦＥＴを提供する。
【解決手段】半導体装置は、半導体基板と、半導体基板上に形成されたｐチャネルＭＩＳトランジスタとｎチャネルＭＩＳトランジスタとを具備し、ｐチャネルＭＩＳトランジスタとｎチャネルＭＩＳトランジスタは、半導体基板上に形成されたゲート絶縁膜と、ゲート絶縁膜上に形成されたゲート電極層を夫々備え、ｐチャネルＭＩＳトランジスタとｎチャネルＭＩＳトランジスタのゲート電極における、少なくともゲート絶縁膜と接する最下層は、ＴａとＣを含む同一組成を有し、ＣとＴａとの合計に対するＴａのモル比（Ｔａ／（Ｔａ＋Ｃ））が０．５より大であり、最下層は同一配向性を有することを特徴とする。 （もっと読む）

【課題】メタルをゲート電極材料に用いたＣＭＩＳ素子の閾値を低減する。
【解決手段】ｐ型ＭＩＳトランジスタＱｐのゲート絶縁膜５上に設けられたｐ型ゲート電極７は、順に、カチオン比でＡｌが１０％以上５０％以下のＴｉＡｌＮから構成される第１金属膜３０と、ＴｉＮから構成され、膜厚が５ｎｍ以下の第２金属膜３１と、Ｓｉを主成分として含有する導電体膜３２とが積層された構造を有している。また、ｎ型ＭＩＳトランジスタＱｎのゲート絶縁膜５上に設けられたｎ型ゲート電極６は、順に、第２金属膜３１と、導電体膜３２とが積層された構造を有している。 （もっと読む）

【課題】 高誘電率ゲート絶縁膜を用い、ＰＭＯＳ、ＮＭＯＳに適したしきい値電圧を有するＣＭＯＳＦＥＴを実現する。
【解決手段】 潮解性のあるランタン酸化膜をキャップ膜として用いずに、ハフニウムを含有する絶縁膜１１１を形成する前にシリコン酸化膜１０４上にランタンを含有する絶縁膜を形成して、ハフニウムを含有する絶縁膜１１１で保護するとともに、エッチングによりダメージを受けたＰＭＯＳ領域にＳｉＧｅ層１０８をエピタキシャル成長させることによって、ＰＭＯＳ、ＮＭＯＳそれぞれに適したしきい値電圧を有する構造を形成する。 （もっと読む）

【課題】ビット線の容量を小さくし、高速動作が得られるダイナミックランダムアクセスメモリを得ること。
【解決手段】ソース／ドレイン領域の一方になる第１の導電層６の上に、第１の半導体層１１、チャネル半導体層１２、ソース／ドレイン領域の他方になり、かつストレージノード２６にもなる第２の導電層１３が設けられている。第２の導電層１３の上にキャパシタ絶縁膜２１が設けられる。キャパシタ絶縁膜２１を介在させて、ストレージノード２６の上にセルプレート２２が設けられている。 （もっと読む）

【課題】 ゲート絶縁膜にＨｆを含むＭＯＳトランジスタの特性のばらつきを抑制するために、Ｈｆ密度の面内ばらつきを少なくすることが必要である。
【解決手段】 半導体基板上に、熱酸化により酸化シリコンまたは酸窒化シリコンを含む絶縁膜(40)を形成する。絶縁膜の上にＨｆを含むガス(45)を供給して、絶縁膜の上にＨｆ原子(41)を堆積させる。Ｈｆ原子が堆積している絶縁膜を、酸素雰囲気中(46)で熱処理する。酸素雰囲気中で熱処理した後、絶縁膜の上に、ゲート電極(50P,50N)を形成する。ゲート電極の両側に、ソース領域及びドレイン領域(52P,52N)を形成する。 （もっと読む）

【課題】側面方位とキャリア極性に応じて歪み方向が最適化されたＦｉｎＦＥＴおよびナノワイヤトランジスタと、これを実現するＳＭＴを導入した製造方法を提供する。
【解決手段】半導体基板１４と、半導体基板１４の上部に形成され、半導体基板１４主面に平行な上面と、半導体基板１４主面に垂直な（１００）面の側面を有する直方体状半導体層４０と、直方体状半導体層４０内に形成されるチャネル領域１８と、チャネル領域１８の少なくとも側面上に形成されるゲート絶縁膜２０と、ゲート絶縁膜２０上のゲート電極３０と、直方体状半導体層４０内に、チャネル領域１８を挟み込むよう形成されるソース／ドレイン領域とを備え、チャネル領域１８に、半導体基板１４主面に対して垂直方向の圧縮歪みが印加されているｐＭＩＳＦＥＴを有することを特徴とする半導体装置およびその製造方法。 （もっと読む）

【課題】精度良く形成された第１，第２のゲート電極を実現すると共に、ゲート幅方向の幅が縮小化された素子分離領域を実現する。
【解決手段】第１のＭＩＳトランジスタは、第１のゲート絶縁膜１３ａ上に形成された第２の金属膜３０ａからなる第１のゲート電極３０Ａと、第１のゲート電極の側面上から第１の活性領域１０ａにおける第１のゲート電極の側方に位置する領域の上面上に跨って形成された絶縁膜２７とを備え、第２のＭＩＳトランジスタは、第２のゲート絶縁膜１３ｂ上に形成され第１の金属膜１４ｂと第１の金属膜上に形成された導電膜３０ｂとからなる第２のゲート電極３０Ｂと、第２のゲート電極の側面上から第２の活性領域における第２のゲート電極の側方に位置する領域の上面上に跨って形成された絶縁膜２７とを備え、第１の金属膜と第２の金属膜とは、互いに異なる金属材料からなり、第１，第２のゲート電極の上面上には絶縁膜が形成されていない。 （もっと読む）

【課題】阻害反応物を用いてドーパント前駆体が利用可能な結合部位の一部を阻害することによって、堆積したドーパントの濃度および均一性を制御することができる。ＡＬＤプロセスにおいて、阻害反応物をドーパント前駆体の導入前に導入することができる、または阻害反応物およびドーパント前駆体を同時に導入することができる。
【解決手段】原子層堆積プロセス（ＡＬＤ）によって、基板表面または２つの薄膜間の界面をドープする方法が提供される。 （もっと読む）

【課題】ｐ型ＭＯＳＦＥＴ領域とｎ型ＭＯＳＦＥＴ領域とで、選択的にシリコン・ゲルマニウム層を形成する。
【解決手段】シリコン層のｐウェル上に第１導電層が形成され、シリコン層のｎウェル上に第２導電層が形成される。ｐウェルおよびｎウェルの両方にフッ素イオンが注入される。ｐウェルおよびｎウェルの両方が水酸化アンモニウムおよび過酸化物に晒される。シリコン層上にボロン添加されたシリコン・ゲルマニウム層をエピタキシャル成長させる。 （もっと読む）

【課題】体格を大きくせずに、スイッチング損失の増大を抑制しつつ、ラジオノイズの発生を抑制することのできる半導体装置を提供する。
【解決手段】半導体基板の表面上に対をなして設けられた第１電極及び第２電極と、第１制御電極とを有し、第１制御電極と第１電極との間に入力される制御信号によって、第１電極と第２電極との間を流れる電流が制御されるトランジスタ素子を備えた半導体装置であって、第１制御電極には、制御信号が入力される部位と、半導体基板におけるチャネル形成領域と対向する領域であって第１電極側の端部との間に第１電位障壁が設けられている。制御信号に応じて、第１制御電極と第１電極との間の容量部の少なくとも一部が、第１電位障壁を介して充放電される。 （もっと読む）

【課題】素子分離領域近傍のゲート絶縁膜の膜厚が増すことによるドレイン電流特性の劣化を抑制することのできる半導体装置およびその製造方法を提供する。
【解決手段】本発明の一態様に係る半導体装置は、半導体基板と、前記半導体基板内に形成され、酸化物層と、前記酸化物層上に位置する酸化剤拡散防止層とを有する素子分離領域と、前記半導体基板上および前記酸化剤拡散防止層上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、を有する。 （もっと読む）

【課題】本発明は、閾値電圧（Ｖｔｈ）が低く、且つ半導体特性に問題が生じないハイブリッド構造の半導体装置を提供することを目的とする。
【解決手段】本発明は、基板１に設けた第１ソース領域２と第１ドレイン領域３との間の基板１上にｈｉｇｈ−ｋ膜の第１ゲート絶縁膜４と、第１ゲート絶縁膜４上にポリシリコン膜の第１ゲート電極とを備えたｎ型の半導体素子と、基板１に設けた第２ソース領域２と第２ドレイン領域３との間の基板１上にｈｉｇｈ−ｋ膜の第２ゲート絶縁膜４と、第２絶縁膜上に第１金属膜７，８と、第１金属膜７，８上にポリシリコン膜の第２ゲート電極とを備えたｐ型の半導体素子とを備えるハイブリッド構造の半導体装置である。そして、本発明の１つの実施形態では、第１金属膜８が、窒化チタン単体よりも仕事関数が高くなる添加物質を添加した窒化チタン膜を有している。 （もっと読む）

【課題】互いに導電型の同じＭＩＳトランジスタを備えた半導体装置において、互いに閾値電圧の異なるＭＩＳトランジスタを精度良く且つ高性能に実現する。
【解決手段】第１のＭＩＳトランジスタＬＴｒは、第１の活性領域１ａに形成された第１のチャネル領域３ａと、第１のチャネル領域上に形成された高誘電率絶縁膜からなる第１のゲート絶縁膜４ａと、第１のゲート絶縁膜上に接する第１の導電部１２ａと、第２の導電部１３ａとを有する第１のゲート電極２０Ａとを備え、第２のＭＩＳトランジスタＨＴｒは、第２の活性領域１ｂに形成された第２のチャネル領域３ｂと、第２のチャネル領域上に形成された高誘電率絶縁膜からなる第２のゲート絶縁膜４ｂと、第２のゲート絶縁膜上に接する第３の導電部１２ｂと、第４の導電部１３ｂとを有する第２のゲート電極２０Ｂとを備え、第３の導電部は、第１の導電部よりも薄い膜厚で且つ第１の導電部と同じ組成材料からなる。 （もっと読む）

【課題】基板とｈｉｇｈ−ｋ誘電体との界面の品質を最適化する技術を提供する。
【解決手段】ｈｉｇｈ−ｋゲート誘電体を形成する方法であって、半導体基板を準備する工程と、基板を洗浄する工程と、熱処理を行う工程と、ｈｉｇｈ−ｋ誘電体材料を堆積する工程とを含み、熱処理工程は非酸化雰囲気中で行われて、半導体基板とｈｉｇｈ−ｋ誘電体材料との間に薄い界面層を形成し、薄い界面層の膜厚は１０Åより小さい方法。 （もっと読む）

【課題】応力を調整した多層シリコン膜を形成する方法を提供する。
【解決手段】シリコンソースガスを備える第１のプロセスガスを該プロセスチャンバ内に流入させることによって、非晶質シリコン膜４０６が該基板上に形成される。シリコンソースガスを備える第１のプロセスガス混合物と、Ｈ_２及び不活性ガスを備える第１の希釈ガス混合物とを第１の温度で堆積チャンバ内に流入させることによって、多結晶シリコン膜４０８が該非晶質シリコン膜上に形成される。 （もっと読む）

【課題】リセスゲート及びこれを含む半導体素子の製造方法を提供する。
【解決手段】半導体素子のリセスゲートは、基板１１０と、金属層１６５と、ポリシリコン層と、ポリシリコン層に隣接し、金属層１６５から離隔され、形成されたソース領域及びドレーン領域と、を含む。半導体素子の形成方法は、基板１１０の上にソース/ドレーン１２０層を形成する段階と、リセス１１２を形成し、第１導電層パターン１４５を形成する段階と、第１導電層パターン１４５上に第２導電層を形成する段階、ソース/ドレーン層１２０と重畳されるように第２導電層パターン１５６を形成する段階と、前記第２導電層パターン１５６と、前記ソース/ドレーン層１２０上に絶縁層を蒸着する段階と、第２導電層パターン１５６上にキャップを形成するように絶縁層を平坦化する段階と、を含む。 （もっと読む）