【課題】 トランジスタの信頼性の劣化を抑制しつつ、高電圧駆動を可能とするとともに高速化を図る。
【解決手段】 酸化防止膜４をマスクとしてエピタキシャル成長を行うことにより、第１単結晶半導体層３上に第２単結晶半導体層５を形成し、酸化防止膜４をマスクとして第２単結晶半導体層５の熱処理を行うことにより、第２単結晶半導体層５の構成成分を第１単結晶半導体層３内に拡散させ、第１単結晶半導体層３の一部を第３単結晶半導体層７に変換した後、第１単結晶半導体層３上および第３単結晶半導体層７上に第４単結晶半導体層８を形成し、第３単結晶半導体層７上に配置された第４単結晶半導体層８上にゲート絶縁膜１１を形成するとともに、オフセットゲート層１５ｂおよびドレイン層１５ｃを第１単結晶半導体層３および第４単結晶半導体層８に形成する。 （もっと読む）

【目的】 ＳＴＩ構造の素子分離領域３の近傍のアクティブ領域２に発生する応力発生領域４の転位等の結晶欠陥の発生を抑制し、さらにアニール処理がなくてもソース／ドレインを形成することができる半導体装置及びその製造方法を提供する。
【解決手段】 マスク形成工程で少なくとも素子分離領域３とアクティブ領域２との境界の応力発生領域４上にマスクを形成し、第１イオン注入工程で第１のイオン１１をイオン注入し、応力発生領域４以外のアクティブ領域２にソース部８及びドレイン部９となる第１の不純物領域１２を形成する。次に、第２イオン注入工程で応力発生領域４を含むアクティブ領域２に第１の不純物イオン１１よりも質量が小さく、かつ、極性が同じである第２のイオン１４をイオン注入して第２の不純物領域１５を形成する。 （もっと読む）

注入フリーエンハンスメントモード金属酸化膜半導体電界効果トランジスタ（ＥＭＯＳＦＥＴ）を提供する。ＥＭＯＳＦＥＴは、ＩＩＩ−Ｖ化合物半導体基板と、ＩＩＩ−Ｖ化合物半導体基板上のエピタキシャル層構造とを有する。エピタキシャル材料層は、チャネル層と、少なくとも１つのドープ層とを有する。ゲート酸化膜層は、エピタキシャル層構造の上にある。ＥＭＯＳＦＥＴは、更に、ゲート酸化膜層上の金属ゲート電極と、エピタキシャル層構造上のソース及びドレイン・オーミックコンタクトと、を含む。
（もっと読む）

【課題】正孔または電子の移動度を高めるとともに、ＮＭＯＳ領域とＰＭＯＳ領域との表面の段差を抑制することが可能な半導体装置および半導体装置の製造方法を提供する。
【解決手段】本発明は、ＮＭＯＳ領域ＡとＰＭＯＳ領域Ｂとを同一の基板１１に備えた半導体装置であって、ＮＭＯＳ領域Ａの基板１１上に設けられるとともに、基板１１の表面と異なる面方位を有する歪みＳｉ層２１と、ＰＭＯＳ領域Ｂの基板１１上に設けられるとともに、基板１１の表面と同じ面方位を有する歪み層からなる歪みＳｉＧｅ層３１とを備えたことを特徴とする半導体装置およびその製造方法である。 （もっと読む）

【課題】 ＬＤＭＯＳトランジスタを高耐圧にするとともに、オン抵抗を低減させる。
【解決手段】 半導体装置１００は、Ｐ型シリコン基板１０２と、Ｐ型シリコン基板１０２上に形成されたゲート電極１２０と、ゲート電極１２０の横方向に形成されたドレイン（第二Ｎ型拡散領域１０９）と、ドレイン（第二Ｎ型拡散領域１０９）上に形成されたドレイン電極１３０と、ゲート電極１２０とドレイン電極１３０との間に設けられ、ゲート絶縁膜１１２よりも膜厚の厚い絶縁膜（フィールド酸化膜１０６）と、前記絶縁膜上において、ドレイン電極１３０に沿って形成された電界制御電極１１８と、により構成されたＬＤＭＯＳトランジスタを含む。 （もっと読む）

【課題】 チャネル領域内のキャリア制御性が優れると共にリーク電流が少ない半導体素子及びその製造方法を提供する。
【解決手段】 基板１上に、エピタキシャル成長により、基板１の表面に対して垂直な方向を含む断面が下底よりも上底が短い台形形状である低濃度ドープダイヤモンド層４を形成する。次に、低濃度ドープダイヤモンド層４の両側に、エピタキシャル成長により低濃度ドープダイヤモンド層４よりも不純物濃度が高い高濃度ドープダイヤモンド層７ａ及び７ｂを形成する。そして、高濃度ドープダイヤモンド層７ａ及び７ｂ上に、金属電極８ａ及び８ｂを形成した後、酸化シリコン絶縁層９ａ及び９ｂを形成し、更に、低濃度ドープダイヤモンド層４の上に酸化アルミニウム絶縁層１０を介してゲート電極１１を形成して、高濃度ドープダイヤモンド層７ａ及び７ｂ間の距離が基板１から遠ざかるに従い短くなる半導体素子とする。 （もっと読む）

【課題】微細化されたＣＭＯＳ半導体装置に適したｐＭＯＳとｎＭＯＳにおいてそれぞれ適切に制御されたＧｅ濃度分布及び形状を有するＳｉ／ＳｉＧｅゲート電極構造を備えた半導体装置を提供することである。
【解決手段】上記の課題を解決した半導体装置は、半導体基板上に形成された絶縁膜と、前記絶縁膜上に形成され、前記絶縁膜との界面近くで高いゲルマニウム濃度を有し、その反対側表面で低いゲルマニウム濃度を有する第１のゲート電極と、前記絶縁膜上に形成され、電極中でほぼ一様なゲルマニウム濃度を有し、６×１０^２０ａｔｏｍｓ／ｃｍ^３以上の濃度のｎ型不純物を有する第２のゲート電極とを具備する。 （もっと読む）

【課題】
５〜１０Ｖ程度のスナップバック耐圧をもつデバイスをセルフアライン法で実現することができる半導体装置及びその製造方法を提供すること。
【解決手段】
主ゲート６ａの隣に所定の間隔をおいて配された２個以上の副ゲート６ｂ、６ｃと、副ゲート６ｂ、６ｃの下であってソース／ドレイン層９ａ、９ｂの端部から主ゲート６ａの端部近傍まで連続的に配されるとともに、ソース／ドレイン層９ａ、９ｂと同電位型であり、不純物の濃度がソース／ドレイン層９ａ、９ｂよりも低濃度である低濃度層７ａ、７ｂと、を備える。 （もっと読む）

【課題】完全なシリサイドゲートを伴うＭＯＳトランジスタの新規構造を得ることである。
【解決手段】本発明は、ＭＯＳトランジスタに関し、そのゲートは絶縁層（３１）、金属シリサイド層（５０）、導電性封入材料層（５３）、及びポリシリコン層（５５）を連続的に含む。 （もっと読む）

【課題】改善された高周波性能およびオン状態特性を可能にするＭＯＳデバイスを提供すること。
【解決手段】ＭＯＳデバイスは、第１の伝導型の半導体層と、半導体層の上面に近接して半導体層中に形成された第２の伝導型の第１および第２のソース／ドレイン領域とを含む。第１および第２のソース／ドレイン領域は、互いに間隔を開けて配置されている。ゲートは、少なくとも部分的に第１のソース／ドレイン領域と第２のソース／ドレイン領域との間の半導体層の上に形成され、かつ半導体層から電気的に絶縁されている。第１および第２のソース／ドレイン領域のうちの少なくとも特定の１つは、半導体層とその特定のソース／ドレイン領域との間の接合の幅よりも実質的に大きな実効幅を有して形作られている。 （もっと読む）

【課題】表面濃度が濃く且つ急峻な不純物濃度分布を有するチャネル拡散層を備えた半導体装置及びその製造方法を提供する。
【解決手段】半導体基板１０上にゲート絶縁膜１１とゲート電極１２が形成され、ゲート電極１２の側面上にサイドウォール１３が形成されている。そして、ゲート電極１２の側方下にはＰ型エクステンション拡散層１４が形成され、サイドウォール１３の側方下にはＰ型ソース・ドレイン拡散層１５が形成されている。ゲート絶縁膜１１の下側の領域には、インジウムイオンが主な不純物である第１のＰ型チャネル拡散層１６と、ボロンが主な不純物である第２のＰ型チャネル拡散層１７が形成されている。そして、第１のＰ型チャネル拡散層１６の底面側を覆うように、Ｎ型拡散層１８が形成されている。 （もっと読む）

【課題】トランスコンダクタンスｇｍ及びソースドレインコンダクタンスｇｄｓの減衰を再現し、片側ＬＤＤ構造を有する高耐圧ＭＯＳトランジスタのシミュレーション精度を向上する。
【解決手段】このＭＯＳトランジスタモデルは、ドレイン側に、不変抵抗値を有する抵抗１０がＭＯＳトランジスタモデルＭＴに接続されたＢＩＳＭ３モデルに、さらにゲート電位ＶＧ及びドレイン電位ＶＤに依存して抵抗値が変化する可変抵抗２０を抵抗１０に直列に接続したものである。即ち、可変抵抗２０の抵抗値Ｒ２０は、ゲート電位ＶＧ及びドレイン電位ＶＤの関数であり、例えばそれらのパラメータの多項式（例えば、２次式や３次式）で表現される。そして、それらの多項式の各項の係数を実際のＭＯＳトランジスタの電気的特性から抽出する。 （もっと読む）

【解決手段】 シリコン上にゲート絶縁層が形成された半導体センシング用電界効果型トランジスタであり、該ゲート絶縁層上に、直接的な検出部として有機単分子膜を形成して用いる半導体センシングデバイス用の電界効果型トランジスタであって、上記ゲート絶縁層が、第１のシリコン酸化物層上にシリコン窒化物層を介して第２のシリコン酸化物層が積層されてなる積層構造を具備する半導体センシング用電界効果型トランジスタ及びこれを用いた半導体センシングデバイス。
【効果】 ゲート絶縁層からのトランジスタ部分への水分やイオンの侵入を遮断することが可能であり、液中測定用として特に好適な、高い検出感度を示す半導体センシングデバイス及びこれを与える電界効果型トランジスタを提供することができる。 （もっと読む）

【課題】金属原子を含んだ絶縁破壊耐性の高いゲート絶縁膜構造を持つ半導体装置とその製造方法を提供する。
【解決手段】ｐ型シリコン基板１に、チャネル領域４を挟んで対向するドレイン、ソース拡散層３が形成され、ゲート絶縁膜５を介してゲート電極６が形成される。ゲート絶縁膜５は、チャネル領域４の直上の部分が誘電率の高い金属酸化物からなる第１のゲート絶縁膜５ａにより形成され、それ以外の部分は金属原子濃度が低い第２のゲート絶縁膜５ｂにより形成される。 （もっと読む）

【課題】半導体基板をドープする方法、特に、注入源に対する基板の傾斜角を変えることによってドーパントを注入する方法を提供する。
【解決手段】基板にドーパントを注入する方法、及びそのような注入を利用して半導体素子を製造する方法。ドーパントを注入する方法は、他の段階の中でもとりわけ、注入プラテン（３０５）上又はその上に位置する基板（３１０）を注入源（３２０）に対して第１の方向の軸線に関して傾斜させる段階と、第１の方向に傾斜した基板（３１０）を使用して注入線量の一部分を注入する段階と、次に、基板（３１０）を第１の方向と反対の第２の方向に傾斜させる段階と、第２の方向に傾斜した基板（３１０）を使用して注入線量の別の部分を注入する段階とを含む。 （もっと読む）

【課題】 単一のシリコンウェーハ中に形成した互いに異なる回路に多様な負性微分抵抗（ＮＤＲ）特性を付与できるように製造工程中または出荷後のフィールドでの通常動作中に最大電流対最小電流比（ＰＶＲ）値などの特性値を調整できるようにしたＮＤＲデバイスを提供する。
【解決手段】 互いに異なるＮＤＲモードを発現するように動作中に多様にＮＤＲ特性を変える過程を含むＮＤＲ素子の制御の方法を開示している。ＮＤＲ素子（シリコン利用のＮＤＲ ＦＥＴなど）に印加するバイアスの条件を変えることによって、最大電流対最小電流比（ＰＶＲ）値（またはそれ以外の特性）をＮＤＲ素子利用回路の所望の動作変化の実現のために動的に変えることができる。例えば、メモリ用または論理回路用では、動作電力の削減のために最小電流値を休止期間中に小さくすることができる。すなわち、適応型ＮＤＲ素子を慣用の半導体回路の中で有利に活用することができる。 （もっと読む）

【課題】 斜めイオン注入を行うにも拘わらず、電極等の導電膜下に注入されるイオンの量や注入位置のばらつきを低減する。
【解決手段】 ｐ型のシリコン基板１上の全面にゲート酸化膜２を形成する。ゲート酸化膜２上にポリシリコン層を形成し、これをパターニングしてゲート電極３とする。イオン注入調整膜として、シリコン窒化膜１１４を、ゲート電極３を含むシリコン基板１の全面に形成する。シリコン窒化膜１１４は、ゲート電極３に側壁３ａにも形成される。ゲート電極３をマスクとして、ｎ型のイオンをシリコン基板１に対して斜め方向から注入して、第１のドレイン領域５を形成する。このとき、ゲート電極３の側壁３ａに形成されたシリコン窒化膜４がイオンを抑制するため、ゲート電極３の側壁３ａにはイオンが到達しない。よって、イオンがゲート電極３を突き抜けてシリコン基板１内に注入されることはない。 （もっと読む）

高誘電率ゲート誘電体を有するＮＭＯＳ及びＰＭＯＳトランジスタを含む相補型金属酸化物半導体集積回路が半導体基板上に形成される。ゲート誘電体上に金属障壁層が形成される。金属障壁層上に仕事関数設定金属層が形成され、仕事関数設定金属層上にキャップ金属層が形成される。
（もっと読む）

ＭＯＳＦＥＴの製造において、ＭＯＳＦＥＴに関する幾つかの構造的目的を果たす再酸化段階を提供することが知られている。しかしながら、より小型の集積回路用のドライブを収容するＭＯＳＦＥＴのゲート絶縁層用の高誘電率材料を提供する必要性によって、ゲート絶縁層と基板との間のＳｉＯ_２界面層の過剰な成長をもたらした。ＳｉＯ_２層の過剰成長は、ＭＯＳＦＥＴ内の漏れ電流の増大につながる酸化膜換算膜厚（ＥＯＴ）を生じる。更に電極としてポリシリコンを金属と置き換えることは、処理中の酸素曝露を妨げる。結果として、本発明は、ＭＯＳＦＥＴのゲート電極（３２）の少なくとも側壁（３４）を覆う酸素障壁層（４０）の堆積段階と再酸化段階とを置き換え又は先行して行うことで、誘電界面及び金属ゲート電極への酸素拡散のための障壁を形成し、ＥＯＴの増大を防ぎ金属ゲート電極の完全性を保持する。 （もっと読む）

【課題】 基板バイアス電圧を印加することなく、正確且つ確実な低温動作を実現する構成を有する電界効果トランジスタを提供する。
【解決手段】 本発明の実施の一形態に係る電界効果トランジスタは、３００Ｋ以下の温度条件で動作することが想定された電界効果トランジスタであって、４．０５未満の仕事関数ＷＦｎを有するゲート電極材により形成されたゲート電極を備えているｎチャネル電界効果トランジスタを含むものである。また、本発明の実施の一形態に係る電界効果トランジスタは、５．１７を超える仕事関数ＷＦｐを有するゲート電極材により形成されたゲート電極を備えているｐチャネル電界効果トランジスタを含み得るものである。 （もっと読む）