【課題】ゲート駆動装置で駆動される複数個のスイッチングデバイスにおけるＶｔｈ、ミラー電圧のバラツキによるスイッチング速度のバラツキを抑え、かつ損失のバラツキを最小限とすることができるゲート駆動装置を得ることを目的とする。
【解決手段】スイッチングデバイス１へのゲート信号を定電流出力で作成する定電流パルスゲート駆動回路２、ゲート信号を定電圧出力で作成する定電圧パルスゲート駆動回路３、および定電流パルスゲート駆動回路２の動作と定電圧パルスゲート駆動回路３の動作との切替を行う判定／切替回路４を備えた。 （もっと読む）

【課題】ターンオン時のゲート電流を所望の電流値に高精度に設定でき、スイッチング損失の低減が可能な電圧駆動型スイッチングデバイスの駆動回路を得る。
【解決手段】ＩＧＢＴ１のゲート端子に接続され、駆動用パルス信号２のオン／オフゲート制御信号に基づき、ＩＧＢＴ１をターンオン／ターンオフさせるゲート信号を前記ゲート端子に出力するゲート駆動定電流回路が示されている。このゲート駆動定電流回路は、正電源３とＧＮＤ電位４間に直列に接続された第１の抵抗５と第１のトランジスタ１５と第２の抵抗６と制御信号伝達トランジスタ７、および正電源３とＩＧＢＴ１のゲート端子間に直列に接続されたゲートオン抵抗８と定電流出力トランジスタ９を備え、第１のトランジスタ１５のベース端子は第１のトランジスタ１５のコレクタ端子と短絡接続されている。 （もっと読む）

【課題】駆動回路の消費電力を小さく抑えることが可能な負荷制御装置を提供する。
【解決手段】駆動回路２０は、双方向スイッチ１０にゲート電圧Ｖｇ１，Ｖｇ２を印加するゲート駆動部２１と、ゲート駆動部２１の動作を制御する制御部２２とを有している。さらに駆動回路２０は、双方向スイッチ１０にゲート端子から流れ込むゲート電流Ｉｇ１，Ｉｇ２を検出する電流検出部４０を有しており、電流検出部４０の検出値が制御部２２へ入力される。制御部２２は、外部から入力されるオンオフ信号と、電流検出部４０から入力される検出値との両方に基づいて、ゲート駆動部２１に与える駆動信号を決定する。ここで、制御部２２は、オンオフ信号が「Ｈ」の期間において、低電位側のゲート電流Ｉｇ１，Ｉｇ２が小さくなるほどゲート電圧Ｖｇ１，Ｖｇ２が大きくなるように、ゲート駆動部２１に与える駆動信号を調節する。 （もっと読む）

【課題】充電用スイッチング素子２４ｌをオン操作することで、直流電圧源２２ｌの端子電圧（制限用電圧ＶＬ）をスイッチング素子Ｓ＊＃のゲートに印加している期間において、ノイズ等によってコレクタ等からゲートへの電流の流れ込みが生じうること。
【解決手段】ゲート電圧Ｖｇｅは、端子Ｔ８を介して駆動制御部７０によってモニタされる。駆動制御部７０では、充電用スイッチング素子２４ｌのオン操作期間においてゲート電圧Ｖｇｅが制限用電圧ＶＬを上回る場合、シンクスイッチング素子６０をオン操作して、ゲートの過剰な電荷を放電させる処理を行う。 （もっと読む）

【課題】オン駆動用定電流回路が故障しても、スイッチング素子の破損を抑えて駆動することができる電子装置を提供することを目的とする。
【解決手段】制御回路１２８は、オン駆動用定電流回路１２１が故障して、ＩＧＢＴ１１０ｄのゲートに正常時に流れ込む電流より大きい電流が流れ込むようになったとき、オフ駆動用定電流回路１２２の電流を調整する。これにより、ＩＧＢＴ１１０ｄのゲートに流れ込む電流、及び、ゲートから引き抜く電流を調整することができる。そのため、オン駆動用定電流回路１２１が故障しても、ＩＧＢＴ１１０ｄの破損を抑えて駆動することができる。 （もっと読む）

【課題】スイッチング素子駆動回路において、スイッチング素子のスイッチング損失を抑制する。
【解決手段】 ゲート電圧検出回路２０１は、スイッチング素子１１のゲート電圧Ｖｇｓを検出し、このゲート電圧がスイッチング素子１１の閾値電圧未満に設定された所定電圧未満のとき、Ｈレベルの昇圧指示信号を出力する。電圧制御回路１０３は、前記昇圧指示信号がＬレベルの間は、制御電源１０２の所定電圧Ｖ１をそのまま出力し、前記昇圧指示信号がＨレベルの間は、前記所定電圧Ｖ１を昇圧した電圧Ｖ２を出力する。駆動信号出力回路１０４は、ＰＷＭパルス出力回路１１１から出力されるＰＷＭパルスの電圧を電圧制御回路１０３から出力される電圧に増幅する。従って、駆動信号出力回路１０４からスイッチング素子１１への駆動信号は、前記ＰＷＭパルスがＨレベルになった時に、先ず昇圧された電圧Ｖ２となり、スイッチング素子１１のゲート電圧Ｖｇｓが所定電圧にまで上昇すると、所定電圧Ｖ１となる。 （もっと読む）

【課題】半導体スイッチングデバイスが完全な機能を維持していることを保証するために、サービス中にそれらを試験する方法を提供する。
【解決手段】負荷および電圧源２に接続するためのスイッチング回路１であって、負荷への電力をスイッチオンおよびスイッチオフするための１つまたは複数のスイッチングデバイス６、７、．．．、ｎと、負荷を短絡し、それにより負荷を電圧源から隔離するためのプルダウンデバイス４と、一度に複数のスイッチングデバイスのうちの少なくとも１つを起動するために、電圧源が負荷から隔離されている間に動作させることができるコントローラ３とを備え、起動された前記スイッチングデバイスまたは個々のスイッチングデバイスを通って電流が流れ、この電流を測定して、起動された前記スイッチングデバイスまたは個々のスイッチングデバイスが適切に動作しているかどうかを試験することができるスイッチング回路１が開示される。 （もっと読む）

【課題】駆動回路の消費電力を小さく抑えることが可能な負荷制御装置を提供する。
【解決手段】駆動回路２０は、双方向スイッチ１０にゲート電圧Ｖｇ１，Ｖｇ２を印加するゲート駆動部２１と、ゲート駆動部２１の動作を制御する制御部２２とを有している。さらに駆動回路２０は、双方向スイッチ１０の両端に掛かる極間電圧Ｖｓを検出する極間電圧検出部４０を有しており、極間電圧検出部４０の検出値が制御部２２へ入力される。制御部２２は、外部から入力されるオンオフ信号と、極間電圧検出部４０から入力される検出値との両方に基づいて、ゲート駆動部２１に与える駆動信号を決定する。ここで、制御部２２は、オンオフ信号が「Ｈ」の期間において、極間電圧が大きくなるほどゲート電圧Ｖｇ１，Ｖｇ２が大きくなるように、ゲート駆動部２１に与える駆動信号を調節する。 （もっと読む）

【課題】ブリッジ回路を構成する一対のＭＯＳＦＥＴの内蔵ダイオードに流れる負荷電流の逆回復を速くする。
【解決手段】ブリッジ回路３は内蔵ダイオード４ａ、５ａを内蔵したＭＯＳＦＥＴ４、５により構成される。ＭＯＳＦＥＴ４、５はスイッチング制御回路６によりゲート駆動回路７、８を介して駆動制御される。負荷電流ＩＬがコイル１からブリッジ回路に向けて流れる状態であって、例えば内蔵ダイオード４ａを介して環流電流を流す状態からＭＯＳＦＥＴ５を介して負荷電流を流す状態への移行期間の終盤にＭＯＳＦＥＴ４をオンして内蔵ダイオード４ａをオフさせ、電流Ｉ１がゼロ相当になったらＭＯＳＦＥＴ４をオフ、ＭＯＳＦＥＴ５をクランプ状態で一定時間オンする。その後、ＭＯＳＦＥＴ５を通常のオン状態に移行させる。 （もっと読む）

【課題】ＶＭ電位のｄｖ／ｄｔに起因する上アーム電力用スイッチング素子の誤動作を抑制できるレベルシフト回路並びにこれを備えたインバータ装置を提供する。
【解決手段】支持体Ｓｉ基板上にＢＯＸ酸化膜を介しＮ型Ｓｉ活性層を形成したＳＯＩ基板により構成し、分離酸化膜により分離されＮ型ＭＯＳＦＥＴを形成する第１のＮ型Ｓｉ活性層、分離酸化膜により分離されＰ型拡散層による拡散抵抗を形成する第２のＮ型Ｓｉ活性層、分離酸化膜により分離され上アーム制御電源の一端側に接続する第４のＮ型Ｓｉ活性層から構成され、第１のＮ型Ｓｉ活性層を形成する分離酸化膜と第４のＮ型Ｓｉ活性層を形成する分離酸化膜は、隣接配置されるとともに、Ｎ型ＭＯＳＦＥＴのドレイン電極と拡散抵抗の第一の電極を接続し、拡散抵抗の第２の電極を上アーム制御電源の他端側に接続した。 （もっと読む）

【課題】定電流制御に異常が生じる場合、スイッチング素子S＊＃が熱破損するおそれが生じたり、スイッチング状態の切替に伴うサージが過度に大きくなったりするおそれがあること。
【解決手段】電源２０から出力される正の電荷は、異常検出用抵抗体２２、定電流用抵抗体２４および充電用スイッチング素子３２を介してスイッチング素子Ｓ＊＃のゲートに充電される。この際、定電流用抵抗体２４の電圧降下量が規定値となるように、オペアンプ３６によって充電用スイッチング素子３２のゲート電圧が操作される。異常検出用抵抗体２２の電圧降下量は、充電側異常判断部６２に取り込まれ、これに基づき定電流制御の異常の有無が判断される。 （もっと読む）

【課題】スイッチング制御回路から出力される制御信号のハイレベル電圧が電界効果トランジスタをスイッチング駆動するのに十分なレベルに満たない場合でも、少ない部品の簡単な回路で駆動できるスイッチングトランジスタ駆動回路を提供する。
【解決手段】電圧Ｖin1(=Ｖ１+Ｖα)が印加された入力端子にソース端子が接続されたＰチャネル型ＦＥＴ12と、一端がＦＥＴ12のソース端子に接続され且つ他端がＦＥＴ12のゲート端子に接続された抵抗器14と、ツェナー電圧Ｖzが電圧Ｖα以上であるツェナーダイオード15とを備え、ツェナーダイオード15のアノード端子をスイッチング制御ＩＣ11の制御信号出力端子(Drive)に接続し、ツェナーダイオード15のカソード端子をＰチャネル型ＦＥＴ12のゲート端子に接続する。 （もっと読む）

【課題】 高耐圧プロセスを使用することなく、回路的に高耐圧化したレベルシフト回路を実現できるようにする。
【解決手段】 一対のＣＭＯＳインバータを有し一方のインバータの出力ノードを他方のインバータのＰチャネル型ＭＯＳトランジスタのゲート端子に交差結合してなるラッチ回路（２２）と、該ラッチ回路のいずれか一方の出力ノードに接続されたＣＭＯＳインバータからなる出力段（２３）とを有するレベルシフト回路において、ラッチ回路を構成する一対のＣＭＯＳインバータの各Ｐチャネル型のＭＯＳトランジスタ（Ｍｐ１，Ｍｐ２）とＮチャネル型のＭＯＳトランジスタ（Ｍｎ１，Ｍｎ２）との間に、ゲート端子が電源電圧と接地電位の中間の電位が印加される第３電圧端子（ＦＧＮＤ）に接続されたＰチャネル型のＭＯＳトランジスタ（Ｍｐ４，Ｍｐ５）をそれぞれ直列形態で設けた。 （もっと読む）

【課題】過電流を検出する機能や過電流から出力スイッチング素子を保護する機能を備えた負荷制御装置を提供する。
【解決手段】スイッチングレギュレータ６０から電力が供給されて少なくとも一つの負荷７１、７２に供給する出力電流Ｉ１、Ｉ２を制御する負荷制御装置１で、負荷に接続されて出力制御信号に応じて負荷に出力電流を供給するときに導通する出力スイッチング素子２１、２２と、出力電流が過電流であることに起因してスイッチングレギュレータの出力電圧値が所定電圧値を下回ったことを検出したとき、所定時間に亘り出力スイッチング素子を非通電状態に制御する出力スイッチング素子制御手段１１、１２、４０とを備える。 （もっと読む）

【課題】スナバ抵抗体１８＃（＃＝ｐ，ｎ）の発熱量が無視できないこと。
【解決手段】スイッチング素子Ｓｗ＃およびフリーホイールダイオードＦＤ＃を備える半導体チップ２２＃は、ビア導体３２＃、配線層３４＃、ビア導体３８＃を介して導体４０＃に接続されている。導体４０＃は、半導体チップ２２＃を垂直投影した投影領域からはみ出すようにして形成されており、はみ出した部分には絶縁膜４２＃およびスナバ抵抗体１８＃が積み重ねられている。スナバ抵抗体１８＃は、ビア導体４４＃、配線層４６＃およびビア導体４８＃を介してスナバ回路を構成するコンデンサ１６に接続されている。 （もっと読む）

【課題】本発明では、上記のような問題を解消し、ｄＶ／ｄｔによる誤動作を防止しつつも、外部要因に左右されることのない汎用的な誤動作防止機能を有する半導体回路および半導体装置を提供することを目的とする。
【解決手段】本発明にかかる半導体回路は、ＯＮ駆動信号に応答してＯＮ駆動電荷を充電するコンデンサ４０と、ＯＦＦ駆動信号に応答してＯＦＦ駆動電荷を充電するコンデンサ４１と、ＯＮ駆動信号に応答して第１トリガー信号を発生させる信号発生回路２０と、ＯＦＦ駆動信号に応答して第２トリガー信号を発生させる信号発生回路２１と、第２トリガー信号に応答して、ＯＮ駆動電荷を放電する放電回路３０と、第１トリガー信号に応答して、ＯＦＦ駆動電荷を放電する放電回路３１とを備える。 （もっと読む）

【課題】より高速駆動に対応でき、かつ、消費電流を低減することができる負荷駆動装置を提供する。
【解決手段】ダーリントン回路によってスイッチングデバイス２を駆動するようにし、ダーリントン回路を構成する第１ＰｃｈＭＯＳＦＥＴ５と第２ＰｃｈＭＯＳＦＥＴ６のドレインを共にスイッチングデバイス２を構成するＩＧＢＴのゲートに接続する。これにより、第２ＰｃｈＭＯＳＦＥＴ６の駆動電流もＩＧＢＴの駆動に用いることができるため、消費電流を低減できると共に、より大電流でのＩＧＢＴ駆動が可能になるため高速駆動を行うことができる。また、第２抵抗４と並列的にスイッチ１０を備え、このスイッチ１０をプルアップ駆動時にオンさせる。これにより、プルアップ駆動時に第１ＰｃｈＭＯＳＦＥＴ５のゲート−ソース間の抵抗値を低下させることが可能となり、駆動スピードが低下することを抑制することが可能となる。 （もっと読む）

【課題】スイッチング素子の立ち上がりの速度を高速に維持しつつ、スイッチング素子を駆動するドライバ回路の消費電流を削減することができる負荷駆動装置を提供する。
【解決手段】負荷１０に接続されるスイッチング素子５０と、定電流を生成する定電流生成部３０と、定電流生成部３０から流れ込む定電流の大きさに応じたオン時間でスイッチング素子５０をオンするドライバ回路４０と、を備えた構成とする。そして、定電流生成部３０は、スイッチング素子５０がオンするオン時間に達するまではドライバ回路４０に第１電流量の大きさの定電流を流すことでスイッチング素子５０の立ち上がりの速度を高速に維持する。また、定電流生成部３０は、スイッチング素子５０がオンするオン時間が経過した後はドライバ回路４０に第１電流量よりも小さい第２電流量の定電流を流すことでドライバ回路４０の消費電流を削減する。 （もっと読む）

【課題】定電流回路を搭載したドライブＩＣ３０の汎用性を高めることと小型化とが両立しにくいこと。
【解決手段】抵抗体２２は、スイッチング素子Ｓｗ＃のゲートの充電経路を構成する。スイッチング素子Ｓｗ＃のゲートに要求される充電速度が大きい場合等には、抵抗体２２にスイッチング素子６０を直列接続し、スイッチング素子６０にスイッチング素子３２をダーリントン接続する。オペアンプ３４では、抵抗体２２の電圧降下量を一定値に制御すべくスイッチング素子３２のゲート電圧を操作する。一方、スイッチング素子Ｓｗ＃のゲートに要求される充電速度が小さい場合等には、スイッチング素子３２を抵抗体２２に直列接続し、スイッチング素子３２のドレインをスイッチング素子Ｓｗ＃のゲートに接続する。 （もっと読む）

【課題】パワー素子にクランプ回路を接続してパワー素子の駆動端子に印加される電圧を所定電圧にクランプするに際し、スイッチング素子を駆動するための定電流の消費電流を削減できる負荷駆動装置を提供する。
【解決手段】クランプ回路５０は駆動端子４１に接続されており、ドライバ回路３０が駆動端子４１に定電流を流すことにより駆動端子４１に印加される電圧が所定電圧に達すると、駆動端子４１に印加される電圧を所定電圧にクランプする。また、ドライバ回路３０は、パワー素子４０の駆動端子４１に定電流を流すことでパワー素子４０をオン駆動する。さらに、ドライバ回路３０は、駆動端子４１に印加される電圧が所定電圧に達した後、駆動端子４１に流す定電流の電流量を、駆動端子４１に印加される電圧が所定電圧に達するまでに駆動端子４１に流す定電流の電流量よりも低減する可変定電流回路３２を備えている。 （もっと読む）