【課題】過電流から電源スイッチ回路を適切に保護する技術を提供する。
【解決手段】電源スイッチ保護回路は、電源スイッチ回路と、第１回路素子及び第２回路素子の両方がオン状態を示す場合に電源スイッチ回路をオン状態とし、第１回路素子及び第２回路素子の少なくとも一方がオフ状態を示す場合に電源スイッチ回路をオフ状態とする電源スイッチ制御回路と、電源スイッチ回路の出力側の短絡を検出し、短絡が検出されているか否かを示しかつ第１回路素子のオフ状態及びオン状態を切り換えるための短絡検出信号を出力する短絡検出回路と、所定時間内における短絡検出信号の状態変化に応じて、短絡が発生しているか否かを判定し、短絡が発生していると判定すると、第２回路素子がオフ状態を維持するように電源スイッチ制御回路を制御する制御部と、を備える。 （もっと読む）

【課題】プリント配線基板上に搭載されるＦＥＴに流れる電流を、ＦＥＴオン時のオン抵抗Ｒｏｎと配線パターン抵抗Ｒｐによる電圧降下Ｖ_ＤＧを基に検出する際に、配線パターンの抵抗Ｒｐにより発生する電圧降下分（オフセット分）をキャンセルして、ＦＥＴ（Ｑｏ）のドレイン・ソース間電圧Ｖ_ＤＳを検出する。
【解決手段】本発明の電流検出回路１は、ＦＥＴ（Ｑｏ）のドレイン端子Ｄと回路グランドＧとの間に、第１の抵抗Ｒｄと第２の抵抗Ｒｏの抵抗直列回路を接続する。そして、第２の抵抗Ｒｏｎと第１の抵抗Ｒｄの抵抗値の比（Ｒｏ／Ｒｄ）が、ＦＥＴ（Ｑｏ）のオン抵抗Ｒｏｎと配線パターンＲｐの抵抗値の比（Ｒｏｎ／Ｒｐ）に一致するように設定する。そして、この第１の抵抗Ｒｄと第２の抵抗Ｒｏとの接続点（ノードＮ１）と回路グランドＧとの間の電圧ＶＲｏを、ＦＥＴ（Ｑｏ）に流れる電流の検出信号として出力する。 （もっと読む）

【課題】 スイッチング部からの熱を放熱する放熱部の影響によるノイズを低減し、且つ、Ｘコンデンサの電荷を放電する放電抵抗による消費電力を低減する。
【解決手段】 スイッチング部の放熱部とトランスの入力側を接続して、前記放熱部に流れる電流をスイッチング手段に還流する第１の電流経路を形成し、整流部と前記トランスとの間のライン間に接続されたコンデンサと、トランスの出力側と、コンデンサを接続した第２の電流経路を形成したラインフィルタ。 （もっと読む）

【課題】半導体スイッチを小さい負担で駆動できるとともに、半導体スイッチに十分なゲート電流を流すことができ、しかも、ゲート配線のインピーダンスによる障害を回避できる半導体モジュール。
【解決手段】ゲートに印加される電圧に応じてオンオフする半導体スイッチＱ１と、半導体スイッチのソース電位に対して正極性を有する正極コンデンサ１１０と、半導体スイッチのソース電位に対して負極性を有する負極コンデンサ１１１と、正極コンデンサを充電する機能を有し、半導体スイッチをターンオンさせる場合は正極コンデンサからの電流を半導体スイッチのゲートに流すターンオン制御部１１２と、負極コンデンサを充電する機能を有し、半導体スイッチをターンオフさせる場合は負極コンデンサからの電流を半導体スイッチのゲートに流すターンオフ制御部１１３を備える。 （もっと読む）

【課題】ノイズ耐性が高く、且つ、製造プロセス、電源、及び電源電圧が変動するような場合においても精度が高い、出力トランジスタに対する電流制限回路を提供する。
【解決手段】電流制限回路が、基準トランジスタと、基準トランジスタに所定の電流を流す電流源と、出力トランジスタがオンした時の両端の第１の電位差と基準トランジスタの両端の第２の電位差を比較する比較器であって、第１の電位差が第２の電位差よりも大きくなった場合に、出力トランジスタをオフするように制御する電流制限信号を出力する、比較器とを備える。基準トランジスタは、出力トランジスタとは素子サイズの異なる同型のトランジスタであり、基準トランジスタがオンした時のオン抵抗は、出力トランジスタがオンした時のオン抵抗の１／Ｎの大きさ（Ｎは１より大きい数）であり、更に、基準トランジスタがオンするように基準トランジスタのゲートにバイアスがかけられている。 （もっと読む）

【課題】ターンオン時のスイッチング特性が変動せず、また、電流回生時の電力損失を発生せずにスイッチング素子を安定してターンオンさせることができるゲート駆動回路。
【解決手段】ドレインとソースとゲートとを有し且つワイドバンドギャップ半導体かなるノーマリオフ型スイッチグ素子Ｑ１のゲートに制御回路からの制御信号を印加することによりスイッチング素子をオンオフ駆動させるゲート駆動回路であって、制御回路とスイッチング素子のゲートとの間に接続され、コンデンサＣ１と抵抗Ｒ１との直列回路と並列にノーマリオン型スイッチグ素子Ｑ２が接続され、スイッチング素子Ｑ２のゲートはＧＮＤに接続され、スイッチング素子Ｑ１のゲート電圧に応じたゲートバイアス電流を供給し、スイッチング素子Ｑ１のオフ時にはゲート・ソース間を短絡する。 （もっと読む）

【課題】 電力損失が小さく、発生ノイズが小さいパワー半導体モジュールを実現する。
【解決手段】 ワイドバンドギャップ半導体を利用したユニポーラ型スイッチング素子（ワイドバンドギャップ半導体スイッチング素子）１とシリコン半導体を利用した絶縁ゲート型バイポーラトランジスタ（Ｓｉ−ＩＧＢＴ）２を並列接続したパワー半導体モジュールで、ワイドバンドギャップ半導体素子１のチップ面積はＳｉ−ＩＧＢＴ２のチップ面積よりも小さいことを特徴とする。 （もっと読む）

【課題】スイッチング素子を複数並列に接続して逆変換器等を構成した場合にも簡易かつ確実に電流アンバランスを解消することができる電力変換装置を提供する。
【解決手段】ゲート調整回路１２は、基準素子ユニット５０１における直流電流検出器５４１の直流電流の検出値Ｉｄ１および、基準素子ユニット５０１以外の素子ユニット５０２における直流電流検出器５４２の直流電流の検出値Ｉｄ２に基づいて、それぞれ時間γ１および時間γ２から時間差Δｔを電流アンバランス量として算出する。ゲート調整回路１２は、時間差Δｔを次の第１状態におけるターンオフのタイミングで、ゲート駆動回路５５２ｕの動作信号Ｓ２ｕに遅延時間として付加する。 （もっと読む）

【課題】双方向に導通可能なスイッチング素子に逆電流が流れた場合であってもスイッチング素子の損失を低減させることができるゲート駆動回路。
【解決手段】双方向に導通可能なスイッチング素子ＳＷと、スイッチング素子のオンオフを制御する制御部１１と、スイッチング素子に流れる電流を検出する電流検出部１２と、電流検出部によってスイッチング素子に逆方向の電流が流れたことが検出された時に、制御部によるオンオフの制御とは独立に、スイッチング素子をオン制御するゲート駆動部１３とを備える。 （もっと読む）

【課題】高電圧バッテリ１０に接続される部材（インバータＩＮＶ１〜ＩＮＶ４）が増加すると、高電圧バッテリ１０と車体との間の浮遊容量が大きくなったり、絶縁抵抗の抵抗値が小さくなったりすることで、これら浮遊容量や絶縁抵抗に起因したインピーダンスが低下し、絶縁不良の診断精度の低下を招くおそれがあること。
【解決手段】製品出荷に先立ち、高電圧バッテリ１０にインバータＩＮＶ１〜ＩＮＶ４が接続され、これらが車体に搭載された後、出力部４０から診断信号ｄｓを出力する。そして、これに伴う抵抗体４２およびコンデンサ４４間の電位の変動量に基づき、絶縁不良の有無を判断する判定値を生成して、不揮発性メモリ４８に記憶する。 （もっと読む）

【課題】Ｐ型電界効果トランジスタとＮ型電界効果トランジスタとが同時にオン状態になる期間内で発生する短絡電流に起因する消費電力の増大を抑制するともに、パワー素子を高速スイッチングさせることが可能なゲート駆動回路を提供する。
【解決手段】このゲート駆動回路１１は、ＰｃｈＦＥＴ１２と、ＮｃｈＦＥＴ１３と、駆動信号が入力される入力側とＰｃｈＦＥＴ１２のゲート（Ｇ）およびＮｃｈＦＥＴ１３との間に設けられ、電源電位ＶＣＣに接続されているツェナーダイオード１４およびツェナーダイオード１５とを備え、ツェナーダイオード１４および１５は、ＰｃｈＦＥＴ１２およびＮｃｈＦＥＴ１３のゲート（Ｇ）に印加される電圧を、ＰｃｈＦＥＴ１２およびＮｃｈＦＥＴ１３のゲート（Ｇ）の閾値電圧側にシフトさせるように構成されている。 （もっと読む）

【課題】ワイドギャップ半導体のターンオフの速度を高速化できるゲート駆動回路。
【解決手段】負極が接地された正電源Ｅ１と、正極が接地された負電源Ｅ２と、正電源の正極と負電源の負極との間に設けられ、制御信号を生成する制御回路１１と、正電源の正極と負電源の負極との間に設けられたトランジスタＱ１とトランジスタＱ２との直列回路と、ドレイン端子、接地されたソース端子及びＱ１とＱ２との接続点に接続されたゲート端子を備えたワイドバンドギャップ半導体からなるスイッチング素子ＧａＮＦＥＴと、制御信号のオフ時にＱ１を所定時間だけオンさせＱ１を介して負電源の電圧をスイッチング素子のゲート端子に印加するターンオフ制御回路１３と、スイッチング素子のゲート端子と接地との間に設けられ、制御信号のオフ時にそのゲート端子とソース端子を短絡させるトランジスタＱ３とトランジスタＱ４との直列回路を備える。 （もっと読む）

【課題】スイッチ素子の破壊を防止したスイッチング回路及びＤＣ−ＤＣコンバータを提供する。
【解決手段】ハイサイドスイッチと、整流要素と、駆動回路と、を備えたスイッチング回路が提供される。前記ハイサイドスイッチは、高電位端子と出力端子との間に接続されている。前記整流要素は、前記出力端子と低電位端子との間に、前記低電位端子から前記出力端子に向かう方向を順方向として接続される。前記駆動回路は、入力されるハイサイド制御信号に応じて前記ハイサイドスイッチの制御端子に第１の電圧を供給してオンさせ、前記出力端子の電圧が規定値以上に上昇したとき前記ハイサイドスイッチの制御端子に前記第１の電圧よりも高い第２の電圧を供給する。 （もっと読む）

【課題】パワーデバイスの誤動作を防ぐ。
【解決手段】直列に接続された２つのパワーデバイスのうち高電位側のパワーデバイスを駆動制御する半導体装置であって、高電位側のパワーデバイスの導通を示す第１状態及び高電位側のパワーデバイスの非導通を示す第２状態を有する入力信号の第１，第２状態へのレベル遷移に対応して、それぞれ第１，第２のパルス信号を発生させるパルス発生回路と、第１，第２のパルス信号を高電位側へレベルシフトして、それぞれ第１，第２のレベルシフト済みパルス信号を得るレベルシフト回路と、第１，第２のレベルシフト済みパルス信号を少なくとも第１，第２のパルス信号のパルス幅分遅延させて、それぞれ第１，第２の遅延済みパルス信号を得る遅延回路と、第１の遅延済みパルス信号をセット入力から入力し、第２の遅延済みパルス信号をリセット入力から入力するＳＲ型フリップフロップとを備える。 （もっと読む）

【課題】動作条件が変化しても、損失およびノイズ特性に優れたスイッチング制御を実現できるゲート駆動装置を得ることを目的としている。
【解決手段】定電流駆動回路１１Ｃと、定電圧駆動回路１１Ｖと、スイッチング素子２の動作条件をパラメータとして、定電流駆動回路１１Ｃおよび定電圧駆動回路１１Ｖのそれぞれでスイッチング素子２を駆動させたときの、スイッチング損失および放射ノイズの一方または両方についての情報を保持する回路特性情報保持部１５と、スイッチング素子２の動作条件を検出する動作条件検出部１４と、検出した動作条件と、保持する回路特性情報に基づき、定電流駆動回路１１Ｃと定電圧駆動回路１１Ｖのうちのいずれか一方をスイッチング素子２の駆動回路として切替える駆動回路切替部１２、１３とを備えるように構成した。 （もっと読む）

【課題】ゲート駆動装置で駆動される複数個のスイッチングデバイスにおけるＶｔｈ、ミラー電圧のバラツキによるスイッチング速度のバラツキを抑え、かつ損失のバラツキを最小限とすることができるゲート駆動装置を得ることを目的とする。
【解決手段】スイッチングデバイス１へのゲート信号を定電流出力で作成する定電流パルスゲート駆動回路２、ゲート信号を定電圧出力で作成する定電圧パルスゲート駆動回路３、および定電流パルスゲート駆動回路２の動作と定電圧パルスゲート駆動回路３の動作との切替を行う判定／切替回路４を備えた。 （もっと読む）

【課題】上側のスイッチング素子の誤動作を抑制できる電力変換装置用の駆動回路を提供する。
【解決手段】第１回路１０は、直流電源Ｅ１の低電位端と高電位端との間で相互に直列に接続される第１素子１１及び第２素子１２を有し、第１素子１１は高電位端側に設けられ、第２素子１２は低電位端側に設けられる。第１素子１１及び第２素子１２は、その両方がスイッチである。第２回路２０は、第２素子１２の両端の電圧が所定値よりも大きいときにスイッチング素子Ｔｘ１を非導通とし、当該電圧が所定値よりも小さいときにスイッチング素子Ｔｘ１を導通させる。スイッチ素子３２は、第１素子１１と並列に接続され、スイッチング素子Ｔｘ１が非導通である状態で導通し、スイッチング素子Ｔｘ１が導通する状態で非導通する。 （もっと読む）

【課題】内部ダイオード又は外部ダイオードを使用せずに、逆方向へ導通可能なＭＯＳ−ＦＥＴ回路を提供すること。
【解決手段】ＭＯＳ−ＦＥＴ（１０）と、このＭＯＳ−ＦＥＴ（１０）のドレインをマイナス入力に接続し、ソースをプラス入力に接続したオペアンプ（１５）と、このオペアンプ（１５）の出力を一方の入力とし、ゲート端子（１４）を他方の入力とした第一ＯＲ回路（１７）とからなり、前記第一ＯＲ回路（１７）の出力を前記ＭＯＳ−ＦＥＴ（１０）のゲートに接続した。 （もっと読む）

【課題】同時オン防止回路を有し、かつ3レベル電力変換装置の構成部品を少なくし信頼性を向上した3レベル電力変換装置のゲート駆動装置を提供する。
【解決手段】3レベル電力変換装置は、一対の直流電源端子間に順次直列に接続された第一ないし第四の半導体スイッチング素子4〜7をそれぞれ、第一ないし第四のゲート駆動回路28〜31により駆動し、第一及び第二の半導体スイッチング素子4、5のみをオンしたときプラス出力、第二及び第三の半導体スイッチング素子5、6のみをオンしたとき零出力、そして、第三及び第四の半導体スイッチング素子6、7のみをオンしたときマイナス出力を出力する。その際、第一の駆動回路28と第三の駆動回路29、第二の駆動回路30と第四の駆動回路31をそれぞれ同一の基板に実装し、各基板上において、通信線を介して相互に論理回路に接続し、いずれか一方のゲート駆動回路がオンしている時に他方のゲート駆動回路をオフする。 （もっと読む）

【課題】従来のゲート駆動回路で高速スイッチングさせる場合、複数の直流電源と、複数の制御用スイッチと、複雑な制御回路が必要で、装置が大型で、高価格となっていた。
【解決手段】制御用スイッチ直列回路の中点にスイッチング素子のゲート端子を、制御用スイッチ直列回路と並列に直流電源を、制御用スイッチ直列回路の正極端子と制御対象となるスイッチング素子のソース端子との間に小さい静電容量のコンデンサとダイオードとの並列回路と十分大きい静電容量を有するコンデンサとの直列回路を、スイッチング素子のソース端子と制御用スイッチ直列回路の負極端子との間に小さい静電容量のコンデンサとダイオードの並列回路を、各々接続する。 （もっと読む）