【課題】負荷と直列に電流検出用のトランジスタを介在させることなく、オン指令期間とオフ指令期間の両期間における電流を高精度に検出する。
【解決手段】オン指令期間では、センストランジスタ２３が負荷電流を検出する。オフ指令期間では、制御装置２５は、オン指令期間に取得した少なくとも２つの時点の検出電流値を用いることにより、既知の電源電圧ＶＢの下でリニアソレノイド２の時定数情報を算出し、その時定数情報と、オフ指令期間に移行する前に検出したオン指令期間の電流、電源電圧ＶＢなどに基づいて、オフ指令期間における負荷電流を演算する。コンパレータ２４は、オフ指令期間において出力電圧Ｖoutと基準電圧Ｖrefとを比較し、制御装置２５は、比較結果に基づいて還流ダイオード６のオープン故障を検出する。 （もっと読む）

【課題】より確実に安定した減電圧監視を行うことが可能な減電圧リセット回路及び電源装置を提供する。
【解決手段】減電圧リセット回路１５は、ドレインがリセット信号出力端子Ｔ５に接続されたＮチャネル型の第１トランジスタ１５３と、ドレインがリセット信号出力端子Ｔ５に接続されたＮチャネル型の第２トランジスタ１５４と、監視対象電圧Ｖ１の供給を受けて動作し、監視対象電圧Ｖ１が第１閾値電圧を下回っているときに第１トランジスタ１５３をオンさせる第１監視部１５１と、監視対象電圧Ｖ１とは異なる駆動電圧Ｖ０の供給を受けて動作し、監視対象電圧Ｖ１が第１閾値電圧よりも低く第１監視部１５１の下限動作電圧よりも高い第２閾値電圧を下回っているときに第２トランジスタ１５４をオンさせる第２監視部１５２と、を有する。 （もっと読む）

【課題】挿入損失およびチップサイズの増大を生じることなく、歪特性に優れた高周波スイッチおよび高周波モジュールを提供する。
【解決手段】高周波スイッチであって、高周波信号を入出力するための複数の入出力端子１０１〜１０３と、２つの入力端子１０１、１０３間に設けられた基本スイッチ部１０４、１０５と、基本スイッチ部１０４、１０５の導通および遮断を制御するための制御電圧が入力される制御端子１０６、１０７とを備え、基本スイッチ部１０４、１０５は、メアンダ形状のゲート電極を有するメアンダ型のＦＥＴ１１０〜１１３及びＦＥＴ１２０〜１２３が多段に接続されて形成され、ＦＥＴ１１０〜１１３、及び１２０〜１２３のうち、入出力端子１０３からの電気的距離が最も短いＦＥＴ１１３、及び１２０のフィンガー長は、他のＦＥＴ１１０〜１１２、及び１２１〜１２３のフィンガー長よりも短い。 （もっと読む）

【課題】モータ駆動装置内で駆動信号経路のオープン故障が発生した場合にも、モータ駆動回路のトランジスタを安全、確実にオフ状態とする。
【解決手段】モータ駆動回路３のトランジスタＱ１〜Ｑ６に駆動信号を供給してトランジスタをオン・オフ制御するトランジスタ駆動回路５を備えたモータ駆動装置において、トランジスタＱ１〜Ｑ６のゲート・ソース間（またはベース・エミッタ間）に、トランジスタ駆動回路５からトランジスタＱ１〜Ｑ６への駆動信号経路上にオープン故障が発生した場合に、トランジスタＱ１〜Ｑ６をオフさせるための抵抗体Ｒｇｓ及び／又はコンデンサＣｇｓを接続すると共に、抵抗体、コンデンサをトランジスタの内部に配置したもの。 （もっと読む）

【課題】負荷回路の消費電力によらず、最適な電力効率を実現するＤＣＤＣコンバータを提供すること。また、広いサンプリング周波数の可変幅を持った制御回路を提供すること。
【解決手段】制御回路内の三角波発生回路が有する電流生成回路は、並列接続された複数段のカレントミラーを有し、上記複数段のカレントミラーからの出力電流の合計の電流が、当該電流生成回路の出力電流となるよう配置される。さらに各々のカレントミラーには、ＤＣＤＣコンバータの負荷電流の大きさに応じて電流のオン／オフを制御するスイッチング素子が接続される。 （もっと読む）

【課題】高次高調波歪またはＩＭＤを低減可能な半導体集積回路装置および高周波モジュールを提供する。
【解決手段】例えば、アンテナ端子ＡＮＴと複数の信号端子Ｔｘａ，Ｒｘｂ，Ｒｘｃとの間にそれぞれ複数のトランジスタＱａ，Ｑｂ，Ｑｃを備えた所謂アンテナスイッチに対して、電圧供給回路ＶＤ＿ＢＫを設ける。電圧供給回路ＶＤ＿ＢＫは、電圧供給端子Ｖｄｄから前述した複数の信号端子Ｔｘａ，Ｒｘｂ，Ｒｘｃの中の少なくとも２つの信号端子（例えばＲｘｂ，Ｒｘｃ）に向けてそれぞれ抵抗素子Ｒａｄｄ１，Ｒａｄｄ２を介して電圧を供給する回路である。これによって、リーク等によって低下したアンテナ電圧Ｖａｎｔを上昇させることが可能となり、例えばオフ状態となっているトランジスタＱｂ，Ｑｃを深いオフ状態にすることが可能となる。 （もっと読む）

【課題】制御対象負荷の数が増えたとしてもオンオフ両タイミングをずらすことができ、電源変動勾配を抑制できるようにした負荷制御装置を提供する。
【解決手段】マイコンは、メモリのオンタイミング記憶領域に複数の負荷間で互いに重ならないようにオンタイミングのフラグを記憶させる。また、メモリのオフタイミング記憶領域に対し複数の負荷間で互いに重ならないようにオフタイミングのフラグを記憶させる（Ｓ１０〜Ｓ１４）。マイコンは、これらのオンタイミング、オフタイミングに応じて複数の負荷を駆動制御する（Ｓ１５）。 （もっと読む）

【課題】センサや制御回路等の動作用電力を安定に得られるとともに、不所望な電力損失をなくすとともに、小形化が可能な負荷制御装置を提供すること。
【解決手段】定電圧ダイオード１５が導通していない期間、トランジスタ１８はオフ、トランジスタ２０がオンとなり、充電制御スイッチ１３はオンしている。これにより、作動用電源部１０は交流電源ＡＣの出力により充電される。定電圧ダイオード１５の導通電圧（所定電圧）に達すると、トランジスタ２３はベースにバイアス信号を供給されてオンする。したがって、インバータ８の入力がロー、出力がハイになって、ＦＥＴ５がオンする。一方、トランジスタ１８はオン、トランジスタ２０がオフとなり、充電制御スイッチ１３はオフする。 （もっと読む）

【課題】より効果的に逆起電圧の発生を抑え、過電圧による素子の破壊を防ぐことが可能な保護回路を提供する。
【解決手段】第１の実施形態の保護回路２は、抵抗値可変スイッチ１０，過電流検出部２０，制御電圧印加部３０，容量部４０，制御端子電圧変更部５０および外部端子１１を備える。抵抗値可変スイッチ１０は、制御端子１０ａ，第１端子１０ｂおよび第２端子１０ｃを有する。制御端子電圧変更部５０は、抵抗値可変スイッチ１０の制御端子１０ａと基準電位端子との間に直列的に設けられたスイッチ５１および抵抗器５２を含む。 （もっと読む）

【課題】コンデンサの容量を小さくでき安価にＩＣ化できるゲート駆動回路。
【解決手段】直流電源V1の正極に起動抵抗R1を介して一端が接続された第１コンデンサC1と、第１電極と第２電極と第１制御電極とを有し第１コンデンサの一端に第１電極が接続され第２電極が直流電源の負極であるグランドに接続された第１スイッチQ3と、第３電極と第４電極と第２制御電極とを有し第３電極が第１スイッチの第２電極と直流電源の負極であるグランドに接続され第４電極が第１コンデンサの他端に接続された第２スイッチQ4と、第２スイッチの第３電極と第４電極とに並列に接続され一端が直流電源の負極であるグランドに接続された第２コンデンサC2と、パルス信号に基づきスイッチング素子のターンオフ時にスイッチング素子のゲートを第１コンデンサの他端及び第２コンデンサの他端に接続することによりスイッチング素子のゲートを負電圧にさせる負電圧制御部Q1,Q2とを有する。 （もっと読む）

【課題】簡素な構成の信号処理部で、複雑な波形の電流信号を発生させ、ドライバーを介して該電流信号に応じた波形の電流を各電磁石の励磁コイルに通電できる電磁石制御装置を提供すること。
【解決手段】複数の電磁石１０を備え、各電磁石１０の励磁コイルＸに所定波形の励磁電流を通電することにより、隔壁で仕切られた空間内に発生したプラズマ分布を能動的に制御する電磁石制御装置であって、所定波形の励磁電流信号を生成する信号処理部１３と、該信号処理部１３からの所定波形の励磁電流信号Ｓ２を増幅して各電磁石１０の励磁コイルに通電するドライバー１１と、当該電磁石装置の各部に電力を供給する電源部１７とを備えた電磁石制御装置。 （もっと読む）

【課題】スイッチに接続される回路を保護することができるスイッチ及びスイッチの制御方法を提供することを目的とする。
【解決手段】本発明のスイッチ５０は、ソースが共通端子１８と接続され、ドレインが第１端子２０と接続され、ゲートに印加される電圧によってオンオフ制御されるＦＥＴ１と、ソースが共通端子１８と接続され、ドレインが第２端子２２と接続され、ゲートに印加される電圧によってオンオフ制御されるＦＥＴ２と、を備え、ＦＥＴ１をオフするためにＦＥＴ１のゲートに印加される電圧の絶対値は、ＦＥＴ２をオフするためにＦＥＴ２のゲートに印加される電圧の絶対値に比べて小さいことを特徴とする。 （もっと読む）

【課題】出力端子をシンク型又はソース型に切換える場合に、基板を交換する必要がなく、また出力端子に誤って電源を接続してもスイッチング素子の破損を防止することができる出力回路及び該出力回路を備える出力装置を提供する。
【解決手段】ディップスイッチ８１にてソース型出力対応モードを選択した場合に、第２スイッチング素子３２を常時オンにし、第１スイッチング素子３１のオン／オフ制御によって、外部機器への出力をオン／オフ制御する。ディップスイッチ８１にてシンク型出力対応モードを選択した場合に、第１スイッチング素子３１を常時オンにし、第２スイッチング素子３２のオン／オフ制御によって、外部機器への出力をオン／オフ制御する。またソース型出力対応モードを選択した状態で、第２出力端子３２に誤って外部電源を接続した場合、第２スイッチング素子３２に大電流が流れるが、直ちにヒューズ３５が切断される。 （もっと読む）

【課題】端子切替時の挿入損失の増加を抑制した半導体スイッチを提供する。
【解決手段】実施形態によれば、電源回路部と制御回路部とスイッチ部とを備えた半導体スイッチが提供される。前記電源回路部は、内部電位生成回路と第１のトランジスタとを有する。前記内部電位生成回路部は、電源線に接続され、入力電位よりも高い第１の電位を生成する。前記第１のトランジスタは、前記内部電位生成回路の入力と出力との間に接続され、前記第１の電位が前記入力電位よりも低下したときオンして前記第１の電位を前記入力電位以上に保持するようにしきい値電圧が設定されたことを特徴とする。前記制御回路部は、前記第１の電位を供給され、ハイレベルまたはローレベルの制御信号を出力する。前記スイッチ部は、前記制御信号を入力して端子間の接続を切り替える。 （もっと読む）

【課題】負荷に供給する電流を精度よく出力する。
【解決手段】ゲート電極とドレイン電極が短絡されている第１トランジスタＴｒ１と、第１トランジスタＴｒ１のゲート電極に、ゲート電極が接続された第２トランジスタＴｒ２と、を備えるカレントミラー回路１０において、第１トランジスタＴｒ１と第２トランジスタＴｒ２は、絶縁膜１２を介してゲート電極１の上部に設けられてチャネル領域が形成される半導体膜２と、半導体膜２上のチャネル領域を覆う領域に設けられる保護膜３と、半導体膜２のチャネル領域を挟む一対の端部に離間して設けられるとともに保護膜３の一部に重なって設けられソース電極６及びドレイン電極７とをそれぞれ有するとともに、少なくとも第２トランジスタＴｒ２は、ソース電極６の保護膜３に対するチャネル長方向への重なり長がドレイン電極７の保護膜３に対する重なり長より長い構造を有する。 （もっと読む）

【課題】入力端子をシンク型又はソース型に切換える場合に、基板を交換する必要がなく、また入力端子に誤って電源を接続してもスイッチング素子の破損を防止することができる入力回路及び該入力回路を備える入力装置を提供する。
【解決手段】ディップスイッチ７０にてシンク型入力対応モードを選択した場合に、ＦＥＴ３１をオフし、ＦＥＴ３２をオンする。作業者が第２入力端子２２に外部電源８０を誤って接続した場合、ＦＥＴ３２に大電流が流れる。定格電流よりも大きな電流がＦＥＴ３２に流れた場合、ヒューズ９２は即時に切断される。そのためＦＥＴ３２の破損を防止することができる。またディップスイッチ７０にてソース型入力対応モードを選択した場合に、ＦＥＴ３１をオンし、ＦＥＴ３２をオフするので、基板の交換を行うことなく、入力回路１をシンク型又はソース型に切換えることができる。 （もっと読む）

【課題】複数の半導体スイッチを並列に接続して負荷の駆動、停止を制御する回路において、各半導体スイッチのオフ動作時間中に過電流が発生した場合に、いち早く半導体スイッチを遮断して、回路を保護することが可能な負荷駆動装置を提供する。
【解決手段】ＦＥＴ（Ｔ１）のオフ動作時間中においても該ＦＥＴ（Ｔ１）に流れる電流を検出する電流センサ１７を備え、この電流センサ１７で検出される電流Ｉｄが予め設定した閾値電流Ｉthを上回った場合に、立ち下げ回路１６により、ＦＥＴ（Ｔ１）のゲート電圧を低下させる。従って、ＦＥＴ（Ｔ１）オフ動作時間を長く設定した場合で、このオフ動作時間中にショート故障が発生した場合であっても、即時にＦＥＴ（Ｔ１）を遮断して負荷回路全体を過電流から保護することができる。 （もっと読む）

【課題】スイッチングノイズの少ない電圧出力回路を提供する。
【解決手段】電圧出力回路１０では、出力トランジスタ１１は、入力電圧Ｖｉｎが印加される第１端子１６と負荷ＲＬが接続される第２端子１７の間に接続され、ゲート電極が第１ノードＮ１に接続される。第１プルアップ回路１２は、制御信号ＶｃがＬｏｗのときに、第１ノード電圧Ｖｎ１を引き上げる。プルダウン回路１３は、制御信号ＶｃがＨｉｇｈのときに導通して第１ノード電圧Ｖｎ１を引き下げる。ゲート電圧監視回路１４は、第１端子１６と第１ノードＮ１の間に接続され、差電圧ΔＶ＝Ｖｉｎ−Ｖｎ１が基準電圧Ｖｒｅｆより大きいときに導通して第２ノード電圧Ｖｎ２をＨｉｇｈにする。第２プルアップ回路１５は、第１端子１６と第１ノードＮ１の間に接続され、制御信号ＶｃがＬｏｗで且つ第２ノード電圧Ｖｎ２がＨｉｇｈのときに導通して第１ノード電圧Ｖｎ１を引き上げる。 （もっと読む）

【課題】小型化と高いアイソレーションを実現可能な半導体装置を提供する。
【解決手段】装置本体２は、半導体素子搭載部３と、第１の導電体４及び第２の導電体５を有する。第１の導電体４及び第２の導電体５は、半導体素子搭載部３の周囲に互いに近接して設けられている。半導体素子は、半導体素子搭載部に配設される。半導体素子は、第１のスルースイッチＦＥＴ１と、第１のシャントスイッチＦＥＴ１と、第２のスルースイッチＦＥＴ２と、第２のシャントスイッチＦＥＴ２と、を有する。第１のスルースイッチＦＥＴ１は、共通端子ＡＮＴと第１の高周波端子ＲＦ１との間に接続される。第１のシャントスイッチＦＥＴ１は、第１の高周波端子ＲＦ１に接続される。第２のスルースイッチＦＥＴ２は、共通端子ＡＮＴと第２の高周波端子ＲＦ２との間に接続される。第２のシャントスイッチＦＥＴ２は、一端が第２の高周波端子ＲＦ２に接続される。 （もっと読む）

【課題】出力変動が少なく動作の安定化に有利な半導体集積回路装置を提供する。
【解決手段】実施形態によれば、半導体集積回路装置は、電流経路が第１，第２電源電圧の間に直列接続される第１，第２トランジスタ（Ｍ１、Ｎ１）を有するインバータを備える出力回路３１と、一端が前記第１電源電圧に接続され、他端が前記第１トランジスタの制御端子に接続される第１ダイオード回路Ｄ１と、入力クロックが第１レベルの際に、前記第１トランジスタの制御端子の電荷を前記第２電源電圧に放出する電流経路を形成する調整回路３３とを具備する。 （もっと読む）