【課題】昇圧型のレベルシフト回路において、ホットキャリア耐性を改善する。
【解決手段】入力段のトランジスタＱ１０１と出力段のトランジスタＱ１０３の各ドレイン間に、抵抗素子Ｒ１０６_ａ ，Ｒ１０６_ｂ の直列回路を介在させる。この直列回路を帰還信号取得部１０５としても使う。一方の抵抗素子Ｒ１０６_ａ ，Ｒ１０６_ｂ の接続ノードＮ１０６に得られる信号を、他方の出力段のトランジスタＱ１０３のゲートへの帰還信号ＳFBとする。抵抗素子Ｒ１０６_ａ ，Ｒ１０６_ｂ を介在させると、スイッチング動作時の動作電流に基づく電位差を利用することで、トランジスタＱ１０１のドレイン−ソース間電圧を小さくでき、ホットキャリア耐性を改善できる。加えて、接続ノードＮ１０６の浅い電圧レベルからの正帰還ループを形成できるので、速い応答を実現でき、ピンチオフ領域を素早く切り抜けることができるので、ホットキャリア耐性を改善できる。 （もっと読む）

【課題】高速なデータ伝送を実現する。
【解決手段】第１入力トランジスタＭ５、第１抵抗Ｒ１、第１受信バイアストランジスタＭ７は、第１入力端子Ｔ３と電源電圧Ｖｄｄが印加される電源端子Ｔ５との間に直列に接続される。第２入力トランジスタＭ６、第２抵抗Ｒ２、第２受信バイアストランジスタＭ８は、第２入力端子Ｔ４と電源端子Ｔ５との間に直列に接続される。差動アンプＡＭＰ１は、第１電圧Ｖｘ１と、第２電圧Ｖｘ２と、を差動増幅する。第２入力トランジスタＭ６のゲートに、第３電圧Ｖｘ３を印加するとともに、第１入力トランジスタＭ５のゲートに、第４電圧Ｖｘ４を印加する。受信バイアス回路１６は、第１、第２受信バイアストランジスタＭ７、Ｍ８のゲートに、電源電圧Ｖｄｄに応じて変化するバイアス電圧Ｖｂｉａｓ３を印加する。 （もっと読む）

【課題】入力信号と出力信号のデューティ比を一定に保つことができるレベルシフタ回路及び情報再生装置を提供する。
【解決手段】レベルシフタ回路１００は、トランジスタＭ１〜Ｍ６、インバータＩ１〜Ｉ５、ノードＰ１〜Ｐ３を有するレベルシフタ回路において、ノードＰ２の電位をインバータＩ１により反転して出力信号を出力する経路と、ノードＰ１の電位をインバータＩ２及びＩ３を通じて出力する経路との２種類の信号伝播経路を設ける。 （もっと読む）

【課題】レベル変換後の信号のデューティ比を補正するレベル変換回路を提供すること。
【解決手段】レベル変換回路は、第１信号レベルの第１信号と補正信号を受け、前記第１信号と前記補正信号から第２信号レベルの第２信号を生成する入力部と、前記第２信号を第３信号レベルの出力信号に変換するレベル変換部と、前記出力信号のデューティ比に対応する前記補正信号を生成して前記入力部に出力するデューティ補正部とを具備する。 （もっと読む）

【課題】チップ面積の増大がなく低消費電力でありながら高速動作が可能なレベル変換回路を提供する。
【解決手段】駆動電流増加のためのトランジスタとＨＩＧＨレベルからＬＯＷレベルへの遷移時間を短縮するためのＧＮＤ端子へ接続された抵抗と蓄積された電荷を放電させるためのＧＮＤに接続された抵抗とＨＩＧＨレベルからＬＯＷレベルへの遷移時に微分的に蓄積電荷を放電させる容量からなる構成によりチップ面積の増大がなく低消費電力でありながら高速動作が可能となる。 （もっと読む）

【課題】低電圧側電源がオフして０Ｖになった場合でも、期待される論理動作を得ることができるレベルシフト回路を得る。
【解決手段】出力端ＯＵＴがハイレベルＨＶＨのときに第１電源電圧Ｖｄｄ１が０Ｖになった場合は、２段目のインバータＩＮＶ２の出力端がローレベルになったときと同じであり、出力端ＯＵＴからハイレベルＨＶＨの信号が出力され、出力端ＯＵＴがローレベルのときに第１電源電圧Ｖｄｄ１が０Ｖになったときは、レベルシフト回路１は、２段目のインバータＩＮＶ２の出力端がローレベルになったときと同じ動作を行うようにした。 （もっと読む）

メモリ（１０２）は、ビットセルアレイ（１２０）とアドレス・デコード回路（１１６）を含む。ビットセルアレイ（１２０）は、複数のワード線を含む。アドレス・デコード回路（１１６）は、プレデコード値を与える出力を有する。アドレス・デコード回路（１１６）は、複数の第１厚さトランジスタを含む。第１厚さトランジスタは、第１ゲート酸化物厚さを有する。メモリ（１０２）は更に、ワード線ドライバ回路（１１８）を含む。ワード線ドライバ回路（１１８）は、アドレス・デコード回路（１１６）の出力に接続される入力と、複数の出力とを有する。各々の出力は、複数のワード線のうちの対応するワード線に接続される。ワード線ドライバ回路（１１８）は、複数の第２厚さトランジスタを含む。第２厚さトランジスタは、第１ゲート酸化物厚さよりも大きな第２ゲート酸化物厚さを有する。メモリの動作方法も提供される。
（もっと読む）

トランジスタ（１００）は、第１の導電型であり第１の半導体領域と電気的に接続するソース領域を備える。また、トランジスタは、第１の導電型であり第１の半導体領域とは異なる第２の半導体領域と電気的に接続するドレイン領域を備える。第１の半導体領域と第２の半導体領域との間に境界面が存在する。トランジスタは、ドレイン領域（１０８）よりも境界面に近接した位置に配置される少なくとも一部分を含む電圧タップ領域を備える。また、混合技術回路が開示されている。
（もっと読む）

【課題】入力信号の論理レベルを正確に判定することが可能なレベル判定回路を提供する。
【解決手段】ＤＲＡＭ２の入力回路１４は、入力信号ＶＩの電位と参照電位ＶＲＤとの電位差を増幅する差動増幅回路２０と、差動増幅回路２０の出力信号の反転信号を出力するインバータ２６と、前サイクルの出力信号を保持するラッチ回路２９と、ラッチ回路２９の出力信号ＶＯＰに従って参照電位ＶＲＤを切換えるための抵抗素子３４，３５とを含む。したがって、前サイクルの入力信号ＶＩの論理レベルに応じて参照電位ＶＲＤを切換えるので、入力信号ＶＩの論理レベルを正確に判定することができる。 （もっと読む）

注入電流を制御及び／又は阻止する回路配置及び方法を更に発展させるために、前記方法は、少なくとも１つのトランジスタ手段を少なくとも１つの電圧信号及び／又は電流信号の信号レベルに応じて少なくとも１つのイネーブル状態と少なくとも１つのディセーブル状態との間でスイッチングさせ、前記トランジスタ手段のイネーブル状態において、少なくとも１つのアナログ及び／又はディジタル信号を、少なくとも１つの第１ピンから少なくとも１つの第２ピンへ少なくとも１つの導電チャネルを介して、前記導電チャネル上の不所望な電流信号及び／又は不所望な電圧信号による妨害が最小になるように伝送するため、特に回路配置内でＭＯＳ効果並びにバイポーラ効果を防止するために、
前記トランジスタ手段がそのディセーブル状態において少なくとも１つの不所望な信号が供給されることにより導通し始めるのを阻止すること、及び
前記トランジスタ手段が前記導電チャネルの少なくとも１つの第１部分と前記導電チャネルの少なくとも１つの第２部分との間に配置されている場合に、少なくとも１つの不所望な電流ピークが前記導電チャネルの少なくとも１つの第１部分から前記導電チャネルの少なくとも１つの第２部分へ伝送されるのを阻止することを提案する。
（もっと読む）

【課題】回路素子の破壊等を防止することが可能なレベルシフタ回路を提供する。
【解決手段】レベルシフタ回路１０は、レベル変換回路２０と、保護回路３０とを含んでいる。保護回路３０は、電源電位供給回路３１と、プルダウン回路３２とを含んでいる。制御信号がアサートされている場合、電源電位供給回路３１は、レベル変換回路２０への電源の供給を行い、レベル変換回路２０は、入力信号のレベルを変換した出力信号を生成する。制御信号がネゲートされている場合、電源電位供給回路３１は、レベル変換回路２０への電源の供給を行わず、プルダウン回路３２は、出力信号をプルダウンする。 （もっと読む）

【課題】広範囲に電圧レベルを変換することのできる２電源双方向レベルシフタを提供する。
【解決手段】第１の電源電圧ＶＣＣＡ，第２の電源電圧ＶＣＣＢがそれぞれダイオードＤ１，Ｄ２を介して並列に電源端子に供給され、ＶＣＣＢが入力端子に入力し、ＶＣＣＡのレベルの信号が制御端子に供給されたときに、入力端子と出力端子とが接続されてＶＣＣＢのレベルの信号を出力端子から出力する第１のアナログスイッチＳＷ１と、ＶＣＣＡ，ＶＣＣＢがそれぞれダイオードＤ３，Ｄ４を介して並列に電源端子に供給され、ＶＣＣＡが入力端子に入力し、ＶＣＣＢのレベルの信号の信号が制御端子に供給されたときに、入力端子と出力端子とが接続されてＶＣＣＡのレベルの信号を出力端子から出力する第２のアナログスイッチＳＷ２とを設ける。 （もっと読む）

【課題】低電圧環境でも入力信号のデューティー比が維持され、漏れ電流を減少させて電流消耗を減らす信号受信回路及びこれを含む半導体装置を提供する。
【解決手段】第１ノードと第２ノードとの間に接続され、ブースティングされた第１ノード電圧を第２ノードに提供する電圧ブースト回路と第１ノード、第２ノード及び第３ノードに接続され、第１ノード及び第２ノードの信号に応答して第３ノードの信号を発生させるインバータ回路を備える回路。 （もっと読む）

入力信号を論理出力へと変換する回路及び方法を説明している。回路（１００）は、第１導電体（１０１）と第２導電体（１０２）との間に接続されるインバータ段（１２０）を備える。インバータ段（１２０）は、第１導電体（１０１）に接続される第１端子と、出力ノード（ｈｙｓｔ）に接続される第２端子と、入力ノード（ＪＮ）に接続されるゲート端子と、バックゲート端子とを備えるＭＯＳスイッチ（ＭＰ０）を備える。回路（１００）は、更に、第１導電体（１０１）と出力ノード（ｈｙｓｔ）との間に接続される分圧器（１３０）を備え、分圧器（１３０）は、バックゲート端子に接続される分圧器の出力ノード（ｂｇ）を提供する。これは、低入力レベルから高入力レベルへと遷移する間にＭＯＳスイッチ（ＭＰ０）のバックゲート電圧を調整することにより達成する。これは、遷移の間にＭＯＳスイッチ（ＭＰ０）をターンオフする閾電圧を一次的に増大させる。 （もっと読む）

【課題】内部電源を必要とせず、これにより製造コストを抑制することが可能となるレベルシフト回路を提供する。
【解決手段】レベルシフト回路５０２は、２個のトランジスタＭＰ１およびＭＰ２と、ＭＰ２のドレインとソース間に接続された抵抗Ｒ５１１と、ＭＰ１のドレインとソース間に接続された抵抗Ｒ５１２と、一端がＭＰ２のドレインに接続され、他端にハイレベル信号またはローレベル信号のいずれかが印加される容量Ｃ５１１と、一端がＭＰ１のドレインに接続され、他端にハイレベル信号またはローレベル信号のいずれかが印加される容量Ｃ５１２とからなり、ＭＰ１およびＭＰ２の各ソースは、正電源ＶＰＰ＋に接続され、ＭＰ１およびＭＰ２の各ゲートは、それぞれ他方のトランジスタのドレインに接続されて構成される。 （もっと読む）

第１の電圧に接続するのに適した第１の導体と、基準電圧に接続するのに適した第２の導体と、第２の電圧に接続するのに適した入力ノードと、第１の出力ノード及び第２の出力ノードである２つの出力ノードとを備えている、第２の電圧のパワーダウン状態を検出するための回路装置。２つの出力ノードは、（ａ）第２の電圧が基準電圧よりも高い場合は、第１の出力ノードが第１の電圧レベルになり、且つ、第２の出力ノードが基準電圧レベルとなり、（ｂ）第２の電圧が基準電圧に等しい場合には、第１の出力ノードが基準電圧レベルとなり、且つ、第２の出力ノードが第１の電圧レベルとなるように相互接続する。当該回路装置はさらに、２つの導体の間に配置されるインバータ段を備え、入力ノードがインバータ段の入力端を表わし、インバータ段の出力端を表わすインバータ段の出力ノードを形成する。
（もっと読む）

【課題】 差動増幅回路の入力に接続され、信号の入力電圧範囲を広げる電圧レベルシフト回路において、電圧レベルシフト回路の出力信号が電源電圧の変動の影響を受けないようにする。
【解決手段】 Ｐチャネルエンハンスメント型トランジスタＭ１とＮチャネルデプレッション型ＭＯＳトランジスタＭ３で構成される第１の電圧レベルシフト回路と、Ｐチャネルエンハンスメント型トランジスタＭ２とＮチャネルデプレッション型ＭＯＳトランジスタＭ４で構成される第２の電圧レベルシフト回路を設け、第１の電圧レベルシフト回路に対して直列にＮチャネルデプレッション型トランジスタＭ５を用いたカスコード回路を接続し、第２の電圧レベルシフト回路に対して直列にＮチャネルデプレッショント型ランジスタ６を用いたカスコード回路を接続し、各カスコード回路のバイアス電圧を相補に制御する手段を設ける。 （もっと読む）

レベルシフト多重化回路は、二導体式全二重バス（二導体式バス１０２）と単一導体式双方向半二重バス（単一導体式バス１０６）との間のインタフェースを提供する。ここで、二導体式バス（１０２）が、第１の電源電圧（ＶＤＤ１）で動作し、単一導体式バス（１０６）が、第２の電源電圧（ＶＤＤ２）で動作する。単一導体式バス（１０６）と二導体式バス（１０２）の受信導体（１１２）との間に接続される第１のスイッチング回路（１１６）は、第１のスイッチング電圧閾値が超えられるときに、受信導体（１１２）に対して低い論理信号を提供するように構成され、第１のスイッチング電圧閾値が超えられないときに、受信導体に対して高い論理信号を提供するように構成される。
（もっと読む）

レベルシフト回路は、第１の高および低電源電圧レベルで論理「１」および「０」のレベルを持つロジック信号を、第２の高および低電源電圧レベルを持つ信号に、変換する。特に、前記第２の高および低電源電圧レベルは、前記第１の高および低電源電圧レベルよりも大きい。開示されたレベルシフト回路は、前段のロジックゲートのサイズと前記レベルシフト回路内の回路とが削減できるように構成されており、限定された空間領域内に自身が配置されることを容易にする。また、前記レベルシフト回路は、円滑な状態変化を促進するとともにクローバ電流の消費を押さえるために、出力のプルアップとプルダウンとのパスを分離するための回路を有している。
（もっと読む）

【課題】複数の電圧レベル間をインタフェースするための改良された電圧レベル・トランスレータ回路を提供する。
【解決手段】第１の電圧源を基準とした入力信号を、第２の電圧源を基準とした出力信号に変換するための電圧レベル・トランスレータ回路が、入力信号を受け取るための入力段は、１つのトランジスタ・デバイスと一緒に関連付けられた第１のしきい値電圧を持つトランジスタ・デバイスを含む。さらに、入力信号の論理状態を表す信号を保存するように作用するラッチ回路を含み、１つのトランジスタ・デバイスと一緒に関連付けられた第２のしきい値電圧を持つトランジスタ・デバイスを含み、第２のしきい値電圧は、第１のしきい値電圧より大きい。電圧クランプ回路が、入力段とラッチ回路の間に接続され、入力段の両端間の電圧を制限するように作用し、入力段の両端間の電圧の振幅は、第１および第２の電圧源間の電圧差に応じて制御される。 （もっと読む）