【課題】双方向差動インタフェースを有するＤＵＴの試験装置を提供する。
【解決手段】第１抵抗Ｒ１は、第１入出力端子Ｐ１と電源端子ＶＴＴの間に設けられる。第２抵抗Ｒ２は、第２入出力端子Ｐ２と電源端子ＶＴＴの間に設けられる。第１切り換えスイッチ１０は、パターンデータＰＡＴの値に応じて第１入出力端子Ｐ１側と第２入出力端子Ｐ２側のいずれかを第１電流源１２と結合する。第３抵抗Ｒ３は、第２入出力端子Ｐ２に接続される。第４抵抗Ｒ４は、第１入出力端子Ｐ１に接続される。第２切り換えスイッチ２０は、パターンデータＰＡＴの値に応じて第１入出力端子Ｐ１側と第２入出力端子Ｐ２側のいずれかを第２電流源２２と結合する。レベルシフト回路３０は、第３抵抗Ｒ３の第２端子の電位Ｖｌｐおよび第４抵抗Ｒ４の第２端子Ｖｈｐの電位を、所定レベルだけシフトする。比較回路４０は、電位ＶｈｐをＶｈｎと比較し、電位ＶｌｐをＶｌｎと比較する。 （もっと読む）

【課題】単一導電型のトランジスタにより構成されたレベル変換回路において、小占有面積のリセット回路を提供すると共に、パルス幅の広い入力信号にも対応可能にする。
【解決手段】レベル変換回路は、出力端子ＯＵＴとロー側電源ノードＳ３との間に接続し、ゲートが第１容量素子Ｃ１Ａを介して入力端子ＩＮに接続した第１トランジスタＱ４Ａと、出力端子ＯＵＴとハイ側電源ノードＳ４との間に接続する第１電流駆動素子Ｉ１Ａとを備える。第１トランジスタＱ４Ａのゲートとロー側電源ノードＳ３との間には、ゲートが第２容量素子Ｃ２Ａを介してリセット端子ＲＳＴに接続した第２トランジスタＱ６Ａおよび、当該第２トランジスタＱ６Ａのゲートとロー側電源ノードＳ３との間に接続した第２電流駆動素子（Ｉ２Ａ／Ｂ）からなるリセット回路が設けられる。 （もっと読む）

【課題】レベルシフタ回路の出力端子に生ずるパルス性の不所望な電位変化を抑制する。
【解決手段】レベルシフタ回路は、レベルシフト部（２０１）と、その出力信号を、イネーブル信号（ＩＥＮ）のアサートに呼応して外部出力するための出力部（２０２）とを含む。上記レベルシフト部（２０１）は、上記イネーブル信号のアサートタイミングよりも遅いタイミングで論理レベルが確定される出力ノード（ＩＴＸ）を含み、上記出力部（２０２）は、上記イネーブル信号がアサートされた状態で、上記出力ノードの論理レベルに応じて上記出力部の出力論理を確定するための能動素子（Ｑ１１，Ｑ１３）を含む。上記イネーブル信号がアサートされるタイミングよりも遅いタイミングで上記出力部の出力論理が確定されることで、パルス性の不所望な電位変化（ノイズ）を生じないようにする。 （もっと読む）

【課題】双方向タイプの信号レベル変換回路の信号方向を切り替える制御信号を不用とする。
【解決手段】双方向タイプの信号レベル変換回路７０にはＶＣＣＡ系回路部１、ＶＣＣＢ系回路部２、レベシフタ回路ＬＳ１、及びレベルシフタ回路ＬＳ２が設けられる。ＶＣＣＡ系回路部１には入出力端子ＰａｄＡ、インバータＩＮＶ１、インバータＩＮＶ４、ラッチ回路ＬＡＴＣＨ１、出力バッファ回路ＳＢＵＦＦ２、遅延回路ＤＩＮ３、遅延回路ＤＩＮ４、２入力ＮＡＮＤ回路ＮＡＮＤ２、及び２入力ＮＯＲ回路ＮＯＲ２が設けられる。ＶＣＣＢ系回路部２には入出力端子ＰａｄＢ、インバータＩＮＶ２、インバータＩＮＶ３、ラッチ回路ＬＡＴＣＨ２、出力バッファ回路ＳＢＵＦＦ１、遅延回路ＤＩＮ１、遅延回路ＤＩＮ２、２入力ＮＡＮＤ回路ＮＡＮＤ１、及び２入力ＮＯＲ回路ＮＯＲ１が設けられる。信号レベル変換回路７０では方向切り替え制御信号を必要としない。 （もっと読む）

【課題】動的に電源電圧と周波数を変化させる半導体集積回路において、異電源間に必要なレベルシフタ回路を高速化する。
【解決手段】第１の電源電圧で動作する第１のインバータ１２０と、上記第１のインバータ１２０で論理反転した入力信号の振幅を第１の電源電圧の電位から第２の電源電圧の電位に変換するもので上記第２の電源電圧で動作する振幅変換回路１２１と、第１のインバータの出力信号と上記振幅変換回路１２１からの振幅が変換された入力信号とを入力すると共に上記両電源電圧が異なるときは上記振幅変換回路１２１からの入力信号を、また、上記両電源電圧が同電位のときは第１のインバータの出力信号を選択し、論理反転して出力信号として伝達するもので上記第２の電源電圧で動作する選択回路１２３と、を備えた事で、振幅変換が必要ない場合に、信号の伝達速度の高速化を実現できる。 （もっと読む）

特定の実施例では、方法は、電圧プルアップロジックを含むレベルシフティング回路への入力で入力電圧を受け取ることを含む。その方法は、レベルシフティング回路からの出力信号を提供することを含む。その方法は、レベルシフティング回路の電圧プルアップ論理回路を選択的に動作させることをさらに含む。
（もっと読む）

【課題】素子数が少なくても動作が速いレベルシフタ回路を提供する。
【解決手段】入力電圧Ｖｉｎが接地電圧Ｖｓｓになり、ＰＭＯＳ３１及びＮＭＯＳ２１のゲート電圧（レベルシフタ部の入力端子の電圧）が電源電圧Ｖｄｄになると、ＮＭＯＳ２３がオンすることにより、ＰＭＯＳ３３及びＮＭＯＳ２２のドレイン電圧（レベルシフタ部の出力端子の電圧）が電源電圧Ｖｐｐになりやすくなり、出力電圧Ｖｏｕｔが接地電圧Ｖｓｓになりやすくなる。つまり、レベルシフタ回路の動作が速くなる。また、従来のレベルシフタ回路と比較し、インバータの数が少なくなるので、素子数が少なくなる。 （もっと読む）

【課題】２つの電源電圧の大きさが逆転しても適切なレベルシフトを行う。
【解決手段】 トランジスタＱ１，Ｑ２１，Ｑ２，Ｑ２２，Ｑ６，Ｑ２６を含むアンプは、第２電源ＶＣＣ２によって動作し、第２電源ＶＣＣ２の電圧範囲で変化する入力信号を第２電源ＶＣＣ２の電圧範囲内で増幅する。アンプの出力は、トランジスタＱ６，Ｑ７，Ｑ２６，Ｑ２７を含む変換部により、第１電源ＶＣＣ１によって動作し、アンプの出力を第１電源ＶＣＣ１の電圧範囲内の出力に変換する。アンプＯＰ１，ＯＰ２は、この変換部の出力を第１電源（１／２）ＶＣＣ１基準で増幅する。前記変換部は、第２電源ＶＣＣ２を電源とするトランジスタＱ６，Ｑ２６と、第１電源ＶＣＣを電源とするトランジスタＱ７，Ｑ２７をカレントミラーとして、変換を行う。 （もっと読む）

【課題】低振幅の入力信号を高速に高振幅信号に変換するレベルシフト回路の提供。
【解決手段】第１及び第２の入力信号ｖｉ１、ｖｉ２に基づき、第１及び第２の出力端子の一方を第１のレベルシフト回路１０と、第２のレベルシフト回路２０と、第１の制御信号Ｓ０に基づき、前記第１及び第２の出力端子のうち、前記第１及び第２の入力信号が前記第１及び第２の入力端子に入力される時点で前記第２電圧レベルとされている一つの出力端子について、前記一つの出力端子と前記第２の給電端子間の電流経路を、前記第１及び第２の入力信号が前記第１及び第２の入力端子に入力される時点を含む所定期間、切断し、前記所定期間の後、前記一つの出力端子と前記第２の給電端子間の電流経路の切断を解除する制御を行う手段を備え、前記第１及び第２の出力端子の出力振幅は、前記第１及び第２の入力信号の振幅よりも大とされる。 （もっと読む）

【課題】レベル変換の振幅差が大きい場合にも高速に信号レベルを変換する回路を提供することを目的とする。
【解決手段】第１信号を受けて、それよりも大きな振幅の第２信号を出力する差動型レベル変換回路を含む半導体装置であって、前記差動型レベル変換回路は、前記第１信号を受けるための第１MISFET対(MN1-2)と、前記第１MISFET対に対する耐圧緩和のための第２MISFET対(MN3-4)と、出力すべき前記第２信号をラッチするためのものであって、交差結合されたゲートを持つ第３MISFET対(MP1-2)とを有し、前記第２及び第３MISFET対のゲート絶縁膜の膜厚を前記第１MISFET対よりも厚くし、前記第２及び第１MISFET対のしきい値電圧を前記第３MISFET対よりも小さくする。レベル変換の振幅差が４倍以上にも大きいような場合でも、高速なレベル変換が行える。 （もっと読む）

【課題】待機状態から任意の容量安定状態への過渡時間の短いＭＯＳバラクタを提供する。
【解決手段】Ｎウェルを有するＭＯＳバラクタ素子の動作待機時に電極の電位からウェル領域の電位を引いた電位差を０以上にする制御回路を備えることにより、動作待機時から任意の容量安定状態への過渡時間を短くすることが可能となる。また、Ｐウェルを有するＭＯＳバラクタ素子の動作待機時に電極の電位からウェル領域の電位を引いた電位差を０以下にする制御回路を備えることにより、動作待機時から任意の容量安定状態への過渡時間を短くすることが可能となる。 （もっと読む）

【課題】 アンチヒューズリペア時、高い電源電圧または低いバックバイアス電圧がセルや周辺回路またはコア領域のような回路部に影響を与えるのを防止する。
【解決手段】 アンチヒューズリペア電圧制御回路は、アンチヒューズのリペアに対応して、アンチヒューズリペアイネーブル信号を提供するアンチヒューズリペアイネーブル部と、前記アンチヒューズリペアイネーブル信号によって、電源電圧が第１回路部に伝達されることを制御する電源電圧制御部と、前記アンチヒューズリペアイネーブル信号によって、バックバイアス電圧が第２回路部に伝達されることを制御するバックバイアス電圧制御部とを具備する。 （もっと読む）

【課題】高電圧電源ＶＨに接続された出力回路における貫通電流を防止することで消費電力の削減とノイズを防止すると共に、高速動作を可能とする。
【解決手段】第１トランジスタであるＰＭＯＳトランジスタＭ１と、第２トランジスタであるＮＭＯＳトランジスタＭ２のゲートバイアス電圧を与える第１，２バイアス生成回路を、ダイオード接続したＰＭＯＳトランジスタＭ５とＮＭＯＳトランジスタＭ６、およびＰＭＯＳトランジスタＭ７とＮＭＯＳトランジスタＭ８を直列に接続して構成することで、コンデンサＣ１の電荷が高電圧電源ＶＨへ放電されることをなくし、出力信号がハイレベルからローレベルに、逆にローレベルからハイレベルに移行するときの両方において貫通電流を防止でき、それに伴い省電力とノイズの低減を可能とした。 （もっと読む）

【課題】 制御信号を駆動電圧を発生させるレベルシフタを提供することを目的とする。
【解決手段】 該レベルシフタは、一端が前記制御信号及び参考電圧とカップリングし、他端が前記駆動電圧及び補助電圧とカップリングする貯蔵用キャパシターと、前記制御信号及び前記参考電圧の一つを選択し前記貯蔵用キャパシターの一端に提供し、前記駆動信号及び前記補助電圧の一つを選択し前記貯蔵用キャパシターの他端に提供する選択スイッチ組と、を備えて成る。前記選択スイッチ組が前記参考電圧及び前記補助電圧を選択し前記貯蔵用キャパシターに提供することにより、前記貯蔵用キャパシターが前記制御信号及び前記駆動電圧とカップリングする際に、前記貯蔵用キャパシターは前記制御信号の電圧レベルが上昇するようにすることを特徴とする。本発明は表示画面駆動回路と映像表示系統も提供する。 （もっと読む）

【課題】出力信号の電圧レベルをシフトすることのできない期間をより短縮することのできるレベルシフト回路を提供する。
【解決手段】レベルシフト回路１は、所定電位ＶＣＣ１が「１２００［Ｖ］」から「１５［Ｖ］」へ変化するレベルシフト時に、最もＶＣＣ１側に位置するトランジスタＴｒ１ｎ１及びＴｒ２ｎ１の各ゲート並びに最もＬＧＮＤ電位側に位置するトランジスタＴｒ１１２及びＴｒ２１２の各ゲートに蓄積されている電荷を、当該レベルシフト回路１外へ放出するための引き抜き用の抵抗素子ＲＨ及び引き抜き用の抵抗素子Ｒｌを備える。そして、引き抜き用の抵抗素子ＲＨは、出力信号作成回路部７０の基準電位であるＨＧＮＤ電位に接続されており、引き抜き用の抵抗素子Ｒｌは、ＮＯＴゲート２０の駆動電位である所定電位ＶＣＣ３に接続されている。 （もっと読む）

【課題】低電位系のMOSFETのドレイン−基板間に存在する寄生容量の影響により高電位系のラッチ回路が誤動作してしまうことを防止するレベルシフト回路を提供する。
【解決手段】本実施形態では、容量(C)５１，５２を配することにより、ノイズを吸収してラッチ回路１００の誤動作を防止している。即ち、ラッチ回路１００のインバータ(U1)４１，インバータ(U2)４２の入力端子と、高電位系であるラッチ回路１００の基準電圧となる端子(V2L)６との間に、容量(C) ５１，５２を接続しているので、ノイズを容量(C)５１，５２に吸収させることが可能となり、ラッチ回路１００の誤動作を防止することができる。 （もっと読む）

【課題】ＶＤＤ２＞ＶＳＳ２＞ＶＳＳ１、且つＶＤＤ１＞ＶＳＳ１の関係にある入力電圧ＶＤＤ１，ＶＳＳ１を入力してＶＤＤ２，ＶＳＳ２にレベルシフトする際に、ＶＳＳ１＞ＶＳＳ２になったときであってもラッチアップ現象の発生を回避する。
【解決手段】信号出力端子ＯＵＴとなるノードＮ１とノードＮ２の間に逆並列接続された２個のインバータからなり且つ電圧ＶＤＤ２とＶＳＳ２で動作するラッチ回路３と、信号入力端子ＩＮとノードＮ３の間に接続され且つ電圧ＶＤＤ１とＶＳＳ１で動作する第１のインバータ１と、ノードＮ３とノードＮ４の間に接続され且つ電圧ＶＤＤ１とＶＳＳ１で動作する第２のインバータ２と、ノードＮ１，Ｎ２，Ｎ３に接続された第１の反転駆動回路４と、ノードＮ１，Ｎ２，Ｎ４に接続された第２の反転駆動回路５と、電圧ＶＳＳ１の端子側をアノード、電圧ＶＳＳ２の端子側をカソードとするダイオードＤ１とを設ける。 （もっと読む）

【課題】同一導電型のトランジスタで構成されブートストラップ効果を利用したバッファに備わるトランジスタの劣化や誤動作を抑え、バッファの信頼性を向上する。
【解決手段】入力端子ｉｎには、レベルシフタからの出力信号／０２が供給される。この出力信号／０２にはＬｏｗレベルの浮きが生じており、Ｌｏｗレベルの電位はＶＥＥより若干高いＶＥＥ’になっている。このようなＬｏｗレベル浮きが生じている出力信号／０２がゲートに供給され、かつ、ブートストラップ効果によって高電位電源ＶＤＤの２倍程度にまで高められた電位がドレインに供給されるトランジスタＴｒ３１２を、ボディ構造を有するＴＦＴとし、そのボディＢをソースＳに接続する。 （もっと読む）

【課題】直列接続ＩＧＢＴ３，４の接続点７のｄＶ／ｄｔによる誤動作発生時に、上下アーム短絡などの事故を回避できる高信頼性ＩＧＢＴ駆動装置を提供する。
【解決手段】高低圧側ＩＧＢＴ３，４は、デッドタイムを挟み相補的にオン／オフ制御される。これらデッドタイム期間中に、高圧側ＩＧＢＴ３をオフさせるリセットパルスＲＳを、例えば、次のような要領で発生させる。（１）低圧側ＩＧＢＴ４のオン指令ＬＤの直前に、（２）低圧側ＩＧＢＴ４のオン指令ＬＤの直前から、このオン指令ＬＤと重なる期間ｔｄをもつように、（３）デッドタイムＤＴ期間中、継続して、（４）低圧側ＩＧＢＴ４がオンとなる直前のデッドタイム期間中、継続して、（５）高圧側ＩＧＢＴ３のオン状態を観測したとき、低圧側ＩＧＢＴのオン指令を無効とするように、リセットパルスを生成する。 （もっと読む）

【課題】同一導電型のトランジスタで構成されブートストラップ効果を利用したレベルシフタを構成する場合に、Ｌｏｗレベル浮きやＨｉレベル落ちによる振幅不足を防ぎ、十分なレベルの出力を得られるようにすること。
【解決手段】トランジスタＴｒ３１２とトランジスタＴｒ３１５は、バックゲートＢＧを備える。レベルシフタ３０１は、トランジスタＴｒ３１２，３１５のバックゲートＢＧに印加する電位を入力信号Ｖ_BG，／Ｖ_BGを用いて制御し、オフの状態にあるトランジスタＴｒ３１２，３１５の閾値電圧Ｖｔｈ_ＯＦＦを、入力信号０１，／０１のＬｏｗレベル−低電位電源ＶＥＥよりも大きくする。 （もっと読む）