【課題】高い電源電圧を元に、低い電圧を発生させることで、低い電圧を用いる内部回路と高い電圧を用いる外部回路とのインターフェイスを行う場合、外部回路を動作させた状態で内部回路の動作を休止させる場合がある。この場合、低い電圧の発生を止めたことをインターフェイスを行う回路に伝達する回路（ＰＯＣ回路）が必要となるが、従来の回路では、低い電圧を発生させる状態で貫通電流が流れる回路を用いる必要があり、消費電流が増加してしまうという課題がある。
【解決手段】低い電圧の発生を停止する信号により、レギュレーター１０７の動作を止め、ＶＯＵＴが十分下がった状態でインターフェイスを行う回路へ供給停止信号をレベルシフト回路１２１に伝達する。そのため、レベルシフト回路１２１での貫通電流の発生を抑えられる。さらに、供給停止信号を提供するＰＯＣ回路４１内での定常状態での貫通電流を防止できる。 （もっと読む）

【課題】消費電力を抑えつつ、出力電圧のばらつきをなくすことの可能なインバータ回路、およびこのインバータ回路を備えた表示装置を提供する。
【解決手段】３Ｔｒ２Ｃで構成されるインバータ回路において、トランジスタＴｒ２のゲートと低電圧線Ｌ１との間、さらにトランジスタＴｒ２のソースと低電圧線Ｌ１との間に、入力電圧Ｖｉｎと低電圧線Ｌ１の電圧との電位差に応じてオンオフ動作するトランジスタＴｒ１，Ｔｒ２が設けられている。トランジスタＴｒ２のゲートには、容量素子Ｃ１，Ｃ２が直列接続されており、トランジスタＴｒ２のソースには、容量素子Ｃ１，Ｃ２が並列接続されている。 （もっと読む）

【課題】駆動回路の低駆動電圧化に対応し、入力信号の電圧振幅が小さい場合にも十分な振幅変換能力を有するレベルシフタを提供する。
【解決手段】信号の電圧振幅の変換部分に、カレントミラー回路１５０および差動回路１６０を利用したレベルシフタを用いる。トランジスタ１０５、１０６を介して差動回路１６０に入力された信号の電位差を増幅して出力するため、入力信号の電圧振幅が小さい場合にも、トランジスタのしきい値の影響を受けることなく、正常な電圧振幅の変換を可能とする。 （もっと読む）

【課題】動作上の欠点を除去し、また、用いるトランジスタ数が少ない静的動作のレベルコンバータ回路を備えたＭＯＳトランジスタ回路を提供する。
【解決手段】高電源電圧回路側の第一のＣＭＯＳインバータの遷移領域ＴＲＨが、低電源電圧回路側の第二のＣＭＯＳインバータの出力論理信号の変化範囲に含まれるように前記第一のＣＭＯＳインバータと前記第二のＣＭＯＳインバータの動作を設定し、第一のＣＭＯＳインバータをレベル変換回路とし、第一のＣＭＯＳインバータを第二のＣＭＯＳインバータの出力で駆動するように構成する。 （もっと読む）

【課題】フォトカプラ等の絶縁素子の必要数を大幅に削減可能として上記実装装置の規模の小型化とコストの大幅な削減化を可能とすること。
【解決手段】ＣＰＵ２と、ＣＰＵとの間で信号の入力伝送および出力伝送の少なくとも一方の伝送をする複数の入／出力回路６，７と、ＣＰＵからの信号はシリアル／パラレル変換し、入／出力回路からの信号はパラレル／シリアル変換するバスＩ／Ｆ３ａ，３ｂと、ＣＰＵとバスＩ／Ｆとの間に配されて信号をシリアル伝送する信号伝送バス８ａ，８ｂと、バスＩ／Ｆと各入／出力回路との間に配されて信号をパラレル伝送する信号伝送バス９ａ，９ｂ，１０ａ，１０ｂと、を備え、シリアル信号伝送バス８ａ，８ｂ内に、絶縁回路部２０ａ，２０ｂを設けた構成。 （もっと読む）

【課題】 出力波形の割れや抜けを無くし、回路の誤動作が防止される低電圧動作のレベルシフト回路を提供する。
【解決手段】 レベルシフト回路は、電源端子ＶＤＤにソースを接続した第１のＰＭＯＳトランジスタＰ１と、接地端子ＧＮＤにソースを接続したＮＭＯＳトランジスタＮ１と、ＰＭＯＳＰ１のドレインとＮＭＯＳＮ１のドレインとの接続点に接続された出力端子ＯＵＴと、ＮＭＯＳＮ１のゲートに接続された入力端子ＩＮと、電源端子ＶＤＤにソースを接続し、ＰＭＯＳＰ１のゲートにドレイン及びゲートを接続し、このドレインを第２の抵抗Ｒ２を介して接地端子ＧＮＤに接続した第２のＰＭＯＳトランジスタＰ２とを有し、ＰＭＯＳＰ１及びＰ２は、カレントミラー回路を構成している。レベルシフト回路の出力波形の割れや抜けが無くなって誤動作を防止することが可能になる。 （もっと読む）

【課題】どの条件下でも一定のパルス幅で駆動する電源回路を提供する
【解決手段】電源回路１０は、外部回路２０と接続可能である。電源回路１０は、一定の内部電圧を外部回路２０に印加するフィードバック回路１２と、パルスのパルス幅に応じた電荷を外部回路２０に供給する電荷供給回路１４と、外部回路２０のオペレーションに対応するオペレーション状態に依存しない一定のパルスを電荷供給回路１４に供給する電源制御回路１６と、備える。 （もっと読む）

【課題】貫通電流を防止するレベルシフト回路
【解決手段】従来のレベルシフト回路にＰＭＯＳトランジスタＭＰ３およびＭＰ４ならびにレベルシフト回路の出力信号をフィードバックするスイッチ制御回路を追加することで、従来回路の問題点であった貫通電流の流れる時間を減らし、消費電力を低減させ、かつ実装面積の増加を抑えながら高速動作させる。 （もっと読む）

【課題】直流遮断コンデンサを用いるリーダ装置の送受信の切り替え待機時間を短縮する。
【解決手段】リーダ装置２は、ＲＦＩＤ３に対し、高周波搬送波信号を送信する送信回路４と、送信回路５により送信された高周波搬送波信号から、ＲＦＩＤ３の応答データを抽出する受信回路５とを備え、受信回路５は、高周波搬送波信号を検波する検波回路１４と、検波回路１４による検波後の高周波搬送波信号の信号処理を行い、ＲＦＩＤ３の応答データを取得する信号処理回路１８と、検波回路１４と信号処理回路１８とを接続する配線に間挿された直流遮断コンデンサ１５と、直流遮断コンデンサ１５と直列に接続され、オフのときに直流遮断コンデンサ１５の少なくとも一方の端子をオープンとするスイッチ素子１６とを有することを特徴とする。 （もっと読む）

【課題】消費電流を低減することができ、信号伝達に必要な電源電圧を低減することができ、電源電圧が揺れても正確に信号を伝達することができるレベルシフト回路を得る。
【解決手段】本発明のレベルシフト回路は、インバータ回路ＩＮＶ２、レベルシフト素子ＭＯＳ１、第１の抵抗Ｒ１及びカレントミラー回路ＣＭ１を備える。インバータ回路ＩＮＶ２は、入力信号を反転して出力する。レベルシフト素子ＭＯＳ１は、入力信号を反転した信号をゲート信号として動作する。第１の抵抗Ｒ１の一端は、インバータ回路の出力に接続されている。カレントミラー回路ＣＭ１は、第１の抵抗Ｒ１を介してインバータ回路ＩＮＶ２の出力から入力した電流に対応する電流をレベルシフト素子ＭＯＳ１のソースから接地点に流す。 （もっと読む）

【課題】従来と異なる形式のレベルシフタを提供する。
【解決手段】レベルシフタ２００は、第１下側電圧ＶｓｓＬと第１上側電圧ＶｄｄＬのいずれかのレベルをとる入力信号Ｉｎを、第２下側電圧ＶｓｓＨと第２上側電圧ＶｄｄＨのいずれかのレベルをとる出力信号Ｏｕｔにレベルシフトする。ＳＲフリップフロップ１００の出力信号Ｏｕｔは、そのセット端子への信号のポジティブエッジに応じて第２上側電圧ＶｄｄＨに遷移し、そのリセット端子への信号のポジティブエッジに応じて第２下側電圧ＶｓｓＨに遷移する。ＡＮＤゲート２０２は、ＳＲフリップフロップ１００の出力信号Ｑに対して反転論理レベルを有するフィードバック信号ＦＢＱと入力信号Ｉｎとの論理積を、ＳＲフリップフロップ１００のセット端子へと出力する。ＮＯＲゲート２０４はフィードバック信号ＦＢＱと入力信号Ｉｎとの否定論理和を、ＳＲフリップフロップ１００のリセット端子へと出力する。 （もっと読む）

【課題】ドライバ回路が出力する波形の歪みを低減する。
【解決手段】出力端子に高レベル電圧を出力するか、または、低レベル電圧のいずれを出力するかを切り替える、高レベルトランジスタおよび低レベルトランジスタと、与えられる高レベル制御信号に応じて、高レベルトランジスタに高レベル電圧を出力させるか否かを制御する高レベルインバータと、与えられる低レベル制御信号に応じて、低レベルトランジスタに低レベル電圧を出力させるか否かを制御する低レベルインバータと、高レベルインバータのスレショルド電圧に応じた電圧の高レベル制御信号と、低レベルインバータのスレショルド電圧に応じた電圧の低レベル制御信号とを生成する制御信号生成部とを備え、制御信号生成部は、正論理電圧または負論理電圧の少なくとも一方の電圧が異なる高レベル制御信号および低レベル制御信号を生成するドライバ回路を提供する。 （もっと読む）

【課題】 高電位側スイッチング素子の導通を示す第１状態から前記高電位側スイッチングデバイスの非導通を示す第２状態への遷移、または前記第２状態から前記第１状態への遷移に伴い発生する過渡的な電圧ノイズに曝された場合であっても誤信号が発生することのない半導体回路を提供する。
【解決手段】 高電位側スイッチング素子駆動回路１は、レベルシフト回路２の第１の負荷抵抗２８、２８に発生するオン側、オフ側の第１のレベルシフト済み信号Ｓ４、Ｓ５のうち少なくとものいずれか一方に信号が発生したときに、第２の負荷抵抗３０、２９に同時に発生する第２のレベルシフト済み信号Ｓ６、Ｓ７によって制御され、他方の出力が発生しないようにレベルシフトの出力を抑制する短絡手段３１、３２を有する。 （もっと読む）

【課題】安定した発振周期の信号を出力することができるオシレータを提供すること。
【解決手段】複数の論理素子がリング状に接続され、所定の周期の発振信号を出力する可変駆動電圧により動作するオシレータであって、複数の論理素子に選択的に印加される第１及び第２の駆動電圧を発生させる内部電圧発生手段を備え、発振信号の周期が正常状態である場合には、第１の駆動電圧が複数の論理素子に印加され、発振信号の周期が正常状態より短いか又は長い場合には、第２の駆動電圧ＶＯＳＣが複数の論理素子に印加され、発振信号の周期が一定に維持されるように構成されている。 （もっと読む）

【課題】低電圧動作かつ低消費電流のＣＭＯＳ入力バッファ回路を提供すること。
【解決手段】ドレインが電源端子ＶＤＤに接続され、ゲートが出力端子に接続されたディプレッション型ＮＭＯＳトランジスタと、ソースがディプレッション型ＮＭＯＳトランジスタのソースに接続され、ドレインが出力端子に接続され、ゲートが入力端子に接続されたＰＭＯＳトランジスタと、ソースが基準端子ＧＮＤに接続され、ゲートが入力端子に接続され、ドレインが出力端子に接続されたＮＭＯＳトランジスタとを備えた構成とした。 （もっと読む）

【課題】パワー半導体素子を駆動するためのドライバを低コストで得ることが可能な半導体装置およびそれを備えた電子機器を提供する。
【解決手段】半導体装置１０１は、ノーマリーオン型の第５の電界効果トランジスタ１６，１７を含み、入力信号処理部６５から受けたスイッチング制御信号の基準電圧をシフトした信号を出力するためのレベルシフト部６２と、ノーマリーオン型の第１の電界効果トランジスタ５１および第３の電界効果トランジスタ５３と、ノーマリーオフ型の第２の電界効果トランジスタ５２および第４の電界効果トランジスタ５４とを備え、レベルシフト部６２、第１の電界効果トランジスタ５１および第３の電界効果トランジスタ５３は第１の半導体チップ７１に含まれている。 （もっと読む）

【課題】低電圧の制御信号を高電圧の制御信号に変換して出力する高圧用のドライブ回路において、待機時の消費電力を削減することができるようにする。
【解決手段】低圧部１からの制御信号ａ１〜ｄ１及びａ２〜ｄ２により高圧部２のトランジスタＭＮ１〜ＭＮ８を駆動し、操作対象３に駆動信号を出力する。その際、低圧部１からの制御信号ａ１〜ｄ１をそれぞれ論理積ゲートＱ１〜Ｑ４の一方の入力端子を介して高圧部２のトランジスタＭＮ１，ＭＮ３，ＭＮ５，ＭＮ７のゲートに入力し、論理積ゲートＱ１〜Ｑ４の他方の入力端子には高圧部２のオン／オフ信号を入力する。 （もっと読む）

相対的に大きな電圧範囲を有するデジタル入力及び出力信号を扱うことができる高電圧論理回路が説明される。例示的設計において、高電圧論理回路は、入力ステージ、第2ス
テージ、及び出力ステージを含んでいる。入力ステージは、少なくとも1つの入力信号を
受信し、(i)第1の電圧範囲を有する少なくとも1つの第1の中間信号と、(ii)第2の電圧範
囲を有する少なくとも1つの第2の中間信号とを提供する。第2ステージは、第1及び第2の
中間信号を受信し当該信号を論理機能に基づいて処理し、(i)前記第1の電圧範囲を有する第1の駆動信号と、(ii)前記第2の電圧範囲を有する第2の駆動信号とを提供する。出力ス
テージは、前記第1及び第2の駆動信号を受信し、第3の電圧範囲を有する出力信号を提供
する。ここにおいて第3の電圧範囲は、前記第1及び第2の電圧範囲の各々より大きいもの
であってもよい。 （もっと読む）

【課題】低コストで低電圧高速動作が可能なＩ／Ｏ回路を備えた半導体集積回路装置を提供する。
【解決手段】Ｉ／Ｏ回路において、Ｉ／Ｏ電圧ｖｃｃ（例えば３．３Ｖ）をｖｃｃ＿１８（例えば１．８Ｖ）へ低電圧化した場合に、速度劣化を引き起こす部分が、レベル変換部と、メインの大型バッファを駆動するためのプリバッファ部分であることに着目し、レベルアップコンバータＬＵＣとプリバッファＰＢＦの回路に高電圧（電圧ｖｃｃ）を印加することにより、低コストで低電圧高速動作が可能なＩ／Ｏ回路を実現する。 （もっと読む）

【課題】良好な動作をおこなう半導体表示装置を提供する。
【解決手段】ｐ型トランジスタ、第１の容量素子、第１のスイッチ、ｎ型トランジスタ、第２の容量素子、第２のスイッチを有する半導体表示装置であって、第１の容量素子の第１の電極は、第１の配線に電気的に接続されており、第１の容量素子の第２の電極は、ｐ型トランジスタのゲートに電気的に接続されており、第１のスイッチの第１の端子は、ｐ型トランジスタのゲートに電気的に接続されており、第１のスイッチの第２の端子は、ｐ型トランジスタの第１の端子及び第２の端子の一方に電気的に接続され、第２の容量素子の第１の電極は、第１の配線に電気的に接続されており、第２の容量素子の第２の電極は、ｎ型トランジスタのゲートに電気的に接続されており、第２のスイッチの第１の端子は、ｎ型トランジスタのゲートに電気的に接続されており、第２のスイッチの第２の端子は、ｎ型トランジスタの第１の端子及び第２の端子の一方に電気的に接続されている。 （もっと読む）