【課題】スイッチング電源等に用いられるドライブ装置において、消費電力が小さく、ドライブ回路を低耐圧素子で構成でき、また高速動作にも有利で、安定した動作が得られるようにする。
【解決手段】低電圧電源で動作する制御回路１からの信号をレベルシフト回路２を介して高電圧電源で動作するハイサイドドライブ回路３に入力し、ＭＯＳトランジスタＰＭ１を駆動する。また、ハイサイドドライブ回路３の高電位側電源回路の電圧（ＰＶ_DD）と低電位側電源回路の電圧（ＶＳ）間を定電圧電源８の低電圧Ｖｂに固定する。 （もっと読む）

【課題】低消費電力のレベルシフト回路の提供。
【解決手段】カレントミラー（ＨＰ１、ＨＰ２）を負荷とする差動対（ＨＮ１、ＨＮ２）は、入力信号ＩＮのローレベルおよびハイレベルにそれぞれ対応してローレベルおよびレベルシフトされたハイレベル（第２のハイレベル）となる出力信号ＯＵＴを非反転出力端子から出力する。非反転出力端子に接続されるプルアップ回路（ＨＩＮＶ１、ＨＰ３）は、非反転出力信号が第２のハイレベルとなった場合に非反転出力端子をプルアップし、入力信号がローレベルである場合には開放となる。電流源制御回路（ＬＮＡＮＤ、ＨＢＵＦ）は、非反転出力信号が第２のハイレベルとなってから所定の時間経過後に差動対への動作電流を切断し、入力信号がローレベルになった時点で差動対への動作電流を供給するように、差動対と接地間に接続される電流源回路（ＬＮ１）を制御する。 （もっと読む）

【課題】カレントミラー型レベル変換回路では、常にリーク電流（貫通電流）が流れることになり、このリーク電流が消費電力の増大の要因になる。
【解決手段】第１の振幅のクロック信号ｃｋを第２の振幅のクロック信号ｏｕｔにレベル変換するレベル変換回路２０において、Ｎｃｈの駆動ＭＯＳトランジスタｎ２１およびＰｃｈの駆動ＭＯＳトランジスタｐ２１からなる相補性回路２１を基本回路とし、これら駆動ＭＯＳトランジスタｎ２１，ｐ２１のゲート−ドレイン間にスイッチングＭＯＳトランジスタｎ２３，ｐ２３を接続する。そして、これらスイッチングＭＯＳトランジスタｎ２３，ｐ２３の作用によって駆動ＭＯＳトランジスタｎ２１，ｐ２１の各閾値をキャンセルし、当該駆動ＭＯＳトランジスタｎ２１，ｐ２１に電流が流れないところに動作点を設定して、相補性回路２１にリーク電流（貫通電流）が流れないようにする。 （もっと読む）

【課題】製造工程数の削減に寄与する回路装置を提供する。
【解決手段】第１の経路５２を通じて電源電圧Ｖ_１０をノードＮ０に供給し、第２の経路６２を通じて電源電圧Ｖ_−５をノードＮ０に供給する回路部１２であって、回路部１２は、第１の経路５２上に配されたＴＦＴ５０と、第１の経路５２上に配され、ＴＦＴ５０に接続されたＴＦＴ５１と、第２の経路６２上に配されたＴＦＴ６０と、第２の経路６２上に配され、ＴＦＴ６０に接続されたＴＦＴ６１と、電源電圧Ｖ_１０とＶ_−５との間の電源電圧Ｖ_５を、ＴＦＴ５０と５１との間に供給するための第３の経路５４と、電源電圧Ｖ_１０とＶ_−５との間の電源電圧Ｖ_０を、ＴＦＴ６０と６１との間に供給するための第４の経路６４と、を有する。 （もっと読む）

【課題】本発明は、２種類以上の電源を使用する多電源マイコンシステムにおいて、低電位電源出力の低下時にもＩ／Ｏポート出力端子の出力を安定化させることができるようにする。
【解決手段】たとえば、低電位電源端子１１と接地電位電源端子１３との間にはＣＰＵ２０が接続され、低電位電源端子１１を介して、所定の低電位電源出力（ＶＤＤＬ）が供給される。この低電位電源出力の低下が低電位電源＆テストモード検出回路２３により検出されると、その検出出力（ＣＬＲＶ）にしたがって、レベルシフタ回路２４が制御される。これにより、ＣＰＵ２０からの出力が供給される周辺ＰＯＲＴ回路２５の出力レベルが、低電位電源出力の低下前の状態を維持するように制御される。 （もっと読む）

【課題】回路性能を最大化する増幅回路を提供すること。
【解決手段】センス増幅器回路は、第１、第２のデータ入力を受信し第１のアクティブLOW制御信号に応答し第１、第２の入力の電圧差を表す差動電圧を第１、第２のノードを介し発生する差動入力回路と、第２のアクティブLOW制御信号に応答し高電圧参照を第１、第２のノードに接続するプルアップ回路と、差動入力回路とプルアップ回路により第１、第２のノード上に供給された電圧に応答し第１、第２のラッチデータ出力を発生しラッチするラッチ回路と、第３のアクティブLOW制御信号に応答し第１、第２のデータ出力に接続されたデータ線上の電圧を等化する等化回路とを備える。第１、第２の制御信号は第１の制御信号の初期アクティベート後限られた期間後に第２の制御信号がLOWにアクティベートされるように設定され、第３の制御信号は第１、第２の信号の非アクティブHIGH時にLOWにアクティベートされる。 （もっと読む）

【課題】電源がオンの場合に、サージ等から内部回路を保護しつつ、電源がオフの場合に、接続された外部回路の電源がオンであっても、リーク電流を削減できるようにする。
【解決手段】保護回路１０３と電源（ＶＤＤ）との間にリーク電流遮断用としてトランジスタ１０９を設ける。また、Ｈｉｇｈレベルの信号の出力時に外部信号用入出力端子をＨｉｇｈレベルにドライブするトランジスタ１０２と電源（ＶＤＤ）との間にリーク電流遮断用としてさらに、トランジスタ１１０を設ける。２つのリーク電流遮断用トランジスタの各ゲート端子には、昇圧回路１１１によって、電源（ＶＤＤ）よりも高い電圧を印加する。 （もっと読む）

【課題】 昇圧電圧が使用される半導体装置におけるレベル変換回路は、未使用時にも昇圧電圧が供給されることから、昇圧電圧のリップルによりレベル変換回路のトランジスタが破壊されやすいという問題がある。
【解決手段】 昇圧電圧接続切換手段を備えた電源制御回路を設け、デコーダ回路の出力信号を入力された昇圧電圧接続切換手段によりレベル変換回路への昇圧電圧の接続を切換える。この構成とすることで昇圧電圧のリップルによるレベル変換回路のトランジスタ破壊を防止する電源制御回路及びこの電源制御回路を備えた高信頼性の半導体装置が得られる。 （もっと読む）

【課題】簡単な回路構成でレベルシフト回路に対する浮遊インダクタンス成分の影響を排除でき、レベルシフト回路の誤動作等を防止できる電力変換装置を提供する。
【解決手段】この電力変換装置は、ハーフブリッジ型パワーデバイス回路１０５と、第１および第２の駆動回路１０６，１０７と、第１および第２の駆動回路の入力側部分に共通に設けられるレベルシフト回路１１３と、第１および第２の電源と、レベルシフト回路内で逆サージ現象に起因する電流が流れるのを阻止する阻止ダイオード２１を備える。阻止ダイオードは、高電位側スイッチング半導体素子１０２等がターンオフした時、高電位側スイッチング半導体素子の浮遊インダクタンス成分等から流れ出る電流が、レベルシフト回路内で第１駆動回路側部分から第２駆動回路側部分へ流れるのを阻止する。 （もっと読む）

【課題】 電源電圧及びクロック周波数が互いに異なる複数の回路ブロック間のデータ転送時間の増大を抑制可能な半導体集積回路を提供する。
【解決手段】 データ転送回路１は、第１の回路ブロックＢ１からの第１転送信号ｄ００を入力する第１の転送回路１１と、第１の回路ブロックＢ１からの第２転送信号ｄ０１を入力する第２の転送回路１２と、第１の転送回路１１からそれぞれ出力された第１転送信号ｄ１０及び第１転送信号ｄ１０の反転信号ｄ１０ｎを入力し、第２の回路ブロックＢ２からの応答信号ａ２に応じて第１転送信号ｄ２０を出力する第３の転送回路２１と、第２の転送回路１２からそれぞれ出力された第２転送信号ｄ１１及び第２転送信号ｄ１１の反転信号ｄ１１ｎを入力し、応答信号ａ２に応じて第２転送信号ｄ２１を出力する第４の転送回路２２とを備える。 （もっと読む）

【課題】 レベルシフト回路の信号変化時における貫通電流を削減する。
【解決手段】 インバータ１２、ＮＭＯＳ１３，１４、及びＰＭＯＳ１５，１７で構成された従来のレベルシフト回路に対して、このＰＭＯＳ１５，１７と電源電圧ＶＣＣの間にＰＭＯＳ１６，１８を挿入する。ＰＭＯＳ１６，１８のゲートには、入力信号ＩＮが変化する時に“Ｈ”となる制御信号ＳＯを、それぞれ抵抗１９，２１を介して与える。更に、抵抗１９，２１に並列にＮＭＯＳ２０，２２を接続し、これらのＮＭＯＳ２０，２２をそれぞれノードＮＡ，ＮＢの信号でオン／オフ制御する。これにより、ＰＭＯＳ１６，１８がオン状態になるタイミングが制御され、貫通電流が削減される。 （もっと読む）

【課題】信号を出力する第１論理回路の第１電源電圧と、該信号が入力される第２論理回路の第２電源電圧との大小に関係なく使用することができるレベルシフト回路を得る。
【解決手段】第１制御回路１１によって、第１電源電圧Ｖｄｄ１があらかじめ設定された所定値α以下になると第１のスイッチング素子ＳＷ１をオフすると共に、第１電源電圧Ｖｄｄ１が所定値αを超えている場合は第１のスイッチング素子ＳＷ１をオンし、第２制御回路１２によって、第２電源電圧Ｖｄｄ２があらかじめ設定された所定値β以下になると第２のスイッチング素子ＳＷ２をオフすると共に、第２電源電圧Ｖｄｄ２が所定値βを超えている場合は第２のスイッチング素子ＳＷ２をオンして、入力端子ＳＩＮに入力された信号をラッチ回路１３でレベルシフトさせて出力端子ＯＵＴに出力させるようにした。 （もっと読む）

【課題】 廉価な通常のＣＭＯＳプロセスで製造でき且つ低消費電力性を実現可能な３値／２値の変換のための３値／２値変換回路を実現する。
【解決手段】 プリチャージ端子ＰＣＫをＶＤＤ０にしたとき、ノードＮＤ１をＶＤＤ２に、ノードＮＤ２をＶＤＤ０にプリチャージしておく。そして、プリチャージ端子ＰＣＫをＶＤＤ２にして、転送ゲートＧ１，Ｇ２を導通させる。このとき、入力端子ＩＮがＶＤＤ２のときはノードＮＤ１をＶＤＤ０に変化させ、ノードＮＤ２をＶＤＤ０のままとする。入力端子ＩＮがＶＤＤ１のときはノードＮＤ１をＶＤＤ０に、ノードＮＤ２をＶＤＤ２にそれぞれ変化させる。入力端子ＩＮがＶＤＤ０のときはノードＮＤ１をＶＤＤ２に変化させ、ノードＮＤ２をＶＤＤ０のままとする。 （もっと読む）

【課題】 合理的な構成で高速化及び高集積化を実現した２種類の入出力回路を備えた半導体集積回路装置を提供する。
【解決手段】 第１電源電圧で動作する第１入出力回路と、上記第１電源電圧よりも低い第２電源電圧で動作する内部回路及び上記第１電源電圧よりも低い第３電源電圧で動作する第２入出力回路とを備える。上記第１入出力回路の出力回路では、上記第２電源電圧に対応した信号振幅をレベル変換回路で上記第１電源電圧に対応した信号振幅に変換し、出力回路を構成するＰチャネルＭＯＳＦＥＴとＮチャネルＭＯＳＦＥＴを駆動する。上記第２入出力回路の出力回路では、上記同様にレベル変換回路で駆動信号を形成し、上記第３電源電圧に対応した信号振幅の出力信号を形成する第２及び第３ＮチャネルＭＯＳＦＥＴを駆動する。 （もっと読む）

【課題】入力信号のＬｏｗレベルと出力信号のＬｏｗレベルが異なり、かつ入力信号のＨｉレベルと出力信号のＨｉレベルが異なる場合でも、貫通電流を充分抑えることが可能な同じ導電型のＭＯＳトランジスタで構成される電圧レベル変換器を備えた表示装置を得る。
【解決手段】表示装置の抵抗容量負荷ＲＬ，ＣＬを駆動する電圧レベル変換器が、容量Ｃ
ＰＡ、ＮＭＯＳ１、容量ＣＢ及びＮＭＯＳ３とからなるチャージ回路６と、ＮＭＯＳ２、
ＮＭＯＳ４及びＮＭＯＳ５とからなるディスチャージ回路７と、このディスチャージ回路
７の前段に設けたリセット信号生成回路ＲＳＴとで構成される。このリセット信号生成回
路ＲＳＴには、入力パルスＶＩＮと逆相をなす信号／ＶＩＮが入力され、その出力を、Ｎ
ＭＯＳ２、ＮＭＯＳ４及びＮＭＯＳ５のゲート端子に供給することで、確実に、ディスチ
ャージ回路７をＯＮ，ＯＦＦさせる。 （もっと読む）

【課題】動作電圧が異なる半導体装置同士を接続する入出力回路装置を高電圧で且つ十分なホットキャリア耐性を持たせられるようにする。
【解決手段】入出力回路装置１０は、半導体基板１０１に形成されており、ゲート１０５が入力信号を受け、ソース拡散層１０６が接地され、ドレイン拡散層１０７が内部ノードＶｃと接続されたプルダウントランジスタＱ１と、ゲート１１５が電源電圧ＶＤＤを受け、ソースドレイン拡散層１１６の一方が入出力ノードＶ０と接続され、ソースドレイン拡散層１１６の他方が内部ノードＶｃと接続されたカスケードトランジスタＱ２とを有している。カスケードトランジスタＱ２の基板電位は、電気的にフローティング状態にされている。 （もっと読む）

【課題】同期化回路を提供する。
【解決手段】基準信号を用いて生成させた相異なる電圧準位を有するレベルシフトされた信号に所定の遅延時間を強制的に付加して、信号の同期を一致させる同期化回路、及び第２電源電圧及び第３電源電圧の間をスイングする入力基準信号を受信して、第２電源電圧及び第４電源電圧の間でスイングする第１レベル変換信号と、第１電源電圧及び第３電源電圧の間でスイングする第２レベル変換信号とを生成する段階と、第１レベル変換信号及び第２レベル変換信号を用いて、位相が同一であり、第１電源電圧及び第３電源電圧の間でスイングする第１出力信号と、第２電源電圧及び第４電源電圧の間でスイングする第２出力信号とを生成する段階と、同期化方法である。 （もっと読む）

【課題】 複数の電源電位が供給されて動作する半導体集積回路において、いずれかの電源電位がオン／オフされる際に入力回路に貫通電流が流れるのを防止する。
【解決手段】 この半導体集積回路は、第１の電源電位が供給されて動作する内部回路３０と、第１の電源電位が供給されたときに、内部回路から供給される制御信号を反転して反転制御信号を出力するインバータ４０と、第２の電源電位が供給されたときに、制御信号のレベルをシフトさせたレベルシフト信号を出力するレベルシフト回路５０と、第２の電源電位が供給され、入力信号とレベルシフト信号とに基づいて論理演算を行うことにより、制御信号が活性化されたときに入力信号を出力すると共に、制御信号が非活性化されたときに出力レベルを固定する第１の入力回路１０と、内部回路に入力信号を供給する第２の入力回路２０とを具備する。 （もっと読む）

【課題】 半導体装置外部記憶装置に対して、高速なクロックで連続した情報読み出しを行った場合、回路の非同期化や特殊なクロックを用いることなく、正確に取り込むべきデータを判別する。
【解決手段】 外部記憶装置に対して読み出し要求の制御信号２１５を、出力Ｉ／Ｏパッドを介して出力し、これを入力Ｉ／Ｏパッド２６５ｂから帰還入力した帰還制御信号２３３に対して遅延装置２３０を用いて遅延調整を行う。そして、この遅延調整を行った遅延調整制御信号２３７を用いて、受信回路２５０の並列受信構成への入力データ信号２８９の取り込みタイミングを制御する。 （もっと読む）

【課題】 複数の電源電位が供給されて動作する半導体集積回路において、２種類の電源電位の内の一方のみが供給されているときに、レベルシフト回路に貫通電流が流れるのを防止する。
【解決手段】 この半導体集積回路は、第１の電源電位が供給されたときに動作する内部回路１０及びインバータ２０と、これらの出力信号を２つの入力端子に入力し、入力された信号のレベルをシフトさせたレベルシフト信号を２つの出力端子においてそれぞれ生成して一方の出力端子から出力するレベルシフト回路３０と、レベルシフト回路から出力されるレベルシフト信号に基づいて動作する出力回路４０と、第２の電源電位が供給され第１の電源電位が供給されていないときに、レベルシフト回路の２つの入力端子、又は、一方の入力端子と一方の出力端子の電位を固定する電位固定回路５０等とを具備する。 （もっと読む）