【課題】比較的薄い酸化膜からなるＭＯＳトランジスタのみでレベルシフト出力回路を構成し、製造コストを低減しながら、高周波動作を可能にする。
【解決手段】たとえば、電源Ｖ０＝０Ｖ、電源Ｖ１＝１．６５Ｖ、電源Ｖ２＝１．６５Ｖ、電源Ｖ３＝３．３Ｖを出力回路に印加すると、第１回路ブロック８の電圧は電源Ｖ０と電源Ｖ１間の電位差１．６５Ｖであり、第２回路ブロック９の電圧は電源Ｖ２と電源Ｖ３との電位差１．６５Ｖである。このため、第１回路ブロック８、第２回路ブロック９のトランジスタに掛かるゲート電圧は、１．６５Ｖを超えない。出力バッファ回路１０のトランジスタのゲートに掛かる電圧は１．６５Ｖであるため、トランジスタＴｎ２０，Ｔｐ２２のゲート耐圧は、１．６５Ｖ以上あればよく、信号出力の振幅３．３Ｖを超えない。よって、出力回路４のトランジスタは、１種のゲート酸化膜で構成することが可能となる。 （もっと読む）

【課題】回路規模をさらに縮小し、製造コストをさらに低減することができる、走査線駆動装置を実現する。
【解決手段】ゲートドライバ１００は、ｇ個のラッチ回路２１〜２ｇを備えたシフトレジスタ回路１と、ｇ個の選択回路８と、ｇ個のレベルシフタ回路３と、を備える。出力駆動回路ｓｔ１のレベルシフタ回路３には、選択回路８のＮＡＮＤ回路６からのパルス６１が入力端子Ｎ１から、選択回路８のＮＡＮＤ回路７からのパルス７１が入力端子Ｎ２から、ラッチ回路２１からのパルスＱ１が入力端子Ｎ３から、それぞれ入力される。出力駆動回路ｓｔ１のレベルシフタ回路３は、パルス６１の電圧レベルを変換して得られる電圧信号を出力端子Ｏ１から、パルス７１の電圧レベルを変換して得られる電圧信号を出力端子Ｏ２から、それぞれ出力する。 （もっと読む）

【課題】入力回路を、所望の期間にわたって、常時活性化させること。
【解決手段】本発明に係る半導体チップ１は、複数のパッドと、パッドと電気的に接続される入力回路又は出力回路と、外部回路又は内部回路からの信号の読み出しを制御するリードアクセス信号を出力する主制御部と、リードアクセス信号に基づいて、外部回路又は内部回路から信号が印加されるパッドと電気的に接続される入力回路又は出力回路の活性化を制御する活性化制御部と、を備える。 （もっと読む）

【課題】所定の振幅範囲でレベルが変化するＰＷＭ信号から振幅範囲の異なるＰＷＭ信号に変換するレベルシフト回路の簡単化を図る。
【解決手段】スイッチングアンプはオーディオ信号ＥｓをＰＷＭ信号に変換して出力するパルス幅変調回路１１の後段にシフトレベル回路１２が設けられる。パルス幅変調回路１１はＰＷＭ信号ＰsとＰＷＭ信号Ｐsに対して逆相関係のＰＷＭ信号Ｐs’を出力する出力端子ｏｕｔ１，ｏｕｔ２を有する。シフトレベル回路１２を抵抗Ｒ１、Ｐ型トランジスタＱ１、Ｎ型トランジスタＱ２および抵抗Ｒ２がこの順で直列接続された回路で構成し、この回路の両端を電源電圧＋Ｖ_B，−Ｖ_Bが入力される一対の電源端子に接続し、トランジスタＱ１，Ｑ２のベースにパルス幅変調回路１１のｏｕｔ１を接続し、トランジスタＱ１，Ｑ２の接続点ｍにパルス幅変調回路１１のｏｕｔ２を接続する構成とした。 （もっと読む）

【課題】インタフェイス電圧の異なる複数の外部デバイスを容易に接続することが可能な半導体装置の提供。
【解決手段】半導体装置１００は、装置外部に接続された複数のバスを装置内部では同一のバスとして取り扱うためのバスインタフェイス回路３００を備えて成る。バスインタフェイス回路は、装置内部のコントローラから出力される単一の出力信号を分配して複数のバスに伝達する信号分配機能部、及び、複数のバスから各々入力される複数の入力信号を結合してコントローラに伝達する信号結合機能部の少なくとも一方を有し、また、信号の電圧レベルを変換するレベルシフト機能部を有して成る。 （もっと読む）

【課題】高耐圧化可能な半導体集積回路を提供する。
【解決手段】本発明に係る半導体集積回路は、電源電位と接続された出力ノードと、出力ノードと電源電位より低電位である接地電位との間に直列に接続された第１のｎチャネル型トランジスター、第２のｎチャネル型トランジスターおよび第３のｎチャネル型トランジスターを有し、第１のｎチャネル型トランジスターの一端は、接地電位に接続され、他端は、第２のｎチャネル型トランジスターの一端に接続され、ゲート端子は、入力ノードに接続され、第２のｎチャネル型トランジスターの他端は、第３のｎチャネル型トランジスターに接続され、ゲート端子は、電源電位と接地電位との間に位置する第１中間電位に接続され、第３のｎチャネル型トランジスターの他端は出力ノードに接続され、ゲート端子は電源電位に接続されている。 （もっと読む）

【課題】信号レベル変換回路の上限動作周波数を向上させる。
【解決手段】クロック信号をゲート（Ｇ）電極に受ける第１ＭＯＳトランジスタ（ＭＯＳ−Ｔｒ）と，ドレイン（Ｄ）電極を第１ＭＯＳ−ＴｒのＤ電極に接続される第２ＭＯＳ−Ｔｒと，逆相のクロック信号をＧ電極に受ける第３ＭＯＳ−Ｔｒと，Ｇ電極およびＤ電極を第２ＭＯＳ−ＴｒのＧ電極と第３ＭＯＳ−ＴｒのＤ電極に接続された第４ＭＯＳ−Ｔｒと，第１および第２ＭＯＳ−ＴｒのＤ電極から取り出した信号を受けるインバータ回路により構成されたレベル変換回路において，第２ＭＯＳ−Ｔｒのソース電極と電源の間，または，第４ＭＯＳ−Ｔｒのソース電極と電源の間の少なくとも一方に，並列に接続した複数の第５ＭＯＳ−Ｔｒを設け，インバータ回路の出力の平均電圧が低電位側の電源と高電位側の電源の中間の電圧になるように第５ＭＯＳ−Ｔｒの導通及び遮断を制御する制御回路を設ける。 （もっと読む）

【課題】レベルシフト回路の電圧変動等に起因するコモンモードノイズ発生時でもクランプすることなく、信号を伝達できるレベルシフト回路、スイッチング素子駆動回路及びインバータ装置を提供する。
【解決手段】セットパルス及びリセットパルスを発生するパルス発生回路と、セットパルスを電流に変換する第１スイッチング素子及びリセットパルスを電流に変換する第２スイッチング素子と、浮動電位側にあり、第１スイッチング素子で電流に変換された信号を電圧に変換するセット用負荷及び第２スイッチング素子で電流に変換された信号を電圧に変換するリセット用負荷と、セット用負荷の信号レベルおよびリセット用負荷の信号レベルから、制御パルス信号を再生するパルス再生回路を備えるレベルシフト回路において、セット用負荷及びリセット用負荷として非線形の負荷特性を有する回路を用いる。 （もっと読む）

【課題】電源電圧の制限を受けずに入出力に信号を加えることを可能にする。
【解決手段】双方向タイプの信号レベル変換回路５０には、第１のレベルシフタＬＳ１、第２のレベルシフタＬＳ２、第３のレベルシフタＬＳ３、第ｎのレベルシフタＬＳｎ、入出力端子ＰＩＯ１、入出力端子ＰＩＯ２、入出力端子ＰＩＯ３、及び入出力端子ＰＩＯｎが設けられる。第１のレベルシフタＬＳ１の共通電源系部１１ｂ、第２のレベルシフタＬＳ２の共通電源系部１２ｂ、第３のレベルシフタＬＳ３の共通電源系部１３ｂ、及び第ｎのレベルシフタＬＳｎの共通電源系部１ｎｂは、信号レベル変換回路５０の内部側にそれぞれ設けられ、高電位電源ＶＣＣＸが供給される。高電位電源ＶＣＣＸの電圧は、入力端子側のレベルシフタの第１の電源系部１１ａ、第２の電源系部１２ａ、第３の電源系部１３ａ、及び第ｎの電源系部１ｎａに供給される高電位側電源電圧よりも低く設定される。 （もっと読む）

【課題】論理和回路の後段に接続される電子回路でのデューティ比の変動を抑制でき、雑音や電源電圧変動あるいは温度変動に対しても、後段に接続される電子回路を安定に動作させる。
【解決手段】複数の論理信号（Ｘ０、Ｘ１、Ｘ２）入力に対し、すべての論理信号およびそれぞれの否定の組み合わせについての論理積回路群１０と、この論理積回路群１０の出力する論理積信号からあらかじめ設定された組み合わせでの第１の論理和回路２１、２２と、論理積回路群１０の出力する論理積信号のうち、第１の論理和回路２１、２２が論理和を求める対象としていない論理積信号について、その論理和を求める第２の論理和回路２３、２４を有し、第１の論理和回路２１、２２の出力する論理和信号（Ｚ０、Ｚ１）と第２の論理和回路２３、２４の出力する論理和信号（Ｚ０、Ｚ１の否定）とが差動回路３１、３２の差動入力とされる。 （もっと読む）

【課題】Ｉ２Ｃバスインターフェイスを介して高電源電圧の半導体集積装置からのデータ
を確実に受信できる信号入力回路を備えた低電源電圧の半導体集積装置を提供する。
【解決手段】第１電圧Ｖ１または第１電圧Ｖ１より高い第２電圧Ｖ２の振幅を有する第１
信号Ｓ１がやり取りされる信号線１１に接続され、第１信号Ｓ１を第１電圧Ｖ１より低い
第３電圧Ｖ３の振幅を有する第２信号Ｓ２に変換して出力する電圧変換回路１２と、第１
入力端子１３ａに第２信号Ｓ２が入力され、第２入力端子１３ｂに基準電圧Ｖｒｅｆが入
力され、第２信号Ｓ２を基準電圧Ｖｒｅｆと比較して、出力電圧Ｖｏｕｔを出力するコン
パレータ１３と、第１基準電圧Ｖｒｅｆ１および第２基準電圧Ｖｒｅｆ２を生成し、出力
電圧Ｖｏｕｔに応じて第１基準電圧Ｖｒｅｆ１または第２基準電圧Ｖｒｅｆ２を選択し、
基準電圧Ｖｒｅｆとして出力する基準電圧発生回路１４と、を具備する。 （もっと読む）

【課題】 本発明は、位相比較回路に入力されるクロック信号のうち、第１クロック信号から伝播するクロック信号と、第２クロック信号（ＣＫ２）から伝播するクロック信号との間で、伝搬遅延の差異をなくし、位相差の調整にあたり誤差が抑制される半導体集積回路を提供することを目的とする。
【解決手段】 本発明は、第1クロック信号に基づいて動作する第1回路と、第２クロック信号に基づいて動作する第２回路と、第１クロック信号に対応した信号の位相と第２クロック信号に対応した信号の位相とを比較する位相比較回路と、第１クロック信号が位相比較回路に至る経路に介在し、第1クロック信号の電圧レベルを変更する第1のレベルシフト回路と、第２クロック信号が位相比較回路に至る経路に介在し、第１のレベルシフト回路と同じ回路構成を有する第２のレベルシフト回路とを備え、位相比較回路による比較結果に応じて第１クロック信号と第２クロック信号との位相差を調整する。 （もっと読む）

【課題】ゲート電位の変動を“減衰させずに”かつ“遅延なく”基板電位に伝達させて高速動作を可能とし、かつゲート電位の変動が無い時における寄生ダイオードリーク電流を低減させる。
【解決手段】基板電位制御回路１０１において、ＳＷ１は、ＭＮ１のゲート端子と基板端子を導通させる。ＳＷ２は、基板端子を０Ｖに導通させる。スイッチ制御回路１０２は、ゲート端子が０Ｖである期間及び０ＶからＶddに変化した後の所定期間、ＳＷ１を導通状態にすると共にＳＷ２を非導通状態に制御する。また、回路１０２は、所定期間の経過後にＳＷ１を非導通状態にすると共にＳＷ２を導通状態に制御する。回路１０２は、少なくともゲート端子の電位がＶddである期間はＳＷ１を非導通状態にすると共にＳＷ２を導通状態に制御する。 （もっと読む）

【課題】２系統の電源を使用する半導体集積回路において、電源投入・遮断時に、一方の電源が投入されていない場合、回路内部のノードの電位が不定になってしまう箇所が発生するという課題があり、更に、その結果として回路内部に無駄な貫通電流が流れるという課題があった。
【解決手段】ＶＤＤＩＯを電圧降下させてノードＮ１にＶＤＤ以下の所定電位を印加する電圧降下手段８２と、ノードＮ１に接続され、ＶＤＤを入力するインバータ８３と、インバータ８３の出力信号に基づきオン／オフ動作し、オン状態のときには、“Ｌ”を出力するＮＭＯＳ８４とを有する論理回路８０を設け、ＶＤＤＩＯが印加され、ＶＤＤが印加されていないときは、ＮＭＯＳ８４からレベルシフタのノードＮ３にＬ”を出力してレベルシフタ９０内の論理レベルを確定する。 （もっと読む）

【課題】複数の入力回路の切り替え時において入力信号の内部への供給が遮断されないような半導体装置を提供する。
【解決手段】半導体装置は、第１電源電圧が供給される第１入力回路と、前記第１電源電圧よりも低い第２電源電圧が供給される第２入力回路と、第１のモードで前記第１入力回路を活性化させ、第２のモードで前記第２入力回路を活性化させる制御回路とを含み、前記制御回路は、前記第１のモードと前記第２のモードとの間の切り替え時において前記第１入力回路と前記第２入力回路とが同時に活性化する期間があるように前記第１入力回路と前記第２入力回路とを制御することを特徴とする。 （もっと読む）

【課題】高耐圧化可能な半導体集積回路を提供する。
【解決手段】本発明に係る半導体集積回路は、第１電位ノード〔VDD〕と接続された第１ノード〔VOUT〕と、第１ノード〔VOUT〕と第１電位ノードより低電位である第２電位ノード〔VSS〕との間に直列に接続された第１のｎチャネル型トランジスタ〔NT1〕および第２のｎチャネル型トランジスタ〔NT2〕を有し、第１のｎチャネル型トランジスタ〔NT1〕の一端は、第２電位ノード〔VSS〕に接続され、他端は、第２のｎチャネル型トランジスタの一端に接続され、ゲート端子は、第２ノード〔VIN〕に接続され、第２のｎチャネル型トランジスタ〔NT2〕の他端は、第１ノード〔VOUT〕に接続され、ゲート端子は、第１電位ノード〔VDD〕と第２電位ノード〔VSS〕との間に位置する第１中間電位〔VM1〕に接続されている。第２のｎチャネル型トランジスタにより分圧され、各トランジスタに印加される電圧を低減できる。 （もっと読む）

【課題】外的要因により発生するコンデンサの充放電による信号伝達不良を防止して、確実な信号伝達を行うレベルシフト回路。
【解決手段】第１電圧レベルを第１電圧レベルとは異なる第２電圧レベルに変換するレベルシフト回路であって、第２電圧レベルの論理電圧状態を第１コンデンサＣ１を介してセットするセットレベル回路20aと、第２電圧レベルの論理状態を第２コンデンサC2を介してリセットするリセットレベル回路20bと、セットレベル回路のセット信号とリセットレベル回路のリセット信号とによりローサイドスイッチQ1に直列に接続されたハイサイドスイッチQ2をオン／オフ駆動する駆動回路24と、第１コンデンサ及び第２コンデンサに流れる電流の内の少なくともいずれか一方を検出する電流検出回路15,16，を備える。 （もっと読む）

【課題】外的要因による誤動作を防止して確実な信号伝達を行うレベルシフト回路。
【解決手段】第１電圧レベルを第１電圧レベルとは異なる第２電圧レベルに変換するレベルシフト回路であって、第２電圧レベルの論理電圧状態をセットするセット信号を送信するセットレベル回路21と、第２電圧レベルの論理電圧状態をリセットするリセット信号を送信するリセットレベル回路22と、第２電圧レベルでセット信号及びリセット信号を検出するための基準値を設定する基準レベル回路C3とを有し、セットレベル回路とリセットレベル回路と基準レベル回路との各々は、それぞれコンデンサC1〜C3を介して第１電圧レベルから第２電圧レベルに信号を伝達する。 （もっと読む）

【課題】双方向通信において信号が双方から入力されても一方から他方に信号を誤作動無く伝送できるようにし、信号の送受の切り替えタイミングを任意に変更できるようにする。
【解決手段】第１の入力信号がＪ入力に入力され且つ第１の入力信号の反転信号がＫ入力に入力されて第１の出力信号を出力する第１のＪＫ型フリップフロップ（ＦＦ）と、第２の入力信号がＪ入力に入力され且つ第２の入力信号の反転信号がＫ入力に入力されて第２の出力信号を出力する第２のＪＫ型ＦＦとを備え、ＮＡＮＤゲート１２に入力されるクロックが第２のＪＫ型ＦＦのＱ出力の反転信号に置換され、ＮＡＮＤゲート１３に入力されるクロックが第２の入力信号の反転信号に置換され、ＮＡＮＤゲート２２に入力されるクロックが第１のＪＫ型ＦＦのＱ出力の反転信号に置換され、ＮＡＮＤゲート２３に入力されるクロックが第１の入力信号の反転信号に置換されている、通信装置。 （もっと読む）

【課題】供給する電流値により値が可変する電源電圧を、最も低いレベルの電源電圧とした場合に、入力電圧範囲が可変する電源電圧の値と共に変化することを抑制することができるレベルシフト回路の提供。
【解決手段】ソースが第１の電源ＣＰＯＵＴに接続され、ゲートが第１のＦＥＴ Ｅ２１のゲートに接続された第２のＦＥＴ Ｅ２２と、第２のＦＥＴ Ｅ２２のドレインに一端が接続された抵抗Ｒ２２と、抵抗Ｒ２２の他端にソースが接続され、ゲートが抵抗Ｒ２３を介して入力端子Ｖｉｎに接続された第３のＦＥＴ Ｅ２３と、第３のＦＥＴのドレインと第２の電源ＶＤＤ間に接続された定電流源Ａと、第２のＦＥＴのドレイン電位をゲートに入力としドレインが出力端子Ｖｏｕｔに接続されソースがＣＰＯＵＴに接続された第４のＦＥＴ Ｅ２４と、ドレインが電源ＶＤＤに接続されゲートとソースがＶｏｕｔに接続されたディプレションモードＦＥＴ Ｄ２１を含む。 （もっと読む）