【課題】各ＦＥＴの端子間にかかる電圧を抑えつつ、高周波特性の優れた高周波半導体スイッチ装置を提供する。
【解決手段】高周波スイッチ部１に制御信号を供給する駆動回路は、第１のレベルシフト回路１１と第２のレベルシフト回路１２とを有し、これらはＳＯＩ構造の半導体装置に設けられ、第１のレベルシフト回路１１のクロスカップルＰＭＯＳＰ１１、Ｐ１２に、ゲートに第１のバイアス電位Ｖｂ１（＞０）が与えられるカスコード接続ＰＭＯＳＰ１３、Ｐ１４を接続し、これらの接続ノードを第２のレベルシフト回路１２の入力とし、第２のレベルシフト回路１２にＰＭＯＳＰ２３、Ｐ２４およびＮＭＯＳＮ２１、Ｎ２２のカスコード接続段を設け、ＰＭＯＳＰ２３、Ｐ２４のゲートには第１のバイアス電位Ｖｂ１が、ＮＭＯＳＮ２１、Ｎ２２のゲートには第２のバイアス電位Ｖｂ２（＞Ｖｂ１）が与えられる。 （もっと読む）

【課題】本発明の目的は、Ｉ^２Ｃインタフェースを有するシステムを提供することである。
【解決手段】本発明の第１の態様によると、マスター装置と前記マスター装置により制御されるスレーブ装置との間のインタフェースをとるＩ^２Ｃインタフェースを有するシステムが提供される。前記マスター装置は第１のデータ・バスと接続され第１の駆動電圧で動作し、前記スレーブ装置は第２のデータ・バスと接続され第２の駆動電圧で動作し、前記システムは、それぞれ前記第１及び第２の駆動電圧の間のレベルシフト機能を有する第１及び第２の双方向デジタル入出力回路、及び前記第１及び第２の双方向デジタル入出力回路を制御するシーケンサ回路、を有し、前記シーケンサ回路は、前記第１及び第２の双方向デジタル入出力回路の出力に基づき、データの伝達方向を前記マスター装置から前記スレーブ装置へ、又は前記スレーブ装置から前記マスター装置へ切り替える。 （もっと読む）

レベルシフタ（２１）は、第１ステージ（２２）と第２ステージ（２３）とを備える。第１ステージ（２２）は、第１および第２の入力（３４，３５）を備え、第１の状態では、回路（３８，３９）用に供給される少なくとも２つの第１の電源電圧（Ｖｄｉｇ，Ｖｄｄａ）のうちの少なくとも１つが利用不可かどうかを示し、第２の状態では、第１の電源電圧（Ｖｄｉｇ，Ｖｄｄａ）のそれぞれが、第１および第２の入力（３４，３５）において利用可能かどうかを示す、第１の信号（３７）を生成するように構成されている。第２ステージ（２３）は、出力（５１〜５４）を備え、第１の信号（３７）がその第２の状態にあるときにのみ、第２の電源電圧（Ｖｂａｔ）を、通過するように切り替えて、出力（５１〜５４）に存在させるように構成されている。
（もっと読む）

【課題】低電圧電源で利用可能な出力精度の高い差動増幅器並びに基準電圧発生回路を提供する。
【解決手段】差動増幅器１１０は、差動増幅部からなるメイン差動増幅回路１１と、メイン差動増幅回路１１が出力する信号を増幅しオープンドレイン出力回路３１で増幅された出力信号を出力する。バイアス制御差動増幅回路２１は、メイン差動増幅回路１１の差動増幅部の差動出力信号に含まれるオフセット電圧を検出し、検出したオフセット電圧に基づいてメイン差動増幅回路１１の差動増幅部の動作点を制御して出力信号に含まれるオフセット電圧を低減する。 （もっと読む）

【課題】レベルシフトを行う場合に、低電圧で動作するトランジスタが使用可能であり、そのトランジスタがオンオフ動作する際の出力変化速度（動作速度）の向上を半導体チップ内の少ない占有面積で容易に実現可能な半導体装置の提供。
【解決手段】レベルシフト部５は、ＭＯＳトランジスタＮ２と、抵抗Ｒ２と、抵抗Ｒ１とを備え、これらが直列接続されている。抵抗Ｒ１には、ツェナーダイオードＺＤ１が並列接続されている。ツェナーダイオードＺＤ１は、ＭＯＳトランジスタＮ２がオフからオンになるときに、レベルシフト部５の出力電圧ＬＯを所定値にクランプする。ＭＯＳトランジスタＮ２のドレインとソースとの間には、ツェナーダイオードＺＤ２が並列接続されている。ツェナーダイオードＺＤ２は、ＭＯＳトランジスタＮ２がオフのときに、ＭＯＳトランジスタＮ２のドレインとソースとの間の電圧を所定値にクランプする。 （もっと読む）

【課題】従来のレベルシフト回路は、構成するトランジスタに低耐圧のものを利用すると、回路の高速動作に問題が生じていた。
【解決手段】本発明は、入力端子に入力される所定の振幅を有する入力論理信号に応じて、前記入力論理信号より大きい振幅を有する出力論理信号を第１の出力端子に出力するレベルシフト回路であって、前記出力論理信号の第１の論理レベルまたは第２の論理レベルを与える電源端子と、前記電源端子と前記第１の出力端子間に接続され、制御端子に前記入力論理信号に応じた信号が入力される第１のトランジスタと、前記電源端子と前記第１のトランジスタ間に接続され、前記第１のトランジスタと同期してオンまたはオフ状態になる第２のトランジスタと、を有するレベルシフト回路である。 （もっと読む）

【課題】２次側回路のＧＮＤの電位の立上りタイミングと１次側回路から２次側回路へ信号を送るタイミングとが重なっても、トランスを介して１次側回路から２次側回路へ信号を正しく伝達することが可能な信号伝達回路を提供することを目的とする。
【解決手段】電源部５４、５５のｎｐｎバイポーラトランジスタ６０のＯＮ抵抗を小さくしてＣ点又はＤ点の電位と基準電圧Ｖ３とをコンパレータ２で比較しＣ点又はＤ点の電位が基準電圧Ｖ３よりも大きくなったらＯＮ抵抗が十分に小さいＮチャネルのＭＯＳＦＥＴ３を立下り遅延回路４により設定される一定時間オンさせることによって、２次側回路のＧＮＤの電位の立上りタイミングに流れるトランス５３の結合静電容量を充電する電流をＭＯＳＦＥＴ３を介して１次側回路５１のＧＮＤに流す。 （もっと読む）

【課題】パワーグランドとシグナルグランドとの差電圧がそれほど大きくない場合に、回路規模を大きくせずに信号のレベルシフトを行うことができるようにする。
【解決手段】入力部１は、一定電流が流れるバイアス部５と、一定電流に比例した比例電流を出力部２に流すための差動対回路部７とを備えている。一方、出力部２は、差動対回路部７を介して流れ込む比例電流によって信号のレベル変換を行う第１変換部１７および第２変換部１８を備えている。このような回路構成によると、入力部１側のシグナル電源電位ＳＶＤＤと出力部２側のパワーグランド１６の電位ＰＧＮＤとの間に電位差を設けることができ、入力部１から出力部２に比例電流を流すことができる。こうして、信号のレベル変換が可能となる。 （もっと読む）

【課題】入力信号電圧の許容範囲が広く、異なる入力信号電圧に対応可能であり、且つ簡単な構成で安価な入力インターフェイス回路を提供する。
【解決手段】電源（ＶＣＣ）端子と接地（ＧＮＤ）端子の間でＰチャネルＭＯＳトランジスタＭ１とＮチャネルＭＯＳトランジスタＭ２が直列接続されたＣＭＯＳインバータＣ１を有してなる入力インターフェイス回路Ｉ１であって、ＮチャネルＭＯＳトランジスタＭ２のゲート端子を入力端子とし、ＰチャネルＭＯＳトランジスタＭ１のゲート端子とＮチャネルＭＯＳトランジスタＭ２のゲート端子の間に、閾値電圧を有する半導体素子Ｌ１が接続され、ＰチャネルＭＯＳトランジスタＭ１のゲート端子の電位が、前記閾値電圧だけ、ＮチャネルＭＯＳトランジスタＭ２のゲート端子の電位より高くなるように構成されてなる入力インターフェイス回路Ｉ１とする。 （もっと読む）

【課題】双方向タイプの信号レベル変換回路の信号方向を切り替える制御信号を不用とする。
【解決手段】信号レベル変換回路７０には、方向検知回路ＨＫＣ１が設けられる。方向検知回路ＨＫＣ１は、ノードＮ２の信号Ｓ１とノードＮ７の信号Ｓ２が入力され、信号Ｓ１と信号Ｓ２の信号レベルを比較し、信号レベル変換回路７０に入力される入力信号が第１の入出力端子ＰａｄＡに入力される第１の入力信号か、或いは第２の入出力端子ＰａｄＢに入力される第２の入力信号かを判断し、この判断に基づいて信号Ｓｅｎ１を出力する。信号Ｓｅｎ１に基づいて、ＶＣＣＡ系回路部１のスイッチＳＷ１がオン・オフ動作して第１のラッチ回路ＬＡＴＣＨ１の接続或いは遮断が行われ、信号Ｓｅｎ１の反転信号である信号Ｓｅｎ２に基づいて、ＶＣＣＢ系回路部２のスイッチＳＷ２がオン・オフ動作して第２のラッチ回路ＬＡＴＣＨ２の接続或いは遮断が行われる。 （もっと読む）

【課題】第１ｐ型トランジスタにおけるカット電流を低減する。
【解決手段】高レベル電源電圧ＨＶを一端に受ける第１および第２ｐ型トランジスタ１４，２０と、一端が第１および第２ｐ型トランジスタの他端にそれぞれ接続され、他端に可変負電源電圧ＺＶｓｓが供給される第１および第２ｎ型トランジスタ１８，２４を含む。
第１ｎ型トランジスタ１８の制御端に通常正電源電圧Ｖｃｃ、第２ｎ型トランジスタ２４の制御端に負電源電圧Ｖｓｓを供給することで、第２ｐ型トランジスタ２０と第２ｎ型トランジスタ２４の接続部から高レベル正電源電圧ＨＶのいずれかを出力する。この高レベル正電源電圧ＨＶを出力する時に、前記可変負電源電圧ＺＶｓｓを第１ｎ型トランジスタ１８の十分なオン状態が維持できる範囲内で負電源電圧Ｖｓｓより高い電圧にする。 （もっと読む）

【課題】データ転送レートを高く保ちつつ、構成が簡素な双方向バッファ回路及び信号レベル変換回路を提供する。
【解決手段】第１の端子からの信号が入力され、第２の端子へ出力する第１の出力バッファと、前記第１の端子からの信号と前記第２の端子からの信号との論理演算により、第１の制御信号を出力可能な第１の制御回路と、前記第１の制御信号により前記第２の端子を一時的に駆動可能な第１のワンショットバッファと、前記第２の端子からの信号が入力され、前記第１の端子へ出力する第２の出力バッファと、前記第１の端子からの信号と前記第２の端子からの信号との論理演算により、第２の制御信号を出力可能な第２の制御回路と、前記第２の制御信号により前記第１の端子を一時的に駆動可能な第２のワンショットバッファと、を備える。 （もっと読む）

【課題】使い勝手の良い単一チャネル型のバッファ回路を提案する。
【解決手段】絶縁基板上に単一チャネルの薄膜トランジスタで形成されるバッファ回路を、（ａ）第１及び第２の薄膜トランジスタが直列に接続された回路構成を有し、第１及び第２の薄膜トランジスタの接続中点を出力端とする第１の出力段と、（ｂ）第１の制御配線に制御電極が接続される第７の薄膜トランジスタと、第２の制御配線に制御電極が接続される第８の薄膜トランジスタが直列に接続された回路構成を有し、第７及び第８の薄膜トランジスタの接続中点に現れる電位を第３の制御配線に与える第２の出力段と、（ｃ）一方の主電極が第１の制御配線に接続され、制御電極が第３の制御配線に接続される回路構成を有し、出力端に出力パルスが現われている期間、セットパルスと同じ論理レベルの電位を第１の制御配線に印加する第９の薄膜トランジスタとで構成される。 （もっと読む）

【課題】プルアップ駆動するＭＯＳトランジスタとプルダウン駆動するＭＯＳトランジスタのサイズを調節することによって、入力信号ＩＮのレベルが遷移する時に生じる遅延要素を除去できるレベルシフターを提供する。
【解決手段】入力信号のレベルによって第１ノードのレベルを設定するカップリング部と、前記第１ノードの信号をバッファリングし、出力信号として伝達する第１バッファーと、前記入力信号及び前記出力信号を受信して前記第１ノードを駆動する駆動部と、を備える構成とした。 （もっと読む）

【課題】スタンバイ状態の解除時に誤動作の生じることのないレベルシフタ回路を提供する。
【解決手段】ＶＤＤ１系で動作する回路の信号レベルをＶＤＤ２系の信号のレベルに変換するレベル変換回路５と、スタンバイ信号（ＳＴＢＹ）を受けて、レベル変換回路５の入力信号（ＡＢ、ＡＢＢ）をローレベルに固定するバリアゲート回路２と、入力信号（ＡＢ、ＡＢＢ）がローレベルになるときに、レベル変換回路５の出力を一定電圧に保持する保持回路（ＭＭＰ１、ＭＭＰ２）とを備える。 （もっと読む）

【課題】単一導電型のトランジスタを用いたレベル変換回路において、レベル変換する信号数が増加しても、消費電力の増大を抑制することが可能なレベル変換回路を提供する。
【解決手段】レベル変換回路は、位相の異なる入力信号ＩＮＳ１〜ＩＮＳ３をそれぞれレベル変換する単位レベル変換回路ＬＳ１〜ＬＳ３から構成される。各単位レベル変換回路ＬＳ１〜ＬＳ３の第２ブートストラップ回路１２０において、当該第２ブートストラップ回路１２０の出力ノードＮ６Ｙを充電するトランジスタＱ１Ｙは、自己の前に活性化される他の単位レベル変換回路からの信号に応じてオン状態になり、自己の次に活性化される他の単位レベル変換回路からの信号に応じてオフ状態になる。 （もっと読む）

【課題】電位が互いに異なる複数の電源電位の投入順序や立ち上がり時間に依存することなく、それら複数の電源電位の立ち上がりを安定して検出する。
【解決手段】低電源電位ＶＤＤが立ち上がり、高電源電位ＶＣＣが立ち上がっていない場合、ラッチ回路Ｌ２の入力にコンデンサＣ２を介してグランド電位ＧＮＤを与えることで、出力信号ＶＯＵＴとして論理値‘０’を出力し、高電源電位ＶＣＣが立ち上がり、低電源電位ＶＤＤが立ち上がっていない場合、レベルシフタＬＳにて高電源電位ＶＣＣをグランド電位ＧＮＤに変換させることで、出力信号ＶＯＵＴとして論理値‘０’を出力し、低電源電位ＶＤＤおよび高電源電位ＶＣＣの両方が立ち上がっている場合、レベルシフタＬＳにてグランド電位ＧＮＤを高電源電位ＶＣＣに変換させることで、出力信号ＶＯＵＴとして論理値‘１’を出力する。 （もっと読む）

【課題】レベルシフト回路を備える表示装置において、レベルシフト動作の信頼性を向上させる。
【解決手段】前記レベルシフト回路は、半導体層がポリシリコン層で構成される第１薄膜トランジスタと、前記第１薄膜トランジスタの第２電極に接続される波形整形回路と、前記第１薄膜トランジスタの第２電極と、基準電源との間に接続される定電流源とスイッチ素子とを有し、前記第１薄膜トランジスタの制御電極にはバイアス電圧が入力され、前記第１薄膜トランジスタの第１電極には入力信号が入力される。 （もっと読む）

【課題】電源立ち上げ時における誤作動信号の発生を抑制することのできる出力バッファ回路を提供する。
【解決手段】出力バッファ回路１は、第２レベルコンバータ１０ｂから出力される第２信号Ｄの電源立ち上げ時における立ち下がりタイミングを遅相させ、出力回路３０に出力する第４信号Ｇを生成するタイミング調整回路ＴＡを備える。タイミング調整回路ＴＡは、第１レベルコンバータ１０ａの第１信号Ｂよりも遅く立ち下がる第３信号Ｅを生成する第３レベルコンバータ１０ｃと、第３信号Ｅと第２信号Ｄとの論理和演算の結果を持つ第４信号Ｇを出力回路３０に出力するＯＲ回路４２と、を備える。 （もっと読む）

【課題】高速で動作するレベルシフト回路を有する半導体集積装置を提供する。
【解決手段】レベルシフト回路１１と、第１、第２出力ノードＮｏｕｔ１、Ｎｏｕｔ２を充電する第１、第２カレントミラー回路１２、１３と、第１、第２カレントミラー回路１２、１３を動作させる第１、第２スイッチ回路１６、１９と、第１カレントミラー回路１２の入力側に並列接続され、第２出力信号Ｖｏｕｔ２により駆動され、第１スイッチ回路１６が第１カレントミラー回路１２の動作を停止するときに、第１出力ノードＮｏｕｔ１の充電の停止を早めるための第５スイッチ素子２０と、第２カレントミラー回路１３の入力側に並列接続され、第１出力信号Ｖｏｕｔ１により駆動され、第２スイッチ回路１９が第２カレントミラー回路１３の動作を停止するときに、第２出力ノードＮｏｕｔ２の充電の停止を早めるための第６スイッチ素子２１と、を具備する。 （もっと読む）