【課題】電源電圧ＶＤＤ２が変更される場合においても、クロックスキュー量をタイミングエラーが発生しない値に調整することが可能な半導体装置等を提供すること。
【解決手段】第２ブロックＢＫ２には可変に制御される電源電圧ＶＤＤ２が供給される。また第１ブロックＢＫ１はクロックＣＬＫ１で動作し、第２ブロックＢＫ２はクロックＣＬＫ２で動作する。第１ブロックＢＫ１と第２ブロックＢＫ２との間では、クロックＣＬＫ１およびＣＬＫ２に基づいて、互いにデータの受け渡しが行われる。モニタ回路４は、データ受け渡しが正常に行われるか否かを検出する。クロックＣＬＫ１とＣＬＫ２との間には、スキューが存在する。クロック遅延調整回路３は、ハイレベルのモード切替信号ＭＳが入力されることに応じてスキュー量の調整を行う。クロック遅延調整回路３は、モニタ回路４でのデータの受け渡しが正常に行われるようにスキュー量を調整する。 （もっと読む）

【課題】信頼性を高め、かつ消費電力の増加を低減することのできる半導体装置を提供する。
【解決手段】通信装置と無線信号の送受信を行うためのアンテナと、アンテナに電気的に接続された複数の機能回路と、を有し、複数の機能回路のうち、いずれか一の機能回路は、いずれか他の機能回路の電源回路より出力される電源電圧を制御するための電源制御回路を有し、いずれか他の機能回路における電源制御回路は、第１端子が電源回路の出力端子に電気的に接続され、第２端子がグラウンド線に電気的に接続されたトランジスタを有し、トランジスタのゲート端子がいずれか一の機能回路が有する電源制御回路に電気的に接続されている。 （もっと読む）

【課題】回路規模を縮減するインピーダンス調整回路の提供。
【解決手段】外付抵抗３と、被調整抵抗５のレプリカをなすレプリカ抵抗４の抵抗値の大小を比較するコンパレータ２と、抵抗制御回路１０と、を備え、抵抗制御回路１０は、コンパレータ２での比較結果に基づきカウント値をアップ・ダウンしレプリカ抵抗への制御信号を出力するレプリカ抵抗制御カウンタ１１と、被調整抵抗５へ与える制御信号を保持する被調整抵抗制御信号保持回路１２と、前記カウンタの状態と、前記保持回路の出力を入力し、レプリカ抵抗制御カウンタ１１のカウント状態と被調整抵抗制御信号保持回路１２の出力（Ｙ）との値の差（｜Ｘ−Ｙ｜）が予め定められた所定範囲内にあるときは、被調整抵抗制御信号保持回路１２の出力（Ｙ）を被調整抵抗制御信号保持回路（１２）への入力（Ｚ）として供給する監視回路１３を備えている。 （もっと読む）

【課題】貫通電流対策の手間を最小限に抑え、かつ、消費電力の低減化を図った半導体集積回路の設計方法を得る。
【解決手段】ステップＳ１において、電源遮断対象部１１内の複数のセルのうち、電源遮断を行うことが必要な第１の要電源遮断セルを認識する。次に、ステップＳ２において、Ｄフリップフロップ１から入力方向に遡って第１の要電源遮断セルに至る要電源遮断信号経路を探索する。その後、ステップＳ３において、ステップＳ２で探索された要電源遮断信号経路上のセルでステップＳ１で認識された第１の要電源遮断セル以外のセルを第２の要電源遮断セルとして設定する。最後に、ステップＳ４において、第１及び第２の要電源遮断セルに対する遮断用制御回路を生成する。 （もっと読む）

【課題】差動伝送方式の信号伝送回路の消費電力を低減する。
【解決手段】電源電位Ｖｔｅｒｍが供給される電源配線とグランド電位ＧＮＤが供給される電源配線との間に直列接続された差動出力回路１０，２０，３０及び定電流源４を備える。このように、一つの定電流源４が３つの差動出力回路１０，２０，３０に対して共用されており、差動出力回路１０の動作に用いられた電流Ｉは差動出力回路２０の動作に再利用され、さらに、差動出力回路２０の動作に用いられた電流Ｉは差動出力回路３０の動作に再利用される。これにより、Ｖｔｅｒｍ×Ｉの消費電力で３つの差動出力回路１０，２０，３０を動作させることが可能となるため、全体的な消費電力が１／３に低減される。 （もっと読む）

【課題】高周波成分を強調した信号を精度良く生成する。
【解決手段】外部から受け取った受信信号に応じた送信信号を出力するドライバ回路であって、入力される第１信号に応じた電圧を出力する第１ドライバと、第１ドライバが出力する電圧を電源電圧として受け取り、入力される第２信号および電源電圧に応じた送信信号を出力する第２ドライバと、受信信号の変化に応じて第１信号および第２信号の両方を変化させて、受信信号に応じた送信信号を第２ドライバから出力させる制御部と、を備えるドライバ回路を提供する。 （もっと読む）

【課題】 ノイズを発生させ難い出力回路等を提供する。
【解決手段】 出力回路（１０）は、入力ノード（ＩＮ）と、出力ノード（ＯＵＴ）と、入力ノードと出力ノードとの間に配置され、第１のゲート（１３）を有する第１の出力トランジスタ（１２）と、入力ノードと出力ノードとの間に配置され、第２のゲート（１６）を有する第２の出力トランジスタ（１５）と、入力ノードと出力ノードとの間に配置され、第３のゲート（１９）を有する第３の出力トランジスタ（１８）と、を備える。第１のゲート（１３）および第２のゲート（１６）は、第１の方向（ＤＲ１）に、第３のゲート（１９）を介さず、互いに接続される。第２のゲート（１６）および第３のゲート（１９）は、第１の方向とは異なる第２の方向（ＤＲ２）に、第１のゲート（１３）を介さず、互いに接続される。第１のゲート（１３）および第３のゲート（１９）は、第２のゲート（１６）を介して接続される。 （もっと読む）

【課題】消費電力、回路面積を増やすことなく、プリエンファシス量の分解能を向上することが可能な出力バッファ回路、差動出力バッファ回路、調整回路及び調整機能付き出力バッファ回路、並びに伝送方法を提供する。
【解決手段】遅延回路２３と、反転回路２２と、出力バッファ３〜７とを備え、伝送線路２に論理信号を送信し、伝送線路２の信号減衰量に応じて、送信側で４種以上の信号電圧を有する波形を生成する機能を有する出力バッファ回路１０であって、出力バッファ３はオン抵抗に可変抵抗部分１２を有し、可変抵抗値の変更によりプリエンファシス量が変更される。出力バッファ３は、前段にセクレタ２０を有し、オン抵抗に可変抵抗部分１２を有しており、反転回路２２は、セレクタ論理により出力バッファ６に入力する信号を選択可能で、データ信号を反転し、そして、セレクタ論理のセレクト信号により、タップのプリエンファシス量を調整する。 （もっと読む）

【課題】
ポートからポートへの遅延を実装することにより雑音を減らす。
【解決手段】
雑音を減らす方法は、次を含む：電源供給網をオンにする時に、高速データリンクの最大の雑音の周波数を特定すること；その最大の雑音を最小化する、第１のポートと第２のポートの間の遅延時間を特定すること；及び、第１のポートをオンにした時から、その遅延時間後に、第２のポートをオンにすること。他の実施例も開示し請求する。 （もっと読む）

【課題】出力バッファの出力信号に含まれるノイズが低減した半導体集積回路および差動出力回路を提供する。
【解決手段】半導体集積回路１０において、共通の半導体基板１００上に形成された差動出力バッファ１３＿１〜１３＿ｎを複数備えるとともに、共通の半導体基板１００上に形成され、複数の差動出力バッファ１３＿１〜１３＿ｎに動作電流を供給する共通の電流源１１，１２と、共通の半導体基板１００上に形成され、共通の電流源１１，１２と複数の差動出力バッファ１３＿１〜１３＿ｎとの間の共通のノードＣ１，Ｄ１に接続された共通の容量素子１４，１５とを備えたことを特徴とする。 （もっと読む）

【課題】製造バラツキによる出力特性のバラツキを抑制する出力ドライバを提供する。
【解決手段】本発明のドライバ回路は、第1電源及び出力端子間に接続された各々大きさの異なる複数の第1MOSTrからなる第1MOSTr（トランジスタ）群と、出力端子及び第2電源間に接続された各々大きさの異なる複数の第2MOSTrからなる第2MOSTr群と、第1SW群の第1SW（スイッチ）の各々のゲートに出力信号を供給するオン状態又はオフ状態とする第1の制御信号を印加するかを、第1MOSTr個々に制御する第1SWからなる第1SW群と、第2スイッチ群の第2SWの各々のゲートに出力信号を供給するオン又はオフ状態とする第2制御信号を印加するかを、第2MOSTr個々に制御する第2SWからなる第2SW群と、第1制御信号により第1SW群における第1SWの組合せをオン状態とするかを制御する第1制御回路と、第2制御信号により第2SW群における第2SWの組合せをオン状態とするかを制御する第2制御回路とを有する。 （もっと読む）

【課題】信号レベルの変動による誤動作を防ぐ。
【解決手段】終端抵抗回路２は、入出力端子ＩＮＯＵＴへの接続をオン／オフ可能とする終端抵抗１０〜１４、１５〜１９を含み、テブナン終端を構成する。制御回路１は、終端抵抗１０〜１４、１５〜１９におけるそれぞれのオン／オフタイミングを時間的にずらして制御する。 （もっと読む）

【課題】 信号配線数を増大させることなく、微細化等に伴う電源電圧の引き下げによる伝送品質への影響を低減できる信号伝送システムを提供する。
【解決手段】 送信回路１０が、多値伝送データＤＣの値別に伝送データ用電流値を規定した信号変換条件に基づいて、送信対象の複数の２値電圧データを伝送データ用電流値の多値伝送データＤＣに変換し出力する多値伝送データ生成出力回路を備え、伝送データ用電流値の夫々が単位伝送データ用電流値の整数倍で規定され、多値伝送データ生成出力回路が、信号配線に対し単位伝送データ用電流値の電流を供給可能な単位電流駆動回路１３０を複数備えたデータ出力回路１３と、複数の２値電圧データを多値電流データに変換した後の多値電流データの伝送データ用電流値に基づいて、単位電流駆動回路１３０別に、電流供給を行うか否かを設定するための駆動制御信号を生成する駆動制御信号生成回路と、を備える。 （もっと読む）

【課題】伝送線路間のインピーダンス不整合を検出する。
【解決手段】メモリモジュール１０４とＭＣＨ１０２とを相互に接続する伝送線路３０１，３０２と、伝送線路３０１のインピーダンスを記憶するＢＩＯＳ１０８と、伝送線路３０２のインピーダンスを記憶するＳＰＤチップ２２０とを備え、ＣＰＵ１０１は、ＢＩＯＳ１０８に記憶されたインピーダンスとＳＰＤチップ２２０に記憶されたインピーダンスとの整合情報をＭＣＨ１０２に出力する。ＭＣＨ１０２は、これに応じてＤＲＡＭ２００へのモードレジスタセットを実行し、ＤＲＡＭ２００のＯＤＴインピーダンスを変化させる。 （もっと読む）

【課題】キャリブレーションコードを転送するラインの本数を減らすことにより、オンダイターミネーション装置及びこれを適用したチップ全体の面積を縮小させること。
【解決手段】本発明のオンダイターミネーション装置は、ターミネーション抵抗値を決定するためのキャリブレーションコードを生成するキャリブレーション回路４１０と、時間に応じて増加するカウントコードを生成するカウント回路４２０と、カウントコードに応答してキャリブレーションコードを順次転送する転送回路４３０と、カウントコードに応答して転送回路４３０からキャリブレーションコードを順次受信する受信回路４４０と、受信回路４４０からのキャリブレーションコードに応じて決定される抵抗値でインピーダンス整合を行うターミネーション抵抗回路４５０と、を備える。 （もっと読む）

【課題】消費電力を低減させつつ基準電流回路の起動を速める。
【解決手段】制御信号EnableがＬｏからＨｉに切り替わるとき、ＶＧｎノードは基準電流ＩREFと、制御信号EnableがＬｏであるときにコンデンサＣ１に保持されていた電荷とによって充電される。この結果、ＶＧｎノードが急速に充電されるため、トランジスタＮＭ２〜ＮＭ５，ＰＮ２〜ＰＮ４が速くバイアスされる。これにより、基準電流ＩREFを増大させることなく、基準電流回路２の起動時間を短縮することができる。 （もっと読む）

【課題】従来の半導体集積回路装置では、消費電流の変動に伴う電源ノイズの増大を効率的に抑制することができない問題があった。
【解決手段】本発明にかかる半導体集積回路装置は、内部回路に電源を供給する第１及び第２の電源配線と、第１の電源配線と前記第２の電源配線とを接続する電源スイッチ１６と、内部回路におけるノイズを測定する電源ノイズ測定回路１２ａ、１２ｂ、１７と、電源ノイズ測定回路１２ａ、１２ｂ、１７の測定結果に基づいて電源スイッチ１６の導通状態を制御する制御回路１４と、を有する半導体集積回路装置である。 （もっと読む）

【課題】ＶＤＤ２＞ＶＳＳ２＞ＶＳＳ１、且つＶＤＤ１＞ＶＳＳ１の関係にある入力電圧ＶＤＤ１，ＶＳＳ１を入力してＶＤＤ２，ＶＳＳ２にレベルシフトする際に、ＶＳＳ１＞ＶＳＳ２になったときであってもラッチアップ現象の発生を回避する。
【解決手段】信号出力端子ＯＵＴとなるノードＮ１とノードＮ２の間に逆並列接続された２個のインバータからなり且つ電圧ＶＤＤ２とＶＳＳ２で動作するラッチ回路３と、信号入力端子ＩＮとノードＮ３の間に接続され且つ電圧ＶＤＤ１とＶＳＳ１で動作する第１のインバータ１と、ノードＮ３とノードＮ４の間に接続され且つ電圧ＶＤＤ１とＶＳＳ１で動作する第２のインバータ２と、ノードＮ１，Ｎ２，Ｎ３に接続された第１の反転駆動回路４と、ノードＮ１，Ｎ２，Ｎ４に接続された第２の反転駆動回路５と、電圧ＶＳＳ１の端子側をアノード、電圧ＶＳＳ２の端子側をカソードとするダイオードＤ１とを設ける。 （もっと読む）

【課題】半導体装置内のドライバ部（データ伝送路を駆動するドライバ部）において、線形なＩ−Ｖ特性をもつドライバ部を提供する。
【解決手段】本発明の半導体装置では、ドライバ２のプルアップ側において、抵抗素子が直列に挿入されたＰｃｈトランジスタＰ１、Ｐ２、Ｐ３を用意し、Ｐｃｈトランジスタ側のＯＮ抵抗と抵抗素子の抵抗値とを選択可能に構成する。また、ドライバ２のプルダウン側においても、抵抗素子が直列に挿入されたＮｃｈトランジスタＮ１、Ｎ２、Ｎ３を用意し、Ｎｃｈトランジスタ側のＯＮ抵抗と抵抗素子の抵抗値とを選択可能に構成する。そして、これらを任意に組み合わせる事で、線形なＩ−Ｖ特性をもつドライバ２を実現する。 （もっと読む）

【課題】動作時におけるトランジスタのリーク電流を低減することが可能な半導体装置を提供する。
【解決手段】半導体装置は、クロックに同期した信号を受ける入力ノードＩＮに結合される制御電極と、出力ノードＯＵＴに結合される第１導通電極と、第２導通電極とを有する第１のトランジスタＭ１，Ｍ２と、入力ノードＩＮに結合される制御電極と、出力ノードＯＵＴに結合される第１導通電極と、電源ノードに結合される第２導通電極とを有する第２のトランジスタＭ３，Ｍ４と、電源ノードと第２のトランジスタＭ３，Ｍ４の第２導通電極との間に接続され、クロックの周波数の検出結果を示す第１の制御信号ＶＤＥＴに基づいてオン・オフされる第１のスイッチ素子ＣＭ１とを備える。 （もっと読む）