【課題】簡単な回路構成により、低速の基準クロックから高速のクロック信号を生成することができ、高速クロック信号の周波数選択の制限を緩和することができるクロック信号発生回路を提供すること。
【解決手段】クロック信号発生回路１００は、低速の基準クロック信号Ｓ１を発生する基準クロック信号発生回路１１０と、基本クロック信号発生回路１１０からの低速の基準クロック信号Ｓ１をＮ１逓倍し、逓倍出力Ｓ２を出力するＰＬＬ回路１３０と、ＰＬＬ回路１３０の逓倍出力Ｓ２を１／Ｎ分周し、低速の基準クロック信号Ｓ１よりも高速の第２の基準クロック信号Ｓ３を出力する分周回路１４０と、分周回路１４０の第２の基準クロック信号Ｓ３をＮ２逓倍し、高速のクロック信号である逓倍出力Ｓ４を出力するＰＬＬ回路１５０とをこの順序で備える。 （もっと読む）

【課題】コストを抑えつつ、外部同期信号と内部同期信号との同期スピードを早くすることができるＰＬＬ装置、映像同期制御装置及び表示装置を提供する。
【解決手段】位相差比較部１１が外部同期信号とフィードバックされて入力される内部同期信号との位相差を検出する。位相差判定部１２は、検出された位相差が所定のしきい値以上であるか否か又は所定のしきい値未満であるか否かを判定する。ＶＣＸＯ１８は、位相差判定部１２の判定結果に応じて、フィードバックされる出力信号の周波数を可変する。 （もっと読む）

【課題】 クロック信号の切り替え時における不要成分の発生を効果的に抑制できるクロックリカバリ回路を提供する。
【解決手段】 異位相の選択クロック信号を複数の選択クロック信号群に分類し、前段選択制御信号により選択クロック信号の１つを前段出力クロック信号として出力する前段選択回路を、選択クロック信号群毎に備える前段選択回路群１４と、後段選択制御信号により前段出力クロック信号の１つを再生クロック信号ＲＣＬＫとして出力する後段選択回路１５と、受信データと再生クロック信号ＲＣＬＫの位相差に基づいて位相制御信号を出力する位相制御回路１１と、位相制御信号により特定される選択クロック信号を選択する前段選択制御信号を出力する前段選択制御回路１２と、切り替えが必要な場合に、現在の前段出力クロック信号と新たな前段出力クロック信号の論理値が同じになる期間に後段選択制御信号を出力する後段選択制御回路１３を備える。 （もっと読む）

【課題】 受信バッファ量を増減させずに、ＩＰ網の揺らぎに対処する。
【解決手段】 通信装置であるＩＰ−ＰＢＸ１００は、ＩＰ網５からのパケットを一時的に溜める受信バッファ３２と、受信バッファに溜まったパケットをシステムクロック信号に同期して順次処理するパケット処理部３３と、受信バッファに溜まっているデータ量を検出するバッファデータ量検出部４０と、バッファデータ量検出部で検出されたデータ量に応じた周波数のシステムクロック信号を発振するシステムクロック発振部５０と、を備えている。 （もっと読む）

【課題】発振信号を出力し、かつ低消費電力化を図ることが可能な半導体装置を提供する。
【解決手段】半導体装置１０１は、第１の制御電圧に応じた周波数で発振することにより発振信号を出力する電圧制御発振回路５と、電圧制御発振回路５から受けた発振信号の周波数を電圧に変換する周波数／電圧変換回路２と、周波数／電圧変換回路２によって変換された電圧と前回生成した第２の制御電圧との間のレベルを有する新たな第２の制御電圧を生成する制御電圧生成回路１１と、第２の制御電圧を積分することにより第１の制御電圧を生成し、第１の制御電圧を電圧制御発振回路５へ出力するアナログ積分回路３とを備える。 （もっと読む）

【課題】プロセスばらつき、環境変動によらず、所望の特性を満足する自動調整できる位相同期回路を提供すること。
【解決手段】位相同期回路は、位相周波数比較器１、チャージポンプ２、ループフィルタ３、分周器６、セレクタ７、電圧制御発振器８を備えている。分周器６は、出力信号と基準信号を入力して出力信号を分周して帰還信号を出力するとともに出力信号から選択信号とトリミング信号とリミット信号を出力する。電圧制御発振器８は、制御電圧と基準電圧とトリミング信号とリミット信号を入力して制御電圧に応じて出力信号周波数を変え、出力信号の上限周波数を制限できるとともに、トリミング信号によって制御電圧に対して出力する出力信号の周波数感度と、リミット信号によって出力信号の上限周波数を変えることができる。 （もっと読む）

【課題】より小型化が可能な周波数逓倍器を提供する。
【解決手段】注入同期型発振器２０は、インバータ（２２ａ、２２ｂ、２２ｃ）を３段リング状に接続してリングオシレータを備えている。そして、２段目のインバータ２２ｂの出力と、３段目のインバータ２２ｃの出力とをｎＭＯＳトランジスタ２４で接続する構成を採用している。このｎＭＯＳトランジスタ２４のゲートは、外部から基準周波数信号が供給される。このような構成によって、、リングオシレータの自励発振周波数に近い周波数であって、注入された基準周波数信号と同期した整数倍の周波数で発振が行われる。このように、インジェクションロックを用いて、位相雑音を減らすことができるので、ループフィルタを必要とせず、より小面積で周波数逓倍器を構成することが可能である。 （もっと読む）

本発明は、バーストモード受信機における動作状態を検出するための回路（１）に関する。本回路は、プリアンブルを含む入力信号（２）を受けるように構成される。本回路は、入力信号（２）における信号遷移を検出する微分器（１１）を備え、微分器（１１）を動作させる情報をそのプリアンブルが含む。好ましい実施形態において、上記情報は時定数である。本回路は、微分器の出力が供給されるように構成された積分器（１２）をさらに備える。結果として得られる信号は基準（１６）に対して比較される。この基準と交差するとき、動作状態が検出される。ある実施形態ではフロントエンド回路が提供され、フロントエンド回路は、動作状態を検出する回路の後段に、フロントエンド回路をリセットするように構成されたリセット回路と、位相を復元するように構成されたクロック位相アラインメント回路を備える。
（もっと読む）

本発明のある実施形態において、チャージポンプの方法が開示されている。その方法は、複数のトランジスタをバイアスすることと、バイアストランジスタを通して出力端子で正味電荷を加えたり除去したりするためにペアのメイントランジスタスイッチを切り換えることと、メイントランジスタスイッチがオフにされる時、補助トランジスタスイッチをオンにすることとを含む。補助トランジスタスイッチは、オンの時、メイントランジスタスイッチとバイアストランジスタとの間のノードに補助等化経路を提供する。補助等化経路は、バイアストランジスタを急速にオフにするため、及び、チャージポンプの出力端子のノイズを削減するために、中間ノード同士の電圧を均等化する。 （もっと読む）

【課題】消費電力を低減できる局所発振回路を提供する。
【解決手段】周波数ｆｓの基準振動信号と周波数ｆｏｕｔ／（ｍ×ｎ）の分周信号の位相を比較する位相比較器１と、上記両信号の位相のずれに応じた電流ＩＯＵＴを出力する電荷ポンプ１０と、上記出力電流ＩＯＵＴに応じた制御電圧ＶＣを生成するループフィルタ３と、上記制御電圧ＶＣに応じた発振周波数ｆｏｕｔの信号を出力する電圧制御発振器４と、電圧制御発振器４の出力信号を設定周波数に応じた分周値（ｍ×ｎ）で分周して上記分周信号を出力する前置分周器５および可変カウンタ６とを備え、上記発振周波数ｆｏｕｔを上記設定周波数に引き込む局所発振回路において、上記電荷ポンプ１０は、出力電流ＩＯＵＴの値を上記設定周波数に応じて切り換える。 （もっと読む）

【課題】複数の発振周波数帯域を有するＶＣＯを備えたＰＬＬ回路において、設定されたＰＬＬ出力周波数に対応する最適な発振周波数帯域の検出動作に要する時間を短縮する。
【解決手段】ＴＤＣ回路３０は、固定分周器２からの所定の基準信号１１の立ち上がり時に、その基準信号１１と可変分周器７のＰＬＬ分周信号１５との位相差を求め、更に、前記基準信号の次の立ち上がり時においても同様に、その基準信号とＰＬＬ分周信号１５との位相差を求める。その求めた２つの位相差情報により、基準信号１１の１周期の間にＰＬＬ分周信号１５が基準信号１１に対して進んだ又は遅れた位相量を検出して、基準信号１１とＰＬＬ分周信号１５との周波数の高低を検出する。よって、１つの発振周波数帯域に対して、基準信号１１の１周期で周波数比較を完了でき、発振周波数帯域選択回路８は、設定されたＰＬＬ出力周波数に対応する最適な発振周波数帯域を短時間で検出する。 （もっと読む）

【課題】その設計の困難性を低減することができるスペクトラム拡散クロック生成器を提供する。
【解決手段】スペクトラム拡散させたクロック信号ＣＬＫＯを生成するスペクトラム拡散クロック生成器１において、クロック信号ＣＬＫＯを所定の分周比で分周して、分周信号を出力する分周器１４と、入力される基準クロック信号ＣＬＫＲと分周信号ＣＬＫＦの位相差に応じてレベルが変化させた位相差信号Ｓｐを出力する位相比較器１０と、位相差信号Ｓｐに応じた発振制御信号Ｓｃを生成する発振制御信号生成器１１と、発振部を有し、発振制御信号Ｓｃのレベルに応じた電流を発振部に供給して、発振制御信号Ｓｃのレベルに応じた発振周波数で発振部を発振させ、クロック信号ＣＬＫＯを出力する電圧制御発振器１２と、発振部に供給する電流を増減させる変調電流Ｉｍを生成し、電圧制御発振器１２へ供給する変調電流生成器１５とを備える。 （もっと読む）

【課題】ＰＬＬ回路のループ動作を安定化でき、処理負荷が軽減された局部発振器制御装置を提供する。
【解決手段】基準信号と分周信号との位相を比較し、位相差に応じた位相誤差信号を出力する位相比較器１と、前記位相誤差信号に応じた電流信号を出力するチャージポンプ回路２と、前記電流信号を平滑化して制御電圧を出力するローパスフィルタ３と、前記制御電圧に応じた周波数の発振信号を生成して出力する電圧制御発振器４と、前記発振信号を所定の分周比により分周して前記分周信号を生成する分周器５と、前記制御電圧を所定時間積分し、積分結果を出力する積分器６と、前記積分結果と所定の閾値とを比較し、比較結果に基づいて前記電流信号の電流値を調整する電流制御信号を生成しチャージポンプ回路２へ出力する制御部８と、を備える。 （もっと読む）

【課題】基準精密抵抗器と、第１のＦＥＴのゲートが第２のＦＥＴのゲートに結合されている第１のＦＥＴおよび第２のＦＥＴと、第１のＦＥＴに接続されコンデンサ電圧を発生させるフィルタ・コンデンサとを含む位相ロック・ループ回路内のループ・フィルタが提供される。
【解決手段】コンデンサ電圧は、第１のＦＥＴのソース、第２のＦＥＴのソース、および仮想グラウンドとして機能する基準精密抵抗器の底部に印加される。フィルタ・コンデンサによって生成されるコンデンサ電圧は、第２のＦＥＴが集積精密抵抗器の特性を含むように、第２のＦＥＴのバイアス点を設定する。第２のＦＥＴによって生成される所定の電圧は、第１のＦＥＴのゲートに印加されて、第１のＦＥＴが集積精密抵抗器の特性を含むように、第１のＦＥＴのバイアス点を設定する。 （もっと読む）

【課題】高精度な周波数変調が可能なスペクトラム拡散クロック発生回路を提供する。
【解決手段】このスペクトラム拡散クロック発生回路において、ＰＬＬ回路３１は、それぞれ位相の異なるクロック信号ＣＬＫＶ１〜ＣＬＫＶ５を出力する。セレクタ２３は、クロック信号ＣＬＫＶ１〜ＣＬＫＶ５のうちのいずれか１つを選択し、制御回路２４はセレクタ９の信号選択動作を制御する。入力分周回路１は選択クロック信号を分周して基準クロック信号ＣＬＫＲを出力する。ＰＬＬ回路２１は、基準クロック信号ＣＬＫＲを周波数逓倍した発振クロック信号ＣＬＫＯを生成する。これにより、発振クロック信号ＣＬＫＯの位相を微調整することができる。したがって、高精度な周波数変調が可能なスペクトラム拡散クロック発生回路が実現できる。 （もっと読む）

【課題】出力クロック信号の周波数を高精度で制御することができる位相ロックループ回路を提供する。
【解決手段】制御電圧を保持する容量（１０４）と、リファレンスクロック信号に対するフィードバック信号の位相差を検出する位相検出器（１０１）と、前記検出された位相差に応じて、前記容量を電源電圧又は基準電位に接続する第１のスイッチ回路（ＳＷ１，ＳＷ２）と、前記容量の制御電圧に応じた発振周波数の出力クロック信号を生成し、前記出力クロック信号又は前記出力クロック信号に応じた信号を前記フィードバック信号として前記位相検出器に出力する電圧制御発振器（１０５）と、前記リファレンスクロック信号のエッジから一定期間又は前記出力クロック信号若しくは前記出力クロック信号に応じた信号のエッジから一定期間前記容量を前記基準電位又は前記電源電圧に接続する第２のスイッチ回路（ＳＷ３）とを有する位相ロックループ回路が提供される。 （もっと読む）

【課題】経済的、高性能、低電力の光学的に絶縁された装置を提供する。
【解決手段】光絶縁回路装置は第１のクロック信号によって駆動される第１のオプトアイソレータ回路を含み、第１のオプトアイソレータ回路の出力は、第１のクロック信号周波数の倍数である周波数を有する第２のクロック信号を同期させるように構成された位相ロックループ（ＰＬＬ）を駆動するために使用される。第２のクロック信号は、アナログ・デジタル変換器（ＡＤＣ）などの光絶縁から恩恵を受けるタイプの適当なクロック回路への入力として使用される。 （もっと読む）

【課題】広周波数範囲で動作可能であり、電圧制御発振器のゲインを低減させることができる位相ロックループ回路を提供する。
【解決手段】リファレンスクロック信号及びフィードバッククロック信号の位相差を検出する位相差検出器（１０１）と、制御電圧を保持するコンデンサ（１１７）と、前記検出された位相差に応じて、前記コンデンサを電源電圧又は基準電位に接続するチャージポンプ回路（１０２）と、前記制御電圧に応じた発振周波数の出力クロック信号を生成し、前記出力クロック信号又は前記出力クロック信号に応じた信号を前記フィードバッククロック信号として前記位相差検出器に出力する電圧制御発振器（１０４）とを有し、前記電圧制御発振器は、４段の差動リングオシレータ（１３１〜１３４）と、前記４段の差動リングオシレータの異なる段で出力されるクロック信号の排他的論理和信号を出力する第１の排他的論理和回路（１２７）とを有する。 （もっと読む）

【課題】ＰＬＬの低消費電力化、回路規模の低減、設計の困難性の低減。
【解決手段】所定の局部発振周波数ＩＰＡ，ＱＰＡを出力する局部発振回路１１０を含み、受信信号ＲＦと局部発振周波数ＩＰＡ，ＱＰＡとを乗算した中間周波信号Ｉｉｎ，Ｑｉｎを出力するアナログ直交復調回路１００と、中間周波信号Ｉｉｎ，Ｑｉｎを入力しフィルタ信号Ｉｏｕｔ，Ｑｏｕｔを出力する中心周波数と通過帯域とのどちらか少なくとも一方を可変にできる可変バンドパスフィルタ２００と、フィルタ信号Ｉｏｕｔ，Ｑｏｕｔをデジタル信号Ｉｄｉ，Ｑｄｉに変換するアナログ−デジタル変換回路３１０，３２０と、所定の数値制御発振周波数ＩＰＢ，ＱＰＢを出力する数値制御発振回路４１０を含み、デジタル信号Ｉｄｉ，Ｑｄｉと数値制御発振周波数ＩＰＢ，ＱＰＢとを乗算した復調信号Ｉｄｍ，Ｑｄｍを出力するデジタル直交復調回路４００と、を含む受信回路。 （もっと読む）

【課題】 ＡＤ変換器への入力レベルが変化したときに、ＰＬＬ制御が正常に動作しない状況を防止して周波数ずれの発生を防止できる周波数シンセサイザを提供する。
【解決手段】 キャリアリムーブ１６と、逆回転ベクトル乗算部１７と、位相の時間差検出部１８と、加算器１９と、位相差の累積加算部２０と、ループフィルタ２１と、パラメータ出力部２５と、振幅情報検出部２６と、フィルタ２７と、乗算器２８とをＦＰＧＡで構成し、振幅情報検出部２６で検出された振幅情報を元に得られるＡＧＣ回路における補正値をアンロック検出手段が監視し、当該値が適正範囲内であれば、ＰＬＬ制御におけるロック（同期）処理を行い、当該値が適正範囲外であれば、ＰＬＬ制御におけるアンロックを検出するようにした周波数シンセサイザである。 （もっと読む）