【課題】ＰＬＬ回路のリファレンスクロックが停止された後に再開された場合、再開後のリファレンスクロックとフィードバッククロックとの位相合わせを短時間で行い、再ロックさせることができるＰＬＬ位相合わせ回路を提供する。
【解決手段】ＰＬＬ位相合わせ回路は、ＰＬＬ回路と、フィードバッククロックを分周する第１の分周回路と、ＰＬＬ回路の出力クロックを分周する第２の分周回路と、リファレンスクロックの動作状態を監視するクロックモニタ回路とを備える。第１の分周回路の分周数は、第２の分周回路の分周数と等しく、クロックモニタ回路が、リファレンスクロックが停止されたことを検出すると、第１の分周回路がリセットされてフィードバッククロックが停止され、リファレンスクロックが再開されたことを検出すると、第１の分周回路のリセットが解除されてフィードバッククロックが再開される。 （もっと読む）

【課題】Ｃ結型の可変容量回路と直結型の可変容量回路とを上手く混在させて構成し、発振周波数の線形性及び可変範囲のバランスがとれた電圧制御発振器を提供する。
【解決手段】本発明の電圧制御発振器は、並列接続されたインダクタ回路１１０、Ｃ結型可変容量回路１２０及び１４０、直結型可変容量回路１３０、及び負性抵抗回路１６０と、基準電位Ｖｒｅｆ１及びＶｒｅｆ２を生成する基準電位発生部１８０とを備える。各可変容量回路１２０、１３０、及び１４０の可変容量素子１２１、１２２、１３１、１３２、１４１、及び１４２のバックゲート端子には、発振周波数をフィードバック制御するための制御電位Ｖｔが印加される。Ｃ結型可変容量回路１２０及び１４０の可変容量素子１２１、１２２、１４１及び１４２のゲート端子には、基準電位Ｖｒｅｆ１及びＶｒｅｆ２がそれぞれ印加される。 （もっと読む）

【課題】 位相同期回路の位相比較回路が動作を停止した後に再開する場合に、発振回路の出力信号が基準信号の位相に同期するのにかかる時間を短縮する。
【解決手段】入力される基準信号および比較信号の位相差を示す信号を出力する位相比較回路と、第１のコンデンサを含み、前記位相比較回路の出力信号を積分する積分回路と、前記積分回路の出力信号の電圧値に応じた周波数を有する信号を出力する発振回路と、前記発振回路の出力信号を分周し、前記比較信号として前記位相比較回路に入力する分周回路と、前記第１のコンデンサと並列に接続される、スイッチ回路および第２のコンデンサの直列回路と、を有し、前記スイッチ回路は、前記位相比較回路の動作が停止した後にオンとなり、前記位相比較回路の動作が再開した後にオフとなる。 （もっと読む）

【課題】 ＰＬＬ回路の出力周波数毎の閉ループ伝達特性を一定に保ち、所望の周波数を出力するのに必要な電圧制御発振器の制御電圧要求が大きい場合でも、電圧制御発振器を制御できるＰＬＬ回路を得る。
【解決手段】 ＰＬＬ回路内にループフィルタ切替器６ａを設け、ループフィルタ切替器６ａは、その入力部に接続されたスイッチ８ａと出力部に接続されたスイッチ８ｂとで、ループフィルタを選択的に切替え、各ループフィルタがオペアンプを用いた能動回路から構成される。 （もっと読む）

【課題】入力断検出部を位相比較器に内蔵することで位相比較器を実装するＰＬＬ回路の小型化を図る。
【解決手段】参照信号を入力すると共に、参照信号に基づく被参照信号を帰還入力し、これら入力した参照信号及び被参照信号の立ち上がりエッジを検出し、参照信号の立ち上がりエッジ及び被参照信号の立ち上がりエッジ間の位相差を検出する位相差検出部２１と、位相差検出部２１にて検出した位相差に基づき、位相差を小さくすべく、定電流出力動作を実行する定電流出力部２４と、被参照信号のエッジを検出した後、参照信号のエッジを検出する前に、被参照信号のエッジを再度検出した場合、参照信号の入力断として検出する入力断検出部２３とを有している。 （もっと読む）

【課題】局部発振信号を生成する装置において、発生するスプリアスを低減させること。
【解決手段】局部発振信号生成装置であって、第一の基準クロックを生成する第一基準クロック生成部と、第一の基準クロックとは異なる周波数の第二の基準クロックを生成する第二基準クロック生成部と、局部発振信号の生成において用いられる基準クロックを、第一の基準クロックと第二の基準クロックのうち、発生するスプリアスがより小さくなる方を選択する選択部と、選択された基準クロックを用いて局部発振信号を生成する局部発振部と、を備える。 （もっと読む）

【課題】同期信号の位相が大きく変化する場合にも、短時間で位相を同期させる。
【解決手段】本ＰＬＬ回路における位相比較器１０は、映像信号に含まれる同期信号ＳＹＮと位相比較信号ＢＬＫとの位相誤差を示す比較出力信号ＰＤＰを出力し、ＶＣＯ３０は、比較出力信号ＰＤＰを積分するＬＰＦ２０から与えられる直流電圧に応じた周波数のクロック信号ＣＫを出力する。カウンタ４０は、クロック信号ＣＫを分周した位相比較信号ＢＬＫを出力する。ロック確認回路５０は、位相比較信号ＢＬＫと同期信号ＳＹＮとの位相が同期すべきロック状態であるか否かを確認し、ロック状態でない場合にはリセット信号ＲＳＴを出力し、カウンタ４０をリセットすることにより強制的にロック状態にすることができる。よって、短時間で位相を同期させることができる。 （もっと読む）

【課題】ＰＶＴに依存せずに安定した周波数を出力する。
【解決手段】出力する第１の出力信号Ｖｆ１の周波数を第１の制御電圧ＶＣ１で制御する第１の電圧制御発振器１１と、第１の出力信号Ｖｆ１及び基準信号ＣＬＫに基づき第１の出力信号Ｖｆ１の周波数を一定に維持する第１の制御電圧ＶＣ１を生成する制御電圧生成部１３と、を含む位相同期回路１０と、出力する第２の出力信号Ｖｆ２の周波数を第２の制御電圧ＶＣ２で制御する第２の電圧制御発振器２０と、第１の制御電圧ＶＣ１に基づき第２の出力信号Ｖｆ２の周波数を一定に維持する第２の制御電圧ＶＣ２を生成する制御電圧変換部３０と、を含むパルス発生回路１。 （もっと読む）

【課題】本発明はクロックデータリカバリ回路に関し，受信データに同期したクロックを生成し，データのタイミングを調整し，ジッタ特性を改善することを目的とする。
【解決手段】入力データ変化を検出し，パルス生成するデータ変化パルス生成手段とこの信号を平滑化する第１ループフィルタと第２クロック信号の間の位相差信号を生成する位相差信号生成手段と，この信号を平滑化する第２ループフィルタと制御信号生成手段の信号を平滑化する第３ループフィルタと，第１及び第２ループフィルタの信号から制御信号を生成する制御信号生成手段と，位相差信号生成手段の信号に基づき第１クロック信号周期に応じた時間幅の第３クロック信号を供給する高周波ジッタ吸収用クロック生成手段と，第３ループフィルタからの信号の電圧レベルに応じて第１クロック周波数を可変供給する電圧制御発振手段で入力データに同期した第１クロック信号を再生するよう構成する。 （もっと読む）

【課題】 広い周波数範囲が必要とされるＰＬＬ回路において、そのＰＬＬ特性を一定に保つことができるようにするとともに、そのための構成を簡単化する。
【解決手段】 ＶＣＯ１１と、その発振信号を１／Ｎの周波数に分周する可変分周回路１２と、その分周信号と基準信号とを位相比較する位相比較回路１３とを設ける。位相比較回路１３の比較出力から分周信号と基準信号との位相差に対応してパルス幅の変化するチャージポンプ電流ＩCPを出力するチャージポンプ回路１４と、チャージポンプ電流ＩCPが供給されて分周信号と基準信号との位相差に対応してレベルの変化する電圧を出力するとともに、この電圧をＶＣＯ１１にその制御電圧として供給するループフィルタ１５とを設ける。ＶＣＯ１１の発振周波数と、ＰＬＬ帯域を設定するための係数との関数として、チャージポンプ電流ＩCPの値を計算してチャージポンプ回路１４に設定する制御回路２２を設ける。 （もっと読む）

【課題】周波数ダイバース離散時間位相ロックデバイスを提供する。
【解決手段】デジタル−アナログ変換器（ＤＡＣ）、及び、該ＤＡＣからの入力に基づいてクロック信号を与えるように動作する発振器を含む、アナログセクションと、デジタルシグナルプロセッサ（ＤＳＰ）とを備えており、このデジタルシグナルプロセッサは、ループコントローラ状態機械と、位相検出器３０９と、発振器からのクロック信号を受信すると共に、前記位相検出器にカウント値を与えるように動作するカウンタ３０７と、基準信号３１０を受信すると共に、前記位相検出器に基準パルス３１２出力を与えるように動作する分周器と、相検出器３０９からの出力に基づいて、制御目標値３２０を与えるように動作するループフィルタ３０２とを備えており、前記位相誤差値に基づいて、前記発振器の出力が、前記位相誤差を定常状態値まで低減するように変更される。 （もっと読む）

【課題】位相同期回路におけるチャージポンプの充電電流と放電電流との電流値を精度良く一致させる。
【解決手段】コンデンサの充放電を指示する駆動信号に応じて充放電する充放電回路と、コンデンサの充電電圧に応じた周波数の発振信号を出力する発振回路と、入力信号と発振信号との位相差が所定より小さい場合、コンデンサの充電期間と放電期間とを一致させ、位相差が所定より大きい場合、位相差を減少させる第１駆動信号を出力する駆動回路と、充放電回路の充放電電流値の設定データが入力され、保持され、設定データに基づいて充放電電流値を設定する設定回路とを備え、駆動回路は、充放電電流のずれの調整指示信号が入力されると、コンデンサの充電期間と放電期間とを一致させる第２駆動信号を駆動信号として出力し、設定回路には、第２駆動信号に応じて充放電されるコンデンサの充電電圧が一定レベルとなる設定データが保持される位相同期回路。 （もっと読む）

【課題】 インターポレータ方式のクロックデータ復元回路において、インターポレータ回路の広帯域化を行わず、マルチレートに対応したクロックデータ復元回路を実現する。
【解決の手段】 インターポレータ回路の生成クロックを分周し、リカバリクロックを生成する。また、インターポレータ回路が生成するクロックの位相を制御するポインタは分周前のクロックを使い、その他の回路は分周後のリカバリクロックを使い動作する。 （もっと読む）

【課題】通信機などが必要とする発振装置の発振周波数範囲の広帯域化が、簡単な構成で精度よく行えるようにする。
【解決手段】８ＧＨｚから１２ＧＨｚなどの第１の周波数帯域幅の可変範囲を持つ低位相雑音な発振手段と、発振手段の発振出力を分周する周波数分周器とを備える。発振手段が出力する発振信号の周波数と、周波数分周器で分周する分周比を制御して、周波数分周器の出力周波数を、発振手段の発振周波数以下の周波数で、第１の周波数帯域幅と同じかそれ以上の周波数帯域幅で可変設定される所望の周波数とする制御を行う。 （もっと読む）

【課題】現用系と予備系の基準クロックの位相同期の精度を向上させる。
【解決手段】基準クロック供給システムは、現用系のクロック供給回路及び予備系のクロック供給回路の冗長構成で形成され、現用系から第１の基準クロックを供給すると共に予備系から第１の基準クロックに位相同期させた第２の基準クロックを供給する。位相差補正回路は、基準クロック供給システムから第１及び第２の基準クロックを受信する側で第１及び第２の基準クロック間の位相差を測定し、その位相差情報を基準クロック供給システムにフォードバックさせる位相差測定部を有し、位相差情報に応じて、基準クロック供給システムによる第１及び第２の基準クロックの位相同期動作に補正をかける。 （もっと読む）

【課題】参照基準信号に異常が生じても長期間安定した発振を維持する。
【解決手段】正常に動作している状態における制御電圧ＶＣ１の平均値ＡＶＥを算出する平均値算出部１４と、最新の所定時間における制御電圧ＶＣ１の状態を保持する過渡データ保持／出力部１５を設け、参照基準信号ＲＥＦの異常によって同期外れが発生したときに、過渡データ保持／出力部１５に保持されている同期外れ直前の過渡データＴＲＡに基づいて位相補正を行うための制御電圧ＶＣ２を生成し、その後、平均値算出部１４で算出した平均値ＡＶＥに基づいて制御電圧ＶＣ２を生成してＶＣＯ２０に与える。これにより、同期外れ検出からフリーラン状態になるまでに生ずる位相のずれが補正され、更に参照基準信号ＲＥＦが正常に復旧するまでの間、適切な制御電圧ＶＣ２によってフリーランを続けることができる。 （もっと読む）

【課題】発振周波数可変域の異なる複数の電圧制御発振器を有する局部発振信号発生装置を検査するための検査方法であって、安価な半導体検査装置を用いて実現可能であり且つ検査効率のよい検査方法を提供する。
【解決手段】発振周波数可変域の異なる複数の電圧制御発振器１＿１〜１＿ｎを有する局部発振信号発生装置を検査するための検査方法であって、前記複数の電圧制御発振器１＿１〜１＿ｎの各発振周波数可変域の上端周波数及び下端周波数のうち一部のみ（例えばｆ_A，ｆ_B）を探索し、その探索結果を用いた演算によって得られた周波数ポイント（例えばｆ_D）の正常発振の有無を判定することにより、発振周波数可変域が隣接する電圧制御発振器同士において発振周波数可変域が規定以上重複していることを検査する検査方法。 （もっと読む）

【課題】運用系と待機系の位相差を正確に求めることが出来る冗長構成システムにおける基準信号同期制御方法を提供することである。
【解決手段】装置の基準信号を生成し、運用系と待機系の冗長構成を成すユニットにおいて、運用系のハードウェアと、待機系のハードウェアで、同じタイミングの基準信号を用いて装置を動作させるために、運用系から出力する基準信号は、各機能部の他、待機系にも送り、待機系は、運用系から入力される基準信号と自ら生成する基準信号との位相差を、運用系から待機系までの遅延を擬似的に実現させ、そこから求められた遅延量に従い、待機系が生成する基準信号に遅延分のオフセットをかけることで、運用系の基準信号と同期させる。 （もっと読む）

【課題】 発振起動時におけるデッドロック状態の誤認を防止することができるとともに、発振起動終了後においてデッドロック状態に陥った場合であっても正常なロック状態に復帰することができるＰＬＬ回路を提供する。
【解決手段】 ＰＬＬ回路１がデッドロック状態に陥ったことを検出し、電圧制御発振器５０の出力信号ＯＵＴの発振周波数を制御するコントロール信号ＣＮＴの電圧レベルが低下するように、位相比較器１０から出力される制御信号ＵＰＩ，ＤＯＵＮ１を制御するデッドロック検出回路７０と、ロジック回路６０からのフィードバック信号ＤｉｖＣＬＫが所定の閾値周波数未満の周波数にある状態からその閾値周波数を越えたことを検出してデッドロック検出回路７０を作用させる起動検出回路８０を備えた。 （もっと読む）

【課題】広帯域で量子化雑音及び発振器の位相雑音を除去し、小面積で構成可能な位相同期回路を提供する。
【解決手段】第１の制御信号及び第２の制御信号の組み合わせによって制御される共通の周波数及び互いに異なる位相を夫々持つ第１及び第２の発振信号を生成する制御発振器と；基準信号と第１の発振信号との間の周波数差及び位相差に応じた第１の検出信号を生成するデジタル位相周波数検出器と；第１の検出信号の高周波成分を除去して第１の制御信号を生成するデジタルフィルタと；第２の発振信号と基準信号との間の位相差に応じた第２の検出信号を生成するアナログ位相検出器と；第２の検出信号の高周波成分を除去して、第２の制御信号を出力するアナログフィルタと；アナログ位相検出器及びアナログフィルタを能動状態とするために、基準信号と第１の発振信号の同期を検出する同期検出部と；を具備する。 （もっと読む）