【課題】広帯域電圧制御発振器を用いたクロック・データ復元回路において、位相検出器のみで速く収束させるための補助回路である制御電圧リカバリ回路を実現する。
【解決手段】制御電圧リカバリ回路は、制御電圧Vctrlを入力電圧とするシュミットトリガ回路ＳＴhighと、前記制御電圧Vctrlを入力電圧とするシュミットトリガ回路ＳＴlowとを有し、前記シュミットトリガ回路ＳＴhighの高いほうの論理閾値Ｖt1,h、低いほうの論理閾値Ｖt1,lと、シュミットトリガ回路ＳＴlowの高いほうの論理閾値Ｖt2,h、低いほうの論理閾値Ｖt2,lとの関係が、Ｖt2,l＜Ｖt1,l＜Ｖt2,h＜Ｖt1,hであり、制御電圧がＶt2,hを下から上に超えた時点で制御を遮断し、制御電圧がＶt1,lを上から下に超えた時点で制御を遮断する。 （もっと読む）

【課題】本発明は、Ｓｅｒ／Ｄｅｓ回路において、休眠ステートからパワーアップの状態へ遷移した際の受信エラーを減少できるようにする。
【解決手段】たとえば、受信機２１が、休眠ステートＰ１からパワーアップの状態Ｐ０に遷移したとする。すると、リセット制御回路２１ｍは、ディレイ回路２１ｍ-1によって、ＰＬＬ３１からのシステムクロックのカウントを開始する。そして、ディレイ回路２１ｍ-1がＸサイクルをカウントした後に、リセット制御回路２１ｍは、ディジタルフィルタ２１ｅおよびＰＩ制御回路２１ｆのリセットを解除するように構成されている。 （もっと読む）

【課題】スイープ電圧発生のための回路規模を小型化し、且つ非ロック時における周波数引き込み動作を自動的に行なうことが可能なルビジウム原子発振器を提供する。
【解決手段】このルビジウム原子発振器１００は、ＯＭＵ１と、増幅器２と、出力信号をデジタル信号に変換するＡ／Ｄ変換器３と、ロック状態又は非ロック状態を判定する状態判定部１１と、位相変調信号ｆｍの周波数成分を選択的に出力するＢＰＦ１３と、スイープ電圧データを生成するスイープ電圧データ生成手段１２と、タイマ１５と、第１のＢＰＦ１３の出力信号又はスイープ電圧データ生成手段１２の出力信号を選択するＳＷ−Ａ１４と、アナログ信号に変換するＤ／Ａ変換器５と、位相検波して周波数制御信号を生成する位相検波器６と、周波数制御信号を積分処理する積分回路７と、周波数制御信号に従い出力周波数が制御されるＶＣＸＯ８と、を備えて構成されている。 （もっと読む）

【課題】全体の掃引時間が長くなるのを最小限に抑えると共に、ロック状態に容易に引き込むことができるようにして、低グレードのＶＣＸＯを用いることを可能とした低コストの原子発振器を提供する。
【解決手段】このルビジウム原子発振器１００は、ＯＭＵ（原子共鳴器）１と、増幅器２と、位相検波して周波数制御信号を生成する位相検波器５と、ＯＭＵ１の入力周波数が共鳴周波数近傍に達したことを示す位相周波数信号の周波数成分を検出する共鳴前駆検出部３と、ＯＭＵ１の入力周波数が共鳴周波数に達したことを示す位相変調信号の２倍の周波数成分を検出する共鳴検出部４と、スイープ電圧を生成するスイープ電圧生成手段６と、ループフィルタ７と、ＶＣＸＯ８と、逓倍及び位相変調部１０と、位相変調信号２３を発振する低周波発振器９と、を備えて構成されている。 （もっと読む）

【課題】出力クロック信号のジッタ値に対するプロセスばらつきによる影響を抑える。
【解決手段】ＰＬＬ回路として、基準クロック信号と出力クロック信号に基づくフィードバッククロック信号との間の位相差を検出する位相周波数比較回路と、前記位相差に応じて電流を出力するチャージポンプ回路と、前記チャージポンプ回路の出力を平滑化し、制御電圧として出力するローパスフィルタと、前記制御電圧、ゲイン制御信号、及びオフセット制御信号に応じた周波数の信号を生成し、前記出力クロック信号として出力する電圧制御発振回路と、前記制御電圧の変化に対する前記出力クロック信号の周波数の変化の比が目標値になるように、前記ゲイン制御信号を求めるゲイン調整回路と、前記制御電圧が所定の値である時における前記出力クロック信号の周波数が目標値になるように、前記オフセット制御信号を求めるオフセット調整回路とを備える。 （もっと読む）

【課題】高速ロックアップ時から安定化期間（ロック状態）へ移行する際に発生する音揺れを無くし、聴感悪化を回避する。
【解決手段】ＰＬＬ回路１００がアンロック状態ではＰＬＬ回路１００がチャージポンプ回路２００のチャージポンプ電流が大レベルである高速応答状態となり、ＰＬＬ回路１００がロック状態ではＰＬＬ回路１００がチャージポンプ回路２００のチャージポンプ電流が高速応答状態より少ない小レベルである低速応答状態となる。ＰＬＬ回路１００がアンロック状態からロック状態へ移行するロックアップ時において、ＰＬＬ回路１００が高速応答状態から、チャージポンプ回路２００のチャージポンプ電流が高速応答状態より少なく低速応答状態より多い中レベルである中速応答状態を経由して、低速応答状態へ移行する。 （もっと読む）

【課題】 仕向け先地域にかかわらず、全世界共通で使用することができ、且つ出力周波数の設定を容易にできるシンセサイザモジュールを提供する。
【解決手段】 不揮発性メモリ１２の計算式テーブルに、複数の周波数モードと、それに対応するキャリア周波数の計算式を記憶しておき、更に、装置の初期設定時に設定された周波数モードを特定のエリアに記憶しておき、ＣＰＵ１０が、周波数設定時にロータリーＳＷ１０からチャンネル番号が入力されると、現在設定されている周波数モードに応じた計算式に基づいて、チャンネル番号に対応するキャリア周波数を算出して、ＰＬＬ部のＣＯＮＴ２に当該周波数を設定するシンセサイザモジュールとしている。 （もっと読む）

【課題】チャージポンプがない位相固定ループ及びこれを含む集積回路を提供する。
【解決手段】チャージポンプがない位相固定ループは、位相周波数検出器及びループフィルタを含む。ループフィルタは、プルアップ抵抗、プルアップ抵抗と直列に連結されたプルダウン抵抗及びプルアップ抵抗とプルダウン抵抗の連結ノードと連結された電気容量部を含み、位相周波数検出器から第１制御信号が入力される時に提供される第１基準電圧の入力を受けてプルアップ抵抗と電気容量部によって形成されたパスを通じて電気容量部を充電させ、位相周波数検出器から第２制御信号が入力される時に提供される第１基準電圧より低い第２基準電圧の入力を受けてプルダウン抵抗と電気容量部によって形成されたパスを通じて電気容量部を放電させ、充電された又は放電された電気容量部に基づいて生成された制御電圧を出力する。 （もっと読む）

【課題】可変周波数範囲の広域化を可能にしつつ高い位相雑音特性を備えるＶＣＯ回路を提供する。
【解決手段】上記課題を解決するために、ＶＣＯ回路１００に、バッファ回路Ｂ１１、Ｐ型ＭＯＳトランジスタＱ１１及びキャパシタＣ１１からなるバイアス回路１０１と、アンプＡ１１と、インダクタＬ１１、可変キャパシタＣ１２、及びスイッチ付きキャパシタＣ１３、Ｃ１４、・・・からなる共振回路１０２と、を備える。 （もっと読む）

広帯域周波数シンセサイザ（１）が、高周波出力信号（ＦＳ）を供給するための電圧制御発振器（４）と、デュアルモード分周回路（５）と、分周回路の分周モードを選択するための手段（９）と、位相検出器（２）と、ローパスフィルタ（３）とを含む。位相検出器（２）は、基準周波数信号（Ｆｒｅｆ）を分周回路の分周した周波数信号（Ｆｄｉｖ）と比較して、発振器（４）の電圧を制御するためのフィルタリングした信号を供給する。分周回路（５）は、第１のモードＭ１における第１の分周係数Ｎ１で、又は第２のモードＭ２における第１の係数Ｎ１とは異なる第２の係数Ｎ２で、出力信号の周波数を分周して、分周した周波数信号（Ｆｄｉｖ）を供給する。選択手段（９）は、第１及び第２の分周係数Ｎ１及びＮ２により定められる周波数帯域において、分周回路の第１又は第２の分周モードを、プログラムした出力信号の周波数の関数として所定の時間により選択する。この周波数が周波数帯域の中心に近い場合、デュアルモード分周回路が、選択手段（９）のプログラミングに基づいて、第１のモードＭ１における第３の係数Ｎ３で、又は第２のモードＭ２における第３の係数Ｎ３とは異なる第４の分周係数Ｎ４でもって出力信号の周波数を分周する。少なくとも第３の分周係数Ｎ３又は第４の分周係数Ｎ４は、第１又は第２の分周係数Ｎ１又はＮ２とは異なる。この結果、第３及び第４の係数Ｎ３及びＮ４により定まる周波数帯域の中心が、プログラムした出力信号の周波数に対してシフトされる。 （もっと読む）

【課題】 クロックの立ち上がり及び立ち下がりに同期した内部クロックを生成するＤＬＬ回路においては、高精度が要求されることから回路規模が大きくなるという問題がある。
【解決手段】 Rise用の遅延調整回路とFall用の遅延調整回路を備え、Fall用の遅延調整回路にはRise用の遅延調整回路でRise側を調整したクロックを入力する。入力されるクロックのRise側が調整されていることから、Fall側の遅延差は非常に小さくなる。そのため、Fall用の遅延調整回路、カウンタの回路規模が大幅に削減できる。その結果少ない回路規模で、高精度のＤＬＬ回路が得られる。 （もっと読む）

【課題】電圧に基づいて内部周波数を設定し、これを外部周波数と比較するアナログ周波数比較器と、アナログ周波数比較器の同じ原理でクロック信号を合成するアナログ周波数合成器、及び関連の方法を提供する。
【解決手段】周波数比較器は、第一信号と入力電圧に基づいて基準信号を生成する周波数検出回路と、該入力電圧に基づいて第二信号を生成する周波数発生器と、周波数検出回路と周波数発生器に結合され、基準信号と第二信号の一方に基づいて充電電流をイネーブルして電圧レベルを上げ、更に基準信号と第二信号のもう一方に基づいて放電電流をイネーブルして電圧レベルを下げる電荷ポンプ回路と、電荷ポンプ回路に結合され、該電圧レベルに基づいて第一信号と第二信号間の周波数関係を示す決定論理とを含む。 （もっと読む）

【課題】 セレクタ３によるクロックの切り替え時に、効果的に出力クロックｆｏの波形の乱れを抑制することは困難であった。
【解決手段】 複数のクロックのいずれかを入力クロックとして選択するセレクタ３と、入力クロックを分周する１／ｍ分周器４と、出力クロックｆｏを分周する１／ｎ分周器５と、１／ｍ分周器４により分周されたクロックと１／ｎ分周器５により分周されたクロックとの位相差を検出する位相差検出器７と、位相差検出器７により検出されたその位相差に応じて電圧レベルが変動する入力電圧に基づいて出力クロックｆｏを出力する電圧制御発振器９と、を備え、その入力電圧の電圧レベルが実質的に一定に保持されたうえで、セレクタ３によって入力クロックとして選択されるクロックが変更される。 （もっと読む）

【課題】回路規模の大幅な増大を招かずに、早期に所望の周波数を有する信号を出力することができる位相同期ループ回路及び当該回路を備える信号発生装置を提供する。
【解決手段】位相同期ループ回路１は、ＰＬＬ部１０と、ＰＬＬ部１０から出力される信号Ｓ１の周波数をＰＬＬ部１０の同調周波数帯域に高速に引き込むためのプリチューン信号Ｓ２６を生成するプリチューン信号生成部２０とを備えている。プリチューン信号生成部２０は、ＰＬＬ部１０から出力される信号Ｓ１の周波数をカウントするカウンタ２１、カウンタ２１でカウントされた信号Ｓ１の周波数とプリチューン周波数との誤差を示す誤差値が所定の閾値よりも小であるか否かを判定する誤差判定部２３、及び誤差判定部２３の判定によって誤差値が所定の閾値よりも小となるときのＰＬＬ部１０に与えられるプリチューン信号Ｓ２６を記憶するメモリ２５を備える。 （もっと読む）

【課題】ＰＬＬ（Phase Locked Loop）回路を搭載した半導体集積回路において、当該ＰＬＬ回路の発振安定待ちの時間を有効利用する。
【解決手段】実動作準備期間中に、ＰＬＬ回路５０の帰還ループを遮断した状態で位相比較器５１の参照クロック入力部Ｆｐと帰還クロック入力部Ｆｒとの双方に基準クロック１００を供給して、位相比較器５１における位相差の検出不感帯が小さくなるように当該位相比較器５１内のリセット信号の遅延を調整する。 （もっと読む）

【課題】発振信号を安定して生成することが可能な半導体集積回路およびそれを備えた電子機器を提供する。
【解決手段】半導体集積回路１０１は、発振信号を出力する発振回路１と、発振回路１から受けた発振信号を外部へ出力するか否かを切り替える切り替え回路２とを備える。 （もっと読む）

【課題】コンデンサの容量値を小さくしてループフィルタのＩＣ化を容易にし、かつ、周波数シンセサイザの同期状態に関係なくＣ／Ｎ特性やスプリアス特性を改善できるようにする。
【解決手段】並列接続された複数のコンデンサＣ₁〜Ｃ_nと、これらのチャージ／ディスチャージ動作をパイプライン処理として行うように切り替えを行うスイッチＳＷ₁₁〜ＳＷ_1n，ＳＷ₂₁〜ＳＷ_2nと、複数のコンデンサＣ₁〜Ｃ_nを備えた並列回路の出力側に接続されたコンデンサＣ_Hとを備えてＬＰＦ１５を構成し、各コンデンサＣ₁〜Ｃ_nに順次チャージされた電荷が並列回路の出力として得られ、それがコンデンサＣ_Hに順次に蓄積されるようにすることにより、各コンデンサＣ₁〜Ｃ_n，Ｃ_Hの容量値を小さくすることにより時定数が小さくなっても、回路全体として大きな時定数を実現できるようにする。 （もっと読む）

【課題】簡素な構造でありながら、切り替え時に基準周波数信号の位相ズレを殆ど生じない二重システム型基準周波数信号発生器を提供する。
【解決手段】現用機モードの基準信号発生部１Ａは、ＧＰＳ衛星１ＰＰＳ信号Ｓ１ＰＡに基づいて位相制御し、基準周波数信号ＳｆＡと基準１ＰＰＳ信号Ｓ１ＰＡを生成する。出力選択部２は、現用機モードの基準信号発生部１Ａの基準周波数信号ＳｆＡと基準１ＰＰＳ信号Ｓ１ＰＡを後段のシステム機器１００に出力する。予備機モードの基準信号発生部１Ｂは、現用機モードの基準信号発生部１Ａの基準１ＰＰＳ信号Ｓ１ＰＡに基づいて位相制御し、基準周波数信号ＳｆＢと基準１ＰＰＳ信号Ｓ１ＰＢを生成する。このように、予備機モードの基準信号発生部１Ｂが現用機モード基準信号発生部１Ａの出力に対して位相同期することで位相ズレが抑圧され、切り替わり時の位相不連続が抑制される。 （もっと読む）

【課題】基準周波数を得る場合、安定した周波数、もしくは遅延要素を得る回路を提供する。
【解決手段】第１の温度変動率を持つ第１のインピーダンス回路１と第１の能動回路３で構成した第１の発振回路６と、第１の温度変動率とは逆の変動方向となる第２の温度変動率を持つ第２のインピーダンス回路２と第２の能動回路４で構成した第２の発振回路７との出力を時系列的に交互に切替器５で選択する。第１のインピーダンス回路１の温度係数の絶対値が第２のインピーダンス回路２の温度係数より大きいとき、第１の発振回路６の使用時間を短くし、温度係数の小さい第２の発振回路７の使用時間を長く動作させるように、温度係数の比と逆の比率で発振回路の使用時間の比率を設定する。温度変動方向が逆の２つの温度係数を有することから、平均値として温度変動がほぼなく軽減される。時間平均値として温度変動が極めて小さく温度変動率の改善された発振周波数を得る。 （もっと読む）

【課題】ＡＧＣ手段や半導体内部抵抗を用いずに、簡単な回路構成により、比較的低い周波数の発振信号が得られる電圧制御発振器を提供する。
【解決手段】周波数制御電圧とその反転周波数制御電圧が入力され、切替電圧発生部７の出力論理状態に対応して周波数制御電圧または反転周波数制御電圧を選択出力する切替回路５、切替回路５の出力電圧を積分して３角波信号を形成する積分回路６を備え、切替電圧発生部７は、高低２つのレベル窓電圧を発生する基準窓電圧発生回路７（１）、高低２つのレベル窓電圧と３角波信号が供給され、３角波信号レベルが高低２つのレベル窓電圧間のとき第１電圧を、それ以外のとき第２電圧を出力する窓比較回路７（２）、第１電圧の出力時に出力論理状態が変化せず、第２電圧の出力時に出力論理状態が変化する論理回路７（３）からなり、積分回路６から周波数制御電圧に比例した発振周波数の３角波信号が出力される。 （もっと読む）