ＦＭ受信機
【課題】高速ロックアップ時から安定化期間（ロック状態）へ移行する際に発生する音揺れを無くし、聴感悪化を回避する。
【解決手段】ＰＬＬ回路１００がアンロック状態ではＰＬＬ回路１００がチャージポンプ回路２００のチャージポンプ電流が大レベルである高速応答状態となり、ＰＬＬ回路１００がロック状態ではＰＬＬ回路１００がチャージポンプ回路２００のチャージポンプ電流が高速応答状態より少ない小レベルである低速応答状態となる。ＰＬＬ回路１００がアンロック状態からロック状態へ移行するロックアップ時において、ＰＬＬ回路１００が高速応答状態から、チャージポンプ回路２００のチャージポンプ電流が高速応答状態より少なく低速応答状態より多い中レベルである中速応答状態を経由して、低速応答状態へ移行する。
【解決手段】ＰＬＬ回路１００がアンロック状態ではＰＬＬ回路１００がチャージポンプ回路２００のチャージポンプ電流が大レベルである高速応答状態となり、ＰＬＬ回路１００がロック状態ではＰＬＬ回路１００がチャージポンプ回路２００のチャージポンプ電流が高速応答状態より少ない小レベルである低速応答状態となる。ＰＬＬ回路１００がアンロック状態からロック状態へ移行するロックアップ時において、ＰＬＬ回路１００が高速応答状態から、チャージポンプ回路２００のチャージポンプ電流が高速応答状態より少なく低速応答状態より多い中レベルである中速応答状態を経由して、低速応答状態へ移行する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、選局時に短時間でロックアップできるように、高速ロックアップ回路を有するＰＬＬ回路を備えたＦＭ受信機に関するものである。特に、本発明は、自動的にチャージポンプ電流を切り替える制御手段をもつ、ＦＭ受信機に関するものである。
【背景技術】
【０００２】
ＰＬＬ回路は、シンセサイザチューナ等、多くの分野で用いられている。チューナ回路では、高周波のＲＦ信号を受信し、これを信号処理しやすい中間周波数帯に変換するためにＲＦ信号から中間周波数分だけ周波数のずれた信号を電圧制御発振器（以下、ＶＣＯと記す）から発生させる必要がある。
【０００３】
このため、ＰＬＬ回路では、ＰＬＬ回路に与えられたデータに基づいてＲＦ信号の周波数から中間周波数分だけ周波数のずれた信号を発振させるのに必要なリファレンス信号を発生し、このリファレンス信号の位相とＶＣＯで発振された発振信号を分周した比較信号の位相とを比較し、それによって得られた位相誤差信号を基にチャージポンプを動作させ、このチャージポンプの動作により得られたＶＣＯ制御電圧をもとにＶＣＯの発振周波数を制御している。
【０００４】
ＰＬＬ回路においては、ロックアップ速度は速く、かつロックアップ後の位相雑音特性は良好であることが求められる。しかしながら、ロックアップ速度を速くするにはチャージポンプ電流を増やす必要がある一方で、ロックアップ後の位相雑音特性を良好とするにはチャージポンプ電流を減らし緩やかにチャージすることが必要であり、これらはトレードオフの関係にある。
【０００５】
そのためＰＬＬ回路では、アンロック状態ではチャージポンプ電流を増やして高速ロックアップし、ロック状態ではチャージポンプ電流を減らし、緩やかにチャージして位相雑音特性を良好とすることが一般に行われている。
【０００６】
図６は高速ロックアップ回路を備えた従来のＦＭ受信機のＰＬＬ回路を示したものである。
【０００７】
図６に示すＦＭ受信機のＰＬＬ回路は、受信したＲＦ信号を中間周波数に変換するため、ＲＦ信号の周波数から中間周波数分だけずれた周波数で発振するＶＣＯ９と、ＶＣＯ９に接続されＶＣＯ９から出力されるＶＣＯ出力信号（発振信号）ｈをリファレンス信号ｊと比較可能な周波数の比較信号ｄに分周するプログラマブルディバイダ３と、プログラマブルディバイダ３およびリファレンスディバイダ１１に接続され、プログラマブルディバイダ３から出力された比較信号ｄとリファレンスディバイダ１１から出力されたリファレンス信号ｊとの位相差を検出し位相差が無くなる方向にチャージポンプ電流極性制御信号ｅ１、ｅ２を出力する位相比較器４と、位相比較器４に接続され、位相比較器４からのチャージポンプ電流極性制御信号ｅ１、ｅ２をもとにチャージポンプ出力電流ｆの出し入れを行うチャージポンプ回路４００と、チャージポンプ回路４００に接続され、チャージポンプ回路４００を構成する第１および第２のチャージポンプ１４、１５の電流出し入れによって変化するＶＣＯ制御電圧ｇを安定化するループフィルタ８とを備える。
【０００８】
また、リファレンスディバイダ１１は発振回路１０に接続されており、発振回路１０の発振信号（水晶振動子出力信号）ｉを分周し、ＰＬＬ動作に必要なリファレンス信号ｊを生成する。
【０００９】
さらに、このＦＭ受信機のＰＬＬ回路は、位相比較器４に接続され、位相比較器４から出力される位相誤差信号ｌを受けてロック検出動作を行うロック検出回路１２と、ロック検出回路１２に接続され、ロック検出回路１２からのロック検出信号ｍを受けて第２のチャージポンプ１５のチャージポンプ電流切替制御信号ｋ１を生成する電流切替制御回路１３とを備える。
【００１０】
ここで、ロック検出回路１２は、位相誤差信号がある閾値よりも小さくなったときにロックされたと検出する。そのため、ロック検出後に電圧の揺れが生じる。以下、その理由について説明する。ロック時の高速モードではチャージポンプ電流が大きくなっており、このときは低速モード時のようにチャージポンプ電流が小さい状態と比べ、ＶＣＯ制御電圧の安定点からの偏差は大きくなる。ロック検出によってチャージポンプ電流が切り替わるとき、ＶＣＯ制御電圧の安定点からのズレ分はタイミング等の影響により変わるが、ズレが大きいと切替後の低速モードのチャージポンプ電流にて十分な引き込みができないことがある。その結果、ＶＣＯ制御電圧が不安定になる期間（安定点からの偏差が大きい期間）が生じる。この期間が長い場合、音揺れが発生する。
【００１１】
チャージポンプ４００は、チャージポンプ電流ＩＣＰａを流す第１のチャージポンプ１４とチャージポンプ電流ＩＣＰｂを流す第２のチャージポンプ１５とで構成されている。このチャージポンプ回路４００は、ＰＬＬ回路がアンロック状態では第１および第２のチャージポンプ１４、１５が両方とも動作して、チャージポンプ電流ＩＣＰａ及びＩＣＰｂで高速にチャージ動作を行い、ロック状態では第１のチャージポンプ１４のみが動作してチャージポンプ電流ＩＣＰａで低速にチャージ動作を行う。第２のチャージポンプ１５の動作・不動作は、電流切替制御回路１３から出力されるチャージポンプ電流切替制御信号ｋ１によって制御される。
【００１２】
次に、以上の構成を持ったＦＭ受信機のＰＬＬ回路の動作について図６を参照しながら説明する。ＰＬＬ回路に与えられたデータ（選局データ）に基づきプログラマブルディバイダ３での分周比が設定される。ＰＬＬ回路に与えられたデータが変化すると、プログラマブルディバイダ３での分周比も変化する。そして、プログラマブルディバイダ３より出力された比較信号ｄとリファレンスディバイダ１１から出力されたリファレンス信号ｊとが位相比較器４に入力され、位相比較される。
【００１３】
ＰＬＬ回路がロック状態のとき、比較信号ｄとリファレンス信号ｊとの間の位相差が０となるようにＰＬＬループが働いており、フィードバック動作により位相誤差は０に保たれている。このとき、ロック検出回路１２ではロック状態を検出しており、その検出出力ｍを受けた電流切替制御回路１３からはロックアップ用の第２のチャージポンプ１５をオフにするようにチャージポンプ電流切替制御信号ｋ１が出力される。このとき、チャージポンプ回路４００は、第１のチャージポンプ１４のみが動作し、また位相誤差が０に保たれていることから、ＶＣＯ制御電圧ｇの変化はなく、ループフィルタ８を経たＶＣＯ制御電圧ｇは一定であり、ＶＣＯ９はＰＬＬで設定されたとおり希望周波数から中間周波数だけずれた周波数で発振する。
【００１４】
次に、受信周波数設定を変更する場合の動作について、図７および図８を参照しながら説明する。図７には、高速ロックアップ回路を有する従来のＦＭ受信機のチャージポンプ電流切替制御信号ｋ１とＶＣＯ制御電圧ｇの変化の一例を示している。また、図８には、高速ロックアップ回路を備えた従来のＦＭ受信機のＰＬＬ回路の入出力信号の変化の一例を示している。具体的には、図８には、第２のチャージポンプ１５のチャージポンプ電流切替制御信号ｋ１と、リファレンス信号ｊと、チャージポンプ電流極性制御信号ｅ１、ｅ２と、チャージポンプ出力電流ｆとが示されている。
【００１５】
図７および図８において、時刻ｔ１から時刻ｔ２までの期間は、ロック検出回路１２がアンロック状態を検出し、チャージポンプ電流切替制御信号ｋ１がハイレベルとなっており、チャージポンプ回路４００において、第１および第２のチャージポンプ１４、１５が両方動作している状態を示している。つまり、この期間ｔ１−ｔ２では、チャージポンプ電流値が「大」に設定されている。このとき、ＶＣＯ制御電圧ｇは高速で変化する。
【００１６】
また、時刻ｔ２以降の期間は、ロック検出回路１２がロック状態を検出し、チャージポンプ切替制御信号ｋ１がローハイレベルとなっており、チャージポンプ回路４００において、第１のチャージポンプ１４のみが動作している、チャージポンプ電流値が「小」の状態を示している。このとき、ＶＣＯ制御電圧ｇは低速で変化する。
【００１７】
受信周波数設定の変更に伴いプログラマブルディバイダ３の分周比が変わると、比較信号ｄの周波数も変わるため、位相比較器４は比較信号ｄとリファレンス信号ｊとの位相誤差を検出し、チャージポンプ回路４００のチャージポンプ出力電流ｆの出し入れをコントロールするチャージポンプ電流極性制御信号ｅ１、ｅ２を出力する。第１および第２のチャージポンプ１４、１５では、図８に示すように、チャージポンプ電流極性制御信号ｅ１がハイレベルのときに電流が吐き出され、チャージポンプ電流極性制御信号ｅ２がハイレベルのとき電流が引き抜かれる。またチャージポンプ電流極性制御信号ｅ１、ｅ２がともにローレベルのとき電流の出し入れは起こらない（チャージポンプ電流極性制御信号ｅ１、ｅ２がともにハイレベルとなることは無いとする）。その結果、ＶＣＯ制御電圧ｇは図７に示すようになる。
【００１８】
位相比較器４に接続されたチャージポンプ回路４００は、図８および図７に示すように、チャージポンプ電流極性制御信号ｅ１、ｅ２を受けてチャージポンプ出力電流ｆの出し入れを行いＶＣＯ制御電圧ｇを安定化させるが、一方でＰＬＬ回路がアンロック状態の時にはロック検出回路１２のロック検出信号ｍを受けて電流切替制御回路１３から出力される第２のチャージポンプ１５のチャージポンプ電流切替制御信号ｋ１がハイレベルとなり、このとき第１のチャージポンプ１４とともに高速ロックアップ用の第２のチャージポンプ１５が動作し、ＰＬＬ回路は高速にロックアップされる状態となる。
【００１９】
ＶＣＯ制御電圧ｇはチャージポンプ回路４００の動作によって変化するが、比較信号ｄとリファレンス信号ｊの位相差が無くなったところで安定化し、ＶＣＯ９の発振周波数は一定周波数に落ち着き、受信周波数から中間周波数だけずれた周波数にて発振する。
【００２０】
ＰＬＬ回路がロック状態になると、図７および図８に示すように、ロック検出回路１２のロック検出信号ｍを受けて電流切替制御回路１３の第２のチャージポンプ１５用のチャージポンプ電流切替制御信号ｋ１はローレベルとなり、このとき高速ロックアップ用のチャージポンプ１５はＯＦＦし、ＰＬＬ回路は第１のチャージポンプ１４のみが動作する。
【００２１】
以上のとおり、ロック検出回路１２のロック検出動作に基づき、ＰＬＬ回路のロックアップ時には第１および第２のチャージポンプ１４、１５が動作してチャージポンプ電流が大きくなり高速ロックアップできる。また、ロックアップ後には、第１のチャージポンプ１４のみが動作してチャージポンプ電流が小さくなるため、位相雑音特性がよくなる。
【特許文献１】特開２００２−２６１６０６号公報
【発明の開示】
【発明が解決しようとする課題】
【００２２】
上記従来のＦＭ受信機は、高速ロックアップ回路を備えたＰＬＬ回路を使用し、ロックアップ時とロックアップ後とでチャージポンプ回路４００のチャージポンプ電流の大きさを切り替えることで、ロックアップ時の高速ロックアップとロックアップ後の位相雑音特性の改善とを実現しているが、なお次のような課題がある。
【００２３】
例えばＦＭ受信機において、ＶＣＯの外付け部品を変えることなくワールドワイド対応化するためには広いＶＣＯ発振周波数範囲が必要となる。一方、ＶＣＯ発振周波数範囲が広くなると、ループゲインが大きくなり、ＶＣＯの所要ＣＮ（キャリアノイズ比）を確保するためにはループゲインが小さい場合に比べ、ロックアップ後の電流を小さくする必要がある。その理由は、ＰＬＬのループゲインが大きくなるとＶＣＯ制御電圧の安定点に対する偏差が大きくなるためである。
【００２４】
しかしながら、チャージポンプ電流切り替わり後の電流が小さくなると、ＰＬＬの引き込みが弱くなり、ＶＣＯ制御電圧の安定点に到達するまでの速度が遅くなるため、ＶＣＯ制御電圧が安定化するまで音揺れが発生し、聴感が悪化する。
【００２５】
図７に、ロックアップ後の電流が小さい場合のロックアップ時のＶＣＯ制御電圧ｇの波形の一例を示す。図７のＶＣＯ制御電圧ｇにおいて、時刻ｔ２以降において緩やかなレベル変動が長く続いているが、この期間が図７のように長いと、ＦＭ変調器に用いた場合に、ＦＭ放送の再生時に音揺れが発生しやすいという問題がある。
【００２６】
ここで、「ロックアップ時」というのは、ロック検出信号が出力されるまでの期間を意味する。図８では、ロック検出によりチャージポンプ電流設定が小に切り替わるまでの期間のことである。
【００２７】
したがって、本発明の目的は、高速ロックアップ時から安定化期間（ロック状態）へ移行する際に発生する音揺れを無くし、聴感悪化を回避することができるＦＭ受信機を提供することである。
【課題を解決するための手段】
【００２８】
上記課題を解決するために、本発明のＦＭ受信機は、チャージポンプ電流の大きさを変更可能なチャージポンプ回路を含んで応答速度を変更可能なＰＬＬ回路を備えたＦＭ受信機であり、ＰＬＬ回路がアンロック状態ではＰＬＬ回路がチャージポンプ回路のチャージポンプ電流が大レベルである高速応答状態となり、ＰＬＬ回路がロック状態ではＰＬＬ回路がチャージポンプ回路のチャージポンプ電流が高速応答状態より少ない小レベルである低速応答状態となり、ＰＬＬ回路がアンロック状態からロック状態へ移行するロックアップ時において、ＰＬＬ回路が高速応答状態から、チャージポンプ回路のチャージポンプ電流が高速応答状態より少なく低速応答状態より多い中レベルである中速応答状態を経由して、低速応答状態へ移行することを特徴とする。
【００２９】
上記構成においては、チャージポンプ回路は、ロックアップ時においてチャージポンプ電流が３段階以上の複数段階に切り替わることにより、ＰＬＬ回路がアンロック状態からロック状態へ移行することが好ましい。
【００３０】
また、上記構成においては、ＰＬＬ回路は、電圧制御発振器と、電圧制御発振器の出力を分周するプログラマブルディバイダと、プログラマブルディバイダの出力信号を基準信号と比較する位相比較器と、位相比較器の出力に応じて電流の吐き出し・引き抜きを行うチャージポンプ回路と、チャージポンプ回路に接続されチャージポンプ回路による電流の出し入れによって変化する制御電圧を電圧制御発振器に与えるループフィルタと、チャージポンプ回路の出力電流の大きさを切り替える電流切替制御回路とを含み、
電流切替制御回路は、プログラマブルディバイダの分周比を更新するためのタイミング信号をトリガとして所定時間のパルス幅を有する出力ゲート信号を発生する第１のタイマ回路と、第１のタイマ回路の出力ゲート信号の後縁をトリガとして所定時間のパルス幅を有する出力ゲート信号を発生する第２のタイマ回路とを有し、第１のタイマ回路の出力ゲート信号のアクティブ期間中チャージポンプ回路のチャージポンプ電流を大レベルとし、第２のタイマ回路の出力ゲート信号のアクティブ期間中チャージポンプ回路のチャージポンプ電流を中レベルとし、第１および第２のタイマ回路の出力ゲート信号の両方の非アクティブ期間中チャージポンプ回路のチャージポンプ電流を小レベルとすることが好ましい。
【００３１】
また、上記構成においては、ＰＬＬ回路は、電圧制御発振器と、電圧制御発振器の出力を分周するプログラマブルディバイダと、プログラマブルディバイダの出力信号を基準信号と比較する位相比較器と、位相比較器の出力に応じて電流の吐き出し・引き抜きを行うチャージポンプ回路と、チャージポンプ回路に接続されチャージポンプ回路による電流の出し入れによって変化する制御電圧を電圧制御発振器に与えるループフィルタと、位相比較器から出力される位相誤差信号をもとにＰＬＬ回路がロック状態かアンロック状態かを検出するロック検出回路と、チャージポンプ回路の出力電流を切り替える電流切替制御回路とを含み、
電流切替制御回路は、ロック検出回路によるＰＬＬ回路のアンロック状態からロック状態への切り替わりの検出に応答して所定時間のパルス幅を有する出力ゲート信号を発生するタイマ回路を有し、ロック検出回路によるＰＬＬ回路のアンロック状態の検出期間中チャージポンプ回路のチャージポンプ電流を大レベルとし、タイマ回路の出力ゲート信号のアクティブ期間中チャージポンプ回路のチャージポンプ電流を中レベルとし、ロック検出回路によるＰＬＬ回路のロック状態の検出期間中でかつタイマ回路の出力ゲート信号の非アクティブ期間中チャージポンプ回路のチャージポンプ電流を小レベルとすることが好ましい。
【発明の効果】
【００３２】
本発明によれば、高速ロックアップ時のチャージポンプ電流制御において、ロックアップ時の電流=大状態とロックアップ後の電流=小状態との間に電流=中状態の期間を設けることで、ＶＣＯ制御電圧が安定点に近づいた状態から電流小へと切り替えることができ、電流=小状態に切り替わる際の音揺れを無くし、聴感悪化を回避できる。
【００３３】
また、ループフィルタを切り替えることなく１つのループフィルタにて高速ロックアップを実現できるので、余分な外付部品が不要となる。
【発明を実施するための最良の形態】
【００３４】
以下、図面を参照して本発明における実施の形態１を説明する。
【００３５】
図１は本発明の実施の形態１におけるＦＭ受信機の構成を示すブロック図である。ここで、上記従来例を示す図６において説明した構成部材に対応し同等機能を有するものには同一の符号を付して示す。
【００３６】
図１に示すＦＭ受信機のＰＬＬ回路１００は、ＲＦ信号を中間周波数に変換するため、ＲＦ信号から中間周波数分だけずれた周波数で発振するＶＣＯ９と、ＶＣＯ９に接続され、ＶＣＯ９から出力されるＶＣＯ出力信号（発振信号）ｈをリファレンス信号ｊと比較可能な周波数の信号に分周するプログラマブルディバイダ３と、プログラマブルディバイダ３およびリファレンスディバイダ１１に接続され、プログラマブルディバイダ３から出力された比較信号ｄとリファレンスディバイダ１１から出力されたリファレンス信号ｊとの位相差を検出し、位相誤差が無くなる方向にチャージポンプ回路２００のチャージポンプ出力電流ｆの出し入れを制御するチャージポンプ電流極性制御信号ｅ１、ｅ２を出力する位相比較器４と、位相比較器４と電流切替制御回路３００とに接続され、位相比較器４から出力されたチャージポンプ電流極性制御信号ｅ１、ｅ２をもとにチャージポンプ出力電流ｆの出し入れを制御し、電流切替制御回路３００のチャージポンプ電流切替制御信号ｋ３、ｋ２をもとにチャージポンプ出力電流ｆの大、中、小の３段階の切替を行うチャージポンプ回路２００と、チャージポンプ回路２００に接続され、チャージポンプ回路２００のチャージポンプ出力電流ｆの出し入れによって変化するＶＣＯ制御電圧ｇを安定化してＶＣＯ９に与えるループフィルタ８を備える。
【００３７】
ここで、チャージポンプ回路２００は、アンロック状態において高速ロックアップ用の大電流を供給するチャージポンプ７と、アンロック状態からロック状態へ移行するロックアップ時において小電流に切り替える前のＶＣＯ制御電圧安定化のために中電流を供給するチャージポンプ６と、ロック後（ロック状態）に小電流を供給するチャージポンプ５とで構成される。また、電流切替制御回路３００にはチャージポンプ６、７が接続されており、チャージポンプ出力電流ｆのＯＮ／ＯＦＦを切り替えられるようになっているものとする。なお、図１では、電流切替制御回路３００への入力信号については、図示を省いているが、電流切替制御回路３００の詳細については、図４および図５を参照しながら説明する（後述）。
【００３８】
また、リファレンスディバイダ１１は発振回路１０に接続されており、発振回路１０の発振信号（水晶振動子出力信号）ｉの出力を分周してシステムに必要なリファレンス信号ｊを生成する。
【００３９】
また、このＦＭ受信機は、チューナＩＣ５００に外付け部品であるマイコン１が接続されている。チューナＩＣ５００は、上記のＰＬＬ回路１００の他に、マイコン１に接続されたインターフェース２を備える。
【００４０】
このインターフェース２は、マイコン１から出力されるチューナＩＣコントロール用のシリアル信号ａを受信しプログラマブルディバイダ３の分周比設定用の１６ｂｉｔ信号ｃ１〜ｃ１６とシリアル入力検出信号ｂとを出力する。
【００４１】
ここで、シリアル入力検出信号ｂは、シリアル入力が終了するタイミングでローレベルからハイレベルに切り替わるものとし、次にシリアル入力が開始した時点でふたたびハイレベルからローレベルへと切り替わるものとする。
【００４２】
また、受信周波数変更時には、インターフェース２から出力されるプログラマブルディバイダ３の分周比設定用の１６ｂｉｔ信号ｃ１〜ｃ１６は、プログラマブルディバイダ３が受けるインターフェース２のシリアル入力検出信号ｂがローレベルからハイレベルに切り替わるタイミング（すなわちシリアル入力が終了するタイミング）にて、全ｂｉｔ同時に切り替わるものとする。
【００４３】
次に、図１の回路の動作について説明するが、図１のプログラマブルディバイダ３、位相比較器４、ループフィルタ８、ＶＣＯ９、発振回路１０、リファレンスディバイダ１１の回路については図６にて示した、高速ロックアップ回路を備えた従来のＦＭ受信機にて説明したプログラマブルディバイダ３、位相比較器４、ループフィルタ８、ＶＣＯ９、発振回路１０、リファレンスディバイダ１１の回路と同等の機能を有しているため説明を省略する。
【００４４】
以下、従来回路と本発明との相違点である図１のマイコン１、インターフェース２、チャージポンプ回路２００、電流切替制御回路３００についてその構成と動作を説明する。
【００４５】
まず受信周波数を変更する場合、選局情報を含んだシリアル信号ａがマイコン１からインターフェース２へと出力される。このシリアル信号ａはプログラマブルディバイダ３の分周比を２進数で表した分周比設定用の１６ｂｉｔ信号ｃ１〜ｃ１６を含んでいる。そして、インターフェース２ではシリアル信号ａを読み取り、各ｂｉｔに対応する１６本の端子から出力される分周比設定用の１６ｂｉｔ信号ｃ１〜ｃ１６の信号をシリアル入力検出信号bがローレベルからハイレベルに切り替わるタイミング（シリアル入力終了タイミング）にて全ｂｉｔ同時に変更し、プログラマブルディバイダ３に出力する。これによりプログラマブルディバイダ３の分周比が切り替わる。
【００４６】
次に、図１に示すチャージポンプ回路２００に関して図２を用いてより詳しく説明する。第１のチャージポンプ５のカレントソース部は、カレントソース５５と、カレントソース５５に接続され位相比較器４からのチャージポンプ電流極性制御信号ｅ１にてカレントソース５５の電流ＯＮ／ＯＦＦを制御するチャージポンプ電流極性切替スイッチ５１とで構成される。同様に、第１のチャージポンプ５のカレントシンク部は、カレントシンク５６と、カレントシンク５６に接続され位相比較器４からのチャージポンプ電流極性制御信号ｅ２にてカレントシンク５６の電流ＯＮ／ＯＦＦを制御するチャージポンプ電流極性切替スイッチ５２とで構成される。そして、第１のチャージポンプ５から電流ｅ５が出力される。
【００４７】
また、第２のチャージポンプ６および第３のチャージポンプ７については、第１のチャージポンプ５と同様の構成を持ち、それぞれカレントソース６５、７５と、カレントシンク６６，７６と、チャージポンプ電流極性制御信号ｅ１にてカレントソース６５、７５の電流ＯＮ／ＯＦＦを制御するチャージポンプ電流極性切替スイッチ６１，７１と、カレントシンク６６、７６のチャージポンプ電流極性制御信号ｅ２にて電流ＯＮ／ＯＦＦを制御するチャージポンプ電流極性切替スイッチ６２、７２とを備える。そして、第２および第３のチャージポンプ６、７から電流ｅ６、ｅ７が出力される。
【００４８】
また、第２および第３のチャージポンプ６、７はともにチャージポンプ自体を停止するスイッチを備えており、チャージポンプ６についてはチャージポンプ電流ＯＮ／ＯＦＦスイッチ６３、６４にて停止することが可能で、そのチャージポンプ電流切替制御信号ｋ２は電流切替制御回路３００より出力される。また第３のチャージポンプ７についてはチャージポンプ電流ＯＮ／ＯＦＦスイッチ７３、７４にて停止することが可能で、そのチャージポンプ電流切替制御信号ｋ３は同じく電源切替制御回路３００より出力される。また、第１、第２および第３のチャージポンプ５、６、７の電流の絶対値をＩＣＰ１、ＩＣＰ２、ＩＣＰ３とおくと、以下の関係が成り立つものとする。
【００４９】
ＩＣＰ１＜ＩＣＰ１＋ＩＣＰ２＜ＩＣＰ１＋ＩＣＰ３
次に、図２のチャージポンプ回路の動作に関して図３を用いて説明する。図３には、チャージポンプ電流切替制御信号ｋ３、ｋ２と、ＶＣＯ制御電圧ｇとが示されている。
【００５０】
受信周波数が切り替わると同時に（時刻ｔ１１）、ＰＬＬ回路はアンロック状態となり、電流切替制御回路３００から出力されるチャージポンプ電流切替制御信号ｋ３がローレベルからハイレベルに切り替わり、チャージポンプ回路２００では第１のチャージポンプ５に加え第３のチャージポンプ７が動作しＰＬＬが高速ロックアップされる。つぎに一定時間経過後、ＶＣＯ制御電圧がある程度安定化した後にチャージポンプ電流切替制御信号ｋ３はハイレベルからローレベルに切り替わり、それと同じタイミングでチャージポンプ電流切替制御信号ｋ２がローレベルからハイレベルに切り替わる。この際、チャージポンプ回路２００では第３のチャージポンプ７が停止する代わりに第２のチャージポンプ６が起動することとなり、チャージポンプ回路２００の電流は大から中へと切り替わる。さらに一定時間後、ＶＣＯ電圧がさらに安定化した後にチャージポンプ電流切替制御信号ｋ２がハイレベルからローレベルへ切り替わり第２のチャージポンプ６も停止する。この際、チャージポンプ回路２００の第１のチャージポンプ５のみが動作することとなり、チャージポンプ電流は中から小へと切り替わる（ロックアップ時→ロックアップ後）。
【００５１】
次に図１の電流切替制御回路３００について、図４を用いて具体的な回路構成を説明する（実施の形態１）。図４に示す電流切替制御回路３００は、インターフェース２とリファレンスディバイダ１１とに接続され、インターフェース２のシリアル信号入力検出信号ｂをトリガとして動作開始する分周回路３０１と、分周回路３０１に接続され分周回路３０１から出力されるタイマ回路用基準クロック信号ｐを受けて動作するタイマ回路３０２と、同じく分周回路３０１に接続され分周回路３０１から出力されるタイマ回路用基準クロック信号ｑとタイマ回路３０２の出力とを受けて動作するタイマ回路３０３とを備える。また、リファレンスディバイダ１１から出力されるリファレンス信号ｊは分周回路３０１の基準クロックとなる。なお、タイマ回路３０３に代えて、タイマ回路３０２の出力である信号ｋ３を遅延して信号ｋ２を生成するディレイ回路を用いることもできる。
【００５２】
次に、図４の電流切替制御回路３００の動作について説明する。
【００５３】
まず、タイマ回路３０２から出力されるゲート信号（チャージポンプ電流切替制御信号ｋ３）のゲート時間（信号がハイレベルとなる期間）はインターフェース２から出力されるゲート時間設定信号ｎにより任意に設定できるものとする。また同様に、タイマ回路３０３のゲート時間はインターフェース２から出力されるゲート時間設定信号oにより設定することが可能で、本設定箇所ではタイマ回路３０２から出力されるゲート信号（チャージポンプ電流切替制御信号ｋ３）のゲート時間と同じに設定しているが、同じでなくてもよい。
【００５４】
ＦＭ受信機において受信周波数を変更する場合、インターフェース２から出力される分周比更新タイミング信号であるシリアル入力検出信号bを受けて分周回路３０１が動作する。分周回路３０１はシリアル入力検出信号bがローレベルからハイレベルとなるのをトリガとして、タイマ回路用基準クロックｐとタイマ回路用基準クロックqとを生成する。
【００５５】
ここで、タイマ回路３０２ではあらかじめゲート時間設定信号ｎによりゲート時間が設定されているので、設定時間の間ハイレベルとなりその後はローレベルとなる信号が出力される。これが第３のチャージポンプ７（電流大）を制御するチャージポンプ電流切替制御信号ｋ３となる。また、タイマ回路３０３では、例えばタイマ回路３０２から出力されるゲート信号を入力信号としてそのゲート時間と同じだけのゲート時間を持たせたゲート信号を出力する（ゲート時間はゲート時間設定信号oによりあらかじめ設定しておく）。これが第２のチャージポンプ６（電流中）を制御するチャージポンプ電流切替制御信号ｋ２となる。以上の動作により、分周比更新タイミング信号であるシリアル入力検出信号bをトリガとして一定時間ハイレベルとなるチャージポンプ電流切替制御信号ｋ３と、チャージポンプ電流切替制御信号ｋ３がハイレベルからローレベルへと切り変わるタイミングで、チャージポンプ電流切替制御信号ｋ３と同じ期間ハイレベルとなるチャージポンプ電流切替制御信号ｋ２を生成することができる。（図３参照）上記したように、チャージポンプ電流切替制御信号ｋ３、ｋ２のゲート時間は同じである必要はない。
【００５６】
以上、図１のＦＭ受信機を用いた受信周波数切替の際の高速ロックアップ時にチャージポンプ電流を大→中→小と切り替えることができ、電流大と小の間に電流中の期間をはさむことからＶＣＯ制御電圧が安定点に近づいた状態で電流小へと切り替えることができるので、電流小に切り替えた後での音揺れを無くし、聴感悪化を回避できる。
【００５７】
なお、上記の実施の形態では、中電流の状態は１段階で、全体で３段階にチャージポンプ電流を切り替えたものを示したが、中電流の状態を２段階以上とし、全体として４段階以上にチャージポンプ電流を切り替えてもよい。また、チャージポンプ電流は段階的に変化させたが、大電流の状態から中電流の状態を経由して小電流の状態に連続的に減少させるようにしてもよい。
【００５８】
図５は本発明の実施の形態２における電流切替制御回路３００とその周辺部について具体的な回路を示したものである。図５を用いて実施の形態２の具体的な回路構成について説明する。なお、電流切替制御回路３００以外の回路については図１に示したＦＭ受信機と同様の構成を持つものとする。
【００５９】
実施の形態２のＦＭ受信機は、位相比較器４に接続され位相比較器から出力される位相誤差信号ｌからアンロック状態かロック状態かを検出するロック検出回路１２と、ロック検出回路１２に接続されロック検出信号ｍがハイレベルからローレベル（アンロック状態→ロック状態）となるタイミングで動作を開始する分周回路３０１と、分周回路３０１に接続され分周回路３０１から出力されるタイマ回路用基準クロック信号ｐをもとにゲート信号を出力するタイマ回路３０２とを備える。
【００６０】
また、タイマ回路３０２はインターフェース２に接続されており、インターフェース２から出力されるゲート時間設定信号ｎによって任意にゲート時間を設定できるものとする。またインターフェース２ではマイコン１より出力されるシリアル入力ａに含まれるゲート時間設定情報を読み取り、ゲート時間設定信号ｎを出力するものとする。さらに、分周回路３０１はリファレンスディバイダ１１のリファレンス信号ｊを基準クロックとして動作するものとする。
【００６１】
次に図５に示した実施の形態２の電流切替制御回路３００の動作について説明する。
【００６２】
実施の形態２のＦＭ受信機において受信周波数を変更する場合、図１のプログラマブルディバイダ３の分周比が更新された時点でロックが外れるため、図５のロック検出回路１２のロック検出信号mはローレベルからハイレベル（ロック状態→アンロック状態）に切り替わり、一定時間後、ＶＣＯ制御電圧が安定化し、ロックを検出した時点でハイレベルからローレベル（アンロック状態→ロック状態）へと切り替わる。これがチャージポンプ７（電流大）を制御するチャージポンプ電流切替制御信号ｋ３となる。次に、ロック検出回路１２に接続された分周回路３０１ではロック検出信号ｍがハイレベルからローレベルとなったタイミングをトリガとしてリファレンスディバイダ１１のリファレンス信号ｊを基準クロックとした分周動作を行いタイマ回路用基準クロック信号ｐを生成する。タイマ回路３０２ではタイマ回路用基準クロック信号ｐを受け、インターフェース２から出力されたゲート時間設定信号ｎにてあらかじめ設定されていた時間だけハイレベルとなるゲート信号を出力する。これが第２のチャージポンプ６（電流中）を制御するチャージポンプ電流切替制御信号ｋ２となる。以上の動作により、分周比更新のタイミングをトリガとしてロック検出回路１２にてロックが検出されるまでハイレベルとなるゲート信号（チャージポンプ電流切替制御信号ｋ３）と、チャージポンプ電流切替制御信号ｋ３の信号がハイレベルからローレベルへと切り変わるタイミングをトリガとしてゲート時間設定信号ｎにて設定した期間だけハイレベルとなるチャージポンプ電流切替制御信号ｋ２を生成することができる。
【００６３】
本実施の形態のＦＭ受信機によっても高速ロックアップ時にチャージポンプ電流を大→中→小と切り替えることができ、電流小に切り替えた後での音揺れを無くし、聴感悪化を回避できる。
【産業上の利用可能性】
【００６４】
本発明にかかるＦＭ受信機は、ＰＬＬ回路のロックアップ後の音揺れを無くし、聴感悪化を回避することができるという効果を奏し、高速選局を行うＦＭラジオ受信機等として有用である。
【図面の簡単な説明】
【００６５】
【図１】本発明の実施の形態１に関わるＦＭ受信機のＰＬＬ部の構成を示す回路図である。
【図２】本発明の実施の形態１におけるチャージポンプ回路の詳細な回路図である。
【図３】本発明の実施の形態１におけるチャージポンプ電流切替制御信号とＶＣＯ制御電圧を示したタイミング図である。
【図４】本発明の実施の形態１における電流切替制御回路とその周辺回路の構成を示す回路図である。
【図５】本発明の実施の形態２における電流切替制御回路とその周辺回路の構成を示す回路図である。
【図６】高速ロックアップ回路を備えた従来のＦＭ受信機のＰＬＬ部の構成を示す回路図である。
【図７】高速ロックアップ回路を備えた従来のＦＭ受信機のチャージポンプ電流切替制御信号とＶＣＯ制御電圧を示したタイミング図である
【図８】高速ロックアップ回路を備えた従来のＦＭ受信機およびＰＬＬ部の入出力信号を示したタイミング図である。
【符号の説明】
【００６６】
１ マイコン
２ インターフェース
３ プログラマブルディバイダ
４ 位相比較器
５ 第１のチャージポンプ
６ 第２のチャージポンプ
７ 第３のチャージポンプ
８ ループフィルタ
９ ＶＣＯ
１０ 発振回路
１１ リファレンスディバイダ
１２ ロック検出回路
１３ 電流切替制御回路
１４ チャージポンプ
１５ チャージポンプ
５１、５２、６１、６２、７１、７２ チャージポンプ電流極性切替スイッチ
６３、６４、７３、７４ チャージポンプ電流ＯＮ／ＯＦＦスイッチ
５６、６６、７６ カレントソース
５７、６７、７７ カレントシンク
１００ ＦＭ受信機のＰＬＬ回路
２００ チャージポンプ回路
３００ 電流切替制御回路
３０１ 分周回路
３０２ タイマ回路
３０３ タイマ回路
４００ チャージポンプ回路
ａ シリアル入力
ｂ シリアル入力検出信号
ｃ１〜ｃ１６ 分周比設定用の１６ｂｉｔ信号
ｄ 比較信号
ｅ１，ｅ２ チャージポンプ電流極性制御信号
ｆ チャージポンプ出力電流
ｇ ＶＣＯ制御電圧
ｈ ＶＣＯ出力信号
ｉ 発振信号
ｊ リファレンス信号
ｋ１〜ｋ３ チャージポンプ電流切替制御信号
ｌ 位相誤差信号
ｍ ロック検出信号
ｎ ゲート時間設定信号
ｏ ゲート時間設定信号
ｐ タイマ回路用基準クロック信号
ｑ タイマ回路用基準クロック信号
【技術分野】
【０００１】
本発明は、選局時に短時間でロックアップできるように、高速ロックアップ回路を有するＰＬＬ回路を備えたＦＭ受信機に関するものである。特に、本発明は、自動的にチャージポンプ電流を切り替える制御手段をもつ、ＦＭ受信機に関するものである。
【背景技術】
【０００２】
ＰＬＬ回路は、シンセサイザチューナ等、多くの分野で用いられている。チューナ回路では、高周波のＲＦ信号を受信し、これを信号処理しやすい中間周波数帯に変換するためにＲＦ信号から中間周波数分だけ周波数のずれた信号を電圧制御発振器（以下、ＶＣＯと記す）から発生させる必要がある。
【０００３】
このため、ＰＬＬ回路では、ＰＬＬ回路に与えられたデータに基づいてＲＦ信号の周波数から中間周波数分だけ周波数のずれた信号を発振させるのに必要なリファレンス信号を発生し、このリファレンス信号の位相とＶＣＯで発振された発振信号を分周した比較信号の位相とを比較し、それによって得られた位相誤差信号を基にチャージポンプを動作させ、このチャージポンプの動作により得られたＶＣＯ制御電圧をもとにＶＣＯの発振周波数を制御している。
【０００４】
ＰＬＬ回路においては、ロックアップ速度は速く、かつロックアップ後の位相雑音特性は良好であることが求められる。しかしながら、ロックアップ速度を速くするにはチャージポンプ電流を増やす必要がある一方で、ロックアップ後の位相雑音特性を良好とするにはチャージポンプ電流を減らし緩やかにチャージすることが必要であり、これらはトレードオフの関係にある。
【０００５】
そのためＰＬＬ回路では、アンロック状態ではチャージポンプ電流を増やして高速ロックアップし、ロック状態ではチャージポンプ電流を減らし、緩やかにチャージして位相雑音特性を良好とすることが一般に行われている。
【０００６】
図６は高速ロックアップ回路を備えた従来のＦＭ受信機のＰＬＬ回路を示したものである。
【０００７】
図６に示すＦＭ受信機のＰＬＬ回路は、受信したＲＦ信号を中間周波数に変換するため、ＲＦ信号の周波数から中間周波数分だけずれた周波数で発振するＶＣＯ９と、ＶＣＯ９に接続されＶＣＯ９から出力されるＶＣＯ出力信号（発振信号）ｈをリファレンス信号ｊと比較可能な周波数の比較信号ｄに分周するプログラマブルディバイダ３と、プログラマブルディバイダ３およびリファレンスディバイダ１１に接続され、プログラマブルディバイダ３から出力された比較信号ｄとリファレンスディバイダ１１から出力されたリファレンス信号ｊとの位相差を検出し位相差が無くなる方向にチャージポンプ電流極性制御信号ｅ１、ｅ２を出力する位相比較器４と、位相比較器４に接続され、位相比較器４からのチャージポンプ電流極性制御信号ｅ１、ｅ２をもとにチャージポンプ出力電流ｆの出し入れを行うチャージポンプ回路４００と、チャージポンプ回路４００に接続され、チャージポンプ回路４００を構成する第１および第２のチャージポンプ１４、１５の電流出し入れによって変化するＶＣＯ制御電圧ｇを安定化するループフィルタ８とを備える。
【０００８】
また、リファレンスディバイダ１１は発振回路１０に接続されており、発振回路１０の発振信号（水晶振動子出力信号）ｉを分周し、ＰＬＬ動作に必要なリファレンス信号ｊを生成する。
【０００９】
さらに、このＦＭ受信機のＰＬＬ回路は、位相比較器４に接続され、位相比較器４から出力される位相誤差信号ｌを受けてロック検出動作を行うロック検出回路１２と、ロック検出回路１２に接続され、ロック検出回路１２からのロック検出信号ｍを受けて第２のチャージポンプ１５のチャージポンプ電流切替制御信号ｋ１を生成する電流切替制御回路１３とを備える。
【００１０】
ここで、ロック検出回路１２は、位相誤差信号がある閾値よりも小さくなったときにロックされたと検出する。そのため、ロック検出後に電圧の揺れが生じる。以下、その理由について説明する。ロック時の高速モードではチャージポンプ電流が大きくなっており、このときは低速モード時のようにチャージポンプ電流が小さい状態と比べ、ＶＣＯ制御電圧の安定点からの偏差は大きくなる。ロック検出によってチャージポンプ電流が切り替わるとき、ＶＣＯ制御電圧の安定点からのズレ分はタイミング等の影響により変わるが、ズレが大きいと切替後の低速モードのチャージポンプ電流にて十分な引き込みができないことがある。その結果、ＶＣＯ制御電圧が不安定になる期間（安定点からの偏差が大きい期間）が生じる。この期間が長い場合、音揺れが発生する。
【００１１】
チャージポンプ４００は、チャージポンプ電流ＩＣＰａを流す第１のチャージポンプ１４とチャージポンプ電流ＩＣＰｂを流す第２のチャージポンプ１５とで構成されている。このチャージポンプ回路４００は、ＰＬＬ回路がアンロック状態では第１および第２のチャージポンプ１４、１５が両方とも動作して、チャージポンプ電流ＩＣＰａ及びＩＣＰｂで高速にチャージ動作を行い、ロック状態では第１のチャージポンプ１４のみが動作してチャージポンプ電流ＩＣＰａで低速にチャージ動作を行う。第２のチャージポンプ１５の動作・不動作は、電流切替制御回路１３から出力されるチャージポンプ電流切替制御信号ｋ１によって制御される。
【００１２】
次に、以上の構成を持ったＦＭ受信機のＰＬＬ回路の動作について図６を参照しながら説明する。ＰＬＬ回路に与えられたデータ（選局データ）に基づきプログラマブルディバイダ３での分周比が設定される。ＰＬＬ回路に与えられたデータが変化すると、プログラマブルディバイダ３での分周比も変化する。そして、プログラマブルディバイダ３より出力された比較信号ｄとリファレンスディバイダ１１から出力されたリファレンス信号ｊとが位相比較器４に入力され、位相比較される。
【００１３】
ＰＬＬ回路がロック状態のとき、比較信号ｄとリファレンス信号ｊとの間の位相差が０となるようにＰＬＬループが働いており、フィードバック動作により位相誤差は０に保たれている。このとき、ロック検出回路１２ではロック状態を検出しており、その検出出力ｍを受けた電流切替制御回路１３からはロックアップ用の第２のチャージポンプ１５をオフにするようにチャージポンプ電流切替制御信号ｋ１が出力される。このとき、チャージポンプ回路４００は、第１のチャージポンプ１４のみが動作し、また位相誤差が０に保たれていることから、ＶＣＯ制御電圧ｇの変化はなく、ループフィルタ８を経たＶＣＯ制御電圧ｇは一定であり、ＶＣＯ９はＰＬＬで設定されたとおり希望周波数から中間周波数だけずれた周波数で発振する。
【００１４】
次に、受信周波数設定を変更する場合の動作について、図７および図８を参照しながら説明する。図７には、高速ロックアップ回路を有する従来のＦＭ受信機のチャージポンプ電流切替制御信号ｋ１とＶＣＯ制御電圧ｇの変化の一例を示している。また、図８には、高速ロックアップ回路を備えた従来のＦＭ受信機のＰＬＬ回路の入出力信号の変化の一例を示している。具体的には、図８には、第２のチャージポンプ１５のチャージポンプ電流切替制御信号ｋ１と、リファレンス信号ｊと、チャージポンプ電流極性制御信号ｅ１、ｅ２と、チャージポンプ出力電流ｆとが示されている。
【００１５】
図７および図８において、時刻ｔ１から時刻ｔ２までの期間は、ロック検出回路１２がアンロック状態を検出し、チャージポンプ電流切替制御信号ｋ１がハイレベルとなっており、チャージポンプ回路４００において、第１および第２のチャージポンプ１４、１５が両方動作している状態を示している。つまり、この期間ｔ１−ｔ２では、チャージポンプ電流値が「大」に設定されている。このとき、ＶＣＯ制御電圧ｇは高速で変化する。
【００１６】
また、時刻ｔ２以降の期間は、ロック検出回路１２がロック状態を検出し、チャージポンプ切替制御信号ｋ１がローハイレベルとなっており、チャージポンプ回路４００において、第１のチャージポンプ１４のみが動作している、チャージポンプ電流値が「小」の状態を示している。このとき、ＶＣＯ制御電圧ｇは低速で変化する。
【００１７】
受信周波数設定の変更に伴いプログラマブルディバイダ３の分周比が変わると、比較信号ｄの周波数も変わるため、位相比較器４は比較信号ｄとリファレンス信号ｊとの位相誤差を検出し、チャージポンプ回路４００のチャージポンプ出力電流ｆの出し入れをコントロールするチャージポンプ電流極性制御信号ｅ１、ｅ２を出力する。第１および第２のチャージポンプ１４、１５では、図８に示すように、チャージポンプ電流極性制御信号ｅ１がハイレベルのときに電流が吐き出され、チャージポンプ電流極性制御信号ｅ２がハイレベルのとき電流が引き抜かれる。またチャージポンプ電流極性制御信号ｅ１、ｅ２がともにローレベルのとき電流の出し入れは起こらない（チャージポンプ電流極性制御信号ｅ１、ｅ２がともにハイレベルとなることは無いとする）。その結果、ＶＣＯ制御電圧ｇは図７に示すようになる。
【００１８】
位相比較器４に接続されたチャージポンプ回路４００は、図８および図７に示すように、チャージポンプ電流極性制御信号ｅ１、ｅ２を受けてチャージポンプ出力電流ｆの出し入れを行いＶＣＯ制御電圧ｇを安定化させるが、一方でＰＬＬ回路がアンロック状態の時にはロック検出回路１２のロック検出信号ｍを受けて電流切替制御回路１３から出力される第２のチャージポンプ１５のチャージポンプ電流切替制御信号ｋ１がハイレベルとなり、このとき第１のチャージポンプ１４とともに高速ロックアップ用の第２のチャージポンプ１５が動作し、ＰＬＬ回路は高速にロックアップされる状態となる。
【００１９】
ＶＣＯ制御電圧ｇはチャージポンプ回路４００の動作によって変化するが、比較信号ｄとリファレンス信号ｊの位相差が無くなったところで安定化し、ＶＣＯ９の発振周波数は一定周波数に落ち着き、受信周波数から中間周波数だけずれた周波数にて発振する。
【００２０】
ＰＬＬ回路がロック状態になると、図７および図８に示すように、ロック検出回路１２のロック検出信号ｍを受けて電流切替制御回路１３の第２のチャージポンプ１５用のチャージポンプ電流切替制御信号ｋ１はローレベルとなり、このとき高速ロックアップ用のチャージポンプ１５はＯＦＦし、ＰＬＬ回路は第１のチャージポンプ１４のみが動作する。
【００２１】
以上のとおり、ロック検出回路１２のロック検出動作に基づき、ＰＬＬ回路のロックアップ時には第１および第２のチャージポンプ１４、１５が動作してチャージポンプ電流が大きくなり高速ロックアップできる。また、ロックアップ後には、第１のチャージポンプ１４のみが動作してチャージポンプ電流が小さくなるため、位相雑音特性がよくなる。
【特許文献１】特開２００２−２６１６０６号公報
【発明の開示】
【発明が解決しようとする課題】
【００２２】
上記従来のＦＭ受信機は、高速ロックアップ回路を備えたＰＬＬ回路を使用し、ロックアップ時とロックアップ後とでチャージポンプ回路４００のチャージポンプ電流の大きさを切り替えることで、ロックアップ時の高速ロックアップとロックアップ後の位相雑音特性の改善とを実現しているが、なお次のような課題がある。
【００２３】
例えばＦＭ受信機において、ＶＣＯの外付け部品を変えることなくワールドワイド対応化するためには広いＶＣＯ発振周波数範囲が必要となる。一方、ＶＣＯ発振周波数範囲が広くなると、ループゲインが大きくなり、ＶＣＯの所要ＣＮ（キャリアノイズ比）を確保するためにはループゲインが小さい場合に比べ、ロックアップ後の電流を小さくする必要がある。その理由は、ＰＬＬのループゲインが大きくなるとＶＣＯ制御電圧の安定点に対する偏差が大きくなるためである。
【００２４】
しかしながら、チャージポンプ電流切り替わり後の電流が小さくなると、ＰＬＬの引き込みが弱くなり、ＶＣＯ制御電圧の安定点に到達するまでの速度が遅くなるため、ＶＣＯ制御電圧が安定化するまで音揺れが発生し、聴感が悪化する。
【００２５】
図７に、ロックアップ後の電流が小さい場合のロックアップ時のＶＣＯ制御電圧ｇの波形の一例を示す。図７のＶＣＯ制御電圧ｇにおいて、時刻ｔ２以降において緩やかなレベル変動が長く続いているが、この期間が図７のように長いと、ＦＭ変調器に用いた場合に、ＦＭ放送の再生時に音揺れが発生しやすいという問題がある。
【００２６】
ここで、「ロックアップ時」というのは、ロック検出信号が出力されるまでの期間を意味する。図８では、ロック検出によりチャージポンプ電流設定が小に切り替わるまでの期間のことである。
【００２７】
したがって、本発明の目的は、高速ロックアップ時から安定化期間（ロック状態）へ移行する際に発生する音揺れを無くし、聴感悪化を回避することができるＦＭ受信機を提供することである。
【課題を解決するための手段】
【００２８】
上記課題を解決するために、本発明のＦＭ受信機は、チャージポンプ電流の大きさを変更可能なチャージポンプ回路を含んで応答速度を変更可能なＰＬＬ回路を備えたＦＭ受信機であり、ＰＬＬ回路がアンロック状態ではＰＬＬ回路がチャージポンプ回路のチャージポンプ電流が大レベルである高速応答状態となり、ＰＬＬ回路がロック状態ではＰＬＬ回路がチャージポンプ回路のチャージポンプ電流が高速応答状態より少ない小レベルである低速応答状態となり、ＰＬＬ回路がアンロック状態からロック状態へ移行するロックアップ時において、ＰＬＬ回路が高速応答状態から、チャージポンプ回路のチャージポンプ電流が高速応答状態より少なく低速応答状態より多い中レベルである中速応答状態を経由して、低速応答状態へ移行することを特徴とする。
【００２９】
上記構成においては、チャージポンプ回路は、ロックアップ時においてチャージポンプ電流が３段階以上の複数段階に切り替わることにより、ＰＬＬ回路がアンロック状態からロック状態へ移行することが好ましい。
【００３０】
また、上記構成においては、ＰＬＬ回路は、電圧制御発振器と、電圧制御発振器の出力を分周するプログラマブルディバイダと、プログラマブルディバイダの出力信号を基準信号と比較する位相比較器と、位相比較器の出力に応じて電流の吐き出し・引き抜きを行うチャージポンプ回路と、チャージポンプ回路に接続されチャージポンプ回路による電流の出し入れによって変化する制御電圧を電圧制御発振器に与えるループフィルタと、チャージポンプ回路の出力電流の大きさを切り替える電流切替制御回路とを含み、
電流切替制御回路は、プログラマブルディバイダの分周比を更新するためのタイミング信号をトリガとして所定時間のパルス幅を有する出力ゲート信号を発生する第１のタイマ回路と、第１のタイマ回路の出力ゲート信号の後縁をトリガとして所定時間のパルス幅を有する出力ゲート信号を発生する第２のタイマ回路とを有し、第１のタイマ回路の出力ゲート信号のアクティブ期間中チャージポンプ回路のチャージポンプ電流を大レベルとし、第２のタイマ回路の出力ゲート信号のアクティブ期間中チャージポンプ回路のチャージポンプ電流を中レベルとし、第１および第２のタイマ回路の出力ゲート信号の両方の非アクティブ期間中チャージポンプ回路のチャージポンプ電流を小レベルとすることが好ましい。
【００３１】
また、上記構成においては、ＰＬＬ回路は、電圧制御発振器と、電圧制御発振器の出力を分周するプログラマブルディバイダと、プログラマブルディバイダの出力信号を基準信号と比較する位相比較器と、位相比較器の出力に応じて電流の吐き出し・引き抜きを行うチャージポンプ回路と、チャージポンプ回路に接続されチャージポンプ回路による電流の出し入れによって変化する制御電圧を電圧制御発振器に与えるループフィルタと、位相比較器から出力される位相誤差信号をもとにＰＬＬ回路がロック状態かアンロック状態かを検出するロック検出回路と、チャージポンプ回路の出力電流を切り替える電流切替制御回路とを含み、
電流切替制御回路は、ロック検出回路によるＰＬＬ回路のアンロック状態からロック状態への切り替わりの検出に応答して所定時間のパルス幅を有する出力ゲート信号を発生するタイマ回路を有し、ロック検出回路によるＰＬＬ回路のアンロック状態の検出期間中チャージポンプ回路のチャージポンプ電流を大レベルとし、タイマ回路の出力ゲート信号のアクティブ期間中チャージポンプ回路のチャージポンプ電流を中レベルとし、ロック検出回路によるＰＬＬ回路のロック状態の検出期間中でかつタイマ回路の出力ゲート信号の非アクティブ期間中チャージポンプ回路のチャージポンプ電流を小レベルとすることが好ましい。
【発明の効果】
【００３２】
本発明によれば、高速ロックアップ時のチャージポンプ電流制御において、ロックアップ時の電流=大状態とロックアップ後の電流=小状態との間に電流=中状態の期間を設けることで、ＶＣＯ制御電圧が安定点に近づいた状態から電流小へと切り替えることができ、電流=小状態に切り替わる際の音揺れを無くし、聴感悪化を回避できる。
【００３３】
また、ループフィルタを切り替えることなく１つのループフィルタにて高速ロックアップを実現できるので、余分な外付部品が不要となる。
【発明を実施するための最良の形態】
【００３４】
以下、図面を参照して本発明における実施の形態１を説明する。
【００３５】
図１は本発明の実施の形態１におけるＦＭ受信機の構成を示すブロック図である。ここで、上記従来例を示す図６において説明した構成部材に対応し同等機能を有するものには同一の符号を付して示す。
【００３６】
図１に示すＦＭ受信機のＰＬＬ回路１００は、ＲＦ信号を中間周波数に変換するため、ＲＦ信号から中間周波数分だけずれた周波数で発振するＶＣＯ９と、ＶＣＯ９に接続され、ＶＣＯ９から出力されるＶＣＯ出力信号（発振信号）ｈをリファレンス信号ｊと比較可能な周波数の信号に分周するプログラマブルディバイダ３と、プログラマブルディバイダ３およびリファレンスディバイダ１１に接続され、プログラマブルディバイダ３から出力された比較信号ｄとリファレンスディバイダ１１から出力されたリファレンス信号ｊとの位相差を検出し、位相誤差が無くなる方向にチャージポンプ回路２００のチャージポンプ出力電流ｆの出し入れを制御するチャージポンプ電流極性制御信号ｅ１、ｅ２を出力する位相比較器４と、位相比較器４と電流切替制御回路３００とに接続され、位相比較器４から出力されたチャージポンプ電流極性制御信号ｅ１、ｅ２をもとにチャージポンプ出力電流ｆの出し入れを制御し、電流切替制御回路３００のチャージポンプ電流切替制御信号ｋ３、ｋ２をもとにチャージポンプ出力電流ｆの大、中、小の３段階の切替を行うチャージポンプ回路２００と、チャージポンプ回路２００に接続され、チャージポンプ回路２００のチャージポンプ出力電流ｆの出し入れによって変化するＶＣＯ制御電圧ｇを安定化してＶＣＯ９に与えるループフィルタ８を備える。
【００３７】
ここで、チャージポンプ回路２００は、アンロック状態において高速ロックアップ用の大電流を供給するチャージポンプ７と、アンロック状態からロック状態へ移行するロックアップ時において小電流に切り替える前のＶＣＯ制御電圧安定化のために中電流を供給するチャージポンプ６と、ロック後（ロック状態）に小電流を供給するチャージポンプ５とで構成される。また、電流切替制御回路３００にはチャージポンプ６、７が接続されており、チャージポンプ出力電流ｆのＯＮ／ＯＦＦを切り替えられるようになっているものとする。なお、図１では、電流切替制御回路３００への入力信号については、図示を省いているが、電流切替制御回路３００の詳細については、図４および図５を参照しながら説明する（後述）。
【００３８】
また、リファレンスディバイダ１１は発振回路１０に接続されており、発振回路１０の発振信号（水晶振動子出力信号）ｉの出力を分周してシステムに必要なリファレンス信号ｊを生成する。
【００３９】
また、このＦＭ受信機は、チューナＩＣ５００に外付け部品であるマイコン１が接続されている。チューナＩＣ５００は、上記のＰＬＬ回路１００の他に、マイコン１に接続されたインターフェース２を備える。
【００４０】
このインターフェース２は、マイコン１から出力されるチューナＩＣコントロール用のシリアル信号ａを受信しプログラマブルディバイダ３の分周比設定用の１６ｂｉｔ信号ｃ１〜ｃ１６とシリアル入力検出信号ｂとを出力する。
【００４１】
ここで、シリアル入力検出信号ｂは、シリアル入力が終了するタイミングでローレベルからハイレベルに切り替わるものとし、次にシリアル入力が開始した時点でふたたびハイレベルからローレベルへと切り替わるものとする。
【００４２】
また、受信周波数変更時には、インターフェース２から出力されるプログラマブルディバイダ３の分周比設定用の１６ｂｉｔ信号ｃ１〜ｃ１６は、プログラマブルディバイダ３が受けるインターフェース２のシリアル入力検出信号ｂがローレベルからハイレベルに切り替わるタイミング（すなわちシリアル入力が終了するタイミング）にて、全ｂｉｔ同時に切り替わるものとする。
【００４３】
次に、図１の回路の動作について説明するが、図１のプログラマブルディバイダ３、位相比較器４、ループフィルタ８、ＶＣＯ９、発振回路１０、リファレンスディバイダ１１の回路については図６にて示した、高速ロックアップ回路を備えた従来のＦＭ受信機にて説明したプログラマブルディバイダ３、位相比較器４、ループフィルタ８、ＶＣＯ９、発振回路１０、リファレンスディバイダ１１の回路と同等の機能を有しているため説明を省略する。
【００４４】
以下、従来回路と本発明との相違点である図１のマイコン１、インターフェース２、チャージポンプ回路２００、電流切替制御回路３００についてその構成と動作を説明する。
【００４５】
まず受信周波数を変更する場合、選局情報を含んだシリアル信号ａがマイコン１からインターフェース２へと出力される。このシリアル信号ａはプログラマブルディバイダ３の分周比を２進数で表した分周比設定用の１６ｂｉｔ信号ｃ１〜ｃ１６を含んでいる。そして、インターフェース２ではシリアル信号ａを読み取り、各ｂｉｔに対応する１６本の端子から出力される分周比設定用の１６ｂｉｔ信号ｃ１〜ｃ１６の信号をシリアル入力検出信号bがローレベルからハイレベルに切り替わるタイミング（シリアル入力終了タイミング）にて全ｂｉｔ同時に変更し、プログラマブルディバイダ３に出力する。これによりプログラマブルディバイダ３の分周比が切り替わる。
【００４６】
次に、図１に示すチャージポンプ回路２００に関して図２を用いてより詳しく説明する。第１のチャージポンプ５のカレントソース部は、カレントソース５５と、カレントソース５５に接続され位相比較器４からのチャージポンプ電流極性制御信号ｅ１にてカレントソース５５の電流ＯＮ／ＯＦＦを制御するチャージポンプ電流極性切替スイッチ５１とで構成される。同様に、第１のチャージポンプ５のカレントシンク部は、カレントシンク５６と、カレントシンク５６に接続され位相比較器４からのチャージポンプ電流極性制御信号ｅ２にてカレントシンク５６の電流ＯＮ／ＯＦＦを制御するチャージポンプ電流極性切替スイッチ５２とで構成される。そして、第１のチャージポンプ５から電流ｅ５が出力される。
【００４７】
また、第２のチャージポンプ６および第３のチャージポンプ７については、第１のチャージポンプ５と同様の構成を持ち、それぞれカレントソース６５、７５と、カレントシンク６６，７６と、チャージポンプ電流極性制御信号ｅ１にてカレントソース６５、７５の電流ＯＮ／ＯＦＦを制御するチャージポンプ電流極性切替スイッチ６１，７１と、カレントシンク６６、７６のチャージポンプ電流極性制御信号ｅ２にて電流ＯＮ／ＯＦＦを制御するチャージポンプ電流極性切替スイッチ６２、７２とを備える。そして、第２および第３のチャージポンプ６、７から電流ｅ６、ｅ７が出力される。
【００４８】
また、第２および第３のチャージポンプ６、７はともにチャージポンプ自体を停止するスイッチを備えており、チャージポンプ６についてはチャージポンプ電流ＯＮ／ＯＦＦスイッチ６３、６４にて停止することが可能で、そのチャージポンプ電流切替制御信号ｋ２は電流切替制御回路３００より出力される。また第３のチャージポンプ７についてはチャージポンプ電流ＯＮ／ＯＦＦスイッチ７３、７４にて停止することが可能で、そのチャージポンプ電流切替制御信号ｋ３は同じく電源切替制御回路３００より出力される。また、第１、第２および第３のチャージポンプ５、６、７の電流の絶対値をＩＣＰ１、ＩＣＰ２、ＩＣＰ３とおくと、以下の関係が成り立つものとする。
【００４９】
ＩＣＰ１＜ＩＣＰ１＋ＩＣＰ２＜ＩＣＰ１＋ＩＣＰ３
次に、図２のチャージポンプ回路の動作に関して図３を用いて説明する。図３には、チャージポンプ電流切替制御信号ｋ３、ｋ２と、ＶＣＯ制御電圧ｇとが示されている。
【００５０】
受信周波数が切り替わると同時に（時刻ｔ１１）、ＰＬＬ回路はアンロック状態となり、電流切替制御回路３００から出力されるチャージポンプ電流切替制御信号ｋ３がローレベルからハイレベルに切り替わり、チャージポンプ回路２００では第１のチャージポンプ５に加え第３のチャージポンプ７が動作しＰＬＬが高速ロックアップされる。つぎに一定時間経過後、ＶＣＯ制御電圧がある程度安定化した後にチャージポンプ電流切替制御信号ｋ３はハイレベルからローレベルに切り替わり、それと同じタイミングでチャージポンプ電流切替制御信号ｋ２がローレベルからハイレベルに切り替わる。この際、チャージポンプ回路２００では第３のチャージポンプ７が停止する代わりに第２のチャージポンプ６が起動することとなり、チャージポンプ回路２００の電流は大から中へと切り替わる。さらに一定時間後、ＶＣＯ電圧がさらに安定化した後にチャージポンプ電流切替制御信号ｋ２がハイレベルからローレベルへ切り替わり第２のチャージポンプ６も停止する。この際、チャージポンプ回路２００の第１のチャージポンプ５のみが動作することとなり、チャージポンプ電流は中から小へと切り替わる（ロックアップ時→ロックアップ後）。
【００５１】
次に図１の電流切替制御回路３００について、図４を用いて具体的な回路構成を説明する（実施の形態１）。図４に示す電流切替制御回路３００は、インターフェース２とリファレンスディバイダ１１とに接続され、インターフェース２のシリアル信号入力検出信号ｂをトリガとして動作開始する分周回路３０１と、分周回路３０１に接続され分周回路３０１から出力されるタイマ回路用基準クロック信号ｐを受けて動作するタイマ回路３０２と、同じく分周回路３０１に接続され分周回路３０１から出力されるタイマ回路用基準クロック信号ｑとタイマ回路３０２の出力とを受けて動作するタイマ回路３０３とを備える。また、リファレンスディバイダ１１から出力されるリファレンス信号ｊは分周回路３０１の基準クロックとなる。なお、タイマ回路３０３に代えて、タイマ回路３０２の出力である信号ｋ３を遅延して信号ｋ２を生成するディレイ回路を用いることもできる。
【００５２】
次に、図４の電流切替制御回路３００の動作について説明する。
【００５３】
まず、タイマ回路３０２から出力されるゲート信号（チャージポンプ電流切替制御信号ｋ３）のゲート時間（信号がハイレベルとなる期間）はインターフェース２から出力されるゲート時間設定信号ｎにより任意に設定できるものとする。また同様に、タイマ回路３０３のゲート時間はインターフェース２から出力されるゲート時間設定信号oにより設定することが可能で、本設定箇所ではタイマ回路３０２から出力されるゲート信号（チャージポンプ電流切替制御信号ｋ３）のゲート時間と同じに設定しているが、同じでなくてもよい。
【００５４】
ＦＭ受信機において受信周波数を変更する場合、インターフェース２から出力される分周比更新タイミング信号であるシリアル入力検出信号bを受けて分周回路３０１が動作する。分周回路３０１はシリアル入力検出信号bがローレベルからハイレベルとなるのをトリガとして、タイマ回路用基準クロックｐとタイマ回路用基準クロックqとを生成する。
【００５５】
ここで、タイマ回路３０２ではあらかじめゲート時間設定信号ｎによりゲート時間が設定されているので、設定時間の間ハイレベルとなりその後はローレベルとなる信号が出力される。これが第３のチャージポンプ７（電流大）を制御するチャージポンプ電流切替制御信号ｋ３となる。また、タイマ回路３０３では、例えばタイマ回路３０２から出力されるゲート信号を入力信号としてそのゲート時間と同じだけのゲート時間を持たせたゲート信号を出力する（ゲート時間はゲート時間設定信号oによりあらかじめ設定しておく）。これが第２のチャージポンプ６（電流中）を制御するチャージポンプ電流切替制御信号ｋ２となる。以上の動作により、分周比更新タイミング信号であるシリアル入力検出信号bをトリガとして一定時間ハイレベルとなるチャージポンプ電流切替制御信号ｋ３と、チャージポンプ電流切替制御信号ｋ３がハイレベルからローレベルへと切り変わるタイミングで、チャージポンプ電流切替制御信号ｋ３と同じ期間ハイレベルとなるチャージポンプ電流切替制御信号ｋ２を生成することができる。（図３参照）上記したように、チャージポンプ電流切替制御信号ｋ３、ｋ２のゲート時間は同じである必要はない。
【００５６】
以上、図１のＦＭ受信機を用いた受信周波数切替の際の高速ロックアップ時にチャージポンプ電流を大→中→小と切り替えることができ、電流大と小の間に電流中の期間をはさむことからＶＣＯ制御電圧が安定点に近づいた状態で電流小へと切り替えることができるので、電流小に切り替えた後での音揺れを無くし、聴感悪化を回避できる。
【００５７】
なお、上記の実施の形態では、中電流の状態は１段階で、全体で３段階にチャージポンプ電流を切り替えたものを示したが、中電流の状態を２段階以上とし、全体として４段階以上にチャージポンプ電流を切り替えてもよい。また、チャージポンプ電流は段階的に変化させたが、大電流の状態から中電流の状態を経由して小電流の状態に連続的に減少させるようにしてもよい。
【００５８】
図５は本発明の実施の形態２における電流切替制御回路３００とその周辺部について具体的な回路を示したものである。図５を用いて実施の形態２の具体的な回路構成について説明する。なお、電流切替制御回路３００以外の回路については図１に示したＦＭ受信機と同様の構成を持つものとする。
【００５９】
実施の形態２のＦＭ受信機は、位相比較器４に接続され位相比較器から出力される位相誤差信号ｌからアンロック状態かロック状態かを検出するロック検出回路１２と、ロック検出回路１２に接続されロック検出信号ｍがハイレベルからローレベル（アンロック状態→ロック状態）となるタイミングで動作を開始する分周回路３０１と、分周回路３０１に接続され分周回路３０１から出力されるタイマ回路用基準クロック信号ｐをもとにゲート信号を出力するタイマ回路３０２とを備える。
【００６０】
また、タイマ回路３０２はインターフェース２に接続されており、インターフェース２から出力されるゲート時間設定信号ｎによって任意にゲート時間を設定できるものとする。またインターフェース２ではマイコン１より出力されるシリアル入力ａに含まれるゲート時間設定情報を読み取り、ゲート時間設定信号ｎを出力するものとする。さらに、分周回路３０１はリファレンスディバイダ１１のリファレンス信号ｊを基準クロックとして動作するものとする。
【００６１】
次に図５に示した実施の形態２の電流切替制御回路３００の動作について説明する。
【００６２】
実施の形態２のＦＭ受信機において受信周波数を変更する場合、図１のプログラマブルディバイダ３の分周比が更新された時点でロックが外れるため、図５のロック検出回路１２のロック検出信号mはローレベルからハイレベル（ロック状態→アンロック状態）に切り替わり、一定時間後、ＶＣＯ制御電圧が安定化し、ロックを検出した時点でハイレベルからローレベル（アンロック状態→ロック状態）へと切り替わる。これがチャージポンプ７（電流大）を制御するチャージポンプ電流切替制御信号ｋ３となる。次に、ロック検出回路１２に接続された分周回路３０１ではロック検出信号ｍがハイレベルからローレベルとなったタイミングをトリガとしてリファレンスディバイダ１１のリファレンス信号ｊを基準クロックとした分周動作を行いタイマ回路用基準クロック信号ｐを生成する。タイマ回路３０２ではタイマ回路用基準クロック信号ｐを受け、インターフェース２から出力されたゲート時間設定信号ｎにてあらかじめ設定されていた時間だけハイレベルとなるゲート信号を出力する。これが第２のチャージポンプ６（電流中）を制御するチャージポンプ電流切替制御信号ｋ２となる。以上の動作により、分周比更新のタイミングをトリガとしてロック検出回路１２にてロックが検出されるまでハイレベルとなるゲート信号（チャージポンプ電流切替制御信号ｋ３）と、チャージポンプ電流切替制御信号ｋ３の信号がハイレベルからローレベルへと切り変わるタイミングをトリガとしてゲート時間設定信号ｎにて設定した期間だけハイレベルとなるチャージポンプ電流切替制御信号ｋ２を生成することができる。
【００６３】
本実施の形態のＦＭ受信機によっても高速ロックアップ時にチャージポンプ電流を大→中→小と切り替えることができ、電流小に切り替えた後での音揺れを無くし、聴感悪化を回避できる。
【産業上の利用可能性】
【００６４】
本発明にかかるＦＭ受信機は、ＰＬＬ回路のロックアップ後の音揺れを無くし、聴感悪化を回避することができるという効果を奏し、高速選局を行うＦＭラジオ受信機等として有用である。
【図面の簡単な説明】
【００６５】
【図１】本発明の実施の形態１に関わるＦＭ受信機のＰＬＬ部の構成を示す回路図である。
【図２】本発明の実施の形態１におけるチャージポンプ回路の詳細な回路図である。
【図３】本発明の実施の形態１におけるチャージポンプ電流切替制御信号とＶＣＯ制御電圧を示したタイミング図である。
【図４】本発明の実施の形態１における電流切替制御回路とその周辺回路の構成を示す回路図である。
【図５】本発明の実施の形態２における電流切替制御回路とその周辺回路の構成を示す回路図である。
【図６】高速ロックアップ回路を備えた従来のＦＭ受信機のＰＬＬ部の構成を示す回路図である。
【図７】高速ロックアップ回路を備えた従来のＦＭ受信機のチャージポンプ電流切替制御信号とＶＣＯ制御電圧を示したタイミング図である
【図８】高速ロックアップ回路を備えた従来のＦＭ受信機およびＰＬＬ部の入出力信号を示したタイミング図である。
【符号の説明】
【００６６】
１ マイコン
２ インターフェース
３ プログラマブルディバイダ
４ 位相比較器
５ 第１のチャージポンプ
６ 第２のチャージポンプ
７ 第３のチャージポンプ
８ ループフィルタ
９ ＶＣＯ
１０ 発振回路
１１ リファレンスディバイダ
１２ ロック検出回路
１３ 電流切替制御回路
１４ チャージポンプ
１５ チャージポンプ
５１、５２、６１、６２、７１、７２ チャージポンプ電流極性切替スイッチ
６３、６４、７３、７４ チャージポンプ電流ＯＮ／ＯＦＦスイッチ
５６、６６、７６ カレントソース
５７、６７、７７ カレントシンク
１００ ＦＭ受信機のＰＬＬ回路
２００ チャージポンプ回路
３００ 電流切替制御回路
３０１ 分周回路
３０２ タイマ回路
３０３ タイマ回路
４００ チャージポンプ回路
ａ シリアル入力
ｂ シリアル入力検出信号
ｃ１〜ｃ１６ 分周比設定用の１６ｂｉｔ信号
ｄ 比較信号
ｅ１，ｅ２ チャージポンプ電流極性制御信号
ｆ チャージポンプ出力電流
ｇ ＶＣＯ制御電圧
ｈ ＶＣＯ出力信号
ｉ 発振信号
ｊ リファレンス信号
ｋ１〜ｋ３ チャージポンプ電流切替制御信号
ｌ 位相誤差信号
ｍ ロック検出信号
ｎ ゲート時間設定信号
ｏ ゲート時間設定信号
ｐ タイマ回路用基準クロック信号
ｑ タイマ回路用基準クロック信号
【特許請求の範囲】
【請求項１】
チャージポンプ電流の大きさを変更可能なチャージポンプ回路を含んで応答速度を変更可能なＰＬＬ回路を備えたＦＭ受信機であって、
前記ＰＬＬ回路がアンロック状態では前記ＰＬＬ回路が前記チャージポンプ回路のチャージポンプ電流が大レベルである高速応答状態となり、前記ＰＬＬ回路がロック状態では前記ＰＬＬ回路が前記チャージポンプ回路のチャージポンプ電流が前記高速応答状態より少ない小レベルである低速応答状態となり、
前記ＰＬＬ回路がアンロック状態からロック状態へ移行するロックアップ時において、前記ＰＬＬ回路が前記高速応答状態から、前記チャージポンプ回路のチャージポンプ電流が前記高速応答状態より少なく前記低速応答状態より多い中レベルである中速応答状態を経由して、前記低速応答状態へ移行することを特徴とするＦＭ受信機。
【請求項２】
前記チャージポンプ回路は、前記ロックアップ時においてチャージポンプ電流が３段階以上の複数段階に切り替わることにより、前記ＰＬＬ回路がアンロック状態からロック状態へ移行する請求項１記載のＦＭ受信機。
【請求項３】
前記ＰＬＬ回路は、電圧制御発振器と、前記電圧制御発振器の出力を分周するプログラマブルディバイダと、前記プログラマブルディバイダの出力信号を基準信号と比較する位相比較器と、前記位相比較器の出力に応じて電流の吐き出し・引き抜きを行う前記チャージポンプ回路と、前記チャージポンプ回路に接続され前記チャージポンプ回路による電流の出し入れによって変化する制御電圧を前記電圧制御発振器に与えるループフィルタと、前記チャージポンプ回路の出力電流の大きさを切り替える電流切替制御回路とを含み、
前記電流切替制御回路は、前記プログラマブルディバイダの分周比を更新するためのタイミング信号をトリガとして所定時間のパルス幅を有する出力ゲート信号を発生する第１のタイマ回路と、前記第１のタイマ回路の出力ゲート信号の後縁をトリガとして所定時間のパルス幅を有する出力ゲート信号を発生する第２のタイマ回路とを有し、前記第１のタイマ回路の出力ゲート信号のアクティブ期間中前記チャージポンプ回路のチャージポンプ電流を大レベルとし、前記第２のタイマ回路の出力ゲート信号のアクティブ期間中前記チャージポンプ回路のチャージポンプ電流を中レベルとし、前記第１および第２のタイマ回路の出力ゲート信号の両方の非アクティブ期間中前記チャージポンプ回路のチャージポンプ電流を小レベルとする請求項１記載のＦＭ受信機。
【請求項４】
前記ＰＬＬ回路は、電圧制御発振器と、前記電圧制御発振器の出力を分周するプログラマブルディバイダと、前記プログラマブルディバイダの出力信号を基準信号と比較する位相比較器と、前記位相比較器の出力に応じて電流の吐き出し・引き抜きを行う前記チャージポンプ回路と、前記チャージポンプ回路に接続され前記チャージポンプ回路による電流の出し入れによって変化する制御電圧を前記電圧制御発振器に与えるループフィルタと、前記位相比較器から出力される位相誤差信号をもとに前記ＰＬＬ回路がロック状態かアンロック状態かを検出するロック検出回路と、前記チャージポンプ回路の出力電流を切り替える電流切替制御回路とを含み、
前記電流切替制御回路は、
前記ロック検出回路による前記ＰＬＬ回路のアンロック状態からロック状態への切り替わりの検出に応答して所定時間のパルス幅を有する出力ゲート信号を発生するタイマ回路を有し、
前記ロック検出回路による前記ＰＬＬ回路のアンロック状態の検出期間中前記チャージポンプ回路のチャージポンプ電流を大レベルとし、前記タイマ回路の出力ゲート信号のアクティブ期間中前記チャージポンプ回路のチャージポンプ電流を中レベルとし、前記ロック検出回路による前記ＰＬＬ回路のロック状態の検出期間中でかつ前記タイマ回路の出力ゲート信号の非アクティブ期間中前記チャージポンプ回路のチャージポンプ電流を小レベルとする請求項１記載のＦＭ受信機。
【請求項１】
チャージポンプ電流の大きさを変更可能なチャージポンプ回路を含んで応答速度を変更可能なＰＬＬ回路を備えたＦＭ受信機であって、
前記ＰＬＬ回路がアンロック状態では前記ＰＬＬ回路が前記チャージポンプ回路のチャージポンプ電流が大レベルである高速応答状態となり、前記ＰＬＬ回路がロック状態では前記ＰＬＬ回路が前記チャージポンプ回路のチャージポンプ電流が前記高速応答状態より少ない小レベルである低速応答状態となり、
前記ＰＬＬ回路がアンロック状態からロック状態へ移行するロックアップ時において、前記ＰＬＬ回路が前記高速応答状態から、前記チャージポンプ回路のチャージポンプ電流が前記高速応答状態より少なく前記低速応答状態より多い中レベルである中速応答状態を経由して、前記低速応答状態へ移行することを特徴とするＦＭ受信機。
【請求項２】
前記チャージポンプ回路は、前記ロックアップ時においてチャージポンプ電流が３段階以上の複数段階に切り替わることにより、前記ＰＬＬ回路がアンロック状態からロック状態へ移行する請求項１記載のＦＭ受信機。
【請求項３】
前記ＰＬＬ回路は、電圧制御発振器と、前記電圧制御発振器の出力を分周するプログラマブルディバイダと、前記プログラマブルディバイダの出力信号を基準信号と比較する位相比較器と、前記位相比較器の出力に応じて電流の吐き出し・引き抜きを行う前記チャージポンプ回路と、前記チャージポンプ回路に接続され前記チャージポンプ回路による電流の出し入れによって変化する制御電圧を前記電圧制御発振器に与えるループフィルタと、前記チャージポンプ回路の出力電流の大きさを切り替える電流切替制御回路とを含み、
前記電流切替制御回路は、前記プログラマブルディバイダの分周比を更新するためのタイミング信号をトリガとして所定時間のパルス幅を有する出力ゲート信号を発生する第１のタイマ回路と、前記第１のタイマ回路の出力ゲート信号の後縁をトリガとして所定時間のパルス幅を有する出力ゲート信号を発生する第２のタイマ回路とを有し、前記第１のタイマ回路の出力ゲート信号のアクティブ期間中前記チャージポンプ回路のチャージポンプ電流を大レベルとし、前記第２のタイマ回路の出力ゲート信号のアクティブ期間中前記チャージポンプ回路のチャージポンプ電流を中レベルとし、前記第１および第２のタイマ回路の出力ゲート信号の両方の非アクティブ期間中前記チャージポンプ回路のチャージポンプ電流を小レベルとする請求項１記載のＦＭ受信機。
【請求項４】
前記ＰＬＬ回路は、電圧制御発振器と、前記電圧制御発振器の出力を分周するプログラマブルディバイダと、前記プログラマブルディバイダの出力信号を基準信号と比較する位相比較器と、前記位相比較器の出力に応じて電流の吐き出し・引き抜きを行う前記チャージポンプ回路と、前記チャージポンプ回路に接続され前記チャージポンプ回路による電流の出し入れによって変化する制御電圧を前記電圧制御発振器に与えるループフィルタと、前記位相比較器から出力される位相誤差信号をもとに前記ＰＬＬ回路がロック状態かアンロック状態かを検出するロック検出回路と、前記チャージポンプ回路の出力電流を切り替える電流切替制御回路とを含み、
前記電流切替制御回路は、
前記ロック検出回路による前記ＰＬＬ回路のアンロック状態からロック状態への切り替わりの検出に応答して所定時間のパルス幅を有する出力ゲート信号を発生するタイマ回路を有し、
前記ロック検出回路による前記ＰＬＬ回路のアンロック状態の検出期間中前記チャージポンプ回路のチャージポンプ電流を大レベルとし、前記タイマ回路の出力ゲート信号のアクティブ期間中前記チャージポンプ回路のチャージポンプ電流を中レベルとし、前記ロック検出回路による前記ＰＬＬ回路のロック状態の検出期間中でかつ前記タイマ回路の出力ゲート信号の非アクティブ期間中前記チャージポンプ回路のチャージポンプ電流を小レベルとする請求項１記載のＦＭ受信機。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公開番号】特開２００８−１１８５２２（Ｐ２００８−１１８５２２Ａ）
【公開日】平成２０年５月２２日（２００８．５．２２）
【国際特許分類】
【出願番号】特願２００６−３０１５４４（Ｐ２００６−３０１５４４）
【出願日】平成１８年１１月７日（２００６．１１．７）
【出願人】（０００００５８２１）松下電器産業株式会社 (73,050)
【Ｆターム（参考）】
【公開日】平成２０年５月２２日（２００８．５．２２）
【国際特許分類】
【出願日】平成１８年１１月７日（２００６．１１．７）
【出願人】（０００００５８２１）松下電器産業株式会社 (73,050)
【Ｆターム（参考）】
[ Back to top ]