【課題】チャージポンプ方式の発振開始検出回路において、プロセスのばらつき等に起因する誤動作を確実に防止する。
【解決手段】この発振開始検出回路は、発振回路によって生成される発振信号を入力して、所定の期間をおいて交互に活性化される第１の制御信号及び第２の制御信号を生成する制御信号生成回路と、第１の制御信号が活性化されているときにオン状態となる少なくとも１つのトランジスタ、及び、第２の制御信号が活性化されているときにオン状態となる少なくとも１つのトランジスタが直列に接続され、第１の電源電位から電荷を移送するトランジスタ列と、トランジスタ列に含まれている複数のトランジスタによって移送される電荷をそれぞれ蓄積する複数のコンデンサと、検出信号を生成する最終段のコンデンサの端子を第２の電源電位にプルダウン又はプルアップする抵抗とを含む。 （もっと読む）

【課題】コストを抑えつつ、外部同期信号と内部同期信号との同期スピードを早くすることができるＰＬＬ装置、映像同期制御装置及び表示装置を提供する。
【解決手段】位相差比較部１１が外部同期信号とフィードバックされて入力される内部同期信号との位相差を検出する。位相差判定部１２は、検出された位相差が所定のしきい値以上であるか否か又は所定のしきい値未満であるか否かを判定する。ＶＣＸＯ１８は、位相差判定部１２の判定結果に応じて、フィードバックされる出力信号の周波数を可変する。 （もっと読む）

【課題】 受信バッファ量を増減させずに、ＩＰ網の揺らぎに対処する。
【解決手段】 通信装置であるＩＰ−ＰＢＸ１００は、ＩＰ網５からのパケットを一時的に溜める受信バッファ３２と、受信バッファに溜まったパケットをシステムクロック信号に同期して順次処理するパケット処理部３３と、受信バッファに溜まっているデータ量を検出するバッファデータ量検出部４０と、バッファデータ量検出部で検出されたデータ量に応じた周波数のシステムクロック信号を発振するシステムクロック発振部５０と、を備えている。 （もっと読む）

【課題】消費電力を低減できる局所発振回路を提供する。
【解決手段】周波数ｆｓの基準振動信号と周波数ｆｏｕｔ／（ｍ×ｎ）の分周信号の位相を比較する位相比較器１と、上記両信号の位相のずれに応じた電流ＩＯＵＴを出力する電荷ポンプ１０と、上記出力電流ＩＯＵＴに応じた制御電圧ＶＣを生成するループフィルタ３と、上記制御電圧ＶＣに応じた発振周波数ｆｏｕｔの信号を出力する電圧制御発振器４と、電圧制御発振器４の出力信号を設定周波数に応じた分周値（ｍ×ｎ）で分周して上記分周信号を出力する前置分周器５および可変カウンタ６とを備え、上記発振周波数ｆｏｕｔを上記設定周波数に引き込む局所発振回路において、上記電荷ポンプ１０は、出力電流ＩＯＵＴの値を上記設定周波数に応じて切り換える。 （もっと読む）

【課題】 部品点数を削減でき、小型化に適した移動体通信機用の無線送信回路を提供する。
【解決手段】 従来の移動体通信機で必要とされていたＴＸ，ＲＦ，ＩＦ周波数帯の３つの発振器のうちＲＦ周波数帯ＰＬＬと、ＩＦ周波数帯ＰＬＬとを１つのＰＬＬシンセサイザＳＳで兼用し、チップ内で大きな面積を専有する必要な発振器の個数を低減して部品点数を削減する。具体的には、ＲＦ周波数帯ＰＬＬのＶＣＯ２１の出力を分周することにより、ＲＦ，ＩＦ周波数帯で用いる局部発振信号を生成する構成とする。 （もっと読む）

局部発振器が位相ロック・ループを含む。前記位相ロック・ループは電圧制御発振器（ＶＣＯ）と新規のＶＣＯ制御回路を含む。前記ＶＣＯ制御回路はプログラム可能で設定可能であることが出来る。１つの例では、前記ＶＣＯの電力状態を変更するために、命令が前記ＶＣＯ制御回路に受信される。前記命令は、セルラー電話における無線チャネル状態の検出された変化（例えば、信号対雑音判定の変化）に応答して、他の回路によって発せられる。応答して、前記ＶＣＯ制御回路は、前記ＰＬＬのループ帯域幅を徐々に拡大し、次に該ＶＣＯバイアス電流を徐々に変更して該ＶＣＯ電力状態を変更し、そして次に前記ＰＬＬのループ帯域幅を縮小して元の帯域幅に戻す、制御信号を出力する。ＰＬＬ帯域幅を拡大すること、ＶＣＯ電力状態を変更すること、及びＰＬＬ帯域幅を縮小すること、の全過程は前期ＰＬＬがロックされたままで行われる。
（もっと読む）

装置（１０）は、移行元クロックと移行先クロックと移行クロックとから選択した出力クロックを出力するマルチプレクサ（２０）を含む。さらに、移行元クロックと移行先クロックとの間の位相差を計算する位相差計算モジュール（２２）と、複数のクロックを生成するように構成されたクロック生成モジュール（１２）とを含む。さらに、複数のクロックのうち１つのクロックを移行トラックとして選択するクロック選択モジュール（１４）と、（１）移行元クロックと移行先クロックとの間の位相差に基づき、複数のクロックのうちの１つのクロックを移行クロックとして選択する信号をクロック選択モジュールに出力し、（２）移行元クロックと移行先クロックと移行クロックとのうち１つのクロックを出力クロックとして出力する信号をマルチプレクサに出力する制御回路（１６）とを含む。

（もっと読む）

【課題】出力クロック信号の周波数を高精度で制御することができる位相ロックループ回路を提供する。
【解決手段】制御電圧を保持する容量（１０４）と、リファレンスクロック信号に対するフィードバック信号の位相差を検出する位相検出器（１０１）と、前記検出された位相差に応じて、前記容量を電源電圧又は基準電位に接続する第１のスイッチ回路（ＳＷ１，ＳＷ２）と、前記容量の制御電圧に応じた発振周波数の出力クロック信号を生成し、前記出力クロック信号又は前記出力クロック信号に応じた信号を前記フィードバック信号として前記位相検出器に出力する電圧制御発振器（１０５）と、前記リファレンスクロック信号のエッジから一定期間又は前記出力クロック信号若しくは前記出力クロック信号に応じた信号のエッジから一定期間前記容量を前記基準電位又は前記電源電圧に接続する第２のスイッチ回路（ＳＷ３）とを有する位相ロックループ回路が提供される。 （もっと読む）

【課題】入力される水平同期信号に対して、サンプリングクロックの周期の値に制約されることなく、位相誤差量を低減することができるフェーズロックドループ回路を提供する。
【解決手段】入力される水平同期信号（H-sync）は、逓倍ＰＬＬ回路２から出力される、周期が等しく、１／４周期分づつずれた位相関係の４種の第１〜第４サンプリングクロックによりサンプリング回路でそれぞれサンプリングされ、各サンプリングクロックに位相同期した４種の水平同期出力データが生成され、これらはさらに加算回路６で加算されて加算水平同期出力データが生成された後、位相比較器１３に入力され、分周器１４で分周されたシステムクロック（第１サンプリングクロック）と位相比較される。 （もっと読む）

【課題】アナログデータ信号のディスプレイパネルへの印加時に発生する誤りなどにも関わらず正常に動作可能なデータ駆動回路及び遅延固定ループ回路を提供する。
【解決手段】第１のデータ信号を第２のクロック信号に基づいてサンプリングし、アナログ変換することにより得られた第２のデータ信号を出力するデータ駆動部と、第２のデータ信号の変化開始時点から所定期間内であることを知らせるマスク信号を生成するマスク信号生成部と、第１のクロック信号から第２のクロック信号−第１のクロック信号と第２のクロック信号の間には遅延が存在し、該遅延は前記第１のクロック信号と第２のクロック信号の間の位相差に応じて変化し、位相差に応じる前記遅延の変化は前記マスク信号により遮断される−を生成する遅延固定ループと、を備える。 （もっと読む）

無線通信装置内で発振器信号を生成する技法を説明する。位相同期ループ（ＰＬＬ）を使用して選択された周波数チャネルの発振器信号を生成することができる。異なるＰＬＬ設定を周波数チャネルのＰＬＬ内のブロックに使用することができる。異なるＰＬＬ設定は、異なるＰＬＬループ帯域幅、チャージポンプ電流の異なる量、高分周比および低分周比の異なるセットに関連する異なる周波数方程式、異なるプリスケーラ比および／または異なる整数分周比に関連する異なる分周方式、スーパーヘテロダイン受信機または送信機の高側注入または低側注入、ならびに／あるいは発振器などの１つまたは複数の回路ブロックに対する異なる供給電圧に対するものとすることができる。ＰＬＬ設定の適切なセットを、シュプールに起因する悪影響を軽減できるように周波数チャネル毎に選択することができる。
（もっと読む）

【課題】制御信号だけではなく、周波数も制御可能な変調機能を有する発振器、及びその発振器を用いた位相同期ループ回路を提供する。
【解決手段】出力信号の帰還信号と基準信号との位相を比較して、位相差を示す信号を出力する位相検出器１０８１と、位相検出器１０８１の出力信号が供給され、位相差をなくすための制御信号を出力するループフィルタ１０８２と、ループフィルタ１０８２からの制御信号に基づく周波数で発振する発振器１０８３とを備え、発振器１０８３は、制御信号に変調信号を加えることによって周波数を変調する変調手段を備える位相同期ループ回路（ＰＬＬ回路）。 （もっと読む）

【課題】発振周波数を上昇させた場合であっても、電圧制御発振回路のコンデンサの充放電電流の増加を抑制する。
【解決手段】コンデンサの充電電圧を入力電圧に応じた周波数で発振させる電圧制御発振回路であって、コンデンサの充電電圧の最低電圧が第１電圧、充電電圧の最高電圧が第１電圧より高い第２電圧となるよう、コンデンサを繰り返し充放電する充放電回路と、入力電圧に応じて第１電圧と第２電圧との差を制御する制御回路と、を備える。 （もっと読む）

【課題】 プログラマブル遅延回路のオフセット遅延時間が周囲温度などの周囲条件によって変化するので、このプログラマブル遅延回路を用いた信号発生回路の出力波形信号が不安定になってしまうという課題を解決する。
【解決手段】 プログラマブル遅延回路と遅延回路を直列接続してプログラマブル遅延回路にクロックを入力し、この２つ遅延回路の合計遅延時間が一定になるように前記プログラマブル遅延回路の遅延時間を制御すると共に、このプログラマブル遅延回路の出力を複数のプログラマブル遅延回路に入力するようにした。また、この複数のプログラマブル遅延回路を用いて信号発生回路を構成した。周囲条件が変化しても複数のプログラマブル遅延回路のクロックに対する遅延時間が変動することがない。 （もっと読む）

【課題】 ＣＰＵの負荷を軽減することが可能なクロック生成制御回路を提供する。
【解決手段】 本願発明は、発振回路が出力するクロック信号のパルス数を所定期間カウントし、所定期間及び周波数に応じた設定値と等しくなったときにカウント制御信号の出力レベルを切り替えるカウンタと、所定期間を示すタイミング信号とカウント制御信号とのタイミングの誤差を検出し、誤差検出信号を出力する誤差検出回路と、を備え、周波数制御回路は、誤差検出信号に基づいて制御信号を生成することで、上記課題を解決することができる。 （もっと読む）

【課題】入力信号の欠落により発生する出力クロック信号のずれを適切に補正しつつ、入力信号に同期した出力クロック信号を生成することができるクロック生成回路を提供する。
【解決手段】所定の周波数を有する入力信号を所定の逓倍比で逓倍して出力クロック信号を生成するクロック生成回路１０を提供する。このクロック生成回路１０は、入力信号を逓倍して出力クロック信号を生成するＰＬＬ回路１００と、ＰＬＬ回路１００の逓倍比を変更する補正回路２００と、を備え、補正回路２００は、入力信号に同期した入力同期信号と出力クロック信号に同期した出力同期信号との時間差が減少するにように、入力信号の１周期より長い補正周期毎の補正区間においてのみＰＬＬ回路１００の逓倍比を所定の逓倍比から当該所定の逓倍比を増加又は減少した逓倍比に変更し、ＰＬＬ回路１００は、補正区間において、変更された逓倍比で入力信号を逓倍する。 （もっと読む）

【課題】 ＣＰＵの負荷を軽減するとともに、回路規模またはシステムの規模の増大の抑制が可能なクロック生成回路を提供する。
【解決手段】 制御信号に基づいてクロック信号の周波数を制御して出力する発振回路と、所定期間、発振回路が出力するクロック信号のパルス数をカウントしてカウント値を生成するカウンタと、カウント値と、予め設定された周波数に基づいた設定値と、を減算して差分データを生成する減算回路と、差分データに基づいて、制御信号値を補正する制御信号生成補正回路と、制御値信号をアナログ信号に変換して制御信号を生成し、発振回路に出力するデジタル−アナログ変換回路と、を備えることで、上記課題を解決することができる。 （もっと読む）

【課題】直接変換プロセスにおける局部発振器の漏洩制御。
【解決手段】ゼロ中間周波数（ＩＦ）受信機あるいは送信機における、局部発振器（ＬＯ）周波数を発生するためのシステムおよび方法が与えられる。電圧制御発振器（ＶＣＯ）から信号が受信される。信号はＶＣＯ周波数を有している。ＶＣＯ周波数は分周された周波数を有している信号を生成するために数値Ｎによって分周される。ＶＣＯ周波数を有している信号はそこで、出力周波数を有している出力信号を生成するために、分周された周波数を有している信号と混合される。局部発振器漏洩が減少される。したがって、受信機あるいは送信機は、複数の無線通信帯域およびモードで動作し、そして組み合わせられた規格を満足することが可能である。 （もっと読む）

【課題】位相ロック回路において、電圧制御発振回路や分周回路の性能が設計時よりばらついた場合であっても、電圧制御発振回路が出力する高速クロックを分周回路で良好に分周できるようにして、不良品を低減する。
【解決手段】第１の分周回路４に加えて、この分周回路４よりも動作速度の遅い第２の分周回路５を備える。前記２つの分周回路４、５で分周されたクロックの周波数同士を周波数比較回路６で比較し、第２の分周回路５の分周クロックの周波数よりも第１の分周回路４の分周クロックの周波数の方が速い場合には、ＶＣＯ発振抑制回路７が電圧制御発振回路３出力クロックＦｏｕｔの発振周波数を抑制する。 （もっと読む）

【課題】５０％デューティ・サイクルを有するプログラマブル整数クロック分割の回路お
よび方法。
【解決手段】整数分割値により入力信号の周波数を分割する回路および方法。回路は一般
的に（ａ）入力信号を受信する第１の複数の直列接続された遅延要素および第１の設定可
能なフィードバック・ネットワークを含む第１周波数分割器、（ｂ）入力信号の逆転を受
信する第２の複数の直列接続された遅延要素および第２の設定可能なフィードバック・ネ
ットワークを含む第２周波数分割器、（ｃ）第１および第２周波数分割器の出力を選択し
および／あるいは組み合わせ、周波数分割出力信号を形成するよう構成される設定可能な
論理、および（ｄ）第１および第２の設定可能なフィードバック・ネットワークおよび設
定可能な論理を選択可能な形で設定するよう構成されるプログラマブル回路、を含む。 （もっと読む）