【課題】十分に高い周波数帯域において、広帯域にわたって柔軟に発振周波数を調整すること。
【解決手段】信号線１３１は、電源から直流電圧Ｖｄｃが印加されると、電源に接続された始端を節とし、終端を腹とする４分の３波長の定在波を発生させる。ストリップ１３２−１〜１３２−ｎは、それぞれスイッチ１３３−１〜１３３−ｎを介してグランド層に接続されている。スイッチ１３３−１〜１３３−ｎは、切替制御部１４０による制御に従って、それぞれストリップ１３２−１〜１３２−ｎとグランド層との接続及び非接続を切り替える。スイッチ１３３−１〜１３３−ｎの接続及び非接続を切り替えることにより、擬似的に信号線１３１とグランド層の間の距離が調節され、伝送線路部１３０における実効誘電率が変化して、定在波の周波数を調整することができる。 （もっと読む）

【課題】 位相雑音特性を劣化させることなく可変周波数帯域の広帯域化を図ることができる発振器を提供する。
【解決手段】 可変周波数帯域の異なる複数の電圧制御発振器（１５ａ、１５ｂ）と、複数の電圧制御発振器からの出力のいずれかを選択出力する切替器１６と、パラメータに基づいて発振器出力が所定の周波数となるよう制御するデジタルＰＬＬ回路１３とを備え、制御部１８が、各電圧制御発振器に対応して、良好な位相雑音特性が得られるループゲイン及びダンピングファクタを記憶しておき、外部から周波数の値が入力されると、入力された周波数の値に応じて電圧制御発振器を選択し、当該電圧制御発振器からの出力を選択出力するよう切替器１６を切り替え、当該電圧制御発振器に対応して記憶されているループゲイン及びダンピングファクタをパラメータとしてデジタルＰＬＬ回路１３に設定する発振器としている。 （もっと読む）

【課題】入力クロックの周波数がジッタやワンダ等により時間的に変動する場合においても、入力クロックの不具合の状態を的確に判定することができようにし、適切な保守が可能となる、クロック供給装置を提供する。
【解決手段】本発明のクロック供給装置においては、Ｎ系クロック受信部２２とＮ系ＭＴＩＥ計測部３１との間に設置されるワンダ・ジッタ除去フィルタ４１と、Ｅ系クロック受信部２３とＥ系ＭＴＩＥ計測部３２との間に設置されるワンダ除去フィルタ４２と、を有して構成される。そして、発振器部２６が有するローパスフィルタ特性のカットオフ周波数と、ワンダ除去フィルタ４１，４２の有するローパスフィルタ特性のカットオフ周波数とが一致あるいは略等しいように構成される。 （もっと読む）

【課題】リファレンス信号が取得できなくなっても長時間にわたって高精度な基準周波数信号を出力可能で、使用温度範囲が広く、安価な基準周波数発生装置を提供する。
【解決手段】基準周波数発生装置１１は、ＧＰＳ受信機２１と、ＰＬＬ回路３１と、検出器２８と、記憶部２９と、制御部２２と、を備える。ＰＬＬ回路３１は、ＧＰＳ受信機２１からのリファレンス信号に基づいて得られた同期制御信号に基づき、デジタル制御発振器２６を制御する。記憶部２９には、同期制御信号の制御値と、そのときの電圧値及び温度と、の対応関係が記憶されている。リファレンス信号が得られない場合、制御部２２は、前記対応関係と、検出器２８が検出した電圧及び温度と、に基づいて自走制御信号を決定し、デジタル制御発振器２６を制御する。 （もっと読む）

【課題】複数のＶＣＯ間の発振周波数のばらつきを補償し、ジッタを低減する。
【解決手段】第１の発振回路および第２の発振回路はそれぞれ２つの周波数制御端子を備え、それぞれの一方の周波数制御端子に周波数制御信号Ａを入力する構成であり、第２の発振回路の他方の周波数制御端子に固定の周波数制御信号Ｂを与え、第１の発振回路および第２の発振回路の各発振周波数を比較し、その周波数誤差に応じた周波数制御信号Ｃを第１の発振回路の他方の周波数制御端子に与えるばらつき補償回路を備える。 （もっと読む）

【課題】矩形波を入力される遅延回路において、入力信号にノイズパルスが存在すると、出力信号のジッターが生じる。
【解決手段】シュミットコンパレータ１０２からの出力信号ＶdoでスイッチＳＷ3を制御し、コンデンサＣstへの充電電流を供給する電流源Ｉ1と、放電電流を供給する電流源Ｉ2とのいずれかを選択する。入力信号ＶdiでスイッチＳＷ1，ＳＷ2を制御することで、選択された電流源からの電流供給がオン／オフされる。シュミットコンパレータ１０２はコンデンサＣstの電圧Ｖstに応じてＶdoを切り替える。Ｖdiの立ち上がり時には、ＶdiのＨレベル期間にてコンデンサＣstへ充電電流を供給し、Ｖdiの立ち下がり時には、ＶdiのＬレベル期間にてコンデンサＣstへ放電電流を供給する。 （もっと読む）

【課題】高周波動作において、互いに容量が異なる複数のコンデンサの組み合わせを切り替えて電圧制御発振器の発振周波数帯域を切り替える際に、全ての発振周波数帯域同士を重なり合わせることが可能なＰＬＬ回路を提供することを目的とする。
【解決手段】互いに容量が異なる複数のコンデンサ５１−１〜５１−ｎの組み合わせを切り替えることにより発振周波数帯域を切り替える電圧制御発振器２を備えるＰＬＬ回路１において、電圧制御発振器２が高周波動作しているとき、容量が比較的大きなコンデンサ５２−４又はコンデンサ５２−５が選択されなくなる場合、補正用のコンデンサ５−１又はコンデンサ５−２を選択して電圧制御発振器２の全体の容量を大きくする。 （もっと読む）

【課題】粗調整用と微調整用のコンデンサを切り替えて発振回路の発振周波数を調整する際に、粗調整区間に生じるサイクルスリップに起因して発振周波数可変範囲が狭くなるのを回避可能なデジタルＰＬＬ回路及び半導体集積回路を提供することである。
【解決手段】インダクタンス素子に並列接続される容量素子の数を変えて発振周波数が制御される発振回路４と、基準クロック及びその遅延クロックと発振回路出力とをデジタル位相比較し、その比較結果に基づいて容量素子の並列接続数を制御し、発振回路出力の位相を基準クロック位相に近づける制御をする位相比較部６とを具備し、容量素子は、インダクタンス素子に並列接続可能な所定容量の粗調整用コンデンサ４３と、これに並列接続可能で粗調整用コンデンサの１／ｎ容量を有し、粗調整時に所定数の微調整用コンデンサが１つの粗調整用として制御される複数の微調整用コンデンサ４４を備える。 （もっと読む）

【課題】特性が悪化する可能性があった。
【解決手段】本発明は、第１および第２のループフィルタを有するＰＬＬ回路であって、前記第１のループフィルタに出力される第１の電流信号を生成する第１の出力ドライバと、前記第２のループフィルタに出力される第２の電流信号を生成する第２の出力ドライバとを備える電流信号生成回路と、前記第１もしくは第２の出力ドライバのいずれを活性化するか選択する制御回路と、を有するＰＬＬ回路である。 （もっと読む）

サプライレギュレートされたフェイズロックループ（ＰＬＬ）が提供される。ＰＬＬは、サプライレギュレーティングループ、電圧制御発振器（ＶＣＯ）、及びＶＣＯのためのプログラマブルデカップリングキャパシタアレイを備える。ＶＣＯデカップリングキャパシタアレイのキャパシタンスは、ＮかけるＣ_UNITに等しくなるように調整可能であり、ＮはＮ分周回路の乗算ファクタの現在の値であり、Ｃ_UNITはデカップリングキャパシタアレイを製造するために選ばれたプロセス技術に対して特徴付けられたユニットキャパシタンスである。ＰＬＬが１つの周波数帯から他にスイッチするとき、ＶＣＯデカップリングキャパシタによって導入される高次ポールがＰＬＬ参照周波数をトラックし、ＰＬＬの動作安定性を改善する。
（もっと読む）

【課題】温度変動による位相雑音の悪化を低減することが可能なＰＬＬ回路を提供することを目的とする。
【解決手段】電圧制御発振回路８１と、分周器８２と、基準信号REF-INと発振信号Outputとの互いの位相を比較し、位相差に応じたパルス幅のパルス信号UP、DOWNを出力する位相比較器と、パルス信号UP、DOWNのパルス幅に応じた大きさのＣＰ電流ICPp、ICPnを出力する出力電流補正機能付きチャージポンプ１と、ＣＰ電流ICPp、ICPnに応じてＶｔ電圧を制御するループフィルタ８５と、温度変動に応じて遅延時間が変化する遅延回路８とを備えてＰＬＬ回路１００を構成し、遅延回路８の遅延時間に基づいて、ＣＰ電流ICPpとＣＰ電流ICPnとの差が小さくなるように、ＣＰ電流ICPp又はＣＰ電流ICPnを補正する。 （もっと読む）

【課題】フラクショナルＮ−ＰＬＬ回路における出力クロック信号でのスプリアスの発生を抑制する。
【解決手段】出力クロック信号を出力する電圧制御発振器と、出力クロック信号を分周して分周クロック信号を生成し、基準クロック信号と分周クロック信号とを比較し、比較結果に基づき出力信号を出力するＮ個の制御ユニットと、各制御ユニットからの出力信号を加算する加算器と、加算器の出力をフィルタ処理し電圧制御発振器に出力するローパスフィルタとを備え、分周クロック信号に同期して所定の順序で巡回させ供給するＮ個のデータからなる分周比に係る設定情報を、各制御ユニットに対して初期値を互いに異ならせて供給し分周動作及び比較動作を行わせるようにして、Ｎ個の制御ユニットにより移動平均フィルタを形成し量子化ノイズを低減し、出力クロック信号でのスプリアスの発生を抑制できるようにする。 （もっと読む）

【課題】プロセス、電圧、温度、補償回路、および連続的に遅延量を発生させる方法を提供する。
【解決手段】補償回路は２つの遅延線を含んでおり、各遅延線が遅延出力を供給する。２つの遅延線は、それぞれが多数の遅延エレメントを含み、その結果として１つ以上の電流枯渇型インバータを含む場合がある。遅延線の数は、２つの遅延線間で異なる場合がある。遅延出力は、２つの遅延出力に基づくオフセットパルスを決定した後、オフセットパルスの電圧を平均し、遅延量を決定する合成回路に供給される。遅延量は、１つ以上の電流または電圧となる場合があり、メモリバスドライバ、動的ランダムアクセスメモリ、同期ＤＲＡＭ、プロセッサ、あるいは他のクロック回路のようなアプリケーション回路の入力信号または出力信号に適用されるＰＶＴ補正量を示す。 （もっと読む）

【課題】光源の光パワーのバラツキが所定の範囲変動しても一定の光吸収量を得ることが
できる原子発振器の光学系を提供する。
【解決手段】この光学系１００は、共鳴光２を出射する光源１と、光源１から出射された
共鳴光２を導く出射光路を複数の出射光路ａ〜ｃの中から選択する光スイッチ３と、複数
の出射光路ａ〜ｃに夫々配置され、共鳴光４が通過する長さが夫々異なる複数のガスセル
５、６、７と、複数の入射光路Ａ〜Ｃが各ガスセル５、６、７の出射側に配置され、光ス
イッチ３により選択されたガスセルを通過した励起光８を導く入射光路Ａを複数の入射光
路Ａ〜Ｃの中から選択する光スイッチ９と、励起光１０を検出するＰＤ１１と、ＰＤ１１
により検出された励起光１０の吸収量に基づいて光スイッチ３及び光スイッチ９を制御す
る制御部１２と、を備えて構成される。 （もっと読む）

【課題】ＶＣＯのＶＴ端子側から見えるバラクタダイオード数を減少させることによりリファレンスリークを低減するＰＬＬ回路を提供する。
【解決手段】ＰＬＬ回路を構成するループフィルタから出力されるＶＣＯ制御電圧とＶＣＯを予め関連付けて設定し、ループフィルタのＶＣＯ制御電圧に基づいて対応するＶＣＯを選択し、該ＶＣＯの電圧制御発振器制御電圧端子とループフィルタの出力端子との接続を制御する切替信号を生成するＶＣＯ切替回路と、切替信号に基づいて、選択されたＶＣＯのみの電圧制御発振器制御電圧端子とループフィルタの出力端子を接続し、他のＶＣＯの電圧制御発振器制御電圧端子とループフィルタの出力端子との接続を解除するＶＴ選択回路と、を備えるＶＣＯの制御電圧端子にバラクタダイオードが接続された、発振周波数帯域の異なる複数のＶＣＯを備えるＰＬＬ回路である。 （もっと読む）

【課題】発振器の位相雑音を低減し、位相同期ループの消費電力および位相雑音を低減する。
【解決手段】発振器は、共振回路の容量値に応じて発振周波数が可変する構成であって、外部から入力する外部クロックと設定データに応じて、オーバーフロー信号を間欠的に出力するアキュムレータ１１と、オーバーフロー信号の間欠入力に応じてオン・オフするスイッチ１２と、スイッチ１２を介して共振回路に接続される固定容量値を有する容量素子Ｃ２とを備え、設定データに応じて間欠的に出力されるオーバーフロー信号の入力によりスイッチ１２がオンとなるオン時間における発振周波数と、オーバーフロー信号が入力されないときにスイッチ１２がオフとなるオフ時間における発振周波数との間で、オン時間とオフ時間の時間割合に応じた平均発振周波数を可変させる。 （もっと読む）

【課題】実装スペースとコストの更なる低減のため、電子機器内の水晶部品を１つに集約するためには、消費電流や周波数精度の問題があった。
【解決手段】本発明の水晶発振器は、音叉型水晶振動体と、この振動体の温度による発振周波数の変化を、時間領域で連続的に補正するための温度補償回路を含んだ発振回路とを備え、この発振回路の出力を源振として高周波クロック信号を出力する、複数のＰＬＬ（フェイズロックループ）回路を備える。このような構成にすることにより、電子機器内で必要とされる全てのクロック信号を、精度良く提供することができる。 （もっと読む）

【課題】チャージポンプを用いずに、出力周波数の精度を高くすることのできる自動調整発振器を提供する。
【解決手段】発振器１０は、発振回路１１、パルスカウンタ１２、充電回路１３、リセット回路１４、調整回路１５及びタイミング制御部を備えている。タイミング制御部から供給されたカウント開始信号に基づいてパルスカウンタ１２は、発振回路１１から出力される周波数ｆ０のパルス信号をカウントし、この間、出力信号Ｓ１を充電回路１３に供給する。充電回路１３は、出力信号Ｓ１が供給されている間、定電流減ＰＳ１とコンデンサＣ１とを接続し、接続ノードＮＤ１の電圧Ｖ１を上昇させる。調整回路１５は、出力信号Ｓ１の出力が終了した場合の電圧Ｖ１が、高電位基準電圧ＶＨより高い場合には、周波数ｆ０を高くする調整値を発振回路１１に供給し、低電位基準電圧ＶＬより低い場合には、周波数ｆ０を低くする調整値を発振回路１１に供給する。 （もっと読む）

【課題】 位相分解能を高くし周波数スペクトラムのピークを低減したスペクトラム拡散クロック発生器を提供する。
【解決手段】 本発明のスペクトラム拡散クロック発生器１００は、基準クロック信号と帰還クロック信号の位相差を検出する位相比較器２０、チャージポンプ２２、ループフィルタ２４、多相のクロック信号を発生する多相ＶＣＯ２２、多相ＶＣＯ２６からの隣合う位相のクロック信号の位相を補間する位相補間部１２０、位相補完部１２０の位相選択を制御する位相選択部１３０、一定のステップ幅で段階的に変化する１周期分の変調波形データを記憶する変調データ部１４０、ディザステップ信号ＤＳを出力するディザ処理部１５０、変調波形データとディザステップ信号を加算する加算器１６０を有する。位相選択部１３０は、ディザステップ信号が加算された変調波形データに基づき位相の補間を行う。 （もっと読む）

【課題】本発明は、ジッタ抑制分を加味することなく、ジッタを付加することが出来るジッタ発生装置を実現することを目的にする。
【解決手段】本発明は、一方の入力に基準信号を入力し、他方の入力と位相比較を行い、位相差が閾値未満のとき、位相比較結果を出力しない位相比較器と、この位相比較器の出力を入力とするローパスフィルタと、このローパスフィルタの出力を入力とする電圧制御発振器と、この電圧制御発振器の出力を入力とし、位相比較器の他方の入力に出力する帰還回路と、ローパスフィルタの前後の少なくとも一方に設けられ、ジッタ信号を入力信号に加算し、出力する加算器とを備えたことを特徴とするものである。 （もっと読む）