発振器
【課題】 位相雑音特性を劣化させることなく可変周波数帯域の広帯域化を図ることができる発振器を提供する。
【解決手段】 可変周波数帯域の異なる複数の電圧制御発振器（１５ａ、１５ｂ）と、複数の電圧制御発振器からの出力のいずれかを選択出力する切替器１６と、パラメータに基づいて発振器出力が所定の周波数となるよう制御するデジタルＰＬＬ回路１３とを備え、制御部１８が、各電圧制御発振器に対応して、良好な位相雑音特性が得られるループゲイン及びダンピングファクタを記憶しておき、外部から周波数の値が入力されると、入力された周波数の値に応じて電圧制御発振器を選択し、当該電圧制御発振器からの出力を選択出力するよう切替器１６を切り替え、当該電圧制御発振器に対応して記憶されているループゲイン及びダンピングファクタをパラメータとしてデジタルＰＬＬ回路１３に設定する発振器としている。
【解決手段】 可変周波数帯域の異なる複数の電圧制御発振器（１５ａ、１５ｂ）と、複数の電圧制御発振器からの出力のいずれかを選択出力する切替器１６と、パラメータに基づいて発振器出力が所定の周波数となるよう制御するデジタルＰＬＬ回路１３とを備え、制御部１８が、各電圧制御発振器に対応して、良好な位相雑音特性が得られるループゲイン及びダンピングファクタを記憶しておき、外部から周波数の値が入力されると、入力された周波数の値に応じて電圧制御発振器を選択し、当該電圧制御発振器からの出力を選択出力するよう切替器１６を切り替え、当該電圧制御発振器に対応して記憶されているループゲイン及びダンピングファクタをパラメータとしてデジタルＰＬＬ回路１３に設定する発振器としている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発振器に係り、特に位相雑音を増大させずに可変周波数の広帯域化を図ることができる発振器に関する。
【背景技術】
【０００２】
［先行技術の説明］
一般に、電圧制御発振器（ＶＣＯ；Voltage Controlled Oscillator）の開発においては、周波数可変範囲を大きくすると、低位相雑音化を図ることが困難になる。
無線通信機や測定器等では、周波数可変範囲が広く、位相雑音特性の良好なＶＣＯが必要とされている。
【０００３】
［関連技術］
尚、ＶＣＯに関する技術としては、特開２００６−１４８３５６号公報「発振器、集積回路、通信装置」（出願人：シャープ株式会社、特許文献１）、特開２００３−３１８７３１号公報「ローカル信号発生回路およびそれを搭載する集積回路」（出願人：シャープ株式会社、特許文献２）がある。
【０００４】
特許文献１には、１つの筐体内に複数のＶＣＯを備え、いずれかを選択して使用して、良好な位相ノイズを有しつつ回路面積を抑えた発振器が記載されている。
しかし、特許文献１は、複数のＶＣＯに対して１つのループフィルタを備えた構成であり、各ＶＣＯにそれぞれ対応するループフィルタを設けた構成は記載されていない。
【０００５】
特許文献２には、複数のＶＣＯを備え、スイッチで切り替えて使用し、各ＶＣＯからの出力信号レベルを一定とし、位相雑音を改善することが記載されている。
しかし、特許文献２は、ＰＬＬ回路で各ＶＣＯに対してそれぞれループゲインやダンピングファクタを調整するものではない。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００６−１４８３５６号公報
【特許文献２】特開２００３−３１８７３１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、従来の発振器では、可変周波数帯域を広くすると位相雑音特性が劣化してしまうという問題点があった。
【０００８】
本発明は上記実状に鑑みて為されたもので、位相雑音特性を劣化させることなく可変周波数帯域の広帯域化を図ることができる発振器を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記従来例の問題点を解決するための本発明は、発振器において、並列に接続され、可変周波数帯域の異なる複数の電圧制御発振器と、複数の電圧制御発振器からの出力のいずれかを選択出力する第１の切替器と、パラメータに基づいて、第１の切替器からの出力が所定の周波数となるよう制御するデジタルＰＬＬ回路と、複数の電圧制御発振器のそれぞれに対応して、良好な位相雑音特性が得られるループゲイン及びダンピングファクタを記憶しておき、外部から周波数の値が入力されると、入力された周波数の値に応じていずれかの電圧制御発振器を選択し、選択された電圧制御発振器からの出力を選択出力するよう第１の切替器を切り替え、選択された電圧制御発振器に対応して記憶されているループゲイン及びダンピングファクタをパラメータとしてデジタルＰＬＬ回路に設定する制御部とを備えたことを特徴としている。
【００１０】
また、本発明は、発振器において、並列に接続され、可変周波数帯域の異なる複数の電圧制御発振器と、複数の電圧制御発振器からの出力のいずれかを選択出力する第１の切替器と、複数の電圧制御発振器のそれぞれに対応して、良好な位相雑音特性が得られるループゲイン及びダンピングファクタを記憶しておき、指示に応じて選択されたループゲイン及びダンピングファクタに基づいて第１の切替器からの出力が所定の周波数となるよう制御するデジタルＰＬＬ回路と、外部から周波数の値が入力されると、入力された周波数の値に応じていずれかの電圧制御発振器を選択し、選択された電圧制御発振器からの出力を選択出力するよう第１の切替器を切り替え、選択された電圧制御発振器に対応するループゲイン及びダンピングファクタを選択する指示をデジタルＰＬＬ回路に出力する制御部とを備えたことを特徴としている。
【００１１】
また、本発明は、上記発振器において、複数の電圧制御発振器に電源を供給する電源回路を備え、制御部が、選択された電圧制御発振器に対して電源を供給するよう電源回路に指示を出力し、電源回路が、選択された電圧制御発振器に電源を供給すると共に他の電圧制御発振器には電源を供給しないことを特徴としている。
【００１２】
また、本発明は、上記発振器において、デジタルＰＬＬ回路からの出力に基づく制御電圧を、複数の電圧制御発振器のいずれかに出力する第２の切替器を備え、制御部が、選択された電圧制御発振器に対して制御電圧を出力するよう第２の切替器を切り替えることを特徴としている。
【００１３】
また、本発明は、上記発振器において、電圧制御発振器との接続部分がソケットで構成されており、電圧制御発振器を脱着可能に接続することを特徴としている。
【００１４】
また、本発明は、発振器において、並列に接続され、可変周波数帯域の異なる複数の電圧制御発振器と、各電圧制御発振器の入力段に設けられ、各電圧制御発振器の位相雑音特性が良好となるループゲイン及びダンピングファクタを備えた複数のループフィルタと、複数の電圧制御発振器からの出力のいずれかを選択出力する第３の切替器と、第３の切替器からの出力を所定の分周比で分周する分周器と、分周された信号と外部からの基準信号との位相を比較して位相差を検出する位相比較器と、当該位相差に応じた電圧を生成するチャージポンプと、チャージポンプから出力される電圧を複数のループフィルタのいずれかに出力する第４の切替器と、外部から周波数の値が入力されると、入力された周波数の値に応じていずれかの電圧制御発振器を選択して、第３の切替器を、選択された電圧制御発振器からの出力を選択出力するよう切り替え、第４の切替器を、選択された電圧制御発振器に電圧を出力するよう切り替える制御部とを備えたことを特徴としている。
【発明の効果】
【００１５】
本発明によれば、並列に接続され、可変周波数帯域の異なる複数の電圧制御発振器と、複数の電圧制御発振器からの出力のいずれかを選択出力する第１の切替器と、パラメータに基づいて、第１の切替器からの出力が所定の周波数となるよう制御するデジタルＰＬＬ回路と、複数の電圧制御発振器のそれぞれに対応して、良好な位相雑音特性が得られるループゲイン及びダンピングファクタを記憶しておき、外部から周波数の値が入力されると、入力された周波数の値に応じていずれかの電圧制御発振器を選択し、選択された電圧制御発振器からの出力を選択出力するよう第１の切替器を切り替え、選択された電圧制御発振器に対応して記憶されているループゲイン及びダンピングファクタをパラメータとしてデジタルＰＬＬ回路に設定する制御部とを備えた発振器としているので、可変周波数帯域を広くすることができると共に、選択された電圧制御発振器に応じて適切なパラメータをデジタルＰＬＬ回路に設定して制御を行うことができ、位相雑音特性を向上させることができる効果がある。
【００１６】
また、本発明によれば、並列に接続され、可変周波数帯域の異なる複数の電圧制御発振器と、複数の電圧制御発振器からの出力のいずれかを選択出力する第１の切替器と、複数の電圧制御発振器のそれぞれに対応して、良好な位相雑音特性が得られるループゲイン及びダンピングファクタを記憶しておき、指示に応じて選択されたループゲイン及びダンピングファクタに基づいて第１の切替器からの出力が所定の周波数となるよう制御するデジタルＰＬＬ回路と、外部から周波数の値が入力されると、入力された周波数の値に応じていずれかの電圧制御発振器を選択し、選択された電圧制御発振器からの出力を選択出力するよう第１の切替器を切り替え、選択された電圧制御発振器に対応するループゲイン及びダンピングファクタを選択する指示をデジタルＰＬＬ回路に出力する制御部とを備えた発振器としているので、可変周波数帯域を広くすることができると共に、デジタルＰＬＬ回路が、選択された電圧制御発振器に応じて適切なループゲイン及びダンピングファクタを選択して制御を行うことができ、位相雑音特性を向上させることができる効果がある。
【００１７】
また、本発明によれば、複数の電圧制御発振器に電源を供給する電源回路を備え、制御部が、選択された電圧制御発振器に対して電源を供給するよう電源回路に指示を出力し、電源回路が、選択された電圧制御発振器に電源を供給すると共に他の電圧制御発振器には電源を供給しない上記発振器としているので、使用する電圧制御発振器のみに電源を供給して、消費電力を低減することができる効果がある。
【００１８】
また、本発明によれば、デジタルＰＬＬ回路からの出力に基づく制御電圧を、複数の電圧制御発振器のいずれかに出力する第２の切替器を備え、制御部が、選択された電圧制御発振器に対して制御電圧を出力するよう第２の切替器を切り替える上記発振器としているので、選択されなかった電圧制御発振器の影響を排除して、発振器の特性劣化を防ぐことができる効果がある。
【００１９】
また、本発明によれば、電圧制御発振器との接続部分がソケットで構成されており、電圧制御発振器を脱着可能に接続する上記発振器としているので、異なる特性の電圧制御発振器を適宜差し替えて利用でき、同一のユニットでユーザの多様なニーズに柔軟に対応することができる効果がある。
【００２０】
また、本発明によれば、並列に接続され、可変周波数帯域の異なる複数の電圧制御発振器と、各電圧制御発振器の入力段に設けられ、各電圧制御発振器の位相雑音特性が良好となるループゲイン及びダンピングファクタを備えた複数のループフィルタと、複数の電圧制御発振器からの出力のいずれかを選択出力する第３の切替器と、第３の切替器からの出力を所定の分周比で分周する分周器と、分周された信号と外部からの基準信号との位相を比較して位相差を検出する位相比較器と、当該位相差に応じた電圧を生成するチャージポンプと、チャージポンプから出力される電圧を複数のループフィルタのいずれかに出力する第４の切替器と、外部から周波数の値が入力されると、入力された周波数の値に応じていずれかの電圧制御発振器を選択して、第３の切替器を、選択された電圧制御発振器からの出力を選択出力するよう切り替え、第４の切替器を、選択された電圧制御発振器に電圧を出力するよう切り替える制御部とを備えた発振器としているので、可変周波数帯域を広くすることができると共に、どの電圧制御発振器が選択された場合でも、最適なループゲイン及びダンピングファクタを備えたループフィルタを介して制御電圧を印加することができ、位相雑音特性を向上させることができる効果がある。
【図面の簡単な説明】
【００２１】
【図１】本実施の形態に係る発振器（本発振器）の概略構成ブロック図である。
【図２】ＤＰＬＬの構成を示す模式説明図である。
【図３】本発明の別の実施の形態に係る発振器（別の発振器）の概略構成ブロック図である。
【発明を実施するための形態】
【００２２】
［発明の概要］
本発明の実施の形態について図面を参照しながら説明する。
本発明の実施の形態に係る発振器は、可変周波数帯域の異なる複数のＶＣＯと、当該複数のＶＣＯのいずれかを選択して発振器出力として出力する切替器と、発振器出力を所定の周波数に制御するＤＰＬＬ（Digital Phase Locked Loop）とを備え、制御部が、各ＶＣＯに対応する適切なループゲインとダンピングファクタとを記憶しており、外部から指定された周波数の値に応じて使用するＶＣＯを特定して、切替器にＶＣＯを選択する指示を出力し、ＤＰＬＬにループゲインとダンピングファクタ指定し、ＤＰＬＬが指定されたループゲインとダンピングファクタを設定して動作し、切替器が選択されたＶＣＯ出力を選択出力するようにしており、可変周波数帯域を広くすることができると共に、各ＶＣＯ毎に最適なループゲイン及びダンピングファクタを用いてループ制御を行うことができ、低位相雑音化を図ることができるものである。
【００２３】
また、本発明の実施の形態に係る発振器は、可変周波数帯域の異なる複数のＶＣＯと、当該複数のＶＣＯ出力の内のいずれかを選択して発振器出力として出力する第１の切替器と、発振器出力を所定の分周比で分周する分周器と、分周器の出力と基準信号とを比較して位相差を検出する位相比較器と、位相差をアナログ信号に変換するチャージポンプと、チャージポンプの出力を調整して制御電圧として対応するＶＣＯに出力する複数のループフィルタと、チャージポンプの出力をいずれかのループフィルタに出力する第２の切替器とを備え、各ループフィルタが、対応するＶＣＯの位相雑音特性が良好となる適切なループゲイン及びダンピングファクタを備えており、制御部が、外部から指定された周波数の値に応じて使用するＶＣＯを特定して、第１及び第２の切替器にＶＣＯを選択する指示を出力するようにしており、可変周波数帯域を広くすることができると共に、選択されたＶＣＯに対応したループゲイン及びダンピングファクタを備えたループフィルタによって最適な制御電圧を印加でき、低位相雑音化を図ることができるものである。
【００２４】
［実施の形態に係る発振器：図１］
本実施の形態に係る発振器の構成について図１を用いて説明する。図１は、本実施の形態に係る発振器（本発振器）の概略構成ブロック図である。
図１に示すように、本発振器は、基準信号生成部１１と、分周器（図では「１／Ｎ」）１２と、ＤＰＬＬ１３と、切替器１４と、ＶＣＯ１（１５ａ）と、ＶＣＯ２（１５ｂ）と、切替器１６と、電源回路１７と、制御部１８とを備えている。
【００２５】
各構成部分について説明する。
ＶＣＯ１及びＶＣＯ２は、切替器１４からの制御電圧に応じた周波数を発振するものであり、本発振器の特徴として、ＶＣＯ１とＶＣＯ２は周波数特性が異なっている。そして、本回路では、ユーザの設定に応じて、並列に接続されたＶＣＯ１とＶＣＯ２のいずれかを選択して使用するようにしており、可変周波数帯域を広くすることができるものである。
例えば、ＶＣＯ１として可変周波数帯域が１．９〜２．６ＧＨｚ、ＶＣＯ２として２．５〜３．１ＧＨｚのＶＣＯを用いることにより、本発振器の可変周波数帯域を２．０〜３．０ＧＨｚとすることができるものである。
尚、ここでは説明を簡単にするために、ＶＣＯを２個としているが、３個以上であってもよく、その場合一層可変周波数帯域を広くすることができるものである。
【００２６】
切替器１６は、制御部１８からの指示に従って、ＶＣＯ１又はＶＣＯ２の出力のいずれかを切り替えて発振器出力として出力する。切替器１６は、請求項に記載した第１の切替器に相当する。
分周器１２は、発振器出力を所定の分周比で分周する。
基準信号生成部１１は、基準信号を生成する。
【００２７】
ＤＰＬＬ１３は、ＦＰＧＡ（Field Programmable Gate Array）等で構成される処理回路であり、分周された発振器出力と基準信号１１からの基準信号の位相を比較して、発振器出力を所定の周波数とするよう制御する制御値を出力する。
ＤＰＬＬ１３の構成については後で説明するが、本発振器の特徴として、ＤＰＬＬ１３は、パラメータとして、制御部１８から指定されたループゲイン及びダンピングファクタの値を記憶しておき、当該ループゲイン及びダンピングファクタに基づいて処理を行う。
【００２８】
切替器１４は、制御部１８からの指示に従って、制御電圧をＶＣＯ１又はＶＣＯ２のいずれかに切り替えて出力する。切替器１４は、請求項に記載した第２の切替器に相当する。
電源回路１７は、制御部１８からの指示に従って、ＶＣＯ１又はＶＣＯ２のいずれかに電源を供給する。
尚、切替器１６でＶＣＯ１又はＶＣＯ２のいずれかの出力のみを選択することによって、切替器１４や、電源回路１７の切り替え制御がなくても動作可能であるが、本発振器では、切替器１４及び電源回路１７を備えることにより、選択されていないＶＣＯの影響を完全に排除して、特性の劣化を抑えるものである。
また、電源回路１７の切り替え制御によって、使用されるＶＣＯのみに電源を供給することにより、消費電力を低減できるものである。
【００２９】
制御部１８は、ＶＣＯ１を使用する周波数範囲とＶＣＯ２を使用する周波数範囲とを記憶しており、ユーザから設定された周波数に基づいてＶＣＯ１又はＶＣＯ２のいずれかを選択し、切替器１４、切替器１６、電源回路１７に指示を出力する。すなわち、設定された周波数がＶＣＯ１の周波数範囲であればＶＣＯ１を選択し、ＶＣＯ２の周波数範囲であればＶＣＯ２を選択する。
ＶＣＯが３個以上の場合にも同様に、記憶された周波数範囲と設定された周波数に基づいて、どのＶＣＯに切り替えるのかを切替器１４、切替器１６、電源回路１７に指示する。
【００３０】
また、本発振器の特徴として、制御部１８は、ＶＣＯ１及びＶＣＯ２のそれぞれについて、位相雑音特性が良好となる最適なループゲイン及びダンピングファクタを記憶しており、外部からの周波数設定に基づいてＶＣＯ１又はＶＣＯ２のいずれかを選択すると、選択されたＶＣＯに対応するループゲイン及びダンピングファクタを読み出して、ＤＰＬＬ１３に設定する。
ＶＣＯが３個以上設けられている場合にも、制御部１８には、それぞれのＶＣＯに対応する最適なループゲイン及びダンピングファクタを記憶しておき、設定された周波数に応じて選択されたＶＣＯに対応するループゲイン及びダンピングファクタをＤＰＬＬ１３に設定する。
尚、各ＶＣＯに最適なループゲイン及びダンピングファクタは、予め実験により求められるものである。
【００３１】
このように、本発振器では、発振器の特性に大きな影響を与えるループゲイン及びダンピングファクタを、使用するＶＣＯに応じて変えることにより、位相雑音特性の劣化を防ぐことができるものである。
尚、制御部１８は、ＣＰＵ（Central Processing Unit）等で構成される処理手段や、メモリやハードディスク等の記憶手段、また、ユーザが周波数を設定するキーボード等の入力手段を備えたコンピュータで実現される。あるいは、スイッチとメモリを備えたマイコンで構成することも可能である。
【００３２】
また、ここでは、制御部１８にＶＣＯとループゲイン及びダンピングファクタの組を複数記憶するものとしているが、ＤＰＬＬ１３内に記憶するようにしてもよく、その場合には、制御部１８から、選択するＶＣＯを指示することにより、ＤＰＬＬ１３がそれに対応するループゲイン及びダンピングファクタを用いて処理を行う。
【００３３】
更に、ＶＣＯの接続部分をソケットで構成しておき、発振器に組み込むＶＣＯを適宜差し替えて変更できるようにしてもよい。この場合、制御部は、組み込まれることが予想される複数種類のＶＣＯについてそれぞれループゲイン及びダンピングファクタを記憶しておく。
これにより、可変周波数帯域を自由に設定することができると共に、組み込むＶＣＯに応じて制御部１８から適切なループゲイン及びダンピングファクタをパラメータとしてＤＰＬＬに設定すれば、可変周波数帯域が広く、位相雑音特性が良好で、同一のユニットで様々なユーザのニーズに対応可能な発振器を実現できるものである。
【００３４】
［本発振器の動作］
次に、本発振器の動作について図１を用いて説明する。
ユーザによって外部から制御部１８に周波数が設定されると、制御部１８は、設定された周波数に応じてＶＣＯ１又はＶＣＯ２を選択し（ここではＶＣＯ１を選択するものとする）、切替器１４、切替器１６、電源回路１７にＶＣＯ１を選択するよう指示を出力する。更に、制御部１８は、選択されたＶＣＯ１に対応して記憶されているループゲイン及びダンピングファクタをＤＰＬＬ１３に設定する。
【００３５】
電源回路１７は、制御部１８からの指示に従って、ＶＣＯ１へ電源を供給し、ＶＣＯ２への電源供給は行わない。また、切替器１４，１６はＶＣＯ１側に接続を切り替える。
そして、切替器１６でＶＣＯ１の出力が選択されて、発振器出力として出力されると、分周器１２が、切替器１６から出力された発振器出力を所定の分周比で分周し、分周された信号は、Ａ／Ｄ変換（図示せず）後、ＤＰＬＬ１３に入力される。
ＤＰＬＬ１３が、分周された発振器出力と基準信号との位相を比較して位相差を検出し、位相差に基づいた制御値を出力する。ここで、ＤＰＬＬ１３は、制御部１８から設定されたループフィルタ及びダンピングファクタの値に基づいて制御値を調整する。
【００３６】
制御値は、Ｄ／Ａ変換（図示せず）された後、切替器１４に入力され、切替器１４でＶＣＯ１側に切り替えられて制御電圧としてＶＣＯ１に印加される。
そして、ＶＣＯ１は、制御電圧に応じた周波数を発振する。このようにして本発振器の動作が行われるものである。
【００３７】
［ＤＰＬＬ１３の構成：図２］
次に、ＤＰＬＬ１３の具体的な構成について図２を用いて説明する。図２は、ＤＰＬＬの構成を示す模式説明図である。
図２に示すように、ＤＰＬＬ１３は、乗算器２１と、直交検波器２２と、位相回転器（Phase rotator）２３と、ＬＰＦ（ＬＰＦ０）２４と、位相検出器２５と、ＬＰＦ（ＬＰＦ１）２６と、周波数微調整回路２７と、ＡＧＣ回路２８と、ＰＬＬ回路（ＰＬＬｃｃｔ）２９と、ＰＷＭ内挿器３０と、粗調制御回路３１と、粗調ＤＡＣインタフェース３２と、パラメータ出力部３３とを備えている。
【００３８】
乗算器２１は、図１に示した分周器１２からの出力がＡ／Ｄ変換された信号を入力し、当該入力信号とＡＧＣ回路２８からの出力を乗算して直交検波器２２に出力する。
直交検波器２２は、実部のハイパスフィルタ（Ｈ_fil Real）と虚部のハイパスフィルタ（Ｈ_fil Imag）とを備え、直交検波によって同相成分（Ｉ成分）と直交成分（Ｑ成分）を出力する。
【００３９】
位相回転器２３は、パラメータ出力部３３から出力されるパラメータ（f_data1）に従って直交検波器２２からのＩ成分，Ｑ成分について位相を回転させ、ＬＰＦ２４に出力する。
ＬＰＦ２４は、位相回転器２３からの出力に対して直流（ＤＣ）成分を除去し、位相検出器２５に出力する。
【００４０】
位相検出器２５は、ＬＰＦ２４から出力されるＩ成分とＱ成分から位相を検出し、位相検出結果を位相情報としてＬＰＦ２６に出力する。また、位相検出器２５は、Ｉ成分，Ｑ成分を基に、振幅情報を求め、振幅情報から求められるＡＧＣの補正値をＡＧＣ回路２８に出力する。
ＬＰＦ２６は、位相検出器２５からの位相情報について低周波成分を除去するフィルタである。
【００４１】
周波数微調整回路２７は、パラメータ出力部３３から出力されるパラメータ（ＮＮ， f_data2）に従ってＬＰＦ２６からの位相情報の周波数成分について周波数の微調整を行う。
ＡＧＣ回路２８は、位相検出器２５からの補正値に基づき電圧を発生させる回路であり、フィルタによって構成されている。
【００４２】
ＰＬＬ回路２９は、周波数微調整回路２７からの出力を入力し、同期信号を生成し、ＰＷＭ内挿器３０に出力する。ＰＬＬ回路２９には、パラメータ出力部３３からリセット（reset）信号が入力され、リセットが為される。ＰＬＬ回路２９は、フィルタによって構成されている。また、本発振器の特徴として、ＰＬＬ回路２９は、制御部１８から設定されたループゲイン及びダンピングファクタに基づいて同期信号を生成する。
【００４３】
ＰＷＭ（Pulse Width Modulation：パルス幅変調）内挿器３０は、ＰＬＬ回路２９からの同期信号を入力し、粗調制御回路３１から出力されるロック検出信号（lock_det）を入力して、パルス幅変調を行って微調用のパルスを生成し、極性情報（Polarity）とオフセット調整情報（offset_adjust）を出力する。
【００４４】
粗調制御回路３１は、ＰＷＭ内挿器３０からオフセット調整情報、極性情報を入力し、パラメータ出力部３３から分周値（ＮＮ）を入力し、位相検出器２５から入力される信号についてロックを検出し、ロック検出信号をＰＷＭ内挿器３２及び外部に出力する。
【００４５】
粗調ＤＡＣインタフェース３２は、粗調制御回路３１からの信号を入力して、パラメータ出力部３３からの周波数パラメータ（f_data 3）に従って、後段のＤ／Ａ変換器（図示せず）用の信号に整える制御を行うインタフェース部である。
【００４６】
パラメータ出力部３３は、制御部１８から、ユーザの入力に基づいて所定の周波数範囲で周波数が入力され、分周値（ＮＮ）、位相回転器２３への周波数パラメータ（f_data 1）、周波数微調整回路２７への周波数パラメータ（f_data 2）、粗調ＤＡＣインタフェース３２への周波数パラメータ（f_data 3）を計算し、更に計算されたタイミングでリセット信号（reset）及び上記パラメータ等を出力する。
【００４７】
そして、ＰＷＭ内挿器３０から出力された信号と、粗調ＤＡＣインタフェース３２から出力された信号は、それぞれＤ／Ａ変換された後、結合され、フィルタによって平滑化されて、切替器１４を介してＶＣＯ１又はＶＣＯ２に制御電圧として印加されるようになっている。
【００４８】
［実施の形態の効果］
本発振器によれば、ＤＰＬＬ１３と、周波数特性の異なるＶＣＯ１とＶＣＯ２とを備え、制御部１８が、設定された周波数に応じて適切なＶＣＯを選択し、切替器１４，１６を選択されたＶＣＯ側に切り替え、選択されたＶＣＯに電源回路１７によって電源を供給させ、当該選択されたＶＣＯに対応する最適なループゲイン及びダンピングファクタをＤＰＬＬ１３に設定する発振器としているので、可変周波数帯域を広くすることができ、ＤＰＬＬ１３が選択されたＶＣＯに最適なループゲイン及びダンピングファクタを用いて制御を行うことができ、良好な位相雑音特性を保持することができる効果がある。
【００４９】
また、本発振器によれば、ＶＣＯをソケットに挿入して接続する構造とすることにより、所望の周波数帯域のＶＣＯに容易に変更することができ、可変周波数帯域を一層広くすることができ、また、設計変更等に柔軟に対応することができる効果がある。
【００５０】
［別の実施の形態の構成：図３］
次に、本発明の別の実施の形態に係る発振器について図３を用いて説明する。図３は、本発明の別の実施の形態に係る発振器（別の発振器）の概略構成ブロック図である。
図３に示すように、別の発振器は、基準信号生成部４１と、分周器（図では「１／Ｎ」）４２と、位相比較器４３と、チャージポンプ４４と、切替器４５と、ループフィルタ１（４６ａ）と、ループフィルタ２（４６ｂ）と、ＶＣＯ１（４７ａ）と、ＶＣＯ２（４７ｂ）と、切替器４８と、電源回路４９と、制御部５０とを備えている。
【００５１】
上記構成部分の内、基準信号生成部４１と、分周器４２と、ＶＣＯ１（４７ａ）と、ＶＣＯ２（４７ｂ）と、切替器４５と、切替器４８と、電源回路４９は、図１に示した本発振回路と同様の部分であり、構成及び動作が同じであるため説明は省略する。尚、切替器４５，４８は、それぞれ、請求項に記載した第４の切替器、第３の切替器に相当している。
【００５２】
別の発振器では、図１に示したＤＰＬＬ１３の代わりに位相比較器４３とチャージポンプ４４とが設けられ、更に、別の発振器の特徴として、ＶＣＯ１及びＶＣＯ２のそれぞれに対応してループフィルタ１，２が設けられているものである。
位相比較器４３は、基準信号と、分周された発振器出力との位相を比較して位相差を検出する。
チャージポンプは、位相差に基づく電圧を生成する。
【００５３】
ループフィルタ１は、ＶＣＯ１の位相雑音特性が良好となるループゲイン及びダンピングファクタを備えたフィルタである。
同様に、ループフィルタ２は、ＶＣＯ２の位相雑音特性が良好となるループゲイン及びダンピングファクタを備えたフィルタである。
ループフィルタ１，２は、それぞれ、請求項に記載した第１，第２のループフィルタに相当している。
【００５４】
尚、別の発振器においてもＶＣＯを３個以上設けてもよく、その場合にはそれぞれ対応するループフィルタを備え、各ループフィルタの特性は、対応するＶＣＯの位相雑音特性が良好となるループゲイン及びダンピングファクタを備えるものとする。
これにより、別の発振器では、どのＶＣＯが選択された場合でも最適に調整されたループフィルタを介して制御電圧が印加されるため、良好な位相雑音特性が得られるものである。
【００５５】
上記構成の別の発振器の動作について簡単に説明する。
ユーザによって外部から制御部５０に周波数が設定されると、制御部５０は、設定された周波数に応じてＶＣＯ１又はＶＣＯ２を選択し（ここではＶＣＯ１を選択するものとする）、切替器４５、切替器４８、電源回路４９にＶＣＯ１を選択するよう指示を出力する。
指示に応じて、電源回路４９はＶＣＯ１に電源を供給し、切替器４５，４８はＶＣＯ１側に接続を切り替える。
【００５６】
そして、切替器４８でＶＣＯ１の出力が発振器出力として出力され、分周器４２で分周され、位相比較器４３で基準信号との位相差が検出され、チャージポンプでアナログ信号に変換されて、制御信号として、切替器４５を介してループフィルタ１に入力される。
【００５７】
ループフィルタ１は、ＶＣＯ１に合わせた最適なループゲイン及びダンピングファクタを備えており、制御信号を最適な制御電圧に調整してＶＣＯ１に出力する。
そして、ＶＣＯ１が制御電圧に応じた周波数を発振する。このようにして別の発振器の動作が行われるものである。
【００５８】
［別の実施の形態の効果］
別の発振器によれば、周波数特性の異なるＶＣＯ１とＶＣＯ２と、ＶＣＯ１に最適なループゲイン及びダンピングファクタを有するループフィルタ１と、ＶＣＯ２に最適なループゲイン及びダンピングファクタを有するループフィルタ２とを備え、制御部５０が、設定された周波数に応じて適切なＶＣＯを選択し、切替器４５，４８を選択されたＶＣＯ側に切り替え、選択されたＶＣＯに電源回路４９によって電源を供給する発振器としているので、可変周波数帯域を広くすることができ、選択されたＶＣＯに対して、最適なループゲイン及びダンピングファクタを備えたループフィルタで調整された制御電圧を印加することにより、良好な位相雑音特性を保持することができる効果がある。
【００５９】
また、別の発振器では、各ＶＣＯの発振周波数をそれぞれ固定の値としてもよく、このようにすれば対応するループフィルタの特性を絞り込んで設定することができ、位相雑音特性を一層良好にすることができる効果がある。
【産業上の利用可能性】
【００６０】
本発明は、位相雑音を増大させずに可変周波数の広帯域化を図ることができる発振器に適している。
【符号の説明】
【００６１】
１１，４１…基準信号生成部、 １２，４２…分周器、 １３…ＤＰＬＬ、 １４，１６，４５，４８…切替器、 １５，４７…ＶＣＯ、 １７…電源回路、 １８…制御部、 ２１…乗算器、 ２２…直交検波器、 ２３…位相回転機器、 ２４，２６…ＬＰＦ、 ２５…位相検出器、 ２７…周波数微調整回路、 ２８…ＡＧＣ回路、 ２９…ＰＬＬ回路、 ３０…ＰＷＭ内挿器、 ３１…粗調整制御回路、 ３２…粗調ＤＡＣインタフェース、 ３３…パラメータ出力部、 ４３…位相比較器、 ４４…チャージポンプ、 ４６…ループフィルタ、 ５０…制御部
【技術分野】
【０００１】
本発明は、発振器に係り、特に位相雑音を増大させずに可変周波数の広帯域化を図ることができる発振器に関する。
【背景技術】
【０００２】
［先行技術の説明］
一般に、電圧制御発振器（ＶＣＯ；Voltage Controlled Oscillator）の開発においては、周波数可変範囲を大きくすると、低位相雑音化を図ることが困難になる。
無線通信機や測定器等では、周波数可変範囲が広く、位相雑音特性の良好なＶＣＯが必要とされている。
【０００３】
［関連技術］
尚、ＶＣＯに関する技術としては、特開２００６−１４８３５６号公報「発振器、集積回路、通信装置」（出願人：シャープ株式会社、特許文献１）、特開２００３−３１８７３１号公報「ローカル信号発生回路およびそれを搭載する集積回路」（出願人：シャープ株式会社、特許文献２）がある。
【０００４】
特許文献１には、１つの筐体内に複数のＶＣＯを備え、いずれかを選択して使用して、良好な位相ノイズを有しつつ回路面積を抑えた発振器が記載されている。
しかし、特許文献１は、複数のＶＣＯに対して１つのループフィルタを備えた構成であり、各ＶＣＯにそれぞれ対応するループフィルタを設けた構成は記載されていない。
【０００５】
特許文献２には、複数のＶＣＯを備え、スイッチで切り替えて使用し、各ＶＣＯからの出力信号レベルを一定とし、位相雑音を改善することが記載されている。
しかし、特許文献２は、ＰＬＬ回路で各ＶＣＯに対してそれぞれループゲインやダンピングファクタを調整するものではない。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００６−１４８３５６号公報
【特許文献２】特開２００３−３１８７３１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、従来の発振器では、可変周波数帯域を広くすると位相雑音特性が劣化してしまうという問題点があった。
【０００８】
本発明は上記実状に鑑みて為されたもので、位相雑音特性を劣化させることなく可変周波数帯域の広帯域化を図ることができる発振器を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記従来例の問題点を解決するための本発明は、発振器において、並列に接続され、可変周波数帯域の異なる複数の電圧制御発振器と、複数の電圧制御発振器からの出力のいずれかを選択出力する第１の切替器と、パラメータに基づいて、第１の切替器からの出力が所定の周波数となるよう制御するデジタルＰＬＬ回路と、複数の電圧制御発振器のそれぞれに対応して、良好な位相雑音特性が得られるループゲイン及びダンピングファクタを記憶しておき、外部から周波数の値が入力されると、入力された周波数の値に応じていずれかの電圧制御発振器を選択し、選択された電圧制御発振器からの出力を選択出力するよう第１の切替器を切り替え、選択された電圧制御発振器に対応して記憶されているループゲイン及びダンピングファクタをパラメータとしてデジタルＰＬＬ回路に設定する制御部とを備えたことを特徴としている。
【００１０】
また、本発明は、発振器において、並列に接続され、可変周波数帯域の異なる複数の電圧制御発振器と、複数の電圧制御発振器からの出力のいずれかを選択出力する第１の切替器と、複数の電圧制御発振器のそれぞれに対応して、良好な位相雑音特性が得られるループゲイン及びダンピングファクタを記憶しておき、指示に応じて選択されたループゲイン及びダンピングファクタに基づいて第１の切替器からの出力が所定の周波数となるよう制御するデジタルＰＬＬ回路と、外部から周波数の値が入力されると、入力された周波数の値に応じていずれかの電圧制御発振器を選択し、選択された電圧制御発振器からの出力を選択出力するよう第１の切替器を切り替え、選択された電圧制御発振器に対応するループゲイン及びダンピングファクタを選択する指示をデジタルＰＬＬ回路に出力する制御部とを備えたことを特徴としている。
【００１１】
また、本発明は、上記発振器において、複数の電圧制御発振器に電源を供給する電源回路を備え、制御部が、選択された電圧制御発振器に対して電源を供給するよう電源回路に指示を出力し、電源回路が、選択された電圧制御発振器に電源を供給すると共に他の電圧制御発振器には電源を供給しないことを特徴としている。
【００１２】
また、本発明は、上記発振器において、デジタルＰＬＬ回路からの出力に基づく制御電圧を、複数の電圧制御発振器のいずれかに出力する第２の切替器を備え、制御部が、選択された電圧制御発振器に対して制御電圧を出力するよう第２の切替器を切り替えることを特徴としている。
【００１３】
また、本発明は、上記発振器において、電圧制御発振器との接続部分がソケットで構成されており、電圧制御発振器を脱着可能に接続することを特徴としている。
【００１４】
また、本発明は、発振器において、並列に接続され、可変周波数帯域の異なる複数の電圧制御発振器と、各電圧制御発振器の入力段に設けられ、各電圧制御発振器の位相雑音特性が良好となるループゲイン及びダンピングファクタを備えた複数のループフィルタと、複数の電圧制御発振器からの出力のいずれかを選択出力する第３の切替器と、第３の切替器からの出力を所定の分周比で分周する分周器と、分周された信号と外部からの基準信号との位相を比較して位相差を検出する位相比較器と、当該位相差に応じた電圧を生成するチャージポンプと、チャージポンプから出力される電圧を複数のループフィルタのいずれかに出力する第４の切替器と、外部から周波数の値が入力されると、入力された周波数の値に応じていずれかの電圧制御発振器を選択して、第３の切替器を、選択された電圧制御発振器からの出力を選択出力するよう切り替え、第４の切替器を、選択された電圧制御発振器に電圧を出力するよう切り替える制御部とを備えたことを特徴としている。
【発明の効果】
【００１５】
本発明によれば、並列に接続され、可変周波数帯域の異なる複数の電圧制御発振器と、複数の電圧制御発振器からの出力のいずれかを選択出力する第１の切替器と、パラメータに基づいて、第１の切替器からの出力が所定の周波数となるよう制御するデジタルＰＬＬ回路と、複数の電圧制御発振器のそれぞれに対応して、良好な位相雑音特性が得られるループゲイン及びダンピングファクタを記憶しておき、外部から周波数の値が入力されると、入力された周波数の値に応じていずれかの電圧制御発振器を選択し、選択された電圧制御発振器からの出力を選択出力するよう第１の切替器を切り替え、選択された電圧制御発振器に対応して記憶されているループゲイン及びダンピングファクタをパラメータとしてデジタルＰＬＬ回路に設定する制御部とを備えた発振器としているので、可変周波数帯域を広くすることができると共に、選択された電圧制御発振器に応じて適切なパラメータをデジタルＰＬＬ回路に設定して制御を行うことができ、位相雑音特性を向上させることができる効果がある。
【００１６】
また、本発明によれば、並列に接続され、可変周波数帯域の異なる複数の電圧制御発振器と、複数の電圧制御発振器からの出力のいずれかを選択出力する第１の切替器と、複数の電圧制御発振器のそれぞれに対応して、良好な位相雑音特性が得られるループゲイン及びダンピングファクタを記憶しておき、指示に応じて選択されたループゲイン及びダンピングファクタに基づいて第１の切替器からの出力が所定の周波数となるよう制御するデジタルＰＬＬ回路と、外部から周波数の値が入力されると、入力された周波数の値に応じていずれかの電圧制御発振器を選択し、選択された電圧制御発振器からの出力を選択出力するよう第１の切替器を切り替え、選択された電圧制御発振器に対応するループゲイン及びダンピングファクタを選択する指示をデジタルＰＬＬ回路に出力する制御部とを備えた発振器としているので、可変周波数帯域を広くすることができると共に、デジタルＰＬＬ回路が、選択された電圧制御発振器に応じて適切なループゲイン及びダンピングファクタを選択して制御を行うことができ、位相雑音特性を向上させることができる効果がある。
【００１７】
また、本発明によれば、複数の電圧制御発振器に電源を供給する電源回路を備え、制御部が、選択された電圧制御発振器に対して電源を供給するよう電源回路に指示を出力し、電源回路が、選択された電圧制御発振器に電源を供給すると共に他の電圧制御発振器には電源を供給しない上記発振器としているので、使用する電圧制御発振器のみに電源を供給して、消費電力を低減することができる効果がある。
【００１８】
また、本発明によれば、デジタルＰＬＬ回路からの出力に基づく制御電圧を、複数の電圧制御発振器のいずれかに出力する第２の切替器を備え、制御部が、選択された電圧制御発振器に対して制御電圧を出力するよう第２の切替器を切り替える上記発振器としているので、選択されなかった電圧制御発振器の影響を排除して、発振器の特性劣化を防ぐことができる効果がある。
【００１９】
また、本発明によれば、電圧制御発振器との接続部分がソケットで構成されており、電圧制御発振器を脱着可能に接続する上記発振器としているので、異なる特性の電圧制御発振器を適宜差し替えて利用でき、同一のユニットでユーザの多様なニーズに柔軟に対応することができる効果がある。
【００２０】
また、本発明によれば、並列に接続され、可変周波数帯域の異なる複数の電圧制御発振器と、各電圧制御発振器の入力段に設けられ、各電圧制御発振器の位相雑音特性が良好となるループゲイン及びダンピングファクタを備えた複数のループフィルタと、複数の電圧制御発振器からの出力のいずれかを選択出力する第３の切替器と、第３の切替器からの出力を所定の分周比で分周する分周器と、分周された信号と外部からの基準信号との位相を比較して位相差を検出する位相比較器と、当該位相差に応じた電圧を生成するチャージポンプと、チャージポンプから出力される電圧を複数のループフィルタのいずれかに出力する第４の切替器と、外部から周波数の値が入力されると、入力された周波数の値に応じていずれかの電圧制御発振器を選択して、第３の切替器を、選択された電圧制御発振器からの出力を選択出力するよう切り替え、第４の切替器を、選択された電圧制御発振器に電圧を出力するよう切り替える制御部とを備えた発振器としているので、可変周波数帯域を広くすることができると共に、どの電圧制御発振器が選択された場合でも、最適なループゲイン及びダンピングファクタを備えたループフィルタを介して制御電圧を印加することができ、位相雑音特性を向上させることができる効果がある。
【図面の簡単な説明】
【００２１】
【図１】本実施の形態に係る発振器（本発振器）の概略構成ブロック図である。
【図２】ＤＰＬＬの構成を示す模式説明図である。
【図３】本発明の別の実施の形態に係る発振器（別の発振器）の概略構成ブロック図である。
【発明を実施するための形態】
【００２２】
［発明の概要］
本発明の実施の形態について図面を参照しながら説明する。
本発明の実施の形態に係る発振器は、可変周波数帯域の異なる複数のＶＣＯと、当該複数のＶＣＯのいずれかを選択して発振器出力として出力する切替器と、発振器出力を所定の周波数に制御するＤＰＬＬ（Digital Phase Locked Loop）とを備え、制御部が、各ＶＣＯに対応する適切なループゲインとダンピングファクタとを記憶しており、外部から指定された周波数の値に応じて使用するＶＣＯを特定して、切替器にＶＣＯを選択する指示を出力し、ＤＰＬＬにループゲインとダンピングファクタ指定し、ＤＰＬＬが指定されたループゲインとダンピングファクタを設定して動作し、切替器が選択されたＶＣＯ出力を選択出力するようにしており、可変周波数帯域を広くすることができると共に、各ＶＣＯ毎に最適なループゲイン及びダンピングファクタを用いてループ制御を行うことができ、低位相雑音化を図ることができるものである。
【００２３】
また、本発明の実施の形態に係る発振器は、可変周波数帯域の異なる複数のＶＣＯと、当該複数のＶＣＯ出力の内のいずれかを選択して発振器出力として出力する第１の切替器と、発振器出力を所定の分周比で分周する分周器と、分周器の出力と基準信号とを比較して位相差を検出する位相比較器と、位相差をアナログ信号に変換するチャージポンプと、チャージポンプの出力を調整して制御電圧として対応するＶＣＯに出力する複数のループフィルタと、チャージポンプの出力をいずれかのループフィルタに出力する第２の切替器とを備え、各ループフィルタが、対応するＶＣＯの位相雑音特性が良好となる適切なループゲイン及びダンピングファクタを備えており、制御部が、外部から指定された周波数の値に応じて使用するＶＣＯを特定して、第１及び第２の切替器にＶＣＯを選択する指示を出力するようにしており、可変周波数帯域を広くすることができると共に、選択されたＶＣＯに対応したループゲイン及びダンピングファクタを備えたループフィルタによって最適な制御電圧を印加でき、低位相雑音化を図ることができるものである。
【００２４】
［実施の形態に係る発振器：図１］
本実施の形態に係る発振器の構成について図１を用いて説明する。図１は、本実施の形態に係る発振器（本発振器）の概略構成ブロック図である。
図１に示すように、本発振器は、基準信号生成部１１と、分周器（図では「１／Ｎ」）１２と、ＤＰＬＬ１３と、切替器１４と、ＶＣＯ１（１５ａ）と、ＶＣＯ２（１５ｂ）と、切替器１６と、電源回路１７と、制御部１８とを備えている。
【００２５】
各構成部分について説明する。
ＶＣＯ１及びＶＣＯ２は、切替器１４からの制御電圧に応じた周波数を発振するものであり、本発振器の特徴として、ＶＣＯ１とＶＣＯ２は周波数特性が異なっている。そして、本回路では、ユーザの設定に応じて、並列に接続されたＶＣＯ１とＶＣＯ２のいずれかを選択して使用するようにしており、可変周波数帯域を広くすることができるものである。
例えば、ＶＣＯ１として可変周波数帯域が１．９〜２．６ＧＨｚ、ＶＣＯ２として２．５〜３．１ＧＨｚのＶＣＯを用いることにより、本発振器の可変周波数帯域を２．０〜３．０ＧＨｚとすることができるものである。
尚、ここでは説明を簡単にするために、ＶＣＯを２個としているが、３個以上であってもよく、その場合一層可変周波数帯域を広くすることができるものである。
【００２６】
切替器１６は、制御部１８からの指示に従って、ＶＣＯ１又はＶＣＯ２の出力のいずれかを切り替えて発振器出力として出力する。切替器１６は、請求項に記載した第１の切替器に相当する。
分周器１２は、発振器出力を所定の分周比で分周する。
基準信号生成部１１は、基準信号を生成する。
【００２７】
ＤＰＬＬ１３は、ＦＰＧＡ（Field Programmable Gate Array）等で構成される処理回路であり、分周された発振器出力と基準信号１１からの基準信号の位相を比較して、発振器出力を所定の周波数とするよう制御する制御値を出力する。
ＤＰＬＬ１３の構成については後で説明するが、本発振器の特徴として、ＤＰＬＬ１３は、パラメータとして、制御部１８から指定されたループゲイン及びダンピングファクタの値を記憶しておき、当該ループゲイン及びダンピングファクタに基づいて処理を行う。
【００２８】
切替器１４は、制御部１８からの指示に従って、制御電圧をＶＣＯ１又はＶＣＯ２のいずれかに切り替えて出力する。切替器１４は、請求項に記載した第２の切替器に相当する。
電源回路１７は、制御部１８からの指示に従って、ＶＣＯ１又はＶＣＯ２のいずれかに電源を供給する。
尚、切替器１６でＶＣＯ１又はＶＣＯ２のいずれかの出力のみを選択することによって、切替器１４や、電源回路１７の切り替え制御がなくても動作可能であるが、本発振器では、切替器１４及び電源回路１７を備えることにより、選択されていないＶＣＯの影響を完全に排除して、特性の劣化を抑えるものである。
また、電源回路１７の切り替え制御によって、使用されるＶＣＯのみに電源を供給することにより、消費電力を低減できるものである。
【００２９】
制御部１８は、ＶＣＯ１を使用する周波数範囲とＶＣＯ２を使用する周波数範囲とを記憶しており、ユーザから設定された周波数に基づいてＶＣＯ１又はＶＣＯ２のいずれかを選択し、切替器１４、切替器１６、電源回路１７に指示を出力する。すなわち、設定された周波数がＶＣＯ１の周波数範囲であればＶＣＯ１を選択し、ＶＣＯ２の周波数範囲であればＶＣＯ２を選択する。
ＶＣＯが３個以上の場合にも同様に、記憶された周波数範囲と設定された周波数に基づいて、どのＶＣＯに切り替えるのかを切替器１４、切替器１６、電源回路１７に指示する。
【００３０】
また、本発振器の特徴として、制御部１８は、ＶＣＯ１及びＶＣＯ２のそれぞれについて、位相雑音特性が良好となる最適なループゲイン及びダンピングファクタを記憶しており、外部からの周波数設定に基づいてＶＣＯ１又はＶＣＯ２のいずれかを選択すると、選択されたＶＣＯに対応するループゲイン及びダンピングファクタを読み出して、ＤＰＬＬ１３に設定する。
ＶＣＯが３個以上設けられている場合にも、制御部１８には、それぞれのＶＣＯに対応する最適なループゲイン及びダンピングファクタを記憶しておき、設定された周波数に応じて選択されたＶＣＯに対応するループゲイン及びダンピングファクタをＤＰＬＬ１３に設定する。
尚、各ＶＣＯに最適なループゲイン及びダンピングファクタは、予め実験により求められるものである。
【００３１】
このように、本発振器では、発振器の特性に大きな影響を与えるループゲイン及びダンピングファクタを、使用するＶＣＯに応じて変えることにより、位相雑音特性の劣化を防ぐことができるものである。
尚、制御部１８は、ＣＰＵ（Central Processing Unit）等で構成される処理手段や、メモリやハードディスク等の記憶手段、また、ユーザが周波数を設定するキーボード等の入力手段を備えたコンピュータで実現される。あるいは、スイッチとメモリを備えたマイコンで構成することも可能である。
【００３２】
また、ここでは、制御部１８にＶＣＯとループゲイン及びダンピングファクタの組を複数記憶するものとしているが、ＤＰＬＬ１３内に記憶するようにしてもよく、その場合には、制御部１８から、選択するＶＣＯを指示することにより、ＤＰＬＬ１３がそれに対応するループゲイン及びダンピングファクタを用いて処理を行う。
【００３３】
更に、ＶＣＯの接続部分をソケットで構成しておき、発振器に組み込むＶＣＯを適宜差し替えて変更できるようにしてもよい。この場合、制御部は、組み込まれることが予想される複数種類のＶＣＯについてそれぞれループゲイン及びダンピングファクタを記憶しておく。
これにより、可変周波数帯域を自由に設定することができると共に、組み込むＶＣＯに応じて制御部１８から適切なループゲイン及びダンピングファクタをパラメータとしてＤＰＬＬに設定すれば、可変周波数帯域が広く、位相雑音特性が良好で、同一のユニットで様々なユーザのニーズに対応可能な発振器を実現できるものである。
【００３４】
［本発振器の動作］
次に、本発振器の動作について図１を用いて説明する。
ユーザによって外部から制御部１８に周波数が設定されると、制御部１８は、設定された周波数に応じてＶＣＯ１又はＶＣＯ２を選択し（ここではＶＣＯ１を選択するものとする）、切替器１４、切替器１６、電源回路１７にＶＣＯ１を選択するよう指示を出力する。更に、制御部１８は、選択されたＶＣＯ１に対応して記憶されているループゲイン及びダンピングファクタをＤＰＬＬ１３に設定する。
【００３５】
電源回路１７は、制御部１８からの指示に従って、ＶＣＯ１へ電源を供給し、ＶＣＯ２への電源供給は行わない。また、切替器１４，１６はＶＣＯ１側に接続を切り替える。
そして、切替器１６でＶＣＯ１の出力が選択されて、発振器出力として出力されると、分周器１２が、切替器１６から出力された発振器出力を所定の分周比で分周し、分周された信号は、Ａ／Ｄ変換（図示せず）後、ＤＰＬＬ１３に入力される。
ＤＰＬＬ１３が、分周された発振器出力と基準信号との位相を比較して位相差を検出し、位相差に基づいた制御値を出力する。ここで、ＤＰＬＬ１３は、制御部１８から設定されたループフィルタ及びダンピングファクタの値に基づいて制御値を調整する。
【００３６】
制御値は、Ｄ／Ａ変換（図示せず）された後、切替器１４に入力され、切替器１４でＶＣＯ１側に切り替えられて制御電圧としてＶＣＯ１に印加される。
そして、ＶＣＯ１は、制御電圧に応じた周波数を発振する。このようにして本発振器の動作が行われるものである。
【００３７】
［ＤＰＬＬ１３の構成：図２］
次に、ＤＰＬＬ１３の具体的な構成について図２を用いて説明する。図２は、ＤＰＬＬの構成を示す模式説明図である。
図２に示すように、ＤＰＬＬ１３は、乗算器２１と、直交検波器２２と、位相回転器（Phase rotator）２３と、ＬＰＦ（ＬＰＦ０）２４と、位相検出器２５と、ＬＰＦ（ＬＰＦ１）２６と、周波数微調整回路２７と、ＡＧＣ回路２８と、ＰＬＬ回路（ＰＬＬｃｃｔ）２９と、ＰＷＭ内挿器３０と、粗調制御回路３１と、粗調ＤＡＣインタフェース３２と、パラメータ出力部３３とを備えている。
【００３８】
乗算器２１は、図１に示した分周器１２からの出力がＡ／Ｄ変換された信号を入力し、当該入力信号とＡＧＣ回路２８からの出力を乗算して直交検波器２２に出力する。
直交検波器２２は、実部のハイパスフィルタ（Ｈ_fil Real）と虚部のハイパスフィルタ（Ｈ_fil Imag）とを備え、直交検波によって同相成分（Ｉ成分）と直交成分（Ｑ成分）を出力する。
【００３９】
位相回転器２３は、パラメータ出力部３３から出力されるパラメータ（f_data1）に従って直交検波器２２からのＩ成分，Ｑ成分について位相を回転させ、ＬＰＦ２４に出力する。
ＬＰＦ２４は、位相回転器２３からの出力に対して直流（ＤＣ）成分を除去し、位相検出器２５に出力する。
【００４０】
位相検出器２５は、ＬＰＦ２４から出力されるＩ成分とＱ成分から位相を検出し、位相検出結果を位相情報としてＬＰＦ２６に出力する。また、位相検出器２５は、Ｉ成分，Ｑ成分を基に、振幅情報を求め、振幅情報から求められるＡＧＣの補正値をＡＧＣ回路２８に出力する。
ＬＰＦ２６は、位相検出器２５からの位相情報について低周波成分を除去するフィルタである。
【００４１】
周波数微調整回路２７は、パラメータ出力部３３から出力されるパラメータ（ＮＮ， f_data2）に従ってＬＰＦ２６からの位相情報の周波数成分について周波数の微調整を行う。
ＡＧＣ回路２８は、位相検出器２５からの補正値に基づき電圧を発生させる回路であり、フィルタによって構成されている。
【００４２】
ＰＬＬ回路２９は、周波数微調整回路２７からの出力を入力し、同期信号を生成し、ＰＷＭ内挿器３０に出力する。ＰＬＬ回路２９には、パラメータ出力部３３からリセット（reset）信号が入力され、リセットが為される。ＰＬＬ回路２９は、フィルタによって構成されている。また、本発振器の特徴として、ＰＬＬ回路２９は、制御部１８から設定されたループゲイン及びダンピングファクタに基づいて同期信号を生成する。
【００４３】
ＰＷＭ（Pulse Width Modulation：パルス幅変調）内挿器３０は、ＰＬＬ回路２９からの同期信号を入力し、粗調制御回路３１から出力されるロック検出信号（lock_det）を入力して、パルス幅変調を行って微調用のパルスを生成し、極性情報（Polarity）とオフセット調整情報（offset_adjust）を出力する。
【００４４】
粗調制御回路３１は、ＰＷＭ内挿器３０からオフセット調整情報、極性情報を入力し、パラメータ出力部３３から分周値（ＮＮ）を入力し、位相検出器２５から入力される信号についてロックを検出し、ロック検出信号をＰＷＭ内挿器３２及び外部に出力する。
【００４５】
粗調ＤＡＣインタフェース３２は、粗調制御回路３１からの信号を入力して、パラメータ出力部３３からの周波数パラメータ（f_data 3）に従って、後段のＤ／Ａ変換器（図示せず）用の信号に整える制御を行うインタフェース部である。
【００４６】
パラメータ出力部３３は、制御部１８から、ユーザの入力に基づいて所定の周波数範囲で周波数が入力され、分周値（ＮＮ）、位相回転器２３への周波数パラメータ（f_data 1）、周波数微調整回路２７への周波数パラメータ（f_data 2）、粗調ＤＡＣインタフェース３２への周波数パラメータ（f_data 3）を計算し、更に計算されたタイミングでリセット信号（reset）及び上記パラメータ等を出力する。
【００４７】
そして、ＰＷＭ内挿器３０から出力された信号と、粗調ＤＡＣインタフェース３２から出力された信号は、それぞれＤ／Ａ変換された後、結合され、フィルタによって平滑化されて、切替器１４を介してＶＣＯ１又はＶＣＯ２に制御電圧として印加されるようになっている。
【００４８】
［実施の形態の効果］
本発振器によれば、ＤＰＬＬ１３と、周波数特性の異なるＶＣＯ１とＶＣＯ２とを備え、制御部１８が、設定された周波数に応じて適切なＶＣＯを選択し、切替器１４，１６を選択されたＶＣＯ側に切り替え、選択されたＶＣＯに電源回路１７によって電源を供給させ、当該選択されたＶＣＯに対応する最適なループゲイン及びダンピングファクタをＤＰＬＬ１３に設定する発振器としているので、可変周波数帯域を広くすることができ、ＤＰＬＬ１３が選択されたＶＣＯに最適なループゲイン及びダンピングファクタを用いて制御を行うことができ、良好な位相雑音特性を保持することができる効果がある。
【００４９】
また、本発振器によれば、ＶＣＯをソケットに挿入して接続する構造とすることにより、所望の周波数帯域のＶＣＯに容易に変更することができ、可変周波数帯域を一層広くすることができ、また、設計変更等に柔軟に対応することができる効果がある。
【００５０】
［別の実施の形態の構成：図３］
次に、本発明の別の実施の形態に係る発振器について図３を用いて説明する。図３は、本発明の別の実施の形態に係る発振器（別の発振器）の概略構成ブロック図である。
図３に示すように、別の発振器は、基準信号生成部４１と、分周器（図では「１／Ｎ」）４２と、位相比較器４３と、チャージポンプ４４と、切替器４５と、ループフィルタ１（４６ａ）と、ループフィルタ２（４６ｂ）と、ＶＣＯ１（４７ａ）と、ＶＣＯ２（４７ｂ）と、切替器４８と、電源回路４９と、制御部５０とを備えている。
【００５１】
上記構成部分の内、基準信号生成部４１と、分周器４２と、ＶＣＯ１（４７ａ）と、ＶＣＯ２（４７ｂ）と、切替器４５と、切替器４８と、電源回路４９は、図１に示した本発振回路と同様の部分であり、構成及び動作が同じであるため説明は省略する。尚、切替器４５，４８は、それぞれ、請求項に記載した第４の切替器、第３の切替器に相当している。
【００５２】
別の発振器では、図１に示したＤＰＬＬ１３の代わりに位相比較器４３とチャージポンプ４４とが設けられ、更に、別の発振器の特徴として、ＶＣＯ１及びＶＣＯ２のそれぞれに対応してループフィルタ１，２が設けられているものである。
位相比較器４３は、基準信号と、分周された発振器出力との位相を比較して位相差を検出する。
チャージポンプは、位相差に基づく電圧を生成する。
【００５３】
ループフィルタ１は、ＶＣＯ１の位相雑音特性が良好となるループゲイン及びダンピングファクタを備えたフィルタである。
同様に、ループフィルタ２は、ＶＣＯ２の位相雑音特性が良好となるループゲイン及びダンピングファクタを備えたフィルタである。
ループフィルタ１，２は、それぞれ、請求項に記載した第１，第２のループフィルタに相当している。
【００５４】
尚、別の発振器においてもＶＣＯを３個以上設けてもよく、その場合にはそれぞれ対応するループフィルタを備え、各ループフィルタの特性は、対応するＶＣＯの位相雑音特性が良好となるループゲイン及びダンピングファクタを備えるものとする。
これにより、別の発振器では、どのＶＣＯが選択された場合でも最適に調整されたループフィルタを介して制御電圧が印加されるため、良好な位相雑音特性が得られるものである。
【００５５】
上記構成の別の発振器の動作について簡単に説明する。
ユーザによって外部から制御部５０に周波数が設定されると、制御部５０は、設定された周波数に応じてＶＣＯ１又はＶＣＯ２を選択し（ここではＶＣＯ１を選択するものとする）、切替器４５、切替器４８、電源回路４９にＶＣＯ１を選択するよう指示を出力する。
指示に応じて、電源回路４９はＶＣＯ１に電源を供給し、切替器４５，４８はＶＣＯ１側に接続を切り替える。
【００５６】
そして、切替器４８でＶＣＯ１の出力が発振器出力として出力され、分周器４２で分周され、位相比較器４３で基準信号との位相差が検出され、チャージポンプでアナログ信号に変換されて、制御信号として、切替器４５を介してループフィルタ１に入力される。
【００５７】
ループフィルタ１は、ＶＣＯ１に合わせた最適なループゲイン及びダンピングファクタを備えており、制御信号を最適な制御電圧に調整してＶＣＯ１に出力する。
そして、ＶＣＯ１が制御電圧に応じた周波数を発振する。このようにして別の発振器の動作が行われるものである。
【００５８】
［別の実施の形態の効果］
別の発振器によれば、周波数特性の異なるＶＣＯ１とＶＣＯ２と、ＶＣＯ１に最適なループゲイン及びダンピングファクタを有するループフィルタ１と、ＶＣＯ２に最適なループゲイン及びダンピングファクタを有するループフィルタ２とを備え、制御部５０が、設定された周波数に応じて適切なＶＣＯを選択し、切替器４５，４８を選択されたＶＣＯ側に切り替え、選択されたＶＣＯに電源回路４９によって電源を供給する発振器としているので、可変周波数帯域を広くすることができ、選択されたＶＣＯに対して、最適なループゲイン及びダンピングファクタを備えたループフィルタで調整された制御電圧を印加することにより、良好な位相雑音特性を保持することができる効果がある。
【００５９】
また、別の発振器では、各ＶＣＯの発振周波数をそれぞれ固定の値としてもよく、このようにすれば対応するループフィルタの特性を絞り込んで設定することができ、位相雑音特性を一層良好にすることができる効果がある。
【産業上の利用可能性】
【００６０】
本発明は、位相雑音を増大させずに可変周波数の広帯域化を図ることができる発振器に適している。
【符号の説明】
【００６１】
１１，４１…基準信号生成部、 １２，４２…分周器、 １３…ＤＰＬＬ、 １４，１６，４５，４８…切替器、 １５，４７…ＶＣＯ、 １７…電源回路、 １８…制御部、 ２１…乗算器、 ２２…直交検波器、 ２３…位相回転機器、 ２４，２６…ＬＰＦ、 ２５…位相検出器、 ２７…周波数微調整回路、 ２８…ＡＧＣ回路、 ２９…ＰＬＬ回路、 ３０…ＰＷＭ内挿器、 ３１…粗調整制御回路、 ３２…粗調ＤＡＣインタフェース、 ３３…パラメータ出力部、 ４３…位相比較器、 ４４…チャージポンプ、 ４６…ループフィルタ、 ５０…制御部
【特許請求の範囲】
【請求項１】
並列に接続され、可変周波数帯域の異なる複数の電圧制御発振器と、
前記複数の電圧制御発振器からの出力のいずれかを選択出力する第１の切替器と、
パラメータに基づいて、前記第１の切替器からの出力が所定の周波数となるよう制御するデジタルＰＬＬ回路と、
前記複数の電圧制御発振器のそれぞれに対応して、良好な位相雑音特性が得られるループゲイン及びダンピングファクタを記憶しておき、外部から周波数の値が入力されると、前記入力された周波数の値に応じていずれかの前記電圧制御発振器を選択し、前記選択された電圧制御発振器からの出力を選択出力するよう前記第１の切替器を切り替え、前記選択された電圧制御発振器に対応して記憶されているループゲイン及びダンピングファクタをパラメータとして前記デジタルＰＬＬ回路に設定する制御部とを備えたことを特徴とする発振器。
【請求項２】
並列に接続され、可変周波数帯域の異なる複数の電圧制御発振器と、
前記複数の電圧制御発振器からの出力のいずれかを選択出力する第１の切替器と、
前記複数の電圧制御発振器のそれぞれに対応して、良好な位相雑音特性が得られるループゲイン及びダンピングファクタを記憶しておき、指示に応じて選択されたループゲイン及びダンピングファクタに基づいて前記第１の切替器からの出力が所定の周波数となるよう制御するデジタルＰＬＬ回路と、
外部から周波数の値が入力されると、前記入力された周波数の値に応じていずれかの前記電圧制御発振器を選択し、前記選択された電圧制御発振器からの出力を選択出力するよう前記第１の切替器を切り替え、前記選択された電圧制御発振器に対応するループゲイン及びダンピングファクタを選択する指示を前記デジタルＰＬＬ回路に出力する制御部とを備えたことを特徴とする発振器。
【請求項３】
複数の電圧制御発振器に電源を供給する電源回路を備え、
制御部が、選択された電圧制御発振器に対して電源を供給するよう前記電源回路に指示を出力し、
前記電源回路が、前記選択された電圧制御発振器に電源を供給すると共に他の電圧制御発振器には電源を供給しないことを特徴とする請求項１又は２記載の発振器。
【請求項４】
デジタルＰＬＬ回路からの出力に基づく制御電圧を、複数の電圧制御発振器のいずれかに出力する第２の切替器を備え、
制御部が、選択された電圧制御発振器に対して前記制御電圧を出力するよう前記第２の切替器を切り替えることを特徴とする請求項１又は２記載の発振器。
【請求項５】
電圧制御発振器との接続部分がソケットで構成されており、電圧制御発振器を脱着可能に接続することを特徴とする請求項１又は２記載の発振器。
【請求項６】
並列に接続され、可変周波数帯域の異なる複数の電圧制御発振器と、
前記各電圧制御発振器の入力段に設けられ、前記各電圧制御発振器の位相雑音特性が良好となるループゲイン及びダンピングファクタを備えた複数のループフィルタと、
前記複数の電圧制御発振器からの出力のいずれかを選択出力する第３の切替器と、
前記第３の切替器からの出力を所定の分周比で分周する分周器と、
前記分周された信号と外部からの基準信号との位相を比較して位相差を検出する位相比較器と、
前記位相差に応じた電圧を生成するチャージポンプと、
前記チャージポンプから出力される電圧を前記複数のループフィルタのいずれかに出力する第４の切替器と、
外部から周波数の値が入力されると、前記入力された周波数の値に応じていずれかの前記電圧制御発振器を選択して、前記第３の切替器を、前記選択された電圧制御発振器からの出力を選択出力するよう切り替え、前記第４の切替器を、前記選択された電圧制御発振器に前記電圧を出力するよう切り替える制御部とを備えたことを特徴とする発振器。
【請求項１】
並列に接続され、可変周波数帯域の異なる複数の電圧制御発振器と、
前記複数の電圧制御発振器からの出力のいずれかを選択出力する第１の切替器と、
パラメータに基づいて、前記第１の切替器からの出力が所定の周波数となるよう制御するデジタルＰＬＬ回路と、
前記複数の電圧制御発振器のそれぞれに対応して、良好な位相雑音特性が得られるループゲイン及びダンピングファクタを記憶しておき、外部から周波数の値が入力されると、前記入力された周波数の値に応じていずれかの前記電圧制御発振器を選択し、前記選択された電圧制御発振器からの出力を選択出力するよう前記第１の切替器を切り替え、前記選択された電圧制御発振器に対応して記憶されているループゲイン及びダンピングファクタをパラメータとして前記デジタルＰＬＬ回路に設定する制御部とを備えたことを特徴とする発振器。
【請求項２】
並列に接続され、可変周波数帯域の異なる複数の電圧制御発振器と、
前記複数の電圧制御発振器からの出力のいずれかを選択出力する第１の切替器と、
前記複数の電圧制御発振器のそれぞれに対応して、良好な位相雑音特性が得られるループゲイン及びダンピングファクタを記憶しておき、指示に応じて選択されたループゲイン及びダンピングファクタに基づいて前記第１の切替器からの出力が所定の周波数となるよう制御するデジタルＰＬＬ回路と、
外部から周波数の値が入力されると、前記入力された周波数の値に応じていずれかの前記電圧制御発振器を選択し、前記選択された電圧制御発振器からの出力を選択出力するよう前記第１の切替器を切り替え、前記選択された電圧制御発振器に対応するループゲイン及びダンピングファクタを選択する指示を前記デジタルＰＬＬ回路に出力する制御部とを備えたことを特徴とする発振器。
【請求項３】
複数の電圧制御発振器に電源を供給する電源回路を備え、
制御部が、選択された電圧制御発振器に対して電源を供給するよう前記電源回路に指示を出力し、
前記電源回路が、前記選択された電圧制御発振器に電源を供給すると共に他の電圧制御発振器には電源を供給しないことを特徴とする請求項１又は２記載の発振器。
【請求項４】
デジタルＰＬＬ回路からの出力に基づく制御電圧を、複数の電圧制御発振器のいずれかに出力する第２の切替器を備え、
制御部が、選択された電圧制御発振器に対して前記制御電圧を出力するよう前記第２の切替器を切り替えることを特徴とする請求項１又は２記載の発振器。
【請求項５】
電圧制御発振器との接続部分がソケットで構成されており、電圧制御発振器を脱着可能に接続することを特徴とする請求項１又は２記載の発振器。
【請求項６】
並列に接続され、可変周波数帯域の異なる複数の電圧制御発振器と、
前記各電圧制御発振器の入力段に設けられ、前記各電圧制御発振器の位相雑音特性が良好となるループゲイン及びダンピングファクタを備えた複数のループフィルタと、
前記複数の電圧制御発振器からの出力のいずれかを選択出力する第３の切替器と、
前記第３の切替器からの出力を所定の分周比で分周する分周器と、
前記分周された信号と外部からの基準信号との位相を比較して位相差を検出する位相比較器と、
前記位相差に応じた電圧を生成するチャージポンプと、
前記チャージポンプから出力される電圧を前記複数のループフィルタのいずれかに出力する第４の切替器と、
外部から周波数の値が入力されると、前記入力された周波数の値に応じていずれかの前記電圧制御発振器を選択して、前記第３の切替器を、前記選択された電圧制御発振器からの出力を選択出力するよう切り替え、前記第４の切替器を、前記選択された電圧制御発振器に前記電圧を出力するよう切り替える制御部とを備えたことを特徴とする発振器。
【図１】
【図２】
【図３】
【図２】
【図３】
【公開番号】特開２０１０−２８８１２９（Ｐ２０１０−２８８１２９Ａ）
【公開日】平成２２年１２月２４日（２０１０．１２．２４）
【国際特許分類】
【出願番号】特願２００９−１４１１１５（Ｐ２００９−１４１１１５）
【出願日】平成２１年６月１２日（２００９．６．１２）
【出願人】（０００２３２４８３）日本電波工業株式会社 (1,148)
【Ｆターム（参考）】
【公開日】平成２２年１２月２４日（２０１０．１２．２４）
【国際特許分類】
【出願日】平成２１年６月１２日（２００９．６．１２）
【出願人】（０００２３２４８３）日本電波工業株式会社 (1,148)
【Ｆターム（参考）】
[ Back to top ]