【課題】画素のＳＮ比を改良するために読み取り回路によりもたらされるノイズを低減する。
【解決手段】少なくとも１つの抵抗式熱検出器（１０２）にバイアスをかけて読み取るための電子回路（１００）であって、抵抗式熱検出器の電気抵抗に変動があると、抵抗式熱検出器に一定値のバイアス電流を流すことによって抵抗式熱検出器にバイアスをかけることができるバイアス手段と、抵抗式熱検出器(１０２)の端子で電圧を電流に変換することができ、抵抗式熱検出器の端子の一つにゲートが電気的に接続させる少なくとも１つのＭＯＳ型トランジスタ（１０６）を備える変換手段と、変換手段のＭＯＳ型トランジスタのソースに電気的に接続されるベースクリップ電圧生成手段とを備える電子回路を提供する。 （もっと読む）

【課題】チップサイズを増加させることなく、使用する経路に応じてフィードバック経路の接続・未接続を切替えることができる電力増幅器を得る。
【解決手段】スイッチＳＷ１は、制御信号に従って入力端子Ｔｉｎ１を出力端子Ｔｏｕｔ１と出力端子Ｔｏｕｔ２の何れかに接続する１入力多出力のスイッチである。スイッチＳＷ１の入力端子Ｔｉｎ１は、トランジスタＴｒ１のコレクタ（出力端子）に接続されている。フィードバック経路１２は、スイッチＳＷ１の出力端子Ｔｏｕｒ１をトランジスタＴｒ１のベース（入力端子）に接続させる。 （もっと読む）

【課題】従来の差動増幅器は出力誤差が増大する問題がある。
【解決手段】本発明の差動増幅器は、内挿機能を有し、第１導電型トランジスタで形成される第１、第２の差動対（２１、２２）と、第２導電型トランジスタで形成される第３、第４の差動対（２３、２４）と、第１、第２の差動対に動作電流を供給する第１、第２の電流源（４１、４２）と、第３、第４の差動対に動作電流を供給する第３、第４の電流源（４３、４４）と、第１、第２の差動対にそれぞれ流れる電流量が第１、第２の電流源が出力する動作電流よりも小さくなる第１の動作範囲において、第１の差動対に供給される動作電流の変化点を制御する第１の制御回路５１と、第３、第４の差動対にそれぞれ流れる電流量が第３、第４の電流源が出力する動作電流よりも小さくなる第２の動作範囲において、第４の差動対に供給される動作電流の変化点を制御する第２の制御回路５２と、を有する。 （もっと読む）

【課題】チョッパアンプの出力電圧には所定時間毎に反転する増幅後電圧(Vs)または所定時間毎に反転するオフセット電圧が含まれており、出力電圧から増幅後電圧(Vs)のみを取出してデジタル変換する必要があり、回路が大規模化する。
【解決手段】チョッパアンプとデジタル変換回路を構成する比較回路の間に伝達回路を設ける。伝達回路は、重畳電圧(V1)とデジタル値から変換したアナログ電圧(Vd)を入力し、２種類の電圧（第１出力電圧(VI)，第２出力電圧(VII)）を出力する。第１出力電圧(VI)と第２出力電圧(VII)の差は、増幅後電圧(Vs)とアナログ電圧(Vd)の差に比例している。この結果、比較回路で増幅後電圧(Vs)とアナログ電圧(Vd)の大小関係を判別することができ、カウンタ回路のカウント値をアップまたはダウンさせ、カウント値を増幅後電圧(Vs)に追従させることができる。 （もっと読む）

【課題】 回路規模の増加を抑えつつ、高い精度の電流電圧変換を行い、低ノイズの電圧信号を出力する電流電圧変換回路等を提供する。
【解決手段】 電流電圧変換回路１０であって、電圧信号１０１Ｐ、１０１Ｎを出力するオペアンプ２０と、入力された電流信号１００Ｐ、１００ＮのＤＣオフセット電流に応じた電荷を充放電する第１のキャパシタ４０Ｐ、４０Ｎと、オペアンプのオフセット電圧に応じた電荷を充放電する第２のキャパシタ４１Ｐ、４１Ｎと、第１の期間においてオン状態となり第２の期間においてオフ状態となる第１のスイッチ３０Ｐ、３０Ｎおよび第３のスイッチ３２Ｐ、３２Ｎと、第１の期間においてオフ状態となり第２の期間においてオン状態となる第２のスイッチ３１Ｐ、３１Ｎとを含む。 （もっと読む）

【課題】単一の演算増幅器を使用して積分器と加算器の両方を実現するスイッチトキャパシタ回路を提供する。
【解決手段】１つの入力信号は、（１）１つまたは複数の積分ブランチと、（２）１つまたは複数の第１の加算ブランチとを介して演算増幅器の入力に送られる。第２の入力信号は、１つまたは複数の第２の加算ブランチを介して演算増幅器の入力に送られる。ブランチの各々は、キャパシタと、異なるクロック位相によって制御されるいくつかのスイッチとを含む。スイッチトキャパシタ回路はシングルエンドまたは差動とすることができる。 （もっと読む）

【課題】データテーブルの更新期間中も無線基地局の運用を停止する必要がなく、しかも、装置規模及び製造コストの増大を回避しつつ、高精度の歪補償を実現することが可能な、歪補償装置を得る。
【解決手段】ＤＰＤ処理部２は、ＨＰＡ６の入出力特性の歪を補償するための、複数の補正データを含むデータテーブル２４を記憶する記憶部２３と、データテーブル２４に基づいてＨＰＡ６への入力信号Ｓ１を補正することにより、歪補償処理を実行する歪補償部２１と、データテーブル２４の更新処理を実行する更新部３０と、を備え、更新部３０が、データテーブル２４の一部の領域に関して、補正データの読み出しを制限した状態で更新処理を実行しつつ、歪補償部２１が、データテーブル２４の他の領域に基づいて歪補償処理を実行する。 （もっと読む）

【課題】ＤＣオフセットキャンセル回路の回路規模と消費電力とを低減する。
【解決手段】差動増幅器５の非反転出力端子と反転出力端子にＤＣオフセットキャンセル回路５１の差動入力端子が接続され、キャンセル回路５１の出力信号は差動増幅器５の出力ＤＣオフセット電圧を低減する。回路５１はオンチップローパスフィルタ５１と直流制御増幅器５１２を有し、フィルタ５１１は第１定電流源ＣＳ１、差動対の第１と第２のトランジスタ素子Ｍp1、Ｍp2、オンチップ容量Ｃ１を含む。第１定電流源ＣＳ１は素子Ｍp1、Ｍp2の共通電極に接続され、回路５１の差動入力端子Ｖinp、Ｖiinは素子Ｍp1、Ｍp2の制御入力電極に接続される。オンチップ容量Ｃ１の一端と他端に素子Ｍp1、Ｍp2の出力電極とが接続され、直流制御増幅器５１２は容量Ｃ１の両端の電圧に直流的に応答する。 （もっと読む）

【課題】従来に比べて小さな占有面積で配置され、かつ、出力信号の損失をできる限り低減することができる電力増幅器および送信機を提供する。
【解決手段】電力増幅器１６はハイブリッド電力分配器２２およびハイブリッド電力結合器２３の間に設けられたアンプ回路２４を有するバランスアンプ２１を備える。ハイブリッド電力結合器２３のアイソレーションポート２３ｄに検波回路２７が接続される。 （もっと読む）

【課題】レベルシフト回路及びその方法の提供。
【解決手段】本発明のレベルシフト回路及びその方法は、レベルシフト回路のラッチ装置と電圧源の間に限流回路を接続して、前記ラッチ装置の駆動電流が設定値を超えないように制限する。これにより、レベルシフト回路を変換する時の消耗電流を減らし、通路の短いトランジスタを使用したラッチ装置を実現し、レベルシフト回路面積を縮小する。前記設定値は調節可能とし、レベルシフト回路の出力駆動能力を調整することにより、前記レベルシフト回路の変換速度を加速させることができる。 （もっと読む）

【課題】高周波電力増幅器と方向性結合器を多層基板内に一体化した高周波モジュールであって、小型、低コスト、高性能な高周波モジュール及び、高周波モジュールを搭載することで、小型化、低コスト化が可能な無線装置を提供する。
【解決手段】多層基板と前記多層基板の上層部で構成された高周波電力増幅器と前記多層基板の内層の上下２層を用いた方向性結合器と、前記高周波電力増幅器と前記方向性結合器の間にある内層のグランドパターンと、前記内層のグランドパターンと裏面のグランドパターン間に設けられている前記高周波電力増幅器用の多数のサーマルビアが方向性結合器と同じ層にある前記高周波電力増幅器用のバイアスラインとの間に設けられている高周波モジュールとする。このことによって小型、低コスト、高性能な高周波モジュールが実現出来る。 （もっと読む）

【課題】ＤＰＤ方式の歪補償機能を有する簡易な構成の通信装置および当該通信装置の歪補償方法を提供することである。
【解決手段】サーキュレータ１２は、第１、第２、第３の端子を備える、第１の端子は、送信信号処理部２０１からの送信信号を受け、第２の端子は、送受信アンテナ１０からの受信信号を受けるとともに、送受信アンテナ１０へ第１の端子から入力された送信信号を出力し、第３の端子は、第２の端子から入力された受信信号を出力し、かつ第１の端子から入力された送信信号が漏れ出した信号をフィードバック信号として出力する。受信信号およびフィードバック信号処理部２０４は、受信信号に対して増幅を行なう低雑音増幅器２６を含むとともに、受信信号およびフィードバック信号に対して無線周波波数帯から中間周波数帯への周波数変換を行なう。フィードバック信号は、さらに歪補償部５６に入力される。 （もっと読む）

【課題】回路を簡素化することができる増幅回路を提供することである。
【解決手段】増幅回路１００は、ＰＮＰトランジスタＱ１、Ｑ４と、ＮＰＮトランジスタＱ２、Ｑ３と、バイアス回路２０と、を含む。ＰＮＰトランジスタＱ１のベース、および、ＮＰＮトランジスタＱ２のベースには入力信号が入力され、ＰＮＰトランジスタＱ１のエミッタとＮＰＮトランジスタＱ３のエミッタとが接続され、ＮＰＮトランジスタＱ２のエミッタとＰＮＰトランジスタＱ４のエミッタとが接続され、ＰＮＰトランジスタＱ１のコレクタが第１電位に接続され、ＮＰＮトランジスタＱ２のコレクタが、第１電位と同一又は異なる第２電位に接続され、ＮＰＮトランジスタＱ３のコレクタが定電源Ｖ１ラインに接続され、ＰＮＰトランジスタＱ４のコレクタが定電源Ｖ２ラインに接続され、バイアス回路２０がＮＰＮトランジスタＱ３のベースとＰＮＰトランジスタＱ４のベースとの間に接続される。 （もっと読む）

【課題】回路構成を簡素化した電流電圧変換回路を提供することである。
【解決手段】ＮＰＮトランジスタＱ１のエミッタとＰＮＰトランジスタＱ２のエミッタとが入力端子ＩＮに接続される。ＮＰＮトランジスタＱ１のコレクタが定電源Ｖ１ラインに接続され、ＰＮＰトランジスタＱ２のコレクタが電源Ｃ２ラインにされる。ＮＰＮトランジスタＱ１のベースと、ＰＮＰトランジスタＱ２のベースとの間に、バイアス回路２０が接続され、フローティング状態とされる。 （もっと読む）

【課題】部品の使用点数を減少させて実装面積を縮小すると共に、信号のスイッチ通過による通過損失を抑制する高周波電力増幅器を提供する。
【解決手段】整合回路２３，２５，２６，２７と少なくとも１以上の高周波電力増幅素子２４とを有する高周波電力増幅器２１であって、前記整合回路は２つのリアクタンス素子３７，３８，３９，４０が直列に接続された第１の整合ライン４１及び第２の整合ライン４２が並列に接続された回路と、前記第１の整合ラインの前記リアクタンス素子間及び前記第２の整合ラインの前記リアクタンス素子間とグランドに接続され何れか一方を選択可能なスイッチ４３とを有し、該スイッチを切替えることで前記第１の整合ライン及び前記第２の整合ラインの何れか一方に信号を伝搬させ、他方を前記グランドに接続させる。 （もっと読む）

【課題】アナログ回路の規模をできるだけ小さくした出力スイッチング回路を提供する。
【解決手段】出力スイッチング回路１は，高電源に接続された第１のトランジスタ３１と低電源に接続された第２のトランジスタ３２とを有し第１，第２のトランジスタ３１，３２の接続ノードを出力端子３３とするスイッチング回路３０と，出力端子３３の出力信号Ｖｏをローパスフィルタ４０を介してフィードバックしたフィードバック信号ＦＢと，入力信号Ｉｎとを比較し，比較信号Ｖｃｏｍｐを生成する比較ユニット１０と，比較信号Ｖｃｏｍｐに応じて第１，第２のトランジスタ３１，３２を駆動する第１，第２の駆動パルスＶｐ，Ｖｎを生成する駆動パルス生成ユニット２０とを有する。 （もっと読む）

【課題】 抵抗器の抵抗値、コンデンサの容量に制約されず、積分時間を長くすることができ、更に、当該積分時間を任意に変更できる積分回路を提供する。
【解決手段】 抵抗１、コンデンサ２、オペアンプ３を備える積分器を備え、入力段にクロックのハイ／ローでオン／オフするアナログスイッチ５と、当該クロックを発生させるクロック発生回路４と、クロックの周期Ｔとハイ部分の長さＴ１を制御する制御回路６とを設け、抵抗器１を介してオペアンプ３に入力される入力信号をクロックがハイ部分でのみ入力し、クロックの周期Ｔとハイ部分の長さＴ１を制御回路６で制御可能としたＯＣＸＯのオーブン制御用の積分回路である。 （もっと読む）

【課題】意図しない低周波信号の入力を防止することにより、規格値を超過するドレイン電流を発生することを回避できる接合形電界効果トランジスタを用いた増幅回路装置を提供する。
【解決手段】Ｊ−ＦＥＴ１の封止部材内で、ゲートと直列に容量を付加し、当該容量とＪ−ＦＥＴ１のゲート−ソース間に接続される抵抗２とによってハイパスフィルタ５を構成する。ハイパスフィルタ５の遮断周波数を２０Ｈｚ未満に設定することで、音声信号を低下させることなく、可聴周波数帯の下限より低い周波数を遮断できる。チップを構成する基板の裏面にイオン注入によりｎ型不純物層を設け、ｐ＋型半導体基板とｐｎ接合を形成して接合容量をハイパスフィルタ５の容量４とする。 （もっと読む）

【課題】意図しない低周波信号の入力を防止し規格値を超過するドレイン電流が発生することを回避できる増幅回路装置を提供する。
【解決手段】Ｊ−ＦＥＴ１の封止部材内で、ゲートと直列に容量４を付加し、当該容量４とＪ−ＦＥＴ１のゲート−ソース間に接続される抵抗２とによってハイパスフィルタを構成する。ハイパスフィルタの遮断周波数を２０Ｈｚ未満に設定することで、音声信号を低下させることなく、可聴周波数帯の下限より低い周波数を遮断できる。チップを構成する基板の裏面に絶縁層を設けてこれを誘電体とし、導電部材と基板とで平行平板型の容量４を接続する。 （もっと読む）

【課題】Ｊ−ＦＥＴを増幅回路装置として採用する場合に、意図しない低周波信号の入力を防止し、規格値を超過するドレイン電流が発することを回避する。
【解決手段】Ｊ−ＦＥＴ１の封止部材内で、ゲートと直列に容量を付加し、当該容量とＪ−ＦＥＴのゲート−ソース間に接続される抵抗とによってハイパスフィルタ５を構成する。ハイパスフィルタ５の遮断周波数を２０Ｈｚ未満に設定することで、音声信号を低下させることなく、可聴周波数帯の下限より低い周波数を遮断できる。ｎ型半導体基板上にバックゲート領域となるｐ型半導体層を設けてｐｎ接合を形成し、この接合容量をハイパスフィルタ５の容量とする。 （もっと読む）