説明

Fターム[5J500AC92]の内容

増幅器一般 (93,357) | 目的、効果 (9,357) | 回路の簡素化、小型軽量化 (745)

Fターム[5J500AC92]の下位に属するFターム

Fターム[5J500AC92]に分類される特許

101 - 120 / 661


【課題】差動アンプの入力側のゲイン調整を容易に行うことができる電荷検出回路を提供する。
【解決手段】電荷発生型センサ及び容量変化型センサの何れかで構成される物理量検出センサ1A,1Bの一端が差動アンプ3の負極入力端子に接続され、他端が前記差動アンプ3の正極入力端子に接続され、前記差動アンプ3の出力端子と前記負極入力端子との間にフィードバック抵抗Rf及びフィードバック容量Cfが並列に接続され、且つ前記差動アンプの正極入力端子と基準電圧との間にキャンセル抵抗Rc及びキャンセル容量Ccが並列に接続された差動型の電荷検出回路であって、前記差動アンプの負極入力端子及び正極入力端子の少なくとも一方に逆バイアス電源7,9によって逆バイアス電位が与えられた可変容量ダイオードD1,D2を接続してゲイン調整を可能とした。 (もっと読む)


【課題】電流の方向に関係なく負荷回路を接続でき、ブラックボックス回路として容易に取り扱える基準電流生成回路、及びこれを含む情報処理装置を提供する。
【解決手段】基準電圧に基づく基準電流を出力する第1トランジスタと第2トランジスタの制御端子にそれぞれ供給される第1及び第2バイアス電圧を生成するバイアス電圧生成部と、制御端子に第1バイアス電圧、第2バイアス電圧が印加されると基準電流に基づく電流を出力する第1導電型の第1電流出力用トランジスタ、第2導電型の第2電流出力用トランジスタと、第1電流出力用トランジスタと第2電流出力用トランジスタとの間に一端が接続されるとともに他端が負荷回路に接続され、負荷回路への電流の流し込み、又は負荷回路から電流の引き込みを行う入出力部と、入出力部の電圧値に基づき第1電流出力用トランジスタと第2電流出力用トランジスタのオン/オフを切替る切り替え部とを含む。 (もっと読む)


【課題】電源電圧変動除去比を向上させつつ、回路内の消費電流の低減及び回路自体の小型化を図ることができる差動増幅回路を提供する。
【解決手段】電源電圧源に接続された電源ラインと、2つの差動入力素子からなる入力回路と、2つの差動入力素子にそれぞれが接続された2つのトランジスタからなる能動負荷とからなり、2つの差動入力素子のそれぞれに入力される入力信号に応じて差分信号を生成する入力部と、差分信号を増幅して出力電圧生成信号を生成する増幅部と、増幅部から供給される出力電圧生成信号と、電源電圧源から供給される電源電圧と、に基づいて出力電圧を生成する出力部と、2つのトランジスタのそれぞれの制御端と電源ラインとの間に接続され、電源電圧のノイズ成分のみを透過させるノイズ透過部と、を有することを特徴とする差動増幅回路。 (もっと読む)


【課題】製造時の工程及び製品の消費電力の点で優れたレギュレータモジュール、及びそれを用いたバイアス回路を提供する。
【解決手段】パワーアンプモジュールとレギュレータモジュール801を含むパワーアンプをバイポーラトランジスタと電界効果トランジスタとを同一基板上に備える技術によって1チップで構成する。レギュレータモジュール801はデプリーション型トランジスタによる差動増幅回路を内包する。該差動増幅回路の一方のFETQ4のソース端子を、ダイオード接続したバイポーラトランジスタQ7を介して、FETQ3のソース端子と接続することで、バイポーラトランジスタQ7の電位差をレギュレータの出力電圧とすることが可能となる。 (もっと読む)


【課題】スイッチトキャパシタの負荷を有する高利得増幅器の駆動容量を高めるコンパレータベースのバッファ方法及びシステムを提供することを目的とする。
【解決手段】電流源と、コンパレータと、スイッチと、サンプリングキャパシタと、オーバーシュート訂正抵抗を含む。充電経路内の抵抗及び訂正位相を使用する訂正の解決法は、電力消費を制約し、コンポーネントを最小化する一方で、出力電圧のオーバーシュートを低減する。Spectre(登録商標)シミュレーションは、本発明の効果を確証する。 (もっと読む)


【課題】回路規模を大きくすることなく、電力効率を改善する高周波増幅器を提供する。
【解決手段】高周波電力増幅器は、第1スイッチ素子104の他端と第2スイッチ素子105の他端との間に接続され、第1スイッチ素子104および第2整合回路115を介して第2アンプに電源を供給し、第2スイッチ素子105および第3整合回路116を介して前記第3アンプ103に電源を供給するための第1電源ライン133を具備し、第1スイッチ素子104の前記他端は、第1整合回路114の入力ノードと接続され、第2スイッチ素子105の前記他端は、第1電源ライン131を介して、第1整合回路114の入力ノードと接続され、第3アンプ103の出力ノードから当該高周波電力増幅器の出力側をみたインピーダンスが、第2アンプ102の出力ノードから当該高周波電力増幅器の出力側をみたインピーダンスより高い。 (もっと読む)


【課題】回路規模が小型で低消費電流、出力信号の線形性に優れ、周波数特性が平坦であって、その上低ノイズの位相可変増幅器を提供する。
【解決手段】入力信号の位相を調整する移相部1、位相が調整された後の信号のゲインを増幅するゲイン可変増幅部2によって位相可変増幅器を構成する。そして、移相部1は、全域通過フィルタで構成される可変容量の容量素子103、容量素子103がエミッタとベースとの間に接続され、調整された入力信号の位相に対応する位相電流を生成するトランジスタ101を含み、可変ゲイン増幅部2は、移相電流がテール電流として供給されるトランジスタ108、トランジスタ109を含む差動対、トランジスタ109に流れる電流を電圧に変換する抵抗素子107、トランジスタ108、トランジスタ109に流れる電流を制御する制御信号を出力する制御回路106を含む。 (もっと読む)


【課題】増幅器における歪成分を簡単な構成で検出し、低コストおよび低消費電力で歪成分を抑制することができる高出力増幅回路を提供する。
【解決手段】線形増幅特性を有し、中心周波数が既知の入力信号を増幅して出力する増幅器と、増幅器の出力信号から非線形増幅特性により発生する高調波成分のうち、中心周波数が入力信号の3倍の3次高調波成分を抽出する3次高調波成分抽出回路と、3次高調波成分抽出回路の出力から、3次高調波成分の包絡線信号を検出する包絡線検出回路と、入力信号をキャリア信号および包絡線信号に分離し、入力信号の包絡線信号と3次高調波成分の包絡線信号とを加算した和信号を生成し、この和信号と入力信号のキャリア信号とを乗算して増幅器に入力する歪成分抑圧回路とを備える。 (もっと読む)


【課題】通信システムの送信機の動作を制御し、応答時間の迅速化、出力電力の調整における線形性の向上、干渉の低減、電力消費量の低減、回路の複雑性の緩和、およびコストの低減を図った制御装置回路を提供する。
【解決手段】可変利得素子は、特定の利得範囲をカバーする可変利得をもつ。電力増幅器部は、可変利得素子に接続され、多数の個別の利得設定を含み、利得設定の1つはバイパス設定である。制御装置回路は、可変利得素子および電力増幅器部への制御信号を供給する。可変利得素子および電力増幅器部の利得は、出力伝送電力における過渡電流(transient)を低減し、出力伝送電力レベルの線形調節を行うように更新される。可変利得素子および電力増幅器部は、例えば、必要がないときは電力増幅器部の電源を切ることによって、電力消費量を低減するように制御される。 (もっと読む)


【課題】精度が高く、かつ、シンプルな構成の絶縁増幅器
【解決手段】信号源1と、その非反転入力端子に信号源1の電圧を入力しその反転入力端子を第1の抵抗を介してアースに落とした演算増幅器と、第1の直流電源と、その発光素子が演算増幅器の出力端子に接続されその受光素子が第1の直流電源と前記演算増幅器の反転入力端子の間に接続された第1のフォトカプラと、第2の直流電源と、その発光素子が第1のフォトカプラの発光素子に極性を揃えて直列に挿入されその受光素子が第2の直流電源に接続された第2のフォトカプラと、第2のフォトカプラの受光素子に直列に挿入された第2の抵抗からなり、前記第2の抵抗に生じる電圧を出力信号として取り出す。 (もっと読む)


【課題】ダイレクトディジタルシンセサイザを用いてディジタル的位相制御を行うポーラ変調器において電圧制御発信機による回路規模増大、周波数帯域の制限を受けずに、変調サンプリング周波数に起因するエイリアスを抑圧した、ポーラ変調器を得る。
【解決手段】変調波生成部10において変調波のキャリア周波数、位相、振幅成分を生成し、変調波生成部のサンプリング周波数により発生するエイリアスを抑圧する帯域可変なディジタルBPFを内蔵したDDS20においてキャリア信号を位相変調し、同エイリアスを抑圧するディジタルローパスフィルタ(LPF)50及びディジタルアナログ変換器(DAC)60で振幅成分を生成し、それぞれの信号のDACのサンプリング周波数に起因するエイリアスを除去するLPF30及びLPF70を介して乗算器40にて位相成分と振幅成分を合成することで小型で自由度の高いポーラ変調器を実現する。 (もっと読む)


【課題】入力の整合回路での損失の低減、並びに、回路の簡略化及び小型化が可能な電力増幅器を提供する。
【解決手段】電力増幅器100であって、第1金属配線である環状1次コイル121と、複数の第2金属配線である複数の直線2次コイル122とを有し、入力インピーダンスの整合をとるとともに、入力信号を複数の分配信号に分配する入力側トランスフォーマ120と、複数の分配信号の1つを増幅する1対のトランジスタ111をそれぞれが備える複数のプッシュプル増幅器110と、第3金属配線である環状2次コイル131と、複数の第4金属配線である複数の直線1次コイル132とを有し、増幅された複数の分配信号を合成するとともに、出力インピーダンスの整合をとる出力側トランスフォーマ130とを備え、1対のトランジスタ111の2つの入力端子は、第2金属配線を介して互いに接続され、2つの出力端子は、第4金属配線を介して互いに接続される。 (もっと読む)


【課題】外部部品を必要とせず、異なる周波数帯域で整合をとることができ、低コスト化を図ることができる高周波増幅器を提供する。
【解決手段】増幅器の入力側、出力側に接続するインピーダンス制御回路を備え、このインピーダンス制御回路は、インピーダンス素子とスイッチ素子の直列回路で構成する。そして、スイッチ素子は、スイッチ素子制御端子が開放状態あるいは接地状態に制御されることで、スイッチング動作される構成とする。 (もっと読む)


【課題】オーバーシュート/アンダーシュートを低減することで、デバイスサイズの拡大を抑えるとともに、エラーアンプの効率を改善し高効率な変調電源回路を提供すること。
【解決手段】変調電源回路100は、入力されるエンベロープ信号と閾値テーブル160の閾値とを比較器150で比較して、スイッチ部120の各スイッチ121〜123を切替える切替信号を生成する制御部140と、スイッチ部120に入力される切替信号を監視し、スイッチ部120の各スイッチ121〜123が同時にオン/オフしないようにタイミングをずらす遅延を切替信号に挿入する遅延挿入部200とを備える。 (もっと読む)


【課題】高利得特性を有するとともに、小型でかつ安定な差動増幅動作を実現した差動増幅回路を得る。
【解決手段】1対のバイポーラトランジスタ1、2と、1対のバイポーラトランジスタ1、2の各々に対する出力バイアス印加回路および入力バイアス印加回路と、1対のバイポーラトランジスタ1、2の2つの出力端子の一方を接地するための終端抵抗15と、を備えている。1対のバイポーラトランジスタ1、2は、互いに異なるサイズからなり、2つの出力端子の他方は、振幅が大きい線路側に設けられている。 (もっと読む)


【課題】低電力出力時の消費電流を低減して、DC電圧変換器による実装面積の増大を軽減する。
【解決手段】RF電力増幅装置200は、外部電源電圧Vcc1、2、3によって動作するドライバー段増幅器230と第1のRF増幅器270aと第2のRF増幅器270bとDC電圧変換器280を具備する。ドライバー段増幅230の出力は第1と第2のRF増幅器270a、270bの入力に供給され、第1のRF増幅器270aの実効素子サイズは第2のRF増幅器270bのそれより大きな素子サイズに設定される。DC電圧変換器280に外部電源電圧Vcc3が供給され、DC電圧変換器280は低電圧の動作電源電圧Vcc4を生成して、第2のRF増幅器270bの出力端子に供給する。第1のRF増幅器270aの出力端子には、DC電圧変換器280を介することなく、外部電源電圧Vcc2が供給可能とされる。 (もっと読む)


【課題】動作電源電圧以上のアナロ信号を入力するための回路の回路規模を削減できる半導体装置を提供する。
【解決手段】アナログ信号(ISin)と基準電圧信号(HAVC)の夫々の外部入力端子からの入力に対して、対応する入力端子に一端が接続された入力抵抗素子(11,21)と、入力抵抗素子の他端に接続され電流経路を形成するトランジスタ(14,24)と、対応する入力抵抗素子の他端に接続して当該他端の電圧を所定の一定電圧とするように前記トランジスタのコンダクタンスをフィードバック制御する定電流回路(16,26)とを設け、アナログ信号側の前記トランジスタに流れる電流と基準電圧信号側の前記トランジスタに流れる電流とをカレントミラー回路で夫々鏡映し、前記カレントミラー回路で得られる一対のミラー電流に応ずる差動信号を差動回路(40)に供給する。差動回路は差動信号の差に基づいてアナログ信号の信号成分を出力する。 (もっと読む)


【課題】低コストで信頼性が高く、かつ、小型化が可能なパルス電力増幅器を提供すること。
【解決手段】増幅器11と、増幅器11のドレイン端子Dに接続され、第1の制御パルスP1に従って動作が制御されるスイッチ17と、スイッチ17に接続された正電圧源18と、増幅器11のゲート端子Gに並列に接続された第1の抵抗19、第2の抵抗20と、第1の抵抗19に接続された負電圧源21と、第1の制御パルスP1に同期して入力された第2の制御パルスP2を微分波形P3に変換して、増幅器11のゲート端子Gに出力するキャパシタ22と、を具備し、第1、第2の抵抗値19、20、およびキャパシタ22の容量値は、これらの値によって定められる微分波形P3の時定数が、増幅器11の熱時定数に一致する値であり、ゲート端子Gとキャパシタ22の他端との間から入力された高周波を、スイッチ17の動作に対応した高周波パルスに変換して、ドレイン端子Dとスイッチ17の一端との間から出力するパルス電力増幅器。 (もっと読む)


【課題】回路を構成する素子数を削減すると共に、差動アンプのオフセットや抵抗の比精度による誤差を低減できるフォールデッドカスコード型の差動アンプ及び半導体装置を提供する。
【解決手段】フォールデッドカスコード型の差動アンプ14の入力段30をHVMOSにより構成し、出力段32をLVMOS20により構成することにより、従来では、2つの差動アンプにより構成していた差動増幅アンプを1つの差動アンプ14により構成することができる。 (もっと読む)


【課題】 電源回路とアンプ回路との間にミュート制御信号を送受信するための制御ケーブルを別途設けることなく、アンプ回路をミュート状態、ミュート解除状態に制御する。
【解決手段】 電源回路は、電源オン時から所定時間経過する迄の間は、第1電圧値の電源電圧を第1アンプ回路および前記第2アンプ回路に供給し、電源オン時から所定時間経過した後は、第2電圧値の電源電圧を前記第1アンプ回路および前記第2アンプ回路に供給する。第1アンプ回路および前記第2アンプ回路は、電源回路から第1電圧値の電源電圧が供給されたときには、ミュート状態になり、第2電圧値の電源電圧が供給されたときには、ミュート解除状態になる。 (もっと読む)


101 - 120 / 661