Fターム[5J500AF00]の内容
増幅器一般 (93,357) | 解決手段、解決思想 (8,039)
Fターム[5J500AF00]の下位に属するFターム
低電圧化、電圧の制限 (111)
低電圧化 (35)
高電圧化 (23)
小電流化、電流の制限 (113)
定電流化 (44)
大電流化 (29)
同じ特性の利用 (248)
逆特性の利用 (513)
差動信号の利用 (255)
バイアス制御 (1,318)
バイパスの形成 (212)
定数の変更、限定 (114)
ダミーの利用 (89)
共通利用、兼用 (103)
複数の増幅器の組み合わせ (982)
実装、半導体構造の工夫 (331)
帰還の利用 (928)
切換 (1,121)
位相制御 (223)
他に分類されない手段の利用 (758)
Fターム[5J500AF00]に分類される特許
141 - 160 / 489
ジッタ増幅回路、信号発生回路、半導体チップ、及び試験装置
【課題】入力信号に含まれるジッタを増幅するジッタ増幅回路150。
【解決手段】入力信号に含まれるジッタを増幅するジッタ増幅回路であって、入力信号を受け取り、入力信号の波形を歪ませることにより、入力信号の高調波成分を生じさせる歪回路と、歪回路が出力する歪信号を、ジッタを増幅すべき増幅率に応じた次数の高調波成分以外の成分を除去して通過させるフィルタとを備えるジッタ増幅回路。
(もっと読む)
スイッチングアンプ
【課題】出力側をフィルタレスとすることを前提に、回路規模を縮小化したスイッチングアンプを提供する。
【解決手段】1フレーム期間内の基準信号として半フレームは第1のランプ波を生成し他の半フレームは前記第1のランプ波の次に続く第2のランプ波を生成するランプ波発生器21を具え、信号基準レベルを中心として上下レベルを相補的に交互に推移する二種類のレベル信号のうち片方のレベル信号と第1及び第2のランプ波とを比較する第1の比較器22と、他の片方のレベル信号と第1及び第2のランプ波とを比較する第2の比較器23とを具え、比較器22、23の出力信号を次の第2のランプ波まで持続させて、あたかも従来の三角波の比較器出力と同等のパルス幅変調信号PG、NGを得るパルス幅変調信号生成器24を有する。
(もっと読む)
差動トランスミッタ
【課題】エラーレートを低減する。
【解決手段】TMDSドライバ10は、差動信号を一対の差動信号線20を介して出力する。入力差動対12は、一端が共通に接続された第1トランジスタM1、第2トランジスタM2を含み、差動信号線20を介して接続される差動レシーバ110側の終端抵抗RTを負荷の一部として動作する。テール電流源14は、入力差動対12に定電流Icを供給する。インピーダンス調節部16は、入力差動対12と差動信号線20の間に設けられ、第1トランジスタM1、第2トランジスタM2の負荷インピーダンスを調節する。
(もっと読む)
ドハティ増幅回路
【課題】良好な電力効率と歪み特性と、インピーダンス変換による回路損失の低減及び周波数帯域の広帯域化の両方を実現できる増幅回路を提供する。
【解決手段】本発明のドハティ増幅回路は、互いに位相が逆の1対の信号がそれぞれに入力される第1及び第2ノードと、キャリア増幅器13と、キャリア増幅器13の入力と前記第1ノードとの間に接続された伝送線路12と、前記第2ノードに入力が接続されたピーク増幅器14と、出力側伝送線路バラン16と、伝送線路12と同じ電気長を有する伝送線路15とを具備している。出力側伝送線路バラン16の2つの平衡ポート26、27の一方は、キャリア増幅器13の出力に接続され、他方は、伝送線路15を介してピーク増幅器14の出力に接続されている。
(もっと読む)
電力増幅器
【課題】最低動作電圧を低減し、減衰モードにおける入出力のインピーダンス不整合を低減し、設計の自由度を大きくすることができる電力増幅器を得る。
【解決手段】RF信号を増幅する増幅用トランジスタTrを入力端子と出力端子の間に設ける。ダイオードDa1のカソードを入力端子に接続し、ダイオードDa2のアノードを出力端子に接続する。ダイオードDa1のアノードとダイオードDa2のカソードとの間に整合減衰回路MAを接続する。整合減衰回路MAは、入力端子側と出力端子側のインピーダンス不整合を低減し、RF信号を減衰する。増幅モードにおいて、バイアス回路B2は増幅用トランジスタTrにバイアス電流を供給し、カレントミラー回路CMはダイオードDa1,Da2をOFFにする。減衰モードにおいて、バイアス回路B2は増幅用トランジスタTrにバイアス電流を供給せず、カレントミラー回路CMはダイオードDa1,Da2をONにする。
(もっと読む)
素子の保護処理装置
【課題】パワーMOSFETなどの発熱素子の内部温度を高精度に推定し、適切な保護処理を実行する「素子の保護処理装置」を提供する。
【解決手段】パワーMOSFETなどの発熱素子12近傍に設けられたサーミスター14と、発熱素子12における電力の損失値を算出し、サーミスター14により検出される温度と、損失値に応じた推定補完値とを用いて、発熱素子の内部温度の推定値を算出するとともに、その推定値に基づいて、発熱素子に対する保護処理が必要か否かを判断して、保護処理が必要と判断された場合に、保護処理を実行するマイコン50と、を備えることを特徴とする。
(もっと読む)
高周波電力送信装置
【課題】反射波による電力増幅器の破損を防ぎ、フィルタが全反射する高調波の周波数でも電力増幅器から終端されているように見え安定に動作できるようにする。
【解決手段】方向性結合器2と方向性結合器3は、基本波の1/4波長の線路長で構成されている結合度3dBの方向性結合器である。方向性結合器4と方向性結合器5は、基本波の1/6波長の線路長で構成されている結合度3dBの方向性結合器である。フィルタ12とフィルタ13は、5次以上の奇数次高調波を全反射できるフィルタである。電力増幅器1で増幅された基本波の偶数次高調波は終端抵抗7で吸収され、5次以上の奇数次高調波は終端抵抗6、8で吸収され、第3次高調波は終端抵抗9で吸収され、方向性結合器4で分配され、フィルタ12、13を通して、方向性結合器5で合成された基本波のみ方出力端子に11に出力される。これにより、電力増幅器1には反射波が戻ってこない。
(もっと読む)
ミュート回路
【課題】ミュート回路において、パワーアンプの動作を停止状態とするためのミュート信号がオフ状態となるタイミングが温度によりドリフトするのを防止する。
【解決手段】パワーアンプの電源投入から所定期間、パワーアンプへの入力信号をミュートするための第1のミュート信号Mute1、及び電源投入から所定期間、パワーアンプの動作を停止状態とするための第2のミュート信号Mute2を生成するミュート回路であって、第1ミュート信号の出力経路に介在し、電源投入の後、所定のタイミングにおいて、第1ミュート信号の出力経路を遮断する第1のスイッチング素子Tr1と、電源投入の後、第1スイッチング素子による出力経路の遮断に応じて変化する第1スイッチング素子の出力側の電圧に基づいて第2ミュート信号の出力を停止させる第2のスイッチング素子Tr3と設ける。
(もっと読む)
信号生成装置およびD級増幅装置
【課題】パルス幅変調に起因した電磁干渉を抑制する。
【解決手段】周期制御部30は、各単位期間Uの時間長TUを可変に制御する。パルス幅変調部20は、保持部22と計数部24と波形生成部26とで構成される。保持部22は、順次に供給される複数のデータXDを単位期間U毎にデータXEとして保持する。計数部24は、各単位期間U内で計数値Cを変化させる。波形生成部26は、保持部22が保持するデータXEの数値と計数値Cとの大小が反転する時点を縁部とするパルスPを単位期間U毎に配置したパルス幅変調信号Sを生成する。
(もっと読む)
ΔΣ変調装置、ΔΣ変調の停止方法、プログラム、および、記録媒体
【課題】増幅回路におけるスイッチング回数を徒に増加させることなく、ポップ音を抑制することができるΔΣ変調装置を実現する。
【解決手段】ΔΣ変調型デジタルアンプ(ΔΣ変調回路)100は、パルス幅が下限パルス幅を下回らないようスイッチング信号(ΔΣ変調信号)#41〜#42の値を補正するパルス幅調整回路140を備えている。消音制御回路200は、ΔΣ変調を停止する前に、パルス幅調整回路140における下限パルス幅を逐次低下させる。
(もっと読む)
電子機器および音声再生装置
【課題】供給電源の容量が低くても、駆動停止等の異常状態を頻発させることなく動作し続ける電子機器を提供する。
【解決手段】CPU21は、パワーアンプ24のパワー段242の電源電圧レベルを検出し、ゲイン減衰閾値以下になったことを検出すると、パワーアンプ24への入力ゲインを半固定的に低下させる制御を行う。この処理と並行して、CPU21は、パワーアンプ24のパワー段242の電源電圧レベルがゲイン補正閾値以下になったことを検出すると、パワーアンプ24への入力ゲインを変動的に低下させる補正を行う。これらの入力ゲイン低下補正は、パワー段242の電源電圧レベルに応じて行われ、パワー段242の電源電圧レベルが復帰すれば、これらのゲイン低下補正も解除される。
(もっと読む)
オーディオ装置および半導体装置
【課題】オペアンプの製造上のばらつきに起因する雑音を低減できるオーディオ装置および半導体装置を提供する。
【解決手段】DAC10のデジタル部へは、オフセット出力回路30から出力されるデジタル形式のオフセット信号(オフセット値)が入力される。DAC10のデジタル部は、入力されたデジタル音声信号へ、内蔵する加算器を用いて、上記オフセット値を加算した後に、所定のデジタル処理を施す。オフセット出力回路30は、第一オペアンプA1、第二オペアンプA2、および第三オペアンプA3の間で特性が異なることに起因する振幅中心の差すなわちDC成分変動を相殺するために予め測定されたオフセット値を出力している。
(もっと読む)
差動アンプ回路
【課題】インダクタンスを外部から簡単に調整することができる差動アンプ回路を得る。
【解決手段】差動対を構成する第1及び第2のトランジスタと、第1のトランジスタの出力端子と電源との間に接続された第1のインダクタと、第2のトランジスタの出力端子と電源との間に接続された第2のインダクタと、第1のインダクタにシリアル接続された第1のトランスミッションゲートと、第2のインダクタにシリアル接続された第2のトランスミッションゲートとを有する。
(もっと読む)
ΔΣ変調装置、遮断方法、プログラム、および、記録媒体
【課題】ΔΣ変調信号を消音するときに発生するポップ音を低減する。
【解決手段】ΔΣ変調型デジタルアンプ100は、ΔΣ変調信号であるスイッチング信号#51および#52の伝送を遮断する選択回路140を備えている。選択回路140は、消音制御回路180の制御により、積分回路110にて算出された1次積分値が0を含む所定の範囲内にあるとき、スイッチング信号#51および#52の伝送を遮断する。
(もっと読む)
ディジタルオーディオアンプ
【課題】入力されたオーディオ信号のレベルに対応して最適のディジタルゲインを設定することができるディジタルオーディオアンプを提供する。
【解決手段】係数乗算部32が、入力されたオーディオ信号に対してゲインパラメータを乗算する。この係数は係数演算部36から供給される。DSP乗加算処理部33がオーディオ信号に対して音場形成などの処理を行い、加算部34が元のオーディオ信号と処理されたオーディオ信号とを加算する。クリップ検出部35はこの加算部34で加算された信号がクリップしているか否かを検出する。この処理を所定のオーディオ信号(例えば1曲の楽曲)について行い、係数演算部36がクリップ検出部35の検出結果に応じてゲインパラメータを決定する。このゲインパラメータが係数乗算部32に設定され、再度所定のオーディオ信号が入力されたとき最適のゲインで再生・録音することができる。
(もっと読む)
放送用送信装置
【課題】電力増幅器が故障した場合でも励振器へのフィードバック信号の変動を回避して、励振器の非線形歪み補償を確実に実行させる。
【解決手段】放送信号を2系統の電力増幅器で増幅して合成出力する場合に、フィードバック信号生成部60において、各増幅器の増幅信号1,2を取り込み、両信号の有無を監視して、いずれも正常に入力されるときは各増幅信号1,2を減衰器63−1,63−2に導き、信号のレベルを1/2に減少した後、合成器64で合成して、フィードバック信号として励振器10に出力する。増幅信号1,2の一方がダウンすると、正常に入力される増幅信号のみを伝送線62−1または62−2を通じて導出し、フィードバック信号として励振器10に出力する。このようにして、増幅信号1,2のいずれか一方がダウンした場合でも、正常時と同じ特性のフィードバック信号を励振器10に出力し、フィードバック信号の変動を回避する。
(もっと読む)
信号生成装置およびD級増幅装置
【課題】サンプリング周期をパルス周期に対して充分に短い時間に設定する。
【解決手段】ノイズシェーピングフィルタ12は、量子化雑音を抑制しながら、複数のデータX(X[1],X[2],……)をサンプリング周期Tnsで配列したデータ系列DTbを生成する。パルス幅変調回路14は、信号生成部54[1]および54[2]を含む。信号生成部54[1]は、前縁の時点がデータX[1]に応じて設定されるとともに後縁の時点がデータX[2]に応じて設定されたパルスP1をサンプリング周期Tnsよりも長いパルス周期TPで配置したパルス幅変調信号S1を生成する。信号生成部54[2]は、前縁の時点がデータX[3]に応じて設定されるとともに後縁の時点がデータX[4]に応じて設定されたパルスP2をパルス幅変調信号S1の各パルスP1の間に配置したパルス幅変調信号S2を生成する。
(もっと読む)
増幅装置及びバイアス回路
【課題】増幅器を構成する直列に接続されたFETの少なくとも1つのバイアスの安定化を図り、増幅器の利得の安定化を図ること。
【解決手段】増幅装置は、負荷抵抗、第1及び第2FETが直列に接続された構造を有する増幅器と、第1FETに第1バイアス電流を供給する第1バイアス回路と、第2FETに第2バイアス電流を供給する第2バイアス回路とを有する。第2バイアス回路は、第1及び第2FETの接続ノードにおけるバイアス電圧と、第1バイアス回路の出力電圧とが等しくなるように、第2FETのゲートに制御信号を与える比較装置を有する。
(もっと読む)
電圧供給回路及び回路装置
【課題】回路の電源投入時や遮断時において当該回路の出力に生じるノイズの低減を図りつつ、当該回路の動作の開始や終了に要する時間を短縮できる電圧供給回路及び回路装置を提供する。
【解決手段】信号処理部10に対する電源供給の開始や停止の際、信号処理部10へ供給する参照電圧Vrefを連続的に変化させて、信号処理部10の出力に生じる高周波のノイズを低減する。また、電圧設定部30においてデジタル信号処理により参照電圧Vrefの波形の設定値を生成することによって、回路素子の値や回路構成の制約を受けることなく所望の波形を生成することが可能となり、信号処理部10の出力ノイズの低減を図りつつ、参照電圧Vrefの変化時間を短縮することができる。
(もっと読む)
ドハティ増幅器
【課題】 従来のアダプティブドハティ増幅器では、歪が周波数特性を持っているため、広帯域無線信号の場合には周波数特性の影響が大きくなって十分な歪補償を行うことができないおそれがあり、広帯域無線信号についても十分な歪補償を行って、高電力効率及び良好な特性が得られるドハティ増幅器を提供する。
【解決手段】 入力信号のレベルに応じてピーク増幅回路の増幅素子のゲートバイアス電圧を制御するアダプティブ回路を備え、アダプティブ回路に、合成点からの出力に対して歪の周波数特性を低減する周波数特性を備えた補正回路を設けたドハティ増幅器であり、補正回路の種類や周波数特性を適宜選択することによって、増幅器出力に含まれる歪の周波数特性を相殺し、広帯域無線信号に対して十分な歪補償を実現する。
(もっと読む)
141 - 160 / 489
[ Back to top ]