【課題】 ゲートリーク電流の低減。
【解決手段】 本発明による半導体の製造方法は、基板を設ける工程と、誘電体層を基板の上に形成する工程と、アモルファス半導体層を誘電体層の上に成長させる工程と、アモルファス半導体層に不純物をドープする工程と、そして高温処理工程をアモルファス層に施して前記アモルファス半導体から結晶化層を形成する工程とを備える。 （もっと読む）

【課題】ＳＯＩ基板を用いた半導体装置の製造時にけるプラズマプロセス中に発生する支持基板の表面・裏面の帯電によって生じる半導体素子の劣化を防止する。
【解決手段】ＳＯＩ基板５０におけるＳＯＩ層５３に形成されたＭＯＳトランジスタ６０と、ＳＯＩ層５３を覆う層間絶縁膜８０上に形成され、Ｖｉａ８１によってＭＯＳトランジスタ６０のゲート電極６４又は拡散領域６１，６２と接続された配線パタン８２と、この配線パタン８２とＳＯＩ基板５０の支持基板５１との間に接続され、配線パタン８２を形成するプラズマプロセスにおいてゲート電極６４に対して発生する電荷が所定値を超えたときに、この電荷を支持基板５１側へ放出又は遮断する保護回路とを有している。保護回路は、例えば、前記所定値に対応するブレークダウン電圧値をそれぞれ有するＰＮ接合ダイオード７１及びＮＰ接合ダイオード７２の直列回路により構成されている。 （もっと読む）

【課題】半導体基板とサブコレクタ層の間のＰＮ接合容量を低減して高速動作性を有するヘテロ接合バイポーラトランジスタ及びその製造方法を提供する。
【解決手段】バイポーラトランジスタは、Ｐ型半導体基板の上部に形成されたＮ型サブコレクタ層と、半導体基板とサブコレクタ層の間に形成されたＮ型ディープウェル層と、サブコレクタ層の上に形成されたＮ型コレクタ層と、コレクタ層の上に形成されたＰ型ベース層と、ベース層の上に形成されたＮ型多結晶半導体膜からなるエミッタ電極とを備え、ディープウェル層の不純物ピーク濃度はサブコレクタ層の不純物ピーク濃度よりも小さく、ディープウェル層の不純物プロファイルとサブコレクタ層の不純物プロファイルとが交わる領域では、該不純物プロファイルの凹み部又は平坦部を有している。 （もっと読む）

【課題】 ライン＆スペースのパターンの端部においてもパターンの解像性を高めることができ、且つリソグラフィマージンの低下やＣＡＤ処理時間の増大を抑制する。
【解決手段】 集積回路に露光すべきパターンが形成されたフォトマスクであって、一方向に対する一定間隔の固定ピッチ上にラインとスペースが交互に配列された第１のデバイスパターン１０と、第１のデバイスパターン１０の配列方向端部に離間して配置され、固定ピッチの３倍以上の奇数倍の幅を有する第２のデバイスパターン２０と、第１及び第２のデバイスパターン１０，２０間に配置され、固定ピッチ上にラインとスペースが交互に配置された、回路動作に影響を与えないダミーパターン３０と、第２のデバイスパターン内２０で固定ピッチに配置された、露光によって解像されない補助パターン２１ａ，２２ａと、を有する。 （もっと読む）

【課題】本発明は半導体素子を製造するための乾式エッチング工程、及びアッシング工程実施中に発生する硬化したフォトレジストポリマー及び金属性エッチングポリマーの残留物を短時間内に効果的に取り除くことができる半導体素子の洗浄用組成物を提供する。
【解決手段】半導体素子の微細パターンを形成するための乾式エッチング工程又はアッシング工程中に発生するフォトレジスト及び金属性エッチングポリマーなどの残留物を取り除くため、（ａ）無機酸１０〜９０重量％、（ｂ）フッ酸系化合物０.０００１〜１重量％、（ｃ）添加剤０〜５重量％、及び（ｄ）残量の水を含む半導体素子洗浄用組成物を提供し、これを利用して下部金属膜質に対する腐食を最小化しながら、下部金属膜質の側壁及び底面部に残留するフォトレジスト及び金属性エッチングポリマーの残留物を効果的に取り除く。 （もっと読む）

【課題】 メタル配線のバリアメタルとしてＴｉ膜をＣＶＤ法で形成し、メタル配線形成後にフッ化アンモン系の薬液で洗浄する場合に、薬液洗浄によるメタル配線の膜剥がれを抑制することができる半導体装置の製造方法を得る。
【解決手段】 下地酸化膜上にＴｉ膜をＣＶＤ法で形成する工程と、Ｔｉ膜上にメタル膜を形成する工程と、メタル膜及びＴｉ膜をパターニングしてメタル配線を形成する工程と、Ｔｉ膜の側面を酸化する酸化工程と、この酸化工程の後に全面をフッ化アンモン系の薬液で洗浄する工程とを有する。 （もっと読む）

制御された仕事関数を備えるメタルゲート（３０）を有する半導体構造を形成する方法である。この方法は、チャネルによって分離された活性領域（１２）を備えた基板およびチャネル上および絶縁層（２０）内の一時的ゲート（１６）を有するプレカーサを形成するステップを含んでいる。この一時的ゲート（１６）を除去して、絶縁層（２０）中に底面およびサイドウォールを備える凹部（２２）を形成する。非シリコン金属を含んでいるメタル層（２６）を、この凹部（２２）にたい積する。このメタル層（２６）中にシリコンを導入し、メタル層（２６）上にメタルをたい積する。シリコンの導入は、熱的シラン処理により行われる。この熱的シラン処理は、メタル層（２６）をたい積する前、後、またはその前後に実行される。メタル層（２６）中に導入するシリコンの量によって、形成されるメタルゲート（３０）の仕事関数を制御する。
（もっと読む）

【課題】 貴金属と卑金属が共存する半導体材料上の貴金属をエッチングする際、卑金属が腐蝕する問題を抑制し、歩留まりを上げることにあり、さらに、シアン化物や鉛化合物を成分とした水溶液に比べて安全性に優れ、環境への影響が少ないエッチング液を提供する。
【解決手段】 貴金属と卑金属が共存する半導体材料から貴金属をエッチングするヨウ素系のエッチング液であって、該エッチング液の貴金属と卑金属のエッチングレート比（貴金属のエッチングレート／卑金属のエッチングレート）が０．０３以上である、前記エッチング液。
（もっと読む）

【課題】ゲート閾値ばらつきを抑制でき、且つ駆動電流量劣化を招く寄生抵抗増大を抑止可能な半導体装置の製造方法を提供する。
【解決手段】半導体基板１上にゲート絶縁膜３を堆積する工程と、ゲート絶縁膜３上にゲート電極４を形成する工程と、ゲート電極４を覆うように絶縁膜５，６を堆積する工程と、異方性エッチングにより半導体基板１が露出しないように絶縁膜５，６の一部を除去する工程と、等方性エッチングにより絶縁膜５，６の一部を除去してゲート電極４の側壁にスペーサ５，６を形成するとともに、半導体基板１を露出させる工程と、ゲート電極４及びスペーサ５，６をマスクとして用いて半導体基板１に不純物イオンを注入して熱処理を行い半導体領域７ａ〜７ｄを形成する工程 （もっと読む）

【課題】 様々なパターンを有するゲート電極をフルシリサイド化することができる半導体装置の製造方法を提供する。
【解決手段】 半導体装置の製造方法は、半導体基板１０上にゲート絶縁膜３０を形成し、ゲート絶縁膜上にゲート電極４０、４２を形成し、ゲート電極上に金属膜１００を堆積し、第１の熱処理を施すことによってゲート電極の上部をシリサイド化し、第１の熱処理においてシリサイド化しなかった金属膜を除去し、第２の熱処理を施すことによってゲート電極の下部までシリサイド化する。 （もっと読む）