【課題】転写用基材を用いる従来のような方法に比べて簡易に電気部品内蔵多層プリント配線板を製造することができる方法を提供する。
【解決手段】次の工程を有する。リジッド基板１の一方の面に金属層２を設け、他方の面に内層用回路３を形成すると共に電気部品４を実装することによって、電気部品実装基板５を作製する工程。樹脂シート６の両面に電気部品実装基板５の実装面７を重ね合わせ、電気部品実装基板５同士を樹脂シート６を介して積層一体化することによって、樹脂シート６による絶縁層８に電気部品４が埋入された積層体９を作製する工程。内層用回路３が底面に露出するようにレーザによる穴あけを行ってビアホール１０を形成すると共に、積層体９を積層方向に貫通するように穴あけを行ってスルーホール１１を形成する工程。積層体９の両側に外層用回路１２を形成すると共に、ビアホール１０及びスルーホール１１にめっき１３を施す工程。 （もっと読む）

【課題】本発明は、物品に接着することなく使用することができる新しいタイプの無線チップを提供することを課題とする。特に、封止により無線チップへ新たな機能を付加することを課題とする。
【解決手段】本発明の無線チップは、集積回路をフィルムで包囲した構造とすることを特徴とする。特に、集積回路を包囲するフィルムを中空構造とすることにより、無線チップに新たな機能を付加することができる。中空構造とすることで、例えば、中空部に不活性ガス、不活性液体、不活性ゲルなどが充填された構造とすることができる。 （もっと読む）

【課題】 シールドケースを用いない電磁シールド構造を提供する。
【解決手段】 表面に電子部品３が実装され、裏面に接地導体パターン４が形成されたＦＰＣ２を、電子部品３の実装側が内側となるように折り曲げて、筐体１を形成する。筐体１の内部の電子部品３は、接地導体パターン４によって覆われるため、筐体１は、電子部品３の少なくとも一部を外部と電磁気的に遮蔽する遮蔽筐体を構成する。このように、ＦＰＣ２の折り曲げによって遮蔽筐体を形成するので、従来のようなシールドケースを別途用いることなく、外部との電磁シールド構造を実現することができる。 （もっと読む）

【課題】ＩＣを搭載したプリント配線基板においてシグナルインティグリティを極力確保できるようにする。
【解決手段】ＩＣベアチップ１１２における電気的導通のある１つまたは２つの入出力端子１１３はＩＣベアチップが実装されるＩＣパッケージ１０５のＩＣ接続パッド１０９にワイヤ１１０で接続され、ＩＣ接続パッドから２つのパッケージ接続パッド１０６にそれぞれ配線接続する。 （もっと読む）

【課題】 従来の半導体装置にあっては、外部からのノイズに対しては無防備であることから、半導体チップが誤動作をするといった問題があった。
【解決手段】 底基板１に搭載された半導体チップ４の上下面をアースパターン１ｄ，３ａで覆い、また、側面をスルーホール６で囲み、前記底基板をプリント基板のアースパターンに接続することで半導体チップの全周をシールドした半導体装置である。 （もっと読む）

【課題】半導体チップの故障につながる過電流を外観によって容易に判別できるようにする。
【解決手段】半導体チップ５を含む一対の部位５，３の間を、主電流配線６と、この主電流配線６に並列な補助配線１１とで接続し、この補助配線１１を、ケース１２の目視窓１３から目視できるようにしておく。補助配線１１の電流容量は主電流配線６よりも小さく設定される。半導体チップ５に流れる電流が所定の規定値を越えると、主電流配線６より先に補助配線１１が溶断し、ケース１２の目視窓１３を通して外部から視認する。電気特性の検査なしで半導体応用装置の交換の要否を判断できる。 （もっと読む）

【課題】半導体装置を正確に認識して、当該半導体装置のパッケージの種別を特定する技術を提供する。
【解決手段】エジェクタピンを用いてパッケージ表面に設ける形状を丸形状などの幾何学形状とし、画像処理装置では、丸形状の突起部の有無のみを判断する方法を用いることで、当該形状の線が途中で切れたり、新たな線が付加された場合であっても、形状誤認識発生の可能性を低減することができる。たとえば、図６（ａ）のように、パッケージ表面に丸形状の突起部が設けられているので、図６（ｂ）のように線が途中で切れたり、図６（ｃ）のように新たな線が付加されたとしても、画像処理装置においては、丸形状の突起部の有無を読み取るだけである。そのため、丸形状の突起部を「ある」と読み取ることが可能となるからである。 （もっと読む）

電子チップは、チップ電子回路（１）の少なくとも一部を、通常は実質的に同一の大気圧にさらされる第１および第２の空洞（３、４）の間に配置された薄く固い膜（２）上に形成することによって保護される。試みられた侵入は、前記空洞（３、４）内の圧力低下および圧力差を引き起こし、この圧力差が、膜（２）を壊し、これによって、チップを動作不能にする。
（もっと読む）

【課題】 準マイクロ波帯域から数十ＧＨｚ帯域にわたって充分なキャビティ共振抑制効果を発揮し、小型化、軽量化、薄型化が図られ、イオンによる電子デバイスへの影響がないパッケージを提供する。
【解決手段】 電子デバイス１１が搭載された回路基板１２と、回路基板１２との間にキャビティ１３が形成されるように、電子デバイス１１を覆う筐体１４とを具備するパッケージ１０において、キャビティ１３に、有機高分子を含有する基体と、該基体の一部と磁性体とが一体化してなる複合層とを有する電磁波抑制体２０を配置する。 （もっと読む）

不法行為抵抗性パッケージング・アプローチは、不揮発性メモリを保護する。本発明の一例の実施形態によれば、集積回路装置（１００）内に配置された磁気メモリ素子（１３０−１３２）は、磁石（１２０）を含むパッケージ（１０６）によって磁束（１２２）から保護される。磁石からの磁束は、パッケージによって磁気メモリ素子から離れる方向に向けられている。例えば、磁気メモリ素子にアクセスするための、パッケージの一部の除去など、不法行為がなされると、パッケージは、磁束が、いくつか又は全ての磁気メモリ素子に達することを可能にし、これは、その論理状態の変化を引き起こす。この方法によれば、磁気メモリ素子は、不法行為から保護される。
（もっと読む）