電子チップは、チップ電子回路（１）の少なくとも一部を、通常は実質的に同一の大気圧にさらされる第１および第２の空洞（３、４）の間に配置された薄く固い膜（２）上に形成することによって保護される。試みられた侵入は、前記空洞（３、４）内の圧力低下および圧力差を引き起こし、この圧力差が、膜（２）を壊し、これによって、チップを動作不能にする。
（もっと読む）

【課題】電子部品の作動時にそのグランドが接続された基体内部のグランド配線層が不安定となってノイズが発生し、電子部品が誤動作を起こす。
【解決手段】信号配線層２とそれを上下から挟む複数のグランド配線層４・５と電子部品６の搭載部とを有する基体１と、電子部品６を内部に収容するための凹部を有する蓋体７とから成る電子部品収納用パッケージであって、複数のグランド配線層４・５は、
電子部品６のグランドが電気的に接続されるとともに信号配線層２を上下から挟む第１のグランド配線層４と、第１のグランド配線層４とは電気的に独立した別個の外部端子を介して接地されるとともに信号配線層２およびその上下に位置する第１のグランド配線層４をさらに上下から挟むように配置された第２のグランド配線層５とから成り、かつ蓋体７の導電性の内壁である金属層８を第２のグランド配線層５に電気的に接続させている。 （もっと読む）

本発明は、集積回路、および対応する集積回路パッケージに関する。この集積回路、および対応する集積回路パッケージは、テストされる集積機能回路（１）と，テスト結果を得るために機能テストを行なうテスト装置（３Ａ）を機能回路（１）に接続するテストインターフェース（ＴＩ）とを有する。集積自己マーク装置（２）は、テスト結果に基づいて自動的にマークを作るようになっている。従って、集積半導体回路のテストに関わる費用を、著しく低減することができる。
（もっと読む）

【課題】 ＥＭＩ保護を伴うＴＢＧＡパッケージ及びこのＴＢＧＡパッケージを製造する方法を提供する。
【解決手段】 導電性支持構造体（導電性補強材）１０６と、導電性支持構造体１０６に取付けられた集積回路チップ１０２と、導電性支持構造体１０６に取付けられた基板１０８であって、基板１０８は集積回路チップ１０２に電気接続されるパターン金属層１２２，１２４及び誘電層１２６を含んでおり、導電性支持構造体１０６とパターン金属層１２２，１２４との間の直接的電気接続（例えば、ワイヤボンド１３８，１４０，１４２，１４４）とを備える。 （もっと読む）

【課題】複数の回路ブロックを接続して使用する、高周波モジュールなどとしても好適な回路デバイスを提供する。
【解決手段】略中央にフレキシブル配線部１５を有し、領域ＢＬ１の最下層に電磁シールド層１４ｂ−１と、領域ＢＬ２の最下層にグリッドランド１４ｂ−２とを設けた４層フレックスリジッド基板１０の、領域ＢＬ１に電子部品２１ａ〜２１ｅを実装して高周波信号処理回路を形成した第１の回路ブロックと、領域ＢＬ２に電子部品２２ａ〜２２ｃを実装して中間周波信号処理回路を形成した第２の回路ブロックとを設けた後、電磁遮蔽効果を付与された封止樹脂２３を電子部品２１ａ〜２１ｅ，２２ａ〜２２ｃの実装面全面に塗布した後、フレキシブル配線部１５で折り畳み電磁シールド層が上面でグリッドランドが下面に配されるようにして加熱硬化し、電子部品間の相互干渉と外からの電磁的影響を受けにくい回路デバイスとした。 （もっと読む）

【課題】ＧＮＤ電位を確保するための構成を有しないＩＣチップについて、設計性能を維持し、かつ、ノイズ特性を確保し、さらに薄い形態のモジュールを提供すること。
【解決手段】配線基盤１０１に集積回路素子１１２をフリップ実装したモジュール１００であって、モジュール１００は、配線基板１０１と接続され、集積回路素子１１２を外部と遮断する導電性収容容器１０２を有し、集積回路素子１１２は、導電性収容容器１０２と導電性部材１１６で接続されていることを特徴とする。 （もっと読む）

【課題】半導体パッケージの製造工程において工程毎に生じた不良箇所を不良位置認識情報に累積記録させ、基板識別手段の情報を読み取ることにより、必要とする半導体パッケージのみ選別する。
【解決手段】複数の半導体素子５が搭載可能なプリント基板１の配線パターンの断線および外観不良のチェックを行い、プリント基板１の不良箇所に対応して該当する半導体素子搭載領域に画像認識などによって識別可能な不良認識マーク２を付与する。このプリント基板１に対して、画像認識などの手段を用いて不良認識マーク２の位置を読み取り、不良認識位置情報を作成する。次に、バーコードあるいはタグなどの記録手段としての基板認識手段４を基板一部に割り付けして、不良認識位置情報と基板認識情報を対応させて記録する。 （もっと読む）

ＥＭＩ転送を抑制するために、損失材料が用いられ得る。損失材料をＥＭＩシールドエンクロージャに付け加え、ＥＭＩシールド効果およびそのように作成されたＥＭＩシールドエンクロージャを改良するための方法が開示される。いくつかの実施形態において、ＥＭＩシールドエンクロージャは、デバイスにマウント可能なプリント回路基板を含む。ある実施形態において、損失材料は、接着を用いるＥＭＩシールドエンクロージャの内部に付け加えられ得る。別の実施形態において、損失材料は、ＥＭＩエンクロージャの外部に付け加えられ、ＥＭＩシールドエンクロージャ上のＥＭＩの入射を抑制し得、それにより、ＥＭＩシールドエンクロージャ内に含まれる電気分極率を減少する。さらに別の実施形態において、損失材料は、ＥＭＩエンクロージャの内外部の両方に付け加えられ得る。
（もっと読む）

【課題】 回路基板に搭載される部品とシールドケースの接触を防ぎ薄型の回路基板の強度を補強する構造を提供する。
【解決手段】 薄型かつ小型化のパッケージにするために薄型な回路基板１を用いた混成集積回路において、フリップチップ実装などにより搭載されたＩＣチップやＳＭＤ部品等の部品２を利用し、薄厚のシールドケース３との間に粘度の高い絶縁性接着剤４を介在させることで、部品２とシールドケース３のクリアランスを保持しつつ、回路基板１の補強をする。 （もっと読む）

【課題】金属板の反りが抑制された半導体装置用パッケージ、半導体素子にかかる応力が低減され、放熱性が優れ、信頼性の高い半導体装置を提供する。
【解決手段】半導体装置用パッケージは、一方の主面に半導体素子が固定される載置部１０６を含む金属板１０１と、金属板の一方の主面に固定され、載置部に対応する位置に厚み方向に貫通する開口部１０９を有する樹脂含有成形体１０２と、樹脂含有成形体の金属板側の面の反対面に設けられた配線１０３ａと、配線と電気接続されたリード端子１０４とを含み、リード端子１０４は、樹脂含有成形体１０２とともに形成された絶縁部１０４ａと、絶縁部に設けられ配線と電気接続された導電体層１０４ｂとを含んでいる。 （もっと読む）