【課題】不揮発性メモリシステムを、プログラム妨害を低減又は防止するようにプログラムする。
【解決手段】１つの不揮発性メモリシステムに、複数のプログラム禁止スキームを採用している。プログラム禁止スキームは、プログラミング中のワードラインに基づいて選択される。特定のプログラム禁止スキームは、選択ワードラインにおいてプログラム妨害を好適に最小化又は排除する。プログラミング動作の前と最中に、メモリシステムの温度を検出する。プログラム禁止スキームは、システムの温度に基づいて選択できる。 （もっと読む）

【課題】無線通信機能を有する半導体装置の低消費電力化、通信距離の拡大を図る。
【解決手段】メモリ部と、論理部と、メモリ部及び論理部間を電気的に接続する複数の信号線と、を備え、半導体装置及び通信装置間の転送レートをα［ｂｐｓ］、論理部で生成される第１のクロック周波数をＫα［Ｈｚ］（Ｋは１以上の整数）、複数の信号線のうち読み出し用信号線をｎ本（ｎは２以上の整数）、論理部で生成される第２のクロック周波数をＬα／ｎ［Ｈｚ］（Ｌは、Ｌ／ｎ＜Ｋを満たす任意の整数）とした場合、メモリ部に格納されたデータを論理部へ読み出す場合は、第２のクロック周波数Ｌα／ｎ［Ｈｚ］を用いて、ｎ本の読み出し用信号線を介して行う。 （もっと読む）

【課題】従来のメモリ素子とは異なり、軟化又は溶融といった状態変化を利用したメモリ素子を提供し、メモリ容量が増大されたメモリ装置を提供することを課題とする。
【解決手段】一対の電極間に、ガラス転移温度が異なる複数のメモリ材料層を積層させたメモリ素子である。ガラス転移温度は１０℃以上の差があると好ましい。このようなメモリ素子に電圧を印加することで、複数のメモリ材料層を一つずつ軟化又は溶融させる。このような構成により、メモリ容量が３値以上となり増大される。 （もっと読む）

【課題】低電圧での情報書き込みと高密度集積とを両立し得る半導体記憶装置とその製造方法を提供すること。
【解決手段】本発明は、状態記憶素子３１及びトランジスタ３２を備える。状態記憶素子３１は、第１の導電領域４１、第１の絶縁膜４３及び第１の電極４５が半導体基板１上に順に形成されている。第２の絶縁膜４４及び第２の電極４６が半導体基板１上に順に形成されている。トランジスタ３２は、第１の導電領域４１、第２の導電領域４２、第２の絶縁膜４４、第２の電極４６を有する。第２の絶縁膜４４及び第２の電極４６は、第１の導電領域４１と第２の導電領域４２との間の半導体基板１上に順に形成されている。また、第１の絶縁膜４３の絶縁破壊耐圧は、第２の絶縁膜４４の絶縁破壊耐圧よりも小さい。 （もっと読む）

【課題】書き込み動作と消去動作との干渉を防止し、誤書き込みの発生を抑制した不揮発性半導体記憶装置を提供する。
【解決手段】不揮発性半導体記憶装置は、互いに交差する複数の第１及び第２の配線の各交差部に設けられ同一極性の電圧印加によってデータの書き込みと消去を行う複数のメモリセルからなるメモリセルアレイと、選択された第１及び第２の配線を介してメモリセルに対してセットパルス／リセットパルスを供給する書き込み回路とを備え、リセットパルスの電圧の大きさ及び電圧印加時間の組み合わせの集合であるリセット領域は、電圧の大きさ及び電圧印加時間の関係が負の相関関係を持つ領域であり、書き込み回路は、消去動作時、リセットパルスを、その電圧の大きさ及び電圧印加時間をリセット領域の範囲内で増減させながら、選択メモリセルに対してデータが消去されるまで繰り返し供給する。 （もっと読む）

【課題】回路構成を複雑化することなくソフトエラー低減化を図ったメモリセル構造を有する半導体記憶装置を得る。
【解決手段】ＮＭＯＳトランジスタＮ１及びＰＭＯＳトランジスタＰ１によるインバータＩ１（出力部が記憶端子Ｎａ）とＮＭＯＳトランジスタＮ２及びＰＭＯＳトランジスタＰ２によるインバータＩ２（出力部が記憶端子Ｎｂ）とが交叉接続され、さらにＮＭＯＳトランジスタＮ３及びＮ４が記憶端子Ｎａ及びＮｂにそれぞれ接続される。記憶端子Ｎａに一方電極が接続されるＮＭＯＳトランジスタＮ１及びＮ３はＰウエル領域ＰＷ０及びＰＷ１に分けて形成されるともに、記憶端子Ｎｂに一方電極が接続されるＮＭＯＳトランジスタＮ２及びＮ４はＰウエル領域ＰＷ１及びＰＷ０に分けて形成される。Ｐウエル領域ＰＷ０及びＰＷ１はＮウエル領域ＮＷを挟んで各々反対側に形成される。 （もっと読む）

【課題】貫通電極の基板からの抜け落ちを防止する。
【解決手段】半導体装置は、基板８０と、基板８０に設けられた１又は複数のビアホール９１と、１又は複数のビアホール９１内にそれぞれ設けられた貫通電極ＴＳＶとをそれぞれ有する複数のコアチップと、貫通電極ＴＳＶを通じて各コアチップと電気的に接続するインターフェースチップとを備え、ビアホール９１は、両端部の径ｒ１，ｒ３に比べて中央部ｒ２の径が大きいボーイング形状部分９１ａを有する。 （もっと読む）

【課題】抵抗変化メモリ素子の抵抗値のばらつきがなく、動作電圧の制御が可能な抵抗変化メモリ素子を提供する。
【解決手段】第１電極１００と、第１電極１００上に形成された遷移金属酸化物の抵抗変化層１１０と、抵抗変化層１１０上に形成された第２電極１３０、及び抵抗変化層１１０内に形成される金属ナノ粒子１２０を含む抵抗変化メモリ素子であって、フィラメント電流経路１４０は第２電極１３０と金属ナノ粒子１２０間でのみ形成される。これにより、メモリ素子の抵抗値を安定化することができる。 （もっと読む）

【課題】電荷蓄積層での電子の蓄積または放出が十分でない場合に、不揮発性メモリ素子に保持された記憶状態の正誤を判定し、誤ったデータを読み出すことによる不良を低減する。
【解決手段】メモリセル領域１０４と、テスト領域１０５と、を含む半導体記憶回路１０３と、制御回路と、を有し、制御回路は、メモリセルへのデータの書き込み、第１の領域１０５Ａへの第１の記憶状態の書き込み、または第２の領域１０５Ｂへの第２の記憶状態の書き込みを行うための第１の動作を行い、第１の領域及び第２の領域からの第１の記憶状態または第２の記憶状態の読み出しを行うための第２の動作を行い、メモリセルからのデータの読み出しを行うための第３の動作を行い、第２の動作において、第１の領域からの読み出しが第１の記憶状態であるか、または第２の領域からの読み出しが第２の記憶状態であるかに応じて、第３の動作の正誤を判定する。 （もっと読む）

【課題】半導体装置の歩留まりを向上させること若しくは製造コストを低減すること又は集積回路の面積を低減する半導体装置を提供する。
【解決手段】半導体装置が有するメモリ素子１０のメモリ層１２及び抵抗素子２０の抵抗層２２が同一材料によって構成される。そのため、メモリ層１２と、抵抗層２２とを同一工程によって形成することで、半導体装置の作製工程数を低減することができる。結果として、半導体装置の歩留まりを向上させること又は製造コストを低減することができる。また、半導体装置は、抵抗値の高い抵抗成分を備えた抵抗素子２０を有する。そのため、半導体装置が有する集積回路の面積を低減することができる。 （もっと読む）