インタフェース回路及び送受信システム
【課題】伝送線路が規格を満たさない場合においても、伝送波形の規格を満足させることが可能なインタフェース回路及び送受信システムを提供する。
【解決手段】フレキシブル配線板のように、インピーダンスの大きな伝送線路がある場合、制御部１４は信号送信時に、終端抵抗を信号受信時よりも大きくなるようにする（たとえば、抵抗Ｒ１＜Ｒ２の場合、抵抗Ｒ２を選択する）。これにより、初期電圧が大きくなり、伝送波形の規格を満たすことが可能になる。
【解決手段】フレキシブル配線板のように、インピーダンスの大きな伝送線路がある場合、制御部１４は信号送信時に、終端抵抗を信号受信時よりも大きくなるようにする（たとえば、抵抗Ｒ１＜Ｒ２の場合、抵抗Ｒ２を選択する）。これにより、初期電圧が大きくなり、伝送波形の規格を満たすことが可能になる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は高速にデータの送受信を行うインタフェース回路及び送受信システムに関する。
【背景技術】
【０００２】
近年、ＰＣ（Personal Computer）、ＨＤＤ（Hard Disk Drive）、デジタルカメラ、携帯型デジタルオーディオ機器間などで、高速にデータの送受信が可能となるＵＳＢ（Universal Serial Bus）２．０やＳ−ＡＴＡ（Serial-AT Attachment）といったインタフェースの規格が知られている。
【０００３】
規格にはデータ伝送を保証するための仕様が存在し、それに基づいてプリント基板などの基板上に配線される伝送線路が設計される。一方で、民生品などではコスト的な観点から、規格が定める伝送線路の仕様を厳密に守ることができない場合もある。そのような場合においても、仕様が定める交流（ＡＣ）特性（ＡＣスペック）を満足するようなインタフェース回路の提供が求められている。
【０００４】
図１４は、従来の送受信システムの構成を示す図である。
プリント基板５００ａ，５００ｂがケーブル５０１で接続されている構成を示している。
【０００５】
プリント基板５００ａ，５００ｂにはＬＳＩ（Large Scale Integrated circuit）チップ５１０ａ，５１０ｂが搭載されている。以下、ＬＳＩチップ５１０ａ，５１０ｂをインタフェース回路５１０ａ，５１０ｂと呼ぶが、プリント基板５００ａ，５００ｂを含んだものをインタフェース回路と考えることもできる。
【０００６】
ケーブル５０１とインタフェース回路５１０ａとはプリント基板５００ａの配線５２０ａによって接続されている。また、ケーブル５０１とインタフェース回路５１０ｂとはプリント基板５００ｂの配線５２０ｂによって接続されている。
【０００７】
インタフェース回路５１０ａは、制御部５１１ａ、送信ドライバ回路５１２ａ、受信ドライバ回路５１３ａ、抵抗Ｒａを有している。
制御部５１１ａは、送信するデータを指定するための信号を、端子ＤＯＵＴから出力するとともに、アウトプットイネーブル信号を端子ＯＥから、インプットイネーブル信号を端子ＩＥから出力する。また、ＤＩＮ端子からデータを入力する。
【０００８】
送信ドライバ回路５１２ａは、制御部５１１ａの端子ＤＯＵＴ，ＯＥと接続されており、アウトプットイネーブル信号がアサートの場合に端子ＤＯＵＴからの信号に従ってデータを出力する。送信ドライバ回路５１２ａの出力端子は、配線５２０ａに接続されており、出力信号が伝送される。
【０００９】
受信ドライバ回路５１３ａは、制御部５１１ａの端子ＩＥから出力されるインプットイネーブル信号がアサートの場合に、受信したデータを端子ＤＩＮに入力する。
抵抗Ｒａは終端抵抗であり、送信ドライバ回路５１２ａの出力端子及び受信ドライバ回路５１３ａの入力端子に一方の端子を接続しており、他方の端子は接地されている。
【００１０】
インタフェース回路５１０ｂは、インタフェース回路５１０ａと同様の構成であり、制御部５１１ｂ、送信ドライバ回路５１２ｂ、受信ドライバ回路５１３ｂ、抵抗Ｒｂを有している。
【００１１】
インタフェース回路５１０ａ，５１０ｂにおいて、終端抵抗である抵抗Ｒａ，Ｒｂは同じ抵抗値を有する。
なお、上記では図示を簡略化するため、１つの信号経路を示しているが、高速なデータの送受信を行うインタフェース回路では、一対の差動信号でデータの送受信を行っている。その場合、インタフェース回路５１０ａ，５１０ｂの各構成要素が２つずつ設けられた構成となる。
【００１２】
図１５は、図１４の伝送線路部分を回路図で示した図である。
ここでは、図１４のノードＡ，Ｂ間の伝送線路を特性インピーダンスで示している。
図１４の配線５２０ａをインピーダンスＺ０、ケーブル５０１をインピーダンスＺ１、配線５２０ｂをインピーダンスＺ２で示している。インピーダンスＺ０，Ｚ１，Ｚ２には、低電圧電源端子ＶＳＳが接続されている。
【００１３】
図１６は、ノードＡからの送信動作の際の送受信システムを模式化した図である。
送信ドライバ回路５１２ａを、定電流源５１４と、スイッチ５１５で表している。
定電流源５１４は、電源電圧端子ＶＤＤと接続されており、電流Ｉｄを生成する。
【００１４】
スイッチ５１５は、図１４の制御部５１１ａの端子ＤＯＵＴからの信号に従ってオンまたはオフする。なお、端子ＯＥからの信号については図示を省略している。
この回路において、たとえば、インピーダンスＺ０，Ｚ１，Ｚ２が４５ｏｈｍで整合されているならば、ノードＡ及びノードＢでの配線端の抵抗Ｒａ，Ｒｂは、４５ｏｈｍで終端される。定電流源５１４が生成する電流Ｉｄが理想的に１７．８ｍＡを流すとするならば、抵抗Ｒａによる電圧降下でＨ（High）レベルは４００ｍＶ、Ｌ（Low）レベルは０Ｖとなる。
【００１５】
図１７は、送信信号及び受信信号を示す図であり、（Ａ）は送信信号、（Ｂ）は受信信号を示す図である。
縦軸が電圧［Ｖ］、横軸が時間［ｎｓ］である。
【００１６】
図のように理想的な状態では、ノードＡで発生した電位は、そのままノードＢへと伝わる。
なお、たとえば特許文献１には、終端抵抗をオンチップ化して実装面積の縮小などを図った信号伝送回路が開示されている。
【特許文献１】特開平９−１８３２６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１７】
しかしながら、図１４のような送受信システムにおいて、実際には伝送線路の特性インピーダンスは多少の誤差を含み、寄生容量により変化する。さらに、ポータブル機器に搭載される際に表面積縮小のため、プリント基板をメインと、サブに分け、その間をフレキシブル配線板で接続する場合がある。
【００１８】
図１８は、フレキシブル配線板を用いた伝送の様子を示す図である。
図１４と同様の構成要素については同一符号としている。この図では、プリント基板５００ａをメインボードとしており、プリント基板５００ａは、フレキシブル配線板６０１を介してサブボードであるプリント基板６０２に接続している。そして、プリント基板６０２がケーブル５０１を介してプリント基板５００ｂに接続している。
【００１９】
図１９は、図１８の伝送線路部分を回路図で示した図である。
ここでは、図１８のノードＡ，Ｂ間の伝送線路を特性インピーダンスで示している。
図１５と同様に配線５２０ａをインピーダンスＺ０、ケーブル５０１をインピーダンスＺ１、配線５２０ｂをインピーダンスＺ２で示しているほか、フレキシブル配線板６０１をインピーダンスＺ３、プリント基板６０２をインピーダンスＺ４で示している。インピーダンスＺ０，Ｚ１，Ｚ２，Ｚ３，Ｚ４には、低電圧電源端子ＶＳＳが接続されている。
【００２０】
フレキシブル配線板６０１のインピーダンスＺ３も所望の数値に整合させることが可能であるが、コストアップにつながるため、そうされないことがある。できあがったフレキシブル配線板６０１のインピーダンスＺ３が偶然低いか、配線長が短ければ問題とならないが、インピーダンスＺ３が高めになり配線長が長い場合には、伝送波形に影響を与えてしまう。
【００２１】
図２０は、ノードＡからの送信動作の際の図１８を模式化した図である。
図１６，図１９と同様の構成要素については同一符号としている。
この回路では、たとえば、インピーダンスＺ０，Ｚ１，Ｚ２，Ｚ４が４５ｏｈｍに対して、フレキシブル配線板６０１のインピーダンスＺ３が９０ｏｈｍと高い場合を示している。この場合の送信波形は以下のようになる。
【００２２】
図２１は、図２０の特性インピーダンスの伝送線路を用いた場合の送信信号及び受信信号を示す図であり、（Ａ）は送信信号、（Ｂ）は受信信号を示す図である。
まず、図２１（Ａ）に示すノードＡの初期電圧ΔＶ１は、プリント基板５００ａの配線５２０ａのインピーダンスＺ０（４５ｏｈｍ）と、ノードＡに接続された抵抗Ｒａ（４５ｏｈｍ）による並列抵抗（２２．５ｏｈｍ）による電圧降下により決まる。
【００２３】
この電位はフレキシブル配線板６０１があることにより反射の影響を受けつつ、ノードＢに到達する。ノードＡ，Ｂの電位はさらに反射波をうけ、だんだんと所定の電位に近づいていく。図２１（Ｂ）では、簡易な波形で階段状になっているが、実際には波形の立ち上がりや降下が緩くなった状態として現われる。
【００２４】
図２２は、ＵＳＢ２．０のＨｉｇｈ Ｓｐｅｅｄ Ｍｏｄｅでの伝送波形のアイ・パターンを示す図であり、（Ａ）はフレキシブル配線板がない整合された伝送線路を用いた場合、（Ｂ）は特性インピーダンスの高いフレキシブル配線板を伝送線路として挿入した場合を示す図である。
【００２５】
縦軸が電圧［Ｖ］、横軸が時間［ｐｓ］である。
図２２（Ａ）では、アイ・パターンは、規格のパターンに対してマージンのある波形形状をしている。ところが、特性インピーダンスの高いフレキシブル配線板を伝送線路として挿入した場合、図２２（Ｂ）のように、波形の立ち上がり、降下の形状が緩くなりすぎて規格のパターンに対してマージンが無くなり、規格を満たさなくなってしまう問題があった。
【００２６】
このような問題を解決する手法の１つに、図２１（Ａ）に示したような初期電圧ΔＶ１を広げる手法がある。初期電圧ΔＶ１をできるだけ広げることにより、受信端での伝送波形の傾斜が規格に引っ掛からないようにする。
【００２７】
初期電圧ΔＶ１を広げるためには、たとえば、図１６の定電流源５１４の電流Ｉｄを増やす方法があるが、消費電流の上昇を招き、低消費電力が求められているポータブル機器への搭載を考えると、望ましくない。また、終端抵抗である抵抗Ｒａと、グランド間にスイッチを設けて、送信時には、終端抵抗をオフして、初期電圧ΔＶ１を広げることも考えられる。しかし、その場合、送信端であるノードＡで終端抵抗がないオープン状態となるために、このポイントで信号は全反射してしまう問題があった。
【００２８】
本発明はこのような点に鑑みてなされたものであり、伝送線路が規格を満たさない場合においても、伝送波形の規格を満足させることが可能なインタフェース回路及び送受信システムを提供することを目的とする。
【課題を解決するための手段】
【００２９】
本発明者は、制御信号に応じて、定電流源と信号線とを接続または不接続とするスイッチと、前記制御信号を生成するとともに、前記信号線に接続する終端抵抗の抵抗値を、信号送信時に信号受信時よりも大きくなるように制御する制御部と、を有することを特徴とするインタフェース回路を提案する。
【００３０】
上記の構成によれば、制御部は信号送信時に、終端抵抗を信号受信時よりも大きくなるようにするので、伝送波形の初期電圧が大きくなり、インピーダンスの大きな伝送線路がある場合でも、伝送波形の規格を満たすことが可能になる。
【発明の効果】
【００３１】
本発明は、信号送信時に終端抵抗が大きくなるように制御することで、伝送波形の初期電圧を増加させるので、特性インピーダンスが大きく、規格を満たしていない伝送線路があっても、定電流源で生成する電流値を増加させたり、信号送信時に送信側の終端抵抗を切り離して送信端をオープンにすることなく、伝送波形が規格を満たすようにすることが可能になる。
【発明を実施するための最良の形態】
【００３２】
以下、本発明の実施の形態を図面を参照して詳細に説明する。
図１は、第１の実施の形態のインタフェース回路の概略を示す図である。
第１の実施の形態のインタフェース回路１０は、定電流源１１、スイッチ１２、信号線１３、制御部１４、終端抵抗選択部１５、抵抗Ｒ１，Ｒ２を有している。
【００３３】
なお、図１のインタフェース回路１０では、信号送信部分を主に図示しており、受信部分については図示を省略している。
定電流源１１は、電源電圧端子ＶＤＤに接続されており、電流Ｉｄを生成する。
【００３４】
スイッチ１２は、定電流源１１と信号線１３とを、制御部１４からの制御信号に応じて接続（オン）または不接続（オフ）とする。これによって、信号線１３の電位は、オンのときはＨレベル、オフのときはＬレベルとなる。
【００３５】
制御部１４は、ＨレベルまたはＬレベルを決定するための制御信号を生成するとともに、信号線１３に接続する終端抵抗の抵抗値を選択信号により制御する。
図１では、終端抵抗の抵抗値は信号線１３に対して並列に接続された抵抗Ｒ１，Ｒ２により決定される。抵抗Ｒ１は、たとえば、基準値であり、たとえば、伝送線路３０，３１，３２のインピーダンスが４５ｏｈｍで整合されている場合には、４５ｏｈｍとし、送受信ともこの抵抗Ｒ１が終端抵抗として用いられる。抵抗Ｒ２は基準値よりも大きい抵抗値を有している。
【００３６】
終端抵抗選択部１５は、制御部１４からの選択信号に応じて、終端抵抗として用いる抵抗Ｒ１，Ｒ２を選択する。終端抵抗選択部１５は、制御部１４からの選択信号に応じてオンまたはオフする２つのスイッチ１５ａ，１５ｂを有している。スイッチ１５ａは、抵抗Ｒ１とグランド間に接続されており、スイッチ１５ｂは、抵抗Ｒ２とグランド間に接続されている。
【００３７】
このようなインタフェース回路１０は、信号線１３と接続する伝送線路３０，３１，３２を介してインタフェース回路２０に接続している。伝送線路３０，３１，３２は、プリント基板の配線や、ケーブル、フレキシブル配線板などである。
【００３８】
なお、インタフェース回路２０は、受信部分のみを示しており、伝送線路３０，３１，３２に接続する信号線２１と、一方の端子を信号線２１に接続し、他方を接地した抵抗Ｒ３を有している。抵抗Ｒ３は終端抵抗であり、抵抗値は抵抗Ｒ１と等しい。なお、図１では３つの伝送線路３０，３１，３２を示しているが、この数に限定されるものではない。
【００３９】
このような送受信システムにおいて、伝送線路３０，３２の特性インピーダンスが基準値と同じ抵抗値で整合されているにもかかわらず、伝送線路３１の特性インピーダンスが大きく、規格を満たしていない場合についての動作を説明する。
【００４０】
インタフェース回路１０の制御部１４は、信号送信時に、終端抵抗が信号受信時よりも大きくなるようにする。具体的には、終端抵抗選択部１５に対して、抵抗値の大きい抵抗Ｒ２を選択するための選択信号を送る。これにより、スイッチ１５ａはオフし、スイッチ１５ｂはオンする。このとき伝送波形の初期電圧は伝送線路３０の特性インピーダンスと、抵抗Ｒ２の抵抗値から決まる。抵抗Ｒ２の抵抗値は抵抗Ｒ１よりも大きいため、初期電圧を大きくすることができる。これにより、受信端でも初期電圧が増加する。これにより伝送波形が規格を満たせるようになる。
【００４１】
つまり本実施の形態のインタフェース回路によれば、特性インピーダンスが大きく、規格を満たしていない伝送線路（たとえば、フレキシブル配線板など）があっても、定電流源１１で生成する電流値を増加させたり、信号送信時に送信側の終端抵抗を切り離したりすることなく、伝送波形が規格を満たせるようになる。
【００４２】
次に、第１の実施の形態のインタフェース回路及び送受信システムの詳細を説明する。
図２は、第１の実施の形態のインタフェース回路及び送受信システムの構成を示す図である。
【００４３】
第１の実施の形態の送受信システムは、メインのプリント基板１００，２００がフレキシブル配線板３００、サブのプリント基板３０１、ケーブル３０２によって接続されている構成からなっている。図２では、本発明に係るインタフェース回路１１０は、プリント基板１００に搭載されており、プリント基板２００に搭載されているインタフェース回路２１０は従来と同様としている。
【００４４】
インタフェース回路１１０，２１０は、たとえば、それぞれ１チップのＬＳＩにより実現される。
インタフェース回路１１０は、差動信号の送受信用に２つの送受信部１１０ａ，１１０ｂを有している。同様にインタフェース回路２１０も２つの送受信部２１０ａ，２１０ｂを有している。フレキシブル配線板３００、プリント基板３０１、ケーブル３０２から構成される伝送線路は、プリント基板１００の配線１２０ａ，１２０ｂによって、インタフェース回路１１０のそれぞれの送受信部１１０ａ，１１０ｂに接続されている。同様に、伝送線路は、プリント基板２００の配線２２０ａ，２２０ｂによって、インタフェース回路２１０のそれぞれの送受信部２１０ａ，２１０ｂに接続されている。
【００４５】
インタフェース回路１１０において、送受信部１１０ａ，１１０ｂの構成は同様であるので、以下では送受信部１１０ａの構成を説明する。
送受信部１１０ａは、制御部１１１、送信ドライバ回路１１２、受信ドライバ回路１１３、信号線１１４、終端抵抗選択部１１５、抵抗Ｒ１０，Ｒ１１を有している。
【００４６】
制御部１１１は、送信するデータを指定するための信号を、端子ＤＯＵＴから出力するとともに、アウトプットイネーブル信号を端子ＯＥから、インプットイネーブル信号を端子ＩＥから出力する。さらに、選択信号を端子ＳＷ０，ＳＷ１から出力する。また、ＤＩＮ端子からデータを入力する。制御部１１１は、たとえば、信号送信状態なのか信号受信状態なのかを示す状態信号をインタフェース回路１１０の外部から入力し、状態信号に応じた選択信号を生成する。
【００４７】
送信ドライバ回路１１２は、制御部１１１の端子ＤＯＵＴ，ＯＥと接続されており、アウトプットイネーブル信号がアサートの場合に端子ＤＯＵＴからの制御信号に従ってＨレベルまたはＬレベルのデータを出力する。送信ドライバ回路１１２の出力端子は、信号線１１４を介してプリント基板１００の配線１２０ａに接続されており、出力信号がプリント基板２００側へ伝送される。
【００４８】
受信ドライバ回路１１３は、信号線１１４を入力端子に接続しており、制御部１１１の端子ＩＥから出力されるインプットイネーブル信号がアサートの場合に、受信したデータを端子ＤＩＮに入力する。
【００４９】
終端抵抗選択部１１５は、制御部１１１からの選択信号に応じて、終端抵抗として用いる抵抗Ｒ１０，Ｒ１１を選択する。具体的には、制御部１１１からの選択信号に応じてオンまたはオフする２つのスイッチ１１５ａ，１１５ｂを有している。スイッチ１１５ａは、抵抗Ｒ１０とグランド間に接続されており、スイッチ１１５ｂは、抵抗Ｒ１１とグランド間に接続されている。スイッチ１１５ａ，１１５ｂは、ＭＯＳＦＥＴ（Metallic Oxide Semiconductor Field Effect Transistor）などで構成される。
【００５０】
インタフェース回路２１０において、送受信部２１０ａ，２１０ｂの構成は同様であるので、送受信部２１０ａの構成のみ図示している。
送受信部２１０ａは、インタフェース回路１１０の送受信部１１０ａとの間で信号の送受信を行うものであり、制御部２１１、送信ドライバ回路２１２、受信ドライバ回路２１３、信号線２１４、抵抗Ｒ１２を有している。
【００５１】
制御部２１１は、送信するデータを指定するための信号を、端子ＤＯＵＴから出力するとともに、アウトプットイネーブル信号を端子ＯＥから、インプットイネーブル信号を端子ＩＥから出力する。また、ＤＩＮ端子からデータを入力する。
【００５２】
送信ドライバ回路２１２は、制御部２１１の端子ＤＯＵＴ，ＯＥと接続されており、アウトプットイネーブル信号がアサートの場合に端子ＤＯＵＴからの信号に従ってデータを出力する。送信ドライバ回路２１２の出力端子は、信号線２１４を介してプリント基板２００の配線２２０ａに接続されており、出力信号がプリント基板１００側へ伝送される。
【００５３】
受信ドライバ回路２１３は、信号線２１４を入力端子に接続しており、制御部２１１の端子ＩＥから出力されるインプットイネーブル信号がアサートの場合に、受信したデータを端子ＤＩＮに入力する。
【００５４】
抵抗Ｒ１２は終端抵抗であり、送信ドライバ回路２１２の出力端子及び受信ドライバ回路２１３の入力端子に一方の端子を接続しており、他方の端子は接地されている。
なお、インタフェース回路１１０，２１０において、終端抵抗である抵抗Ｒ１０，Ｒ１２は同じ抵抗値を有し、抵抗Ｒ１１の抵抗値は、抵抗Ｒ１０，Ｒ１２よりも大きい。
【００５５】
上記のような送受信システムにおいて、フレキシブル配線板３００のように、特性インピーダンスが規格よりも高い伝送線路がある場合、送受信部１１０ａの制御部１１１は、終端抵抗選択部１１５に対して、信号受信時にはスイッチ１１５ａをオンし、スイッチ１１５ｂをオフし、信号送信時にはスイッチ１１５ａをオフし、スイッチ１１５ｂをオンさせるような選択信号を出力する。これにより、終端抵抗選択部１１５は、信号受信時には、抵抗Ｒ１０と信号線１１４とを接続し、抵抗Ｒ１１と信号線１１４の接続を切断することで、終端抵抗を抵抗Ｒ１０とする。また、信号送信時には、抵抗Ｒ１０と信号線１１４との接続を切断し、抵抗Ｒ１１と信号線１１４とを接続することで、終端抵抗を抵抗Ｒ１１とする。つまり、信号受信時よりも信号送信時のほうが、終端抵抗が大きくなるようにする。
【００５６】
図３は、図２の伝送線路部分を回路図で示した図である。
ここでは、図２のノードＡ，Ｂ間の伝送線路を特性インピーダンスで示している。
図２の配線１２０ａをインピーダンスＺ１０、フレキシブル配線板３００をインピーダンスＺ１１、サブのプリント基板３０１をインピーダンスＺ１２、ケーブル３０２をインピーダンスＺ１３、配線２２０ａをインピーダンスＺ１４で表している。インピーダンスＺ１０〜Ｚ１４には、低電圧電源端子ＶＳＳが接続されている。
【００５７】
図４は、ノードＡからの送信動作の際の第１の実施の形態の送受信システムを模式化した図である。
送信ドライバ回路１１２を、定電流源１１２−１とスイッチ１１２−２で表している。
【００５８】
定電流源１１２−１は、電源電圧端子ＶＤＤと接続されており、電流Ｉｄを生成する。
スイッチ１１２−２は、図２の制御部１１１の端子ＤＯＵＴからの制御信号に従ってオンまたはオフする。なお、端子ＯＥからの信号については図示を省略している。
【００５９】
図４では、伝送線路において、インピーダンスＺ１０，Ｚ１２，Ｚ１３，Ｚ１４が４５ｏｈｍで整合されており、インピーダンスＺ１１が９０ｏｈｍと、他より高い場合について示している。また、抵抗Ｒ１０，Ｒ１２が４５ｏｈｍ、抵抗Ｒ１１が５５ｏｈｍとしている。
【００６０】
ノードＡ側からの送信の場合、伝送線路にインピーダンスＺ１１＝９０ｏｈｍと高いものがあるので、送信側であるノードＡでは、スイッチ１１５ｂをオンにして終端抵抗をＲ１１（５５ｏｈｍ）とする。定電流源１１２−１で生成する電流Ｉｄ（１７．８ｍＡ）は変えずに、終端抵抗を５５ｏｈｍとすることで、初期電圧を決定する抵抗Ｒ１１とインピーダンスＺ１０との並列抵抗の値は、２４．７５ｏｈｍとなる。これにより、発生する初期電圧は、送信側の終端抵抗を４５ｏｈｍとした場合よりも１０％アップする。
【００６１】
図５は、第１の実施の形態の送受信システムにおける送信信号及び受信信号を示す図であり、（Ａ）は送信信号、（Ｂ）は受信信号を示す図である。
縦軸が電圧［Ｖ］、横軸が時間［ｎｓ］である。
【００６２】
図５（Ａ）のように、ノードＡでの初期電圧ΔＶ２は、送信端の終端抵抗を４５ｏｈｍとした場合（図２１の初期電圧ΔＶ１）よりも１０％アップする。これにより、図５（Ｂ）のように、ノードＢに到達する初期電圧もアップする。
【００６３】
図６は、第１の実施の形態のインタフェース回路を適用したＵＳＢ２．０のＨｉｇｈ Ｓｐｅｅｄ Ｍｏｄｅでの伝送波形のアイ・パターンのシミュレーション結果である。
縦軸が電圧［Ｖ］、横軸が時間［ｐｓ］である。
【００６４】
初期電圧をアップすることにより、アイ・パターンは、図６のように規格を満たすことが可能になった。
つまり、第１の実施の形態の送受信システムによれば、図２のフレキシブル配線板３００のように、特性インピーダンスが大きく、規格を満たしていない伝送線路があっても、定電流源１１２−１で生成する電流値を増加させたり、信号送信時に送信側の終端抵抗を切り離したりすることなく、伝送波形が規格を満たすようにすることが可能になる。
【００６５】
ところで、送信の際に初期電圧を上げるために終端抵抗の抵抗値を上げると、ＤＣ（直流）的な電位は上昇する。それが規格を満足するのであれば問題ないが、たとえば、４００ｍＶ±１０％という規格がある場合に、初期電圧を上げると、規格を超えてしまう場合がある。これを防止するための送受信システム及びインタフェース回路を以下に説明する。
【００６６】
図７は、第２の実施の形態のインタフェース回路の構成を示す図である。
第１の実施の形態のインタフェース回路１１０と同じ構成については同一符号としている。
【００６７】
第２の実施の形態のインタフェース回路４１０の送受信部４１０ａ，４１０ｂは、３つの抵抗Ｒ２０，Ｒ２１，Ｒ２２によって終端抵抗を決定している。終端抵抗選択部４１５は、抵抗Ｒ２０とグランド間に接続されたスイッチ４１５ａ、抵抗Ｒ２１とグランド間に接続されたスイッチ４１５ｂ、抵抗Ｒ２２とグランド間に接続されたスイッチ４１５ｃを有している。スイッチ４１５ａ，４１５ｂ，４１５ｃは、制御部４１１の端子ＳＷ０，ＳＷ１，ＳＷ２から出力される選択信号によって、オンまたはオフされる。
【００６８】
ここで、たとえば、抵抗Ｒ２０の抵抗値は基準値であり、伝送線路が規格内の場合に、送信及び受信の際にスイッチ４１５ａによって選択されて、信号線１１４に接続される。また、抵抗Ｒ２１は、大きな特性インピーダンスを持つ規格外の伝送線路（たとえば、図２のフレキシブル配線板）がある場合に、送信の際にスイッチ４１５ｂによって選択されて、信号線１１４に接続される。抵抗Ｒ２２は、受信の際に、送信側のインタフェース回路４１０で抵抗Ｒ２１が選択された場合に、スイッチ４１５ｃによって選択されて信号線１１４に接続される。
【００６９】
上記の場合、抵抗Ｒ２０，Ｒ２１，Ｒ２２の抵抗値は、Ｒ２２＜Ｒ２０＜Ｒ２１を満たしている。すなわち、送信側で大きい終端抵抗を選択した場合に、受信側では逆に小さい終端抵抗を選択している。
【００７０】
第２の実施の形態の送受信システムでは、第１の実施の形態の送受信システムと異なり、図７のようなインタフェース回路４１０を送信側及び受信側、双方で用いる。
図８は、第２の実施の形態のインタフェース回路を用いた送受信システムを模式的に示した図である。送受信端であるノードＡ，Ｂ間の伝送線路は、図３と同じ構成としている。
【００７１】
図７のインタフェース回路４１０を簡略化したものを左端に示しており、右端には、左端と同様の構成（送信ドライバ回路４２１、受信ドライバ回路４２２、スイッチ４２３ａ，４２３ｂ，４２３ｃ、抵抗Ｒ２３，Ｒ２４，Ｒ２５）を示している。
【００７２】
図９は、ノードＡからの送信動作の際の第２の実施の形態の送受信システムを模式化した図である。
送信側の送信ドライバ回路１１２を、定電流源１１２−１と、スイッチ１１２−２で表している。受信側は抵抗Ｒ２３，Ｒ２４，Ｒ２５及びスイッチ４２３ａ，４２３ｂ，４２３ｃのみで表している。
【００７３】
また、伝送線路において、インピーダンスＺ１０，Ｚ１２，Ｚ１３，Ｚ１４が４５ｏｈｍで整合されており、インピーダンスＺ１１が９０ｏｈｍと、他より高い場合について示している。また、抵抗Ｒ２０，Ｒ２３が４５ｏｈｍ、抵抗Ｒ２１，Ｒ２４が６７．５ｏｈｍ、抵抗Ｒ２２，Ｒ２５が３３．８ｏｈｍとしている。
【００７４】
ノードＡ側からの送信の場合、伝送線路にインピーダンスＺ１１が９０ｏｈｍと高いものがあるので、送信側では、スイッチ４１５ｂをオンにして終端抵抗をＲ２１（６７．５ｏｈｍ）とする。一方、受信側ではスイッチ４２３ｃをオンして終端抵抗をＲ２５（３３．８ｏｈｍ）とする。このように送信側の終端抵抗の抵抗値を上げ、受信側では逆に下げる制御を行うことで、発生する初期電圧を上げることができるとともに、ＤＣ的な電位は変えずにすむので、規格が定める出力振幅にあわせることが可能となる。
【００７５】
図１０は、第２の実施の形態の送受信システムにおける送信信号及び受信信号を示す図であり、（Ａ）は送信信号、（Ｂ）は受信信号を示す図である。
縦軸が電圧［Ｖ］、横軸が時間［ｎｓ］である。
【００７６】
送信端の終端抵抗を６７．５ｏｈｍとしたことで、初期電圧ΔＶ３は、送信端の終端抵抗を４５ｏｈｍとした場合（図２１の初期電圧ΔＶ１）よりも２０％アップする。これにより、図１０（Ｂ）のように、ノードＢに到達する初期電圧もアップするが、受信端の終端抵抗を３３．８ｏｈｍとしたことで、ＤＣ的な電位は図５（Ｂ）よりも低くなり、規格に適合したレベルに抑えることができる。
【００７７】
なお、上記の第１の実施の形態のインタフェース回路１１０では、２つの抵抗Ｒ１０，Ｒ１１、第２の実施の形態のインタフェース回路４１０では、３つの抵抗Ｒ２０，Ｒ２１，Ｒ２２の何れかをそれぞれ選択することで終端抵抗を決定していたが、抵抗の数は上記に限定されない。また、複数の抵抗を同時にオンして、その合成値で終端抵抗の抵抗値を決定するようにしてもよい。また、スイッチと抵抗の位置関係を逆にしてもよい。
【００７８】
図１１は、インタフェース回路の抵抗と終端抵抗選択部の他の例を示す図である。
抵抗Ｒ３０，Ｒ３１，Ｒ３２，Ｒ３３，Ｒ３４，Ｒ３５，Ｒ３６は、一方の端子に信号線１１４を接続し、他方の端子はスイッチ４３１ａ，４３１ｂ，４３１ｃ，４３１ｄ，４３１ｅ，４３１ｆ，４３１ｇを介してグランドに接続されている。
【００７９】
スイッチ４３１ａ，４３１ｂ，４３１ｃ，４３１ｄ，４３１ｅ，４３１ｆ，４３１ｇは、前述の制御部１１１，４１１の選択信号によってオンまたはオフされる。そして、オンになったスイッチに接続された抵抗により終端抵抗が決定される。たとえば、図のようにスイッチ４３１ａ，４３１ｂ，４３１ｃがオンの場合、それらに接続された抵抗Ｒ３０，Ｒ３１，Ｒ３２による並列抵抗によって終端抵抗の抵抗値が決まる。
【００８０】
これにより、図２や図７などの場合よりも、細かい抵抗値の設定が可能となる。
また、上記では、送信ドライバ回路１１２の定電流源１１２−１を電源電圧端子ＶＤＤに接続し、終端抵抗を信号線とグランド間に接続する方式で説明を行ってきたが、この方式に限定されない。
【００８１】
図１２，１３は、送信ドライバ回路と、終端抵抗の接続構成例を示す図である。
図１２では、定電流源１１２−１をグランド側に設け、終端抵抗を決定する複数の抵抗Ｒ４０，Ｒ４１，Ｒ４２をスイッチ４４１ａ，４４１ｂ，４４１ｃを介して電源電圧端子ＶＴＴに接続している。
【００８２】
また、図１３では、電流Ｉｄ１を生成する定電流源１１２−１ａを電源電圧端子ＶＤＤに接続し、電流Ｉｄ２を生成する定電流源１１２−１ｂをグランドに接続しており、それぞれスイッチ１１２−２ａ，１１２−２ｂを介して信号線１１４に接続している。また、終端抵抗を決定する複数の抵抗Ｒ４０，Ｒ４１，Ｒ４２をスイッチ４４１ａ，４４１ｂ，４４１ｃを介して電源電圧端子ＶＴＴに接続している。
【００８３】
上記のような構成にても、本発明は同様に適用可能である。
なお、上記の抵抗値や電流値などはあくまで一例にすぎず、この値に限定されるものではない。
【００８４】
（付記１） 制御信号に応じて、定電流源と信号線とを接続または不接続とするスイッチと、
前記制御信号を生成するとともに、前記信号線に接続する終端抵抗の抵抗値を、信号送信時に信号受信時よりも大きくなるように制御する制御部と、
を有することを特徴とするインタフェース回路。
【００８５】
（付記２） 前記終端抵抗は前記信号線に対して並列に接続された、基準値を示す第１の抵抗と、前記基準値よりも大きい抵抗値を有する第２の抵抗を有し、
前記制御部からの選択信号に応じて、終端抵抗として、信号受信時には前記第１の抵抗を選択し、信号送信時は前記第２の抵抗を選択する終端抵抗選択部を有することを特徴とする付記１記載のインタフェース回路。
【００８６】
（付記３） 前記終端抵抗は前記信号線に対して並列に接続された、基準値よりも大きい抵抗値を有する第１の抵抗と、前記基準値よりも小さい抵抗値を有する第２の抵抗を有し、
前記制御部からの選択信号に応じて、終端抵抗として、信号受信時には前記第２の抵抗を選択し、信号送信時は前記第１の抵抗を選択する終端抵抗選択部を有することを特徴とする付記１記載のインタフェース回路。
【００８７】
（付記４） 前記終端抵抗は前記信号線に対して並列に接続された複数の抵抗を有し、
前記制御部からの選択信号に応じて、電流を流す前記抵抗を選択することで、前記終端抵抗の抵抗値を決定する終端抵抗選択部を有することを特徴とする付記１記載のインタフェース回路。
【００８８】
（付記５） 前記定電流源は電源電圧端子に接続され、前記終端抵抗は前記信号線とグランド間に接続されていることを特徴とする付記１乃至４の何れか一項に記載のインタフェース回路。
【００８９】
（付記６） 前記定電流源は接地されており、前記終端抵抗は前記信号線と前記電源電圧端子との間に接続されていることを特徴とする付記１乃至５の何れか一項に記載のインタフェース回路。
【００９０】
（付記７） 前記定電流源は前記電源電圧端子に接続された第１の定電流源と、接地された第２の定電流源からなり、前記終端抵抗は前記信号線と他の電源電圧端子との間に接続されていることを特徴とする付記１乃至６の何れか一項に記載のインタフェース回路。
【００９１】
（付記８） 複数のインタフェース回路が伝送線路を介して接続された送受信システムにおいて、
制御信号に応じて、定電流源と信号線とを接続または不接続とするスイッチと、前記制御信号を生成するとともに、前記信号線に接続する終端抵抗の抵抗値を、信号送信時に信号受信時よりも大きくなるように制御する制御部と、を有するインタフェース回路を具備した送受信システム。
【００９２】
（付記９） 送信側の前記インタフェース回路の前記制御部は、前記終端抵抗の抵抗値を基準値よりも大きくなるように制御し、受信側の前記インタフェース回路の前記制御部は、前記終端抵抗の抵抗値を前記基準値よりも小さくなるように制御することを特徴とする付記８記載の送受信システム。
【図面の簡単な説明】
【００９３】
【図１】第１の実施の形態のインタフェース回路の概略を示す図である。
【図２】第１の実施の形態のインタフェース回路及び送受信システムの構成を示す図である。
【図３】図２の伝送線路部分を回路図で示した図である。
【図４】ノードＡからの送信動作の際の第１の実施の形態の送受信システムを模式化した図である。
【図５】第１の実施の形態の送受信システムにおける送信信号及び受信信号を示す図であり、（Ａ）は送信信号、（Ｂ）は受信信号を示す図である。
【図６】第１の実施の形態のインタフェース回路を適用したＵＳＢ２．０のＨｉｇｈ Ｓｐｅｅｄ Ｍｏｄｅでの伝送波形のアイ・パターンのシミュレーション結果である。
【図７】第２の実施の形態のインタフェース回路の構成を示す図である。
【図８】第２の実施の形態のインタフェース回路を用いた送受信システムを模式的に示した図である。
【図９】ノードＡからの送信動作の際の第２の実施の形態の送受信システムを模式化した図である。
【図１０】第２の実施の形態の送受信システムにおける送信信号及び受信信号を示す図であり、（Ａ）は送信信号、（Ｂ）は受信信号を示す図である。
【図１１】インタフェース回路の抵抗と終端抵抗選択部の他の例を示す図である。
【図１２】送信ドライバ回路と、終端抵抗の接続構成例を示す図である（その１）。
【図１３】送信ドライバ回路と、終端抵抗の接続構成例を示す図である（その２）。
【図１４】従来の送受信システムの構成を示す図である。
【図１５】図１４の伝送線路部分を回路図で示した図である。
【図１６】ノードＡからの送信動作の際の送受信システムを模式化した図である。
【図１７】送信信号及び受信信号を示す図であり、（Ａ）は送信信号、（Ｂ）は受信信号を示す図である。
【図１８】フレキシブル配線板を用いた伝送の様子を示す図である。
【図１９】図１８の伝送線路部分を回路図で示した図である。
【図２０】ノードＡからの送信動作の際の図１８を模式化した図である。
【図２１】図２０の特性インピーダンスの伝送線路を用いた場合の送信信号及び受信信号を示す図であり、（Ａ）は送信信号、（Ｂ）は受信信号を示す図である。
【図２２】ＵＳＢ２．０のＨｉｇｈ Ｓｐｅｅｄ Ｍｏｄｅでの伝送波形のアイ・パターンを示す図であり、（Ａ）はフレキシブル配線板がない整合された伝送線路を用いた場合、（Ｂ）は特性インピーダンスの高いフレキシブル配線板を伝送線路として挿入した場合を示す図である。
【符号の説明】
【００９４】
１０，２０ インタフェース回路
１１ 定電流源
１２，１５ａ，１５ｂ スイッチ
１３，２１ 信号線
１４ 制御部
１５ 終端抵抗選択部
３０，３１，３２ 伝送線路
【技術分野】
【０００１】
本発明は高速にデータの送受信を行うインタフェース回路及び送受信システムに関する。
【背景技術】
【０００２】
近年、ＰＣ（Personal Computer）、ＨＤＤ（Hard Disk Drive）、デジタルカメラ、携帯型デジタルオーディオ機器間などで、高速にデータの送受信が可能となるＵＳＢ（Universal Serial Bus）２．０やＳ−ＡＴＡ（Serial-AT Attachment）といったインタフェースの規格が知られている。
【０００３】
規格にはデータ伝送を保証するための仕様が存在し、それに基づいてプリント基板などの基板上に配線される伝送線路が設計される。一方で、民生品などではコスト的な観点から、規格が定める伝送線路の仕様を厳密に守ることができない場合もある。そのような場合においても、仕様が定める交流（ＡＣ）特性（ＡＣスペック）を満足するようなインタフェース回路の提供が求められている。
【０００４】
図１４は、従来の送受信システムの構成を示す図である。
プリント基板５００ａ，５００ｂがケーブル５０１で接続されている構成を示している。
【０００５】
プリント基板５００ａ，５００ｂにはＬＳＩ（Large Scale Integrated circuit）チップ５１０ａ，５１０ｂが搭載されている。以下、ＬＳＩチップ５１０ａ，５１０ｂをインタフェース回路５１０ａ，５１０ｂと呼ぶが、プリント基板５００ａ，５００ｂを含んだものをインタフェース回路と考えることもできる。
【０００６】
ケーブル５０１とインタフェース回路５１０ａとはプリント基板５００ａの配線５２０ａによって接続されている。また、ケーブル５０１とインタフェース回路５１０ｂとはプリント基板５００ｂの配線５２０ｂによって接続されている。
【０００７】
インタフェース回路５１０ａは、制御部５１１ａ、送信ドライバ回路５１２ａ、受信ドライバ回路５１３ａ、抵抗Ｒａを有している。
制御部５１１ａは、送信するデータを指定するための信号を、端子ＤＯＵＴから出力するとともに、アウトプットイネーブル信号を端子ＯＥから、インプットイネーブル信号を端子ＩＥから出力する。また、ＤＩＮ端子からデータを入力する。
【０００８】
送信ドライバ回路５１２ａは、制御部５１１ａの端子ＤＯＵＴ，ＯＥと接続されており、アウトプットイネーブル信号がアサートの場合に端子ＤＯＵＴからの信号に従ってデータを出力する。送信ドライバ回路５１２ａの出力端子は、配線５２０ａに接続されており、出力信号が伝送される。
【０００９】
受信ドライバ回路５１３ａは、制御部５１１ａの端子ＩＥから出力されるインプットイネーブル信号がアサートの場合に、受信したデータを端子ＤＩＮに入力する。
抵抗Ｒａは終端抵抗であり、送信ドライバ回路５１２ａの出力端子及び受信ドライバ回路５１３ａの入力端子に一方の端子を接続しており、他方の端子は接地されている。
【００１０】
インタフェース回路５１０ｂは、インタフェース回路５１０ａと同様の構成であり、制御部５１１ｂ、送信ドライバ回路５１２ｂ、受信ドライバ回路５１３ｂ、抵抗Ｒｂを有している。
【００１１】
インタフェース回路５１０ａ，５１０ｂにおいて、終端抵抗である抵抗Ｒａ，Ｒｂは同じ抵抗値を有する。
なお、上記では図示を簡略化するため、１つの信号経路を示しているが、高速なデータの送受信を行うインタフェース回路では、一対の差動信号でデータの送受信を行っている。その場合、インタフェース回路５１０ａ，５１０ｂの各構成要素が２つずつ設けられた構成となる。
【００１２】
図１５は、図１４の伝送線路部分を回路図で示した図である。
ここでは、図１４のノードＡ，Ｂ間の伝送線路を特性インピーダンスで示している。
図１４の配線５２０ａをインピーダンスＺ０、ケーブル５０１をインピーダンスＺ１、配線５２０ｂをインピーダンスＺ２で示している。インピーダンスＺ０，Ｚ１，Ｚ２には、低電圧電源端子ＶＳＳが接続されている。
【００１３】
図１６は、ノードＡからの送信動作の際の送受信システムを模式化した図である。
送信ドライバ回路５１２ａを、定電流源５１４と、スイッチ５１５で表している。
定電流源５１４は、電源電圧端子ＶＤＤと接続されており、電流Ｉｄを生成する。
【００１４】
スイッチ５１５は、図１４の制御部５１１ａの端子ＤＯＵＴからの信号に従ってオンまたはオフする。なお、端子ＯＥからの信号については図示を省略している。
この回路において、たとえば、インピーダンスＺ０，Ｚ１，Ｚ２が４５ｏｈｍで整合されているならば、ノードＡ及びノードＢでの配線端の抵抗Ｒａ，Ｒｂは、４５ｏｈｍで終端される。定電流源５１４が生成する電流Ｉｄが理想的に１７．８ｍＡを流すとするならば、抵抗Ｒａによる電圧降下でＨ（High）レベルは４００ｍＶ、Ｌ（Low）レベルは０Ｖとなる。
【００１５】
図１７は、送信信号及び受信信号を示す図であり、（Ａ）は送信信号、（Ｂ）は受信信号を示す図である。
縦軸が電圧［Ｖ］、横軸が時間［ｎｓ］である。
【００１６】
図のように理想的な状態では、ノードＡで発生した電位は、そのままノードＢへと伝わる。
なお、たとえば特許文献１には、終端抵抗をオンチップ化して実装面積の縮小などを図った信号伝送回路が開示されている。
【特許文献１】特開平９−１８３２６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１７】
しかしながら、図１４のような送受信システムにおいて、実際には伝送線路の特性インピーダンスは多少の誤差を含み、寄生容量により変化する。さらに、ポータブル機器に搭載される際に表面積縮小のため、プリント基板をメインと、サブに分け、その間をフレキシブル配線板で接続する場合がある。
【００１８】
図１８は、フレキシブル配線板を用いた伝送の様子を示す図である。
図１４と同様の構成要素については同一符号としている。この図では、プリント基板５００ａをメインボードとしており、プリント基板５００ａは、フレキシブル配線板６０１を介してサブボードであるプリント基板６０２に接続している。そして、プリント基板６０２がケーブル５０１を介してプリント基板５００ｂに接続している。
【００１９】
図１９は、図１８の伝送線路部分を回路図で示した図である。
ここでは、図１８のノードＡ，Ｂ間の伝送線路を特性インピーダンスで示している。
図１５と同様に配線５２０ａをインピーダンスＺ０、ケーブル５０１をインピーダンスＺ１、配線５２０ｂをインピーダンスＺ２で示しているほか、フレキシブル配線板６０１をインピーダンスＺ３、プリント基板６０２をインピーダンスＺ４で示している。インピーダンスＺ０，Ｚ１，Ｚ２，Ｚ３，Ｚ４には、低電圧電源端子ＶＳＳが接続されている。
【００２０】
フレキシブル配線板６０１のインピーダンスＺ３も所望の数値に整合させることが可能であるが、コストアップにつながるため、そうされないことがある。できあがったフレキシブル配線板６０１のインピーダンスＺ３が偶然低いか、配線長が短ければ問題とならないが、インピーダンスＺ３が高めになり配線長が長い場合には、伝送波形に影響を与えてしまう。
【００２１】
図２０は、ノードＡからの送信動作の際の図１８を模式化した図である。
図１６，図１９と同様の構成要素については同一符号としている。
この回路では、たとえば、インピーダンスＺ０，Ｚ１，Ｚ２，Ｚ４が４５ｏｈｍに対して、フレキシブル配線板６０１のインピーダンスＺ３が９０ｏｈｍと高い場合を示している。この場合の送信波形は以下のようになる。
【００２２】
図２１は、図２０の特性インピーダンスの伝送線路を用いた場合の送信信号及び受信信号を示す図であり、（Ａ）は送信信号、（Ｂ）は受信信号を示す図である。
まず、図２１（Ａ）に示すノードＡの初期電圧ΔＶ１は、プリント基板５００ａの配線５２０ａのインピーダンスＺ０（４５ｏｈｍ）と、ノードＡに接続された抵抗Ｒａ（４５ｏｈｍ）による並列抵抗（２２．５ｏｈｍ）による電圧降下により決まる。
【００２３】
この電位はフレキシブル配線板６０１があることにより反射の影響を受けつつ、ノードＢに到達する。ノードＡ，Ｂの電位はさらに反射波をうけ、だんだんと所定の電位に近づいていく。図２１（Ｂ）では、簡易な波形で階段状になっているが、実際には波形の立ち上がりや降下が緩くなった状態として現われる。
【００２４】
図２２は、ＵＳＢ２．０のＨｉｇｈ Ｓｐｅｅｄ Ｍｏｄｅでの伝送波形のアイ・パターンを示す図であり、（Ａ）はフレキシブル配線板がない整合された伝送線路を用いた場合、（Ｂ）は特性インピーダンスの高いフレキシブル配線板を伝送線路として挿入した場合を示す図である。
【００２５】
縦軸が電圧［Ｖ］、横軸が時間［ｐｓ］である。
図２２（Ａ）では、アイ・パターンは、規格のパターンに対してマージンのある波形形状をしている。ところが、特性インピーダンスの高いフレキシブル配線板を伝送線路として挿入した場合、図２２（Ｂ）のように、波形の立ち上がり、降下の形状が緩くなりすぎて規格のパターンに対してマージンが無くなり、規格を満たさなくなってしまう問題があった。
【００２６】
このような問題を解決する手法の１つに、図２１（Ａ）に示したような初期電圧ΔＶ１を広げる手法がある。初期電圧ΔＶ１をできるだけ広げることにより、受信端での伝送波形の傾斜が規格に引っ掛からないようにする。
【００２７】
初期電圧ΔＶ１を広げるためには、たとえば、図１６の定電流源５１４の電流Ｉｄを増やす方法があるが、消費電流の上昇を招き、低消費電力が求められているポータブル機器への搭載を考えると、望ましくない。また、終端抵抗である抵抗Ｒａと、グランド間にスイッチを設けて、送信時には、終端抵抗をオフして、初期電圧ΔＶ１を広げることも考えられる。しかし、その場合、送信端であるノードＡで終端抵抗がないオープン状態となるために、このポイントで信号は全反射してしまう問題があった。
【００２８】
本発明はこのような点に鑑みてなされたものであり、伝送線路が規格を満たさない場合においても、伝送波形の規格を満足させることが可能なインタフェース回路及び送受信システムを提供することを目的とする。
【課題を解決するための手段】
【００２９】
本発明者は、制御信号に応じて、定電流源と信号線とを接続または不接続とするスイッチと、前記制御信号を生成するとともに、前記信号線に接続する終端抵抗の抵抗値を、信号送信時に信号受信時よりも大きくなるように制御する制御部と、を有することを特徴とするインタフェース回路を提案する。
【００３０】
上記の構成によれば、制御部は信号送信時に、終端抵抗を信号受信時よりも大きくなるようにするので、伝送波形の初期電圧が大きくなり、インピーダンスの大きな伝送線路がある場合でも、伝送波形の規格を満たすことが可能になる。
【発明の効果】
【００３１】
本発明は、信号送信時に終端抵抗が大きくなるように制御することで、伝送波形の初期電圧を増加させるので、特性インピーダンスが大きく、規格を満たしていない伝送線路があっても、定電流源で生成する電流値を増加させたり、信号送信時に送信側の終端抵抗を切り離して送信端をオープンにすることなく、伝送波形が規格を満たすようにすることが可能になる。
【発明を実施するための最良の形態】
【００３２】
以下、本発明の実施の形態を図面を参照して詳細に説明する。
図１は、第１の実施の形態のインタフェース回路の概略を示す図である。
第１の実施の形態のインタフェース回路１０は、定電流源１１、スイッチ１２、信号線１３、制御部１４、終端抵抗選択部１５、抵抗Ｒ１，Ｒ２を有している。
【００３３】
なお、図１のインタフェース回路１０では、信号送信部分を主に図示しており、受信部分については図示を省略している。
定電流源１１は、電源電圧端子ＶＤＤに接続されており、電流Ｉｄを生成する。
【００３４】
スイッチ１２は、定電流源１１と信号線１３とを、制御部１４からの制御信号に応じて接続（オン）または不接続（オフ）とする。これによって、信号線１３の電位は、オンのときはＨレベル、オフのときはＬレベルとなる。
【００３５】
制御部１４は、ＨレベルまたはＬレベルを決定するための制御信号を生成するとともに、信号線１３に接続する終端抵抗の抵抗値を選択信号により制御する。
図１では、終端抵抗の抵抗値は信号線１３に対して並列に接続された抵抗Ｒ１，Ｒ２により決定される。抵抗Ｒ１は、たとえば、基準値であり、たとえば、伝送線路３０，３１，３２のインピーダンスが４５ｏｈｍで整合されている場合には、４５ｏｈｍとし、送受信ともこの抵抗Ｒ１が終端抵抗として用いられる。抵抗Ｒ２は基準値よりも大きい抵抗値を有している。
【００３６】
終端抵抗選択部１５は、制御部１４からの選択信号に応じて、終端抵抗として用いる抵抗Ｒ１，Ｒ２を選択する。終端抵抗選択部１５は、制御部１４からの選択信号に応じてオンまたはオフする２つのスイッチ１５ａ，１５ｂを有している。スイッチ１５ａは、抵抗Ｒ１とグランド間に接続されており、スイッチ１５ｂは、抵抗Ｒ２とグランド間に接続されている。
【００３７】
このようなインタフェース回路１０は、信号線１３と接続する伝送線路３０，３１，３２を介してインタフェース回路２０に接続している。伝送線路３０，３１，３２は、プリント基板の配線や、ケーブル、フレキシブル配線板などである。
【００３８】
なお、インタフェース回路２０は、受信部分のみを示しており、伝送線路３０，３１，３２に接続する信号線２１と、一方の端子を信号線２１に接続し、他方を接地した抵抗Ｒ３を有している。抵抗Ｒ３は終端抵抗であり、抵抗値は抵抗Ｒ１と等しい。なお、図１では３つの伝送線路３０，３１，３２を示しているが、この数に限定されるものではない。
【００３９】
このような送受信システムにおいて、伝送線路３０，３２の特性インピーダンスが基準値と同じ抵抗値で整合されているにもかかわらず、伝送線路３１の特性インピーダンスが大きく、規格を満たしていない場合についての動作を説明する。
【００４０】
インタフェース回路１０の制御部１４は、信号送信時に、終端抵抗が信号受信時よりも大きくなるようにする。具体的には、終端抵抗選択部１５に対して、抵抗値の大きい抵抗Ｒ２を選択するための選択信号を送る。これにより、スイッチ１５ａはオフし、スイッチ１５ｂはオンする。このとき伝送波形の初期電圧は伝送線路３０の特性インピーダンスと、抵抗Ｒ２の抵抗値から決まる。抵抗Ｒ２の抵抗値は抵抗Ｒ１よりも大きいため、初期電圧を大きくすることができる。これにより、受信端でも初期電圧が増加する。これにより伝送波形が規格を満たせるようになる。
【００４１】
つまり本実施の形態のインタフェース回路によれば、特性インピーダンスが大きく、規格を満たしていない伝送線路（たとえば、フレキシブル配線板など）があっても、定電流源１１で生成する電流値を増加させたり、信号送信時に送信側の終端抵抗を切り離したりすることなく、伝送波形が規格を満たせるようになる。
【００４２】
次に、第１の実施の形態のインタフェース回路及び送受信システムの詳細を説明する。
図２は、第１の実施の形態のインタフェース回路及び送受信システムの構成を示す図である。
【００４３】
第１の実施の形態の送受信システムは、メインのプリント基板１００，２００がフレキシブル配線板３００、サブのプリント基板３０１、ケーブル３０２によって接続されている構成からなっている。図２では、本発明に係るインタフェース回路１１０は、プリント基板１００に搭載されており、プリント基板２００に搭載されているインタフェース回路２１０は従来と同様としている。
【００４４】
インタフェース回路１１０，２１０は、たとえば、それぞれ１チップのＬＳＩにより実現される。
インタフェース回路１１０は、差動信号の送受信用に２つの送受信部１１０ａ，１１０ｂを有している。同様にインタフェース回路２１０も２つの送受信部２１０ａ，２１０ｂを有している。フレキシブル配線板３００、プリント基板３０１、ケーブル３０２から構成される伝送線路は、プリント基板１００の配線１２０ａ，１２０ｂによって、インタフェース回路１１０のそれぞれの送受信部１１０ａ，１１０ｂに接続されている。同様に、伝送線路は、プリント基板２００の配線２２０ａ，２２０ｂによって、インタフェース回路２１０のそれぞれの送受信部２１０ａ，２１０ｂに接続されている。
【００４５】
インタフェース回路１１０において、送受信部１１０ａ，１１０ｂの構成は同様であるので、以下では送受信部１１０ａの構成を説明する。
送受信部１１０ａは、制御部１１１、送信ドライバ回路１１２、受信ドライバ回路１１３、信号線１１４、終端抵抗選択部１１５、抵抗Ｒ１０，Ｒ１１を有している。
【００４６】
制御部１１１は、送信するデータを指定するための信号を、端子ＤＯＵＴから出力するとともに、アウトプットイネーブル信号を端子ＯＥから、インプットイネーブル信号を端子ＩＥから出力する。さらに、選択信号を端子ＳＷ０，ＳＷ１から出力する。また、ＤＩＮ端子からデータを入力する。制御部１１１は、たとえば、信号送信状態なのか信号受信状態なのかを示す状態信号をインタフェース回路１１０の外部から入力し、状態信号に応じた選択信号を生成する。
【００４７】
送信ドライバ回路１１２は、制御部１１１の端子ＤＯＵＴ，ＯＥと接続されており、アウトプットイネーブル信号がアサートの場合に端子ＤＯＵＴからの制御信号に従ってＨレベルまたはＬレベルのデータを出力する。送信ドライバ回路１１２の出力端子は、信号線１１４を介してプリント基板１００の配線１２０ａに接続されており、出力信号がプリント基板２００側へ伝送される。
【００４８】
受信ドライバ回路１１３は、信号線１１４を入力端子に接続しており、制御部１１１の端子ＩＥから出力されるインプットイネーブル信号がアサートの場合に、受信したデータを端子ＤＩＮに入力する。
【００４９】
終端抵抗選択部１１５は、制御部１１１からの選択信号に応じて、終端抵抗として用いる抵抗Ｒ１０，Ｒ１１を選択する。具体的には、制御部１１１からの選択信号に応じてオンまたはオフする２つのスイッチ１１５ａ，１１５ｂを有している。スイッチ１１５ａは、抵抗Ｒ１０とグランド間に接続されており、スイッチ１１５ｂは、抵抗Ｒ１１とグランド間に接続されている。スイッチ１１５ａ，１１５ｂは、ＭＯＳＦＥＴ（Metallic Oxide Semiconductor Field Effect Transistor）などで構成される。
【００５０】
インタフェース回路２１０において、送受信部２１０ａ，２１０ｂの構成は同様であるので、送受信部２１０ａの構成のみ図示している。
送受信部２１０ａは、インタフェース回路１１０の送受信部１１０ａとの間で信号の送受信を行うものであり、制御部２１１、送信ドライバ回路２１２、受信ドライバ回路２１３、信号線２１４、抵抗Ｒ１２を有している。
【００５１】
制御部２１１は、送信するデータを指定するための信号を、端子ＤＯＵＴから出力するとともに、アウトプットイネーブル信号を端子ＯＥから、インプットイネーブル信号を端子ＩＥから出力する。また、ＤＩＮ端子からデータを入力する。
【００５２】
送信ドライバ回路２１２は、制御部２１１の端子ＤＯＵＴ，ＯＥと接続されており、アウトプットイネーブル信号がアサートの場合に端子ＤＯＵＴからの信号に従ってデータを出力する。送信ドライバ回路２１２の出力端子は、信号線２１４を介してプリント基板２００の配線２２０ａに接続されており、出力信号がプリント基板１００側へ伝送される。
【００５３】
受信ドライバ回路２１３は、信号線２１４を入力端子に接続しており、制御部２１１の端子ＩＥから出力されるインプットイネーブル信号がアサートの場合に、受信したデータを端子ＤＩＮに入力する。
【００５４】
抵抗Ｒ１２は終端抵抗であり、送信ドライバ回路２１２の出力端子及び受信ドライバ回路２１３の入力端子に一方の端子を接続しており、他方の端子は接地されている。
なお、インタフェース回路１１０，２１０において、終端抵抗である抵抗Ｒ１０，Ｒ１２は同じ抵抗値を有し、抵抗Ｒ１１の抵抗値は、抵抗Ｒ１０，Ｒ１２よりも大きい。
【００５５】
上記のような送受信システムにおいて、フレキシブル配線板３００のように、特性インピーダンスが規格よりも高い伝送線路がある場合、送受信部１１０ａの制御部１１１は、終端抵抗選択部１１５に対して、信号受信時にはスイッチ１１５ａをオンし、スイッチ１１５ｂをオフし、信号送信時にはスイッチ１１５ａをオフし、スイッチ１１５ｂをオンさせるような選択信号を出力する。これにより、終端抵抗選択部１１５は、信号受信時には、抵抗Ｒ１０と信号線１１４とを接続し、抵抗Ｒ１１と信号線１１４の接続を切断することで、終端抵抗を抵抗Ｒ１０とする。また、信号送信時には、抵抗Ｒ１０と信号線１１４との接続を切断し、抵抗Ｒ１１と信号線１１４とを接続することで、終端抵抗を抵抗Ｒ１１とする。つまり、信号受信時よりも信号送信時のほうが、終端抵抗が大きくなるようにする。
【００５６】
図３は、図２の伝送線路部分を回路図で示した図である。
ここでは、図２のノードＡ，Ｂ間の伝送線路を特性インピーダンスで示している。
図２の配線１２０ａをインピーダンスＺ１０、フレキシブル配線板３００をインピーダンスＺ１１、サブのプリント基板３０１をインピーダンスＺ１２、ケーブル３０２をインピーダンスＺ１３、配線２２０ａをインピーダンスＺ１４で表している。インピーダンスＺ１０〜Ｚ１４には、低電圧電源端子ＶＳＳが接続されている。
【００５７】
図４は、ノードＡからの送信動作の際の第１の実施の形態の送受信システムを模式化した図である。
送信ドライバ回路１１２を、定電流源１１２−１とスイッチ１１２−２で表している。
【００５８】
定電流源１１２−１は、電源電圧端子ＶＤＤと接続されており、電流Ｉｄを生成する。
スイッチ１１２−２は、図２の制御部１１１の端子ＤＯＵＴからの制御信号に従ってオンまたはオフする。なお、端子ＯＥからの信号については図示を省略している。
【００５９】
図４では、伝送線路において、インピーダンスＺ１０，Ｚ１２，Ｚ１３，Ｚ１４が４５ｏｈｍで整合されており、インピーダンスＺ１１が９０ｏｈｍと、他より高い場合について示している。また、抵抗Ｒ１０，Ｒ１２が４５ｏｈｍ、抵抗Ｒ１１が５５ｏｈｍとしている。
【００６０】
ノードＡ側からの送信の場合、伝送線路にインピーダンスＺ１１＝９０ｏｈｍと高いものがあるので、送信側であるノードＡでは、スイッチ１１５ｂをオンにして終端抵抗をＲ１１（５５ｏｈｍ）とする。定電流源１１２−１で生成する電流Ｉｄ（１７．８ｍＡ）は変えずに、終端抵抗を５５ｏｈｍとすることで、初期電圧を決定する抵抗Ｒ１１とインピーダンスＺ１０との並列抵抗の値は、２４．７５ｏｈｍとなる。これにより、発生する初期電圧は、送信側の終端抵抗を４５ｏｈｍとした場合よりも１０％アップする。
【００６１】
図５は、第１の実施の形態の送受信システムにおける送信信号及び受信信号を示す図であり、（Ａ）は送信信号、（Ｂ）は受信信号を示す図である。
縦軸が電圧［Ｖ］、横軸が時間［ｎｓ］である。
【００６２】
図５（Ａ）のように、ノードＡでの初期電圧ΔＶ２は、送信端の終端抵抗を４５ｏｈｍとした場合（図２１の初期電圧ΔＶ１）よりも１０％アップする。これにより、図５（Ｂ）のように、ノードＢに到達する初期電圧もアップする。
【００６３】
図６は、第１の実施の形態のインタフェース回路を適用したＵＳＢ２．０のＨｉｇｈ Ｓｐｅｅｄ Ｍｏｄｅでの伝送波形のアイ・パターンのシミュレーション結果である。
縦軸が電圧［Ｖ］、横軸が時間［ｐｓ］である。
【００６４】
初期電圧をアップすることにより、アイ・パターンは、図６のように規格を満たすことが可能になった。
つまり、第１の実施の形態の送受信システムによれば、図２のフレキシブル配線板３００のように、特性インピーダンスが大きく、規格を満たしていない伝送線路があっても、定電流源１１２−１で生成する電流値を増加させたり、信号送信時に送信側の終端抵抗を切り離したりすることなく、伝送波形が規格を満たすようにすることが可能になる。
【００６５】
ところで、送信の際に初期電圧を上げるために終端抵抗の抵抗値を上げると、ＤＣ（直流）的な電位は上昇する。それが規格を満足するのであれば問題ないが、たとえば、４００ｍＶ±１０％という規格がある場合に、初期電圧を上げると、規格を超えてしまう場合がある。これを防止するための送受信システム及びインタフェース回路を以下に説明する。
【００６６】
図７は、第２の実施の形態のインタフェース回路の構成を示す図である。
第１の実施の形態のインタフェース回路１１０と同じ構成については同一符号としている。
【００６７】
第２の実施の形態のインタフェース回路４１０の送受信部４１０ａ，４１０ｂは、３つの抵抗Ｒ２０，Ｒ２１，Ｒ２２によって終端抵抗を決定している。終端抵抗選択部４１５は、抵抗Ｒ２０とグランド間に接続されたスイッチ４１５ａ、抵抗Ｒ２１とグランド間に接続されたスイッチ４１５ｂ、抵抗Ｒ２２とグランド間に接続されたスイッチ４１５ｃを有している。スイッチ４１５ａ，４１５ｂ，４１５ｃは、制御部４１１の端子ＳＷ０，ＳＷ１，ＳＷ２から出力される選択信号によって、オンまたはオフされる。
【００６８】
ここで、たとえば、抵抗Ｒ２０の抵抗値は基準値であり、伝送線路が規格内の場合に、送信及び受信の際にスイッチ４１５ａによって選択されて、信号線１１４に接続される。また、抵抗Ｒ２１は、大きな特性インピーダンスを持つ規格外の伝送線路（たとえば、図２のフレキシブル配線板）がある場合に、送信の際にスイッチ４１５ｂによって選択されて、信号線１１４に接続される。抵抗Ｒ２２は、受信の際に、送信側のインタフェース回路４１０で抵抗Ｒ２１が選択された場合に、スイッチ４１５ｃによって選択されて信号線１１４に接続される。
【００６９】
上記の場合、抵抗Ｒ２０，Ｒ２１，Ｒ２２の抵抗値は、Ｒ２２＜Ｒ２０＜Ｒ２１を満たしている。すなわち、送信側で大きい終端抵抗を選択した場合に、受信側では逆に小さい終端抵抗を選択している。
【００７０】
第２の実施の形態の送受信システムでは、第１の実施の形態の送受信システムと異なり、図７のようなインタフェース回路４１０を送信側及び受信側、双方で用いる。
図８は、第２の実施の形態のインタフェース回路を用いた送受信システムを模式的に示した図である。送受信端であるノードＡ，Ｂ間の伝送線路は、図３と同じ構成としている。
【００７１】
図７のインタフェース回路４１０を簡略化したものを左端に示しており、右端には、左端と同様の構成（送信ドライバ回路４２１、受信ドライバ回路４２２、スイッチ４２３ａ，４２３ｂ，４２３ｃ、抵抗Ｒ２３，Ｒ２４，Ｒ２５）を示している。
【００７２】
図９は、ノードＡからの送信動作の際の第２の実施の形態の送受信システムを模式化した図である。
送信側の送信ドライバ回路１１２を、定電流源１１２−１と、スイッチ１１２−２で表している。受信側は抵抗Ｒ２３，Ｒ２４，Ｒ２５及びスイッチ４２３ａ，４２３ｂ，４２３ｃのみで表している。
【００７３】
また、伝送線路において、インピーダンスＺ１０，Ｚ１２，Ｚ１３，Ｚ１４が４５ｏｈｍで整合されており、インピーダンスＺ１１が９０ｏｈｍと、他より高い場合について示している。また、抵抗Ｒ２０，Ｒ２３が４５ｏｈｍ、抵抗Ｒ２１，Ｒ２４が６７．５ｏｈｍ、抵抗Ｒ２２，Ｒ２５が３３．８ｏｈｍとしている。
【００７４】
ノードＡ側からの送信の場合、伝送線路にインピーダンスＺ１１が９０ｏｈｍと高いものがあるので、送信側では、スイッチ４１５ｂをオンにして終端抵抗をＲ２１（６７．５ｏｈｍ）とする。一方、受信側ではスイッチ４２３ｃをオンして終端抵抗をＲ２５（３３．８ｏｈｍ）とする。このように送信側の終端抵抗の抵抗値を上げ、受信側では逆に下げる制御を行うことで、発生する初期電圧を上げることができるとともに、ＤＣ的な電位は変えずにすむので、規格が定める出力振幅にあわせることが可能となる。
【００７５】
図１０は、第２の実施の形態の送受信システムにおける送信信号及び受信信号を示す図であり、（Ａ）は送信信号、（Ｂ）は受信信号を示す図である。
縦軸が電圧［Ｖ］、横軸が時間［ｎｓ］である。
【００７６】
送信端の終端抵抗を６７．５ｏｈｍとしたことで、初期電圧ΔＶ３は、送信端の終端抵抗を４５ｏｈｍとした場合（図２１の初期電圧ΔＶ１）よりも２０％アップする。これにより、図１０（Ｂ）のように、ノードＢに到達する初期電圧もアップするが、受信端の終端抵抗を３３．８ｏｈｍとしたことで、ＤＣ的な電位は図５（Ｂ）よりも低くなり、規格に適合したレベルに抑えることができる。
【００７７】
なお、上記の第１の実施の形態のインタフェース回路１１０では、２つの抵抗Ｒ１０，Ｒ１１、第２の実施の形態のインタフェース回路４１０では、３つの抵抗Ｒ２０，Ｒ２１，Ｒ２２の何れかをそれぞれ選択することで終端抵抗を決定していたが、抵抗の数は上記に限定されない。また、複数の抵抗を同時にオンして、その合成値で終端抵抗の抵抗値を決定するようにしてもよい。また、スイッチと抵抗の位置関係を逆にしてもよい。
【００７８】
図１１は、インタフェース回路の抵抗と終端抵抗選択部の他の例を示す図である。
抵抗Ｒ３０，Ｒ３１，Ｒ３２，Ｒ３３，Ｒ３４，Ｒ３５，Ｒ３６は、一方の端子に信号線１１４を接続し、他方の端子はスイッチ４３１ａ，４３１ｂ，４３１ｃ，４３１ｄ，４３１ｅ，４３１ｆ，４３１ｇを介してグランドに接続されている。
【００７９】
スイッチ４３１ａ，４３１ｂ，４３１ｃ，４３１ｄ，４３１ｅ，４３１ｆ，４３１ｇは、前述の制御部１１１，４１１の選択信号によってオンまたはオフされる。そして、オンになったスイッチに接続された抵抗により終端抵抗が決定される。たとえば、図のようにスイッチ４３１ａ，４３１ｂ，４３１ｃがオンの場合、それらに接続された抵抗Ｒ３０，Ｒ３１，Ｒ３２による並列抵抗によって終端抵抗の抵抗値が決まる。
【００８０】
これにより、図２や図７などの場合よりも、細かい抵抗値の設定が可能となる。
また、上記では、送信ドライバ回路１１２の定電流源１１２−１を電源電圧端子ＶＤＤに接続し、終端抵抗を信号線とグランド間に接続する方式で説明を行ってきたが、この方式に限定されない。
【００８１】
図１２，１３は、送信ドライバ回路と、終端抵抗の接続構成例を示す図である。
図１２では、定電流源１１２−１をグランド側に設け、終端抵抗を決定する複数の抵抗Ｒ４０，Ｒ４１，Ｒ４２をスイッチ４４１ａ，４４１ｂ，４４１ｃを介して電源電圧端子ＶＴＴに接続している。
【００８２】
また、図１３では、電流Ｉｄ１を生成する定電流源１１２−１ａを電源電圧端子ＶＤＤに接続し、電流Ｉｄ２を生成する定電流源１１２−１ｂをグランドに接続しており、それぞれスイッチ１１２−２ａ，１１２−２ｂを介して信号線１１４に接続している。また、終端抵抗を決定する複数の抵抗Ｒ４０，Ｒ４１，Ｒ４２をスイッチ４４１ａ，４４１ｂ，４４１ｃを介して電源電圧端子ＶＴＴに接続している。
【００８３】
上記のような構成にても、本発明は同様に適用可能である。
なお、上記の抵抗値や電流値などはあくまで一例にすぎず、この値に限定されるものではない。
【００８４】
（付記１） 制御信号に応じて、定電流源と信号線とを接続または不接続とするスイッチと、
前記制御信号を生成するとともに、前記信号線に接続する終端抵抗の抵抗値を、信号送信時に信号受信時よりも大きくなるように制御する制御部と、
を有することを特徴とするインタフェース回路。
【００８５】
（付記２） 前記終端抵抗は前記信号線に対して並列に接続された、基準値を示す第１の抵抗と、前記基準値よりも大きい抵抗値を有する第２の抵抗を有し、
前記制御部からの選択信号に応じて、終端抵抗として、信号受信時には前記第１の抵抗を選択し、信号送信時は前記第２の抵抗を選択する終端抵抗選択部を有することを特徴とする付記１記載のインタフェース回路。
【００８６】
（付記３） 前記終端抵抗は前記信号線に対して並列に接続された、基準値よりも大きい抵抗値を有する第１の抵抗と、前記基準値よりも小さい抵抗値を有する第２の抵抗を有し、
前記制御部からの選択信号に応じて、終端抵抗として、信号受信時には前記第２の抵抗を選択し、信号送信時は前記第１の抵抗を選択する終端抵抗選択部を有することを特徴とする付記１記載のインタフェース回路。
【００８７】
（付記４） 前記終端抵抗は前記信号線に対して並列に接続された複数の抵抗を有し、
前記制御部からの選択信号に応じて、電流を流す前記抵抗を選択することで、前記終端抵抗の抵抗値を決定する終端抵抗選択部を有することを特徴とする付記１記載のインタフェース回路。
【００８８】
（付記５） 前記定電流源は電源電圧端子に接続され、前記終端抵抗は前記信号線とグランド間に接続されていることを特徴とする付記１乃至４の何れか一項に記載のインタフェース回路。
【００８９】
（付記６） 前記定電流源は接地されており、前記終端抵抗は前記信号線と前記電源電圧端子との間に接続されていることを特徴とする付記１乃至５の何れか一項に記載のインタフェース回路。
【００９０】
（付記７） 前記定電流源は前記電源電圧端子に接続された第１の定電流源と、接地された第２の定電流源からなり、前記終端抵抗は前記信号線と他の電源電圧端子との間に接続されていることを特徴とする付記１乃至６の何れか一項に記載のインタフェース回路。
【００９１】
（付記８） 複数のインタフェース回路が伝送線路を介して接続された送受信システムにおいて、
制御信号に応じて、定電流源と信号線とを接続または不接続とするスイッチと、前記制御信号を生成するとともに、前記信号線に接続する終端抵抗の抵抗値を、信号送信時に信号受信時よりも大きくなるように制御する制御部と、を有するインタフェース回路を具備した送受信システム。
【００９２】
（付記９） 送信側の前記インタフェース回路の前記制御部は、前記終端抵抗の抵抗値を基準値よりも大きくなるように制御し、受信側の前記インタフェース回路の前記制御部は、前記終端抵抗の抵抗値を前記基準値よりも小さくなるように制御することを特徴とする付記８記載の送受信システム。
【図面の簡単な説明】
【００９３】
【図１】第１の実施の形態のインタフェース回路の概略を示す図である。
【図２】第１の実施の形態のインタフェース回路及び送受信システムの構成を示す図である。
【図３】図２の伝送線路部分を回路図で示した図である。
【図４】ノードＡからの送信動作の際の第１の実施の形態の送受信システムを模式化した図である。
【図５】第１の実施の形態の送受信システムにおける送信信号及び受信信号を示す図であり、（Ａ）は送信信号、（Ｂ）は受信信号を示す図である。
【図６】第１の実施の形態のインタフェース回路を適用したＵＳＢ２．０のＨｉｇｈ Ｓｐｅｅｄ Ｍｏｄｅでの伝送波形のアイ・パターンのシミュレーション結果である。
【図７】第２の実施の形態のインタフェース回路の構成を示す図である。
【図８】第２の実施の形態のインタフェース回路を用いた送受信システムを模式的に示した図である。
【図９】ノードＡからの送信動作の際の第２の実施の形態の送受信システムを模式化した図である。
【図１０】第２の実施の形態の送受信システムにおける送信信号及び受信信号を示す図であり、（Ａ）は送信信号、（Ｂ）は受信信号を示す図である。
【図１１】インタフェース回路の抵抗と終端抵抗選択部の他の例を示す図である。
【図１２】送信ドライバ回路と、終端抵抗の接続構成例を示す図である（その１）。
【図１３】送信ドライバ回路と、終端抵抗の接続構成例を示す図である（その２）。
【図１４】従来の送受信システムの構成を示す図である。
【図１５】図１４の伝送線路部分を回路図で示した図である。
【図１６】ノードＡからの送信動作の際の送受信システムを模式化した図である。
【図１７】送信信号及び受信信号を示す図であり、（Ａ）は送信信号、（Ｂ）は受信信号を示す図である。
【図１８】フレキシブル配線板を用いた伝送の様子を示す図である。
【図１９】図１８の伝送線路部分を回路図で示した図である。
【図２０】ノードＡからの送信動作の際の図１８を模式化した図である。
【図２１】図２０の特性インピーダンスの伝送線路を用いた場合の送信信号及び受信信号を示す図であり、（Ａ）は送信信号、（Ｂ）は受信信号を示す図である。
【図２２】ＵＳＢ２．０のＨｉｇｈ Ｓｐｅｅｄ Ｍｏｄｅでの伝送波形のアイ・パターンを示す図であり、（Ａ）はフレキシブル配線板がない整合された伝送線路を用いた場合、（Ｂ）は特性インピーダンスの高いフレキシブル配線板を伝送線路として挿入した場合を示す図である。
【符号の説明】
【００９４】
１０，２０ インタフェース回路
１１ 定電流源
１２，１５ａ，１５ｂ スイッチ
１３，２１ 信号線
１４ 制御部
１５ 終端抵抗選択部
３０，３１，３２ 伝送線路
【特許請求の範囲】
【請求項１】
制御信号に応じて、定電流源と信号線とを接続または不接続とするスイッチと、
前記制御信号を生成するとともに、前記信号線に接続する終端抵抗の抵抗値を、信号送信時に信号受信時よりも大きくなるように制御する制御部と、
を有することを特徴とするインタフェース回路。
【請求項２】
前記終端抵抗は前記信号線に対して並列に接続された、基準値を示す第１の抵抗と、前記基準値よりも大きい抵抗値を有する第２の抵抗を有し、
前記制御部からの選択信号に応じて、終端抵抗として、信号受信時には前記第１の抵抗を選択し、信号送信時は前記第２の抵抗を選択する終端抵抗選択部を有することを特徴とする請求項１記載のインタフェース回路。
【請求項３】
前記終端抵抗は前記信号線に対して並列に接続された、基準値よりも大きい抵抗値を有する第１の抵抗と、前記基準値よりも小さい抵抗値を有する第２の抵抗を有し、
前記制御部からの選択信号に応じて、終端抵抗として、信号受信時には前記第２の抵抗を選択し、信号送信時は前記第１の抵抗を選択する終端抵抗選択部を有することを特徴とする請求項１記載のインタフェース回路。
【請求項４】
複数のインタフェース回路が伝送線路を介して接続された送受信システムにおいて、
制御信号に応じて、定電流源と信号線とを接続または不接続とするスイッチと、前記制御信号を生成するとともに、前記信号線に接続する終端抵抗の抵抗値を、信号送信時に信号受信時よりも大きくなるように制御する制御部と、を有するインタフェース回路を具備した送受信システム。
【請求項５】
送信側の前記インタフェース回路の前記制御部は、前記終端抵抗の抵抗値を基準値よりも大きくなるように制御し、受信側の前記インタフェース回路の前記制御部は、前記終端抵抗の抵抗値を前記基準値よりも小さくなるように制御することを特徴とする請求項４記載の送受信システム。
【請求項１】
制御信号に応じて、定電流源と信号線とを接続または不接続とするスイッチと、
前記制御信号を生成するとともに、前記信号線に接続する終端抵抗の抵抗値を、信号送信時に信号受信時よりも大きくなるように制御する制御部と、
を有することを特徴とするインタフェース回路。
【請求項２】
前記終端抵抗は前記信号線に対して並列に接続された、基準値を示す第１の抵抗と、前記基準値よりも大きい抵抗値を有する第２の抵抗を有し、
前記制御部からの選択信号に応じて、終端抵抗として、信号受信時には前記第１の抵抗を選択し、信号送信時は前記第２の抵抗を選択する終端抵抗選択部を有することを特徴とする請求項１記載のインタフェース回路。
【請求項３】
前記終端抵抗は前記信号線に対して並列に接続された、基準値よりも大きい抵抗値を有する第１の抵抗と、前記基準値よりも小さい抵抗値を有する第２の抵抗を有し、
前記制御部からの選択信号に応じて、終端抵抗として、信号受信時には前記第２の抵抗を選択し、信号送信時は前記第１の抵抗を選択する終端抵抗選択部を有することを特徴とする請求項１記載のインタフェース回路。
【請求項４】
複数のインタフェース回路が伝送線路を介して接続された送受信システムにおいて、
制御信号に応じて、定電流源と信号線とを接続または不接続とするスイッチと、前記制御信号を生成するとともに、前記信号線に接続する終端抵抗の抵抗値を、信号送信時に信号受信時よりも大きくなるように制御する制御部と、を有するインタフェース回路を具備した送受信システム。
【請求項５】
送信側の前記インタフェース回路の前記制御部は、前記終端抵抗の抵抗値を基準値よりも大きくなるように制御し、受信側の前記インタフェース回路の前記制御部は、前記終端抵抗の抵抗値を前記基準値よりも小さくなるように制御することを特徴とする請求項４記載の送受信システム。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【公開番号】特開２００９−４９６８４（Ｐ２００９−４９６８４Ａ）
【公開日】平成２１年３月５日（２００９．３．５）
【国際特許分類】
【出願番号】特願２００７−２１３５３６（Ｐ２００７−２１３５３６）
【出願日】平成１９年８月２０日（２００７．８．２０）
【出願人】（３０８０１４３４１）富士通マイクロエレクトロニクス株式会社 (2,507)
【Ｆターム（参考）】
【公開日】平成２１年３月５日（２００９．３．５）
【国際特許分類】
【出願日】平成１９年８月２０日（２００７．８．２０）
【出願人】（３０８０１４３４１）富士通マイクロエレクトロニクス株式会社 (2,507)
【Ｆターム（参考）】
[ Back to top ]