エピタキシャルウエハ、エピタキシャルウエハの製造方法、発光素子ウエハ、発光素子ウエハの製造方法、及び発光素子
【課題】半導体結晶層の表面に均一な膜厚のレジスト膜を形成することが可能なエピタキシャルウエハ及びその製造方法等を提供する。
【解決手段】単結晶基板２２上に結晶成長により形成された半導体結晶層３０が形成されたＬＥＤウエハ１０Ａは、半導体結晶層３０の表面の素子形成領域の一部が結晶成長面に比べて粗面化された粗面部５０を備えている。このＬＥＤウエハ１０Ａの表面１４Ａに、均一な膜厚のレジスト膜４２を形成する。
【解決手段】単結晶基板２２上に結晶成長により形成された半導体結晶層３０が形成されたＬＥＤウエハ１０Ａは、半導体結晶層３０の表面の素子形成領域の一部が結晶成長面に比べて粗面化された粗面部５０を備えている。このＬＥＤウエハ１０Ａの表面１４Ａに、均一な膜厚のレジスト膜４２を形成する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、エピタキシャルウエハ、エピタキシャルウエハの製造方法、発光素子ウエハ、発光素子ウエハの製造方法、及び発光素子に関する。
【背景技術】
【０００２】
発光ダイオード（ＬＥＤ）等の発光素子は、単結晶基板上に半導体結晶層をエピタキシャル成長させて得られたエピタキシャルウエハを、素子単位に個片化して製造されている。一般にＬＥＤは発光効率が低い。これは光取り出し側の半導体結晶層の屈折率が空気よりも高く、空気との界面で発光光が反射されて、光取り出し効率が低下することに起因する。例えば、窒化ガリウム（ＧａＮ）の屈折率ｎは２．４である。
【０００３】
光取り出し効率を向上させるために、半導体結晶層の表面にサブミクロンオーダ（０．１μｍ以上１μｍ未満）の微細凹凸構造を形成したＬＥＤが種々提案されている（非特許文献１）。また、ＬＥＤ以外にも、フォトニック結晶構造等の微細凹凸構造を利用した光デバイスが種々提案されている（特許文献１、２、３）。
【０００４】
上記の微細凹凸構造は、半導体結晶層の表面にレジスト膜を成膜し、このレジスト膜を用いたフォトリソグラフィーにより形成される。フォトリソグラフィーには、加工精度の高い電子線露光、深紫外（Deep UV）レーザ露光（例えば、波長λ＝２４８ｎｍ）、半導体レーザを用いた超解像露光などの技術が用いられる。レジスト膜も、サブミクロンオーダの厚さで均一に成膜しなければならない。このような薄膜のレジスト膜を形成するには、遠心力を利用して塗布液を薄く引き延ばすスピンコート法が好適である。
【先行技術文献】
【非特許文献】
【０００５】
【非特許文献１】「自己組織化膜によるナノ凹凸構造を利用したＬＥＤ高輝度化技術」東芝レビューVol.60 No.10 p32-ｐ35（2005）
【特許文献】
【０００６】
【特許文献１】特開平１１−３３０６１９号公報
【特許文献２】特開２００１−３０８４５７号公報
【特許文献３】特開２００２−６２５５４号公報
【特許文献４】特開２００７−４２７４８号公報
【特許文献５】特開２００９−１８２３４１号公報
【特許文献６】特開２００８−１８１９７２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、スピンコート法でレジスト膜を形成すると、コメット欠陥と呼ばれる塗布欠陥が発生する。一般に、コメット欠陥は、被成膜面に付着した粉塵により塗布液の流れが阻害されて発生する。粉塵の付着部を起点として扇状に広がる塗布不良部が流星のように見えることから、この塗布欠陥は「コメット欠陥」と称されている。
【０００８】
図１１に示すように、エピタキシャルウエハ１０を中心点３６の周りに回転させて、スピンコート法でレジスト膜４２を形成すると、複数のコメット欠陥７０が発生する場合がある。塗布液は中心点３６の近傍に供給される。従って、起点が中心点３６に近いほど、コメット欠陥７０の拡がりは大きくなる。この例では、３つのコメット欠陥７０１〜７０３が発生しているが、起点が中心点３６に近いコメット欠陥７０１が最も大きくなる。
【０００９】
コメット欠陥による塗布不良部では、エピタキシャルウエハの半導体結晶層の表面に微細凹凸構造が形成されない。このため、レジスト膜にコメット欠陥が発生すると、半導体結晶層の表面に均一な微細凹凸構造を形成することが困難になるという問題がある。また、このエピタキシャルウエハを素子単位に個片化してＬＥＤを製造すると、製造されたＬＥＤの性能にばらつきを生じるという問題がある。
【００１０】
発明者は鋭意検討した結果、以下の知見を得た。即ち、通常、結晶成長表面は鏡面であり突起等の欠陥は発生しないが、ＬＥＤの製造に用いられるエピタキシャルウエハの場合には、半導体結晶層の表面に直径が数ミクロン〜数１００ミクロン台の突起が在り、この突起によりコメット欠陥が発生することが分かった。エピタキシャルウエハの半導体結晶層は、結晶成長工程を管理・制御するには高度な技術が必要であり、種々の結晶欠陥が発生している可能性がある。突起もこれら結晶欠陥の１つである。
【００１１】
また、半導体素子の分野では、半導体素子の薄型化を図るために、機械研磨、化学機械研磨（ＣＭＰ）等を用いて、基板の研削や絶縁膜の平坦化を行っている。これらの研磨は、通常２次元平面に均一になされるものであり、基板全体を加圧・保持して研磨を行う。半導体結晶層の表面に突起が在るようなエピタキシャルウエハは、いわゆるパラボラ状又はプロペラ状に反っている可能性が高い。このため、研磨工程で基板全体を加圧・保持すると基板が変形し、欠陥以外の正常な表面を研磨してしまうか、ひびや割れが発生するおそれがある。
【００１２】
結晶成長により得られたウエハの表面は通常は鏡面であり、鏡面研磨を行う必要はない。ウエハ表面の研磨は、むしろ粗面化のために行われている。ウエハ表面（又は裏面）を粗面化する目的は、表裏面の区別、周辺部の面取り、製造番号のマーキング等である（特許文献４、５、６）。表裏面を区別する場合には、裏面側が粗面化される。
【００１３】
本発明は、上記事情に鑑み成されたものであり、本発明の目的は、半導体結晶層の表面に均一な膜厚のレジスト膜を形成することが可能なエピタキシャルウエハ及びその製造方法を提供することにある。また、本発明の他の目的は、半導体結晶層の表面に均一な膜厚のレジスト膜又は均一な微細凹凸構造が形成された発光素子ウエハ及びその製造方法を提供することにある。また、本発明の更に他の目的は、半導体結晶層の表面に形成された均一な微細凹凸構造により光取り出し効率を向上させた発光素子を提供することにある。
【課題を解決するための手段】
【００１４】
上記目的を達成するために各請求項に係る発明は下記構成を備えたことを特徴とする。
【００１５】
請求項１の発明は、単結晶基板と、前記単結晶基板上に結晶成長により形成された半導体結晶層であって、前記半導体結晶層の表面の素子形成領域の一部が結晶成長面に比べて粗面化された半導体結晶層と、を備えたエピタキシャルウエハである。
【００１６】
請求項２の発明は、前記粗面化された表面は、算術表面粗さＲａが０．１μｍ以上で且つ１０μｍ以下である請求項１に記載のエピタキシャルウエハである。
【００１７】
請求項３の発明は、前記粗面化された表面の面積は、前記半導体結晶層の表面の総面積の０．１％以下である請求項１又は請求項２に記載のエピタキシャルウエハである。
【００１８】
請求項４の発明は、前記素子は、発光ダイオード（ＬＥＤ）である請求項１から請求項３までのいずれか１項に記載のエピタキシャルウエハである。
【００１９】
請求項５の発明は、前記半導体結晶層は、窒化ガリウム（ＧａＮ）系半導体、ガリウム砒素（ＧａＡｓ）系半導体、インジウム・ガリウム・アルミニウム・リン（ＩｎＧａＡｌＰ）系半導体、及び酸化亜鉛（ＺｎＯ）系半導体からなる群から選択されるいずれか１種である請求項１から請求項４までのいずれか１項に記載のエピタキシャルウエハである。
【００２０】
請求項６の発明は、請求項１から請求項５までのいずれか１項に記載のエピタキシャルウエハを製造するエピタキシャルウエハの製造方法であって、前記半導体結晶層の表面の素子形成領域に在る突起部を検出し、検出された前記突起部を研磨により除去し、前記素子形成領域の一部を粗面化するエピタキシャルウエハの製造方法である。
【００２１】
請求項７の発明は、前記突起部を前記半導体結晶層の表面と略同じ高さになるように研磨する請求項６に記載のエピタキシャルウエハの製造方法である。
【００２２】
請求項８の発明は、前記突起部をペンシルグラインダーにより研磨する請求項６又は請求項７に記載のエピタキシャルウエハの製造方法である。
【００２３】
請求項９の発明は、請求項１から請求項５までのいずれか１項に記載のエピタキシャルウエハを更に加工してなる発光素子ウエハであって、前記エピタキシャルウエハの表面にレジスト膜が形成された発光素子ウエハである。
【００２４】
請求項１０の発明は、請求項１から請求項５までのいずれか１項に記載のエピタキシャルウエハを更に加工してなる発光素子ウエハであって、前記エピタキシャルウエハの表面に、０．０５μｍ以上１μｍ未満の直径を有する孔がサブミクロンオーダのピッチで配列された多孔質構造が形成された発光素子ウエハである。
【００２５】
請求項１１の発明は、請求項９に記載の発光素子ウエハの製造方法であって、スピンコートにより前記レジスト膜を形成する発光素子ウエハの製造方法である。
【００２６】
請求項１２の発明は、請求項１０に記載の発光素子ウエハの製造方法であって、前記エピタキシャルウエハの表面にフォトレジスト膜を形成し、前記フォトレジスト膜を用いたフォトリソグラフィーにより、前記エピタキシャルウエハの表面に、０．０５μｍ以上１μｍ未満の直径を有する孔がサブミクロンオーダのピッチで配列された多孔質構造を形成する、発光素子ウエハの製造方法である。
【００２７】
請求項１３の発明は、請求項１０に記載の発光素子ウエハから個片化されたチップを備えた発光素子である。
【発明の効果】
【００２８】
本発明によれば、半導体結晶層の表面に均一な膜厚のレジスト膜を形成することが可能なエピタキシャルウエハ及びその製造方法が提供される。また、半導体結晶層の表面に均一な膜厚のレジスト膜又は均一な微細凹凸構造が形成された発光素子ウエハ及びその製造方法が提供される。また、半導体結晶層の表面に形成された均一な微細凹凸構造により光取り出し効率を向上させた発光素子が提供される。
【図面の簡単な説明】
【００２９】
【図１】（Ａ）〜（Ｃ）は原材料として使用されるＬＥＤウエハの説明図である。
【図２】（Ａ）はＬＥＤウエハの表面に欠陥部分が存在する様子を示す斜視図である。（Ｂ）は（Ａ）の欠陥部分の拡大図である。
【図３】ＬＥＤウエハの表面にスピンコートでレジスト膜を成膜する様子を示す模式図である。
【図４】（Ａ）〜（Ｃ）はコメット欠陥の発生により微細凹凸構造が不均一化する様子を示す断面図である。
【図５】（Ａ）及び（Ｂ）は本発明の実施の形態に係るＬＥＤウエハの製造工程を示す工程図である。
【図６】本発明の実施の形態に係る突起が除去されたＬＥＤウエハの平面図である。
【図７】突起が研磨により除去されて粗面部が形成される様子を示す模式図である。
【図８】（Ａ）〜（Ｃ）は突起が除去されたＬＥＤウエハを用いた場合に微細凹凸構造が均一に形成される様子を示す断面図である。
【図９】本発明の実施の形態に係るＬＥＤ素子の構造を概略的に示す断面図である。
【図１０】ＬＥＤ素子の半導体結晶層の表面の部分拡大図である。
【図１１】スピンコートで発生するコメット欠陥を説明する平面図である。
【発明を実施するための形態】
【００３０】
以下、図面を参照して、本発明の実施の形態の一例を説明する。
【００３１】
＜ＬＥＤ素子用のエピタキシャルウエハ＞
図１（Ａ）は、本発明の実施の形態で原材料として使用される発光ダイオード（ＬＥＤ）用のエピタキシャルウエハの外観を示す斜視図である。図１（Ｂ）は、図１（Ａ）に示すエピタキシャルウエハからＬＥＤチップが個片化される様子を示す模式図である。図１（Ｃ）は、図１（Ａ）に示すエピタキシャルウエハの積層構成を示す断面図である。
【００３２】
図１（Ａ）及び図１（Ｃ）に示すように、ＬＥＤ用のエピタキシャルウエハ（以下、「ＬＥＤウエハ」という。）１０は、単結晶基板２２上に、ＬＥＤ素子を構成する半導体結晶層３０をエピタキシャル成長させて得られたウエハである。半導体結晶層３０の表面１４が、ＬＥＤウエハ１０の表面（おもて面）側である。ＬＥＤウエハ１０は平面視が略円形であり、その直径（ウエハサイズ）は材料に応じて２インチ〜１２インチの範囲である。例えば、サファイア基板にＧａＮ系の半導体結晶層を設けたＬＥＤウエハ１０では、２インチ（５３．８ｍｍ）のウエハサイズが汎用されている。
【００３３】
ＬＥＤウエハ１０には、結晶方向を区別するためにオリエンテーションフラット（ＯＦ）１２と呼ばれる直線的な切り欠けが設けられている。ＯＦ１２は、種々のアライメントにも用いられる。なお、ＯＦ１２の代わりにノッチと呼ばれるＶ字状の切り欠けが設けられる場合もある。また、ＬＥＤウエハ１０の裏面（うら面）側が粗面化されて、いわゆる曇り面とされている場合もある。例えば、表裏を区別するために裏面側を粗面化した場合や、基板側を研削して薄型化している場合である。
【００３４】
図１（Ｂ）に示すように、ＬＥＤウエハ１０は、複数のＬＥＤチップ２０に分割される。個々のＬＥＤチップ２０の大きさは、３６０μｍ×３６０μｍ程度とすることができる。例えば、点線で図示したように、ＬＥＤウエハ１０を、ＯＦ１２に対し平行方向及び垂直方向にパターニングし、このパターンに沿って分割することで、平面視が矩形状の複数のＬＥＤチップ２０を得ることができる。例えば、ＯＦ１２が結晶の劈開面に平行に形成されている場合には、レーザスクライビング等でパターン上に所定深さのスクライブ溝を形成し、このスクライブ溝に沿って割ることが容易になる。
【００３５】
ＬＥＤウエハ１０は、平面視が略円形であり、ＯＦ１２を設けるためにその一部が切り欠かれている。このため、ＬＥＤウエハ１０の表面１４の周辺部には、ＬＥＤチップ２０の形成に使用されない不使用領域１６（斜線部分）が発生する。これに対し、ＬＥＤチップ２０の形成に使用される領域を「素子形成領域１８」と称する。ＬＥＤウエハ１０から得られたＬＥＤチップ２０は、個々のＬＥＤ素子の形成に使用される。なお、ＬＥＤ素子の構造については後述する。
【００３６】
図１（Ｃ）に示すように、ＬＥＤウエハ１０は、単結晶基板２２上に形成された半導体結晶層３０を備えている。半導体結晶層３０には、ｎ型半導体層２４、発光層２６及びｐ型半導体層２８が、単結晶基板２２側からこの順に積層されている。ＬＥＤウエハ１０の表面１４には、ｐ型半導体層２８が露出されている。例えば、ＧａＮ系のＬＥＤウエハでは、サファイア基板上に、ｎ-ＧａＮ層、発光層及びｐ-ＧａＮ層が積層されている。半導体結晶層３０は、有機金属気相成長法（ＭＯＶＰＥ）、分子線エピタキシャル成長法（ＭＢＥ）等、公知のエピタキシャル成長法を用いて形成することができる。
【００３７】
半導体結晶層３０は、窒化ガリウム（ＧａＮ）系半導体、ガリウム砒素（ＧａＡｓ）系半導体、インジウム・ガリウム・アルミニウム。リン（ＩｎＧａＡｌＰ）系半導体、酸化亜鉛（ＺｎＯ）系半導体等で構成することができる。半導体結晶層３０を構成する半導体は、所望のＬＥＤの発光波長・発光輝度等に応じて適宜選択される。ＬＥＤの発光波長は、紫外領域（例えば、２００ｎｍ）から赤外領域まで幅広く選択することができる。
【００３８】
図２（Ａ）は、ＬＥＤウエハの表面の一部分を拡大して観察する様子を示す斜視図である。図２（Ｂ）は、図２（Ａ）の表面の部分拡大図である。図２（Ｂ）に拡大して示すように、ＬＥＤウエハ１０の表面１４の一部分３２を子細に観察した結果、部分３２には、突起３４が存在することが判明した。ＬＥＤウエハ１０の表面１４上にレジスト膜をスピンコートで成膜する場合には、この突起３４によりコメット欠陥が発生する。ここでは、１箇所（部分３２）で発見された突起３４を図示するが、実際には複数の突起３４が表面１４上に散在している場合もある。
【００３９】
＜コメット欠陥と微細凹凸構造の不均一化＞
図３は、ＬＥＤウエハの表面にスピンコートでレジスト膜を成膜する様子を示す模式図である。図３に示すように、ＬＥＤウエハ１０の表面１４に、スピンコートでレジスト膜を成膜する場合には、ＬＥＤウエハ１０を回転軸Ｌの周り（例えば、矢印Ａ方向）に回転させる。回転軸Ｌは、ＬＥＤウエハ１０の中心点３６通り、ＬＥＤウエハ１０の表面１４に垂直な軸である。
【００４０】
また、点線で模式的に図示したように、ＬＥＤウエハ１０の上方には、レジスト膜形成用の塗布液（フォトレジスト）４０を供給するディスペンサー３８が配置されている。ＬＥＤウエハ１０の中心点３６の近傍に、ディスペンサー３８から塗布液４０が供給される。供給された塗布液４０は、ＬＥＤウエハ１０の回転による遠心力によって、内側から外側に向って薄く引き延ばされる。これによりレジスト膜がサブミクロンオーダの薄膜に形成される。
【００４１】
後述するフォトニック結晶構造を加工するために使用される塗布液４０の粘度は、０．１Ｐａ・ｓ（パスカル秒）以下であり、好ましくは０．０５Ｐａ・ｓ以下である。また、粘度の下限値は、好ましくは０．００５Ｐａ・ｓ以上であり、より好ましくは０．０１Ｐａ・ｓ以上である。
【００４２】
図４（Ａ）〜（Ｃ）は、コメット欠陥の発生により微細凹凸構造が不均一化する様子を示す断面図である。これらは従来の問題点を説明するものである。上述した通り、ＬＥＤウエハ１０の表面１４（即ち、半導体結晶層３０の表面）に突起３４が存在する場合には、この突起３４に起因してレジスト膜にコメット欠陥が発生する。突起３４の高さはレジスト膜４２の厚さより大きく、突起３４はレジスト膜４２を突き抜けるように存在している。
【００４３】
図４（Ａ）に示すように、レジスト膜がスピンコートで形成される際に、内側から外側に向かう塗布液４０の流れが突起３４により阻害されて、コメット欠陥と呼ばれる塗布不良部が発生する（図１１参照）。その結果、突起３４より内側には厚いレジスト膜４２が形成され、突起３４より外側には薄いレジスト膜４２が形成される。即ち、レジスト膜４２は均一に形成されていない。
【００４４】
図４（Ｂ）に示すように、ＬＥＤウエハ１０の表面１４に微細凹凸構造を形成するために、レジスト膜４２がパターニングされる。後述する通り、ここでの微細凹凸構造は、円孔が規則的に穿設されたフォトニック結晶構造である。レジスト膜４２のパターニングでは、レジスト膜４２のマスク露光と現像とにより、レジスト膜４２に円孔４３が規則的に穿設される。突起３４より内側には深い円孔４３が形成され、突起３４より外側には浅い円孔４３が形成される。円孔４３が形成された部分では、ＬＥＤウエハ１０の表面１４が露出している。即ち、レジスト膜４２は均一にパターニングされていない。
【００４５】
図４（Ｃ）に示すように、円孔４３が穿設されたレジスト膜４２を用いてドライエッチングを行うと、ＬＥＤウエハ１０の表面１４の一部が除去される。円孔４３の形成により露出された表面１４が、ドライエッチングにより除去される。これにより、半導体結晶層３０の表面に、円孔４３に対応する円孔４４が規則的に穿設された微細凹凸構造が形成される。突起３４より内側には深い円孔４４が形成され、突起３４より外側には浅い円孔４４が形成される。即ち、微細凹凸構造は均一に形成されていない。ここでは、突起３４部分はエッチングされないものとして、図示を簡略化する。
【００４６】
図４（Ａ）〜（Ｃ）の例から分かるように、ＬＥＤウエハ１０の表面１４に突起３４が存在すると、レジスト膜４２に塗布不良部が発生し、半導体結晶層３０の表面に微細凹凸構造を均一に形成することが困難になる。また、上記では、図４（Ａ）に示すように、突起３４より外側に薄いレジスト膜４２が形成される例について説明したが、突起３４より外側にレジスト膜４２が形成されない場合もある。この場合には、突起３４より外側には、円孔４３や円孔４４は形成されない。即ち、レジスト膜４２が無いために、半導体結晶層３０の表面がエッチングで平坦に除去され、微細凹凸構造は形成されない。
【００４７】
なお、本実施の形態では、スピンコートによりレジスト膜を形成する場合のコメット欠陥の発生を問題点として指摘しているが、インクジェット方式やスプレイ塗布方式においても、突起による欠陥がある場合には、液だれや乾燥過程での異常が生じることで突起周辺にレジスト膜の厚さが変動して、同様の問題が生じる。
【００４８】
更にＬＥＤウエハとレジスト膜との間に、下層レジスト層として酸化シリコン（ＳｉＯ２）層などのよりエッチング耐性の高い半導体層あるいは金属層を適宜設けることで、ＬＥＤウエハのエッチングをより好適に行なうことができる。この下層レジスト層の好ましい厚みは０．０１μｍ〜１μｍの範囲であり、より好ましくは０．０２μｍ〜０．５μｍ、更に好ましくは０．０５μｍ〜０．３μｍの範囲であるが、下層レジスト層を形成してもＬＥＤウエハ表面に生じている突起状欠陥を覆いつくすことは不可能であり、上記コメット欠陥を改善することはできない。
【００４９】
＜突起の除去＞
図５（Ａ）及び（Ｂ）は、本発明の実施の形態に係るＬＥＤウエハの製造工程を示す
工程図である。本発明の実施の形態に係るＬＥＤウエハは、上記の原材料となるＬＥＤウエハから、コメット欠陥の原因になる突起を除去したものである。
【００５０】
まず、図５（Ａ）に示すように、ＬＥＤウエハ１０の表面１４の突起による欠陥部分４６を検出する。複数（数個から数１０個程度）の欠陥部分４６が検出される場合がある。この例では、３つの欠陥部分４６１〜４６３が検出されている。欠陥部分４６１〜４６３は、中心点３６からの距離、面積が各々異なっている。突起による欠陥部分４６は、直径が数μｍ〜数１００μｍ台である。特に、数１００μｍ程度の欠陥部分４６は、コメット欠陥を生じさせる可能性が高い。しかしながら、大半のＬＥＤウエハでは、欠陥部分４６の総面積を「Ｓｄ」、表面１４の総面積を「Ｓｔ」とした場合、欠陥部分４６の占有面積率（＝Ｓｄ／Ｓｔ×１００）は百分率で略０．０２％以下である。
【００５１】
これらの欠陥部分４６は、目視で確認することが可能な場合もある。この場合には、検出された欠陥部分４６を丸で囲む等、筆記具を用いてマーキングすることができる。また、ＯＦ１２とＬＥＤウエハ１０の外周とに接するＬ字状のスケール４５を用い、中心点３６を基準点として欠陥部分４６の位置を特定してもよい。また、図示はしていないが、ＬＥＤウエハ１０を所定のステージ上に配置して、このＬＥＤウエハ１０の表面１４を固定カメラで撮影し、撮影された画像を用いて、カメラについて設定されたＸＹ座標系から、欠陥部分４６の位置（座標）を特定してもよい。
【００５２】
次に、図５（Ｂ）に示すように、検出された欠陥部分４６にある突起３４を機械的な研磨方法により除去する。研磨機としては、ペンシルグラインダー、ドラムグラインダー、スピンドルグラインダー等、公知の回転研磨機を用いることができる。中でも、狭い範囲の研磨に適したペンシルグラインダーが好適である。また、ＬＥＤウエハ１０の最外周部の反りが基準面から２０μ以上である場合には、ＬＥＤウエハ１０を加圧・保持すると変形してしまうので、ＬＥＤウエハ１０を加圧・保持する必要が無いという観点からも、ペンシルグラインダーが好適である。
【００５３】
図５（Ｂ）に示す例では、研磨機として、円盤状の砥石が回転する研磨部４８Ａを備えたペンシルグラインダー４８が用いられている。欠陥部分４６に研磨部４８Ａを当接させた状態で、研磨部４８Ａを回転させると、欠陥部分４６にある突起３４が研磨により除去される。なお、研磨により生じた粉塵を除去するために、ＬＥＤウエハ１０の表面１４に対し、研磨後に洗浄・乾燥を行うことが好ましい。
【００５４】
欠陥部分４６が目視で確認可能な場合には、突起３４の除去作業は、ペンシルグラインダー４８を用いて手作業で行うことができる。また、カメラで撮影された画像を用いて欠陥部分４６の位置を特定する場合には、ステージ上に三次元方向（Ｘ軸・Ｙ軸・Ｚ軸の３軸方向）に移動可能な研磨機を配置し、研磨機を特定された位置に移動させると共に、上下方向（Ｚ軸方向）に移動させて、自動的に研磨を行うこともできる。なお、ＬＥＤウエハ１０の表面１４と略同じ高さになるまで研磨を行うので、上下方向の位置は自動的に定める。なお、ここで「略」同じ高さとは、レジスト膜の厚さがサブミクロンオーダであることから、突起３４の研磨高さに関してはミクロンオーダのプロセス誤差が許容されることを意味する。後述する通り、突起３４はコメット欠陥が発生しない程度まで研磨され、平坦なレジスト膜が形成されればよいからである。
【００５５】
また、研磨の進行状況を追跡するモニタリング手段を設けることで、研磨が完了したか否かを判定して、自動的に研磨を終了させることができる。このようなモニタリング手段としては、反射光を利用した光学式のモニター装置や、撮影画像の画像処理を行う画像処理装置を用いることができる。また、欠陥部分４６が目視で確認可能な場合には、研磨が完了したか否かも目視で判断することが可能であり、最も効率が良い。
【００５６】
＜突起が除去されたＬＥＤウエハ＞
図６は、本発明の実施の形態に係る突起が除去されたＬＥＤウエハの平面図である。研磨により突起が除去されたＬＥＤウエハ１０Ａは、その表面１４Ａの素子形成領域の一部が結晶成長面（鏡面）に比べて粗面化された粗面部５０を備えている。この例では、検出された３つの欠陥部分４６１〜４６３が研磨されて（図５（Ａ）及び（Ｂ）参照）、表面１４Ａには３つの粗面部５０１〜５０３が形成されている。
【００５７】
ここで粗面部５０とは、算術表面粗さＲａが０．１μｍ以上で且つ１０μｍ以下の表面部分である。算術表面粗さＲａが０．１μｍ以上の領域は、鏡面である結晶成長面とは明らかに異なっており、目視でも区別することができる。算術表面粗さＲａを１０μｍ以下とすることで、コメット欠陥が顕著に低減する。粗面部５０の周囲ではレジスト膜の厚さが変動する場合がある。このレジスト膜の厚さの変動を避けるために、算術表面粗さＲａの上限値は小さい方が好ましく、１μｍ以下とすることがより好ましい。
【００５８】
なお、算術表面粗さＲａとは、ＪＩＳ Ｂ０６０１記載の算術平均粗さであり、測定長は１０μ〜１００μである。また、測定方法は、光学測定方法又は接触式測定方法のいずれでもよい。
【００５９】
図７は突起が研磨により除去されて粗面部が形成される様子を示す模式図である。ＬＥＤウエハ１０の表面１４と略同じ高さになるように、突起３４による欠陥部分４６を含む広い範囲まで研磨を行うことが好ましい。例えば、欠陥部分４６の直径をＲ１とし、粗面部５０の直径をＲ２とした場合には、直径Ｒ２が直径Ｒ１の０．５倍〜１０倍となる範囲で研磨による粗面化を行うことが好ましい。一方、レジスト膜の形成を阻害しない小さな突起や、不使用領域１６（図１（Ｂ）参照）に在る突起は除去する必要がない。従って、粗面部５０の総面積は、欠陥部分４６の総面積の０．１倍〜１０倍の範囲となる。
【００６０】
このように余分に粗面化を行っても、欠陥部分４６の占有面積率は略０．０２％以下と小さく、粗面部５０の総面積を「Ｓｃ」、表面１４の総面積を「Ｓｔ」とした場合、粗面部５０の占有面積率（＝Ｓｃ／Ｓｔ×１００）は百分率で０．１％以下である。
【００６１】
図８（Ａ）〜（Ｃ）は、突起が除去されたＬＥＤウエハ１０Ａを用いた場合に微細凹凸構造が均一に形成される様子を示す断面図である。図８（Ａ）に示すように、ＬＥＤウエハ１０Ａの表面１４Ａには、欠陥部分４６が研磨されて粗面部５０が形成されている。レジスト膜がスピンコートで形成される際に、塗布液４０は内側から外側に拡がる。
【００６２】
図４（Ａ）に示す突起３４が存在する場合と比較すれば分かるように、突起３４が除去されているので、塗布液４０の流れは阻害されず、内側から外側に向かって一定の膜厚のレジスト膜４２が形成される。即ち、レジスト膜４２が均一に形成されている。突起３４が研磨により除去された後も、粗面部５０及びその周囲には微小な凹凸が残存する。しかしながら、これらの微小な凹凸ではコメット欠陥は発生しない。レジスト液は、塗布・乾燥時の「レべリング」により、斜面に沿って乾燥・固化する「液膜平坦化」される性質を有しており、平坦なレジスト膜が形成されるためである。
【００６３】
図８（Ｂ）に示すように、ＬＥＤウエハ１０Ａの表面１４Ａに微細凹凸構造を形成するために、レジスト膜４２がパターニングされる。レジスト膜４２には、円孔４３が規則的に穿設される。図４（Ｂ）に示す突起３４が存在する場合と比較すれば分かるように、粗面部５０は表面１４Ａと略同じ高さとされているので、内側から外側に向かって一定の深さの円孔４３が形成される。即ち、レジスト膜４２が均一にパターニングされている。
【００６４】
図８（Ｃ）に示すように、円孔４３が穿設されたレジスト膜４２を用いてドライエッチングを行うと、円孔４３の形成により露出された表面１４Ａが、ドライエッチングにより除去されて、円孔４４が規則的に穿設された微細凹凸構造が形成される。図４（Ｃ）に示す突起３４が存在する場合と比較すれば分かるように、一定の深さの円孔４３が形成されているので、ＬＥＤウエハ１０Ａの表面１４Ａには、内側から外側に向かって一定の深さの円孔４４が形成される。粗面部５０においても、略同じ形状の円孔４４が形成される。即ち、微細凹凸構造が均一に形成されている。
【００６５】
図８（Ａ）〜（Ｃ）の例から分かるように、突起が除去されたＬＥＤウエハ１０Ａを用いた場合には、レジスト膜４２が均一に形成されて、半導体結晶層３０の表面に微細凹凸構造が均一に形成される。このように、表面１４Ａに微細凹凸構造が均一に形成されたＬＥＤウエハ１０Ａであれば、複数のＬＥＤチップ２０に分割してＬＥＤを製造する場合にも、製造されたＬＥＤの性能にばらつきが発生しない。
【００６６】
＜ＬＥＤ素子＞
次に、上記のＬＥＤウエハ１０Ａを用いて作製されたＬＥＤ素子の構造について説明する。図９は、本発明の実施の形態に係るＬＥＤ素子（発光素子）の構造を概略的に示す断面図である。図９に示すように、ＬＥＤ素子２０Ａは、単結晶基板２２、半導体結晶層３０、コンタクト層５２、ｐ側電極５４、ｎ側電極５６、及び保護膜５８を備えている。コンタクト層５２は、インジウムすず酸化物（ＩＴＯ）等の透明な導電性材料で構成することができる。ｐ側電極５４及びｎ側電極５６は、金（Ａｕ）等の金属などで構成することができる。保護膜５８は、金属酸化物等の絶縁材料で構成することができる。
【００６７】
半導体結晶層３０は、ｎ型半導体層２４、発光層２６及びｐ型半導体層２８から構成されている。ｎ型半導体層２４、発光層２６及びｐ型半導体層２８は、単結晶基板２２上に順次エピタキシャル成長させて形成されている。また、半導体結晶層３０は、ｎ型半導体層２４、発光層２６及びｐ型半導体層２８の一部が、ｎ型半導体層２４の途中までドライエッチングにより除去されてメサ状に形成されている。
【００６８】
エッチングにより露出されたｎ型半導体層２４の表面には、ｎ側電極５６が形成されている。一方、ｐ型半導体層２８上には、コンタクト層５２を介して、ｐ側電極５４が形成されている。また、ｎ型半導体層２４、発光層２６、ｐ型半導体層２８及びコンタクト層５２の表面と、ｐ側電極５４及びｎ側電極５６の側面とを覆うように、保護膜５８が形成されている。
【００６９】
図１０は、ＬＥＤ素子の半導体結晶層の表面の部分拡大図である。上記のＬＥＤウエハ１０Ａを用いて作製されたＬＥＤ素子２０Ａは、半導体結晶層３０の表面、即ち、ｐ型半導体層２８の表面に、微細凹凸構造が形成されている。ｐ型半導体層２８の表面の一部６０を拡大して、微細凹凸構造の詳細を説明する。図１０に示すように、ｐ型半導体層２８の表面には、円孔６２が規則的に穿設されたフォトニック結晶構造が形成されている。この例では、円孔６２が正方格子状に配列された二次元のフォトニック結晶構造とされている。
【００７０】
ｐ型半導体層２８の表面にフォトニック結晶構造を形成することにより、ＬＥＤ素子２０Ａの光取り出し効率が向上する。例えば、円孔６２の開口径Ｘを１μｍ以下であると共に、円孔６２のピッチＹとしたときのＸＹ比（＝開口径Ｘ/ピッチＹ）の値が１以下となるように、フォトニック結晶構造の格子配列を設計すると、ＬＥＤ素子２０Ａの光取り出し効率が顕著に向上する。円孔６２の深さＺは、例えば０．１μｍ〜０．２μｍ程度とすることができる。
【００７１】
なお、上記の実施の形態では、発光素子がＬＥＤである場合について説明したが、エピタキシャルウエハを個片化して作製される発光素子であればよく、半導体レーザ等、他の半導体発光素子であってもよい。
【実施例】
【００７２】
＜実施例１＞
直径２インチのサファイ基板のｍ面にＧａＮ系半導体結晶層を成膜して得られたＬＥＤウエハ（エピスター社製、「ＥＳ−ＷＱＢＬ」）を用意した。ＬＥＤウエハの表面（ｐ−ＧａＮ層表面）には、直径１００μｍと直径２００μｍの突起欠陥がそれぞれ１０個存在することを確認した。
【００７３】
ＬＥＤウエハの表面をペンシルグラインダーで研磨し、直径約５０μｍ以上の突起状欠陥を取り除いた。ペンシルグラインダーによる研磨は、直径２ｍｍ、粒度＃８００の弾性ゴム砥石を４０００ｒｐｍで回転させながら実施した。ＬＥＤウエハの表面の光学顕微鏡観察の結果から、突起欠陥部分の総面積はＬＥＤウエハの総面積の０．００２％であり、研磨部分の総面積は０．０１％であった。
【００７４】
このＬＥＤウエハの表面に、粘度０．０１Ｐａ・ｓのフォトレジスト液をスピンコーター（ミカサ社製、「Ｈ−１」）を用いて塗布し、厚さ０．１μｍのレジスト膜を形成した。フォトレジスト液は、下記化合物２ｇをテトラフルオロプロパノール１００ｍｌに溶解して得た。突起を研磨することで、スピン塗布したレジスト膜には、コメット欠陥が発生しなかった。
【００７５】
【化１】
【００７６】
このレジスト膜の全面に、波長４０５ｎｍ、ＮＡ＝０．８５のレーザ光学系を備えた露光装置（パルステック社製、「ＮＥＯ−１０００」）を用いて、開口部の直径が０．１５μｍの円孔が０．４μｍのピッチで形成されるように、レーザ加工を行なった。
【００７７】
レーザ加工後のＬＥＤウエハの表面に対し、ＳＦ６ガスにより並行平板型ＲＩＥ装置（ＳＵＭＣＯ社製、「１０ＮＬ」）を用いてエッチング処理を行い、レジスト膜を除去した。レジスト膜が除去された後のＬＥＤウエハの表面をＡＦＭで観察したところ、開口部の直径が０．２μｍ、深さが０．２μｍの円孔が、０．４μｍのピッチで形成されたフォトニック結晶構造が得られていることが確認できた。得られたＬＥＤウエハの面内発光分布を測定したところ、順電流３．５Ｖでの光量分布が４．５ｍＷから６．０ｍＷであった。
【００７８】
＜比較例１＞
突起欠陥を除去していないＬＥＤウエハを用いた以外は、実施例１と同様にして、レジスト膜を形成し、このレジスト膜を用いてフォトニック結晶加工を実施した。レジスト膜を形成した時点で、突起周辺にコメット欠陥を生じていることが確認された。その後のエッチングにより形成された円孔は、位置により不定形で形状がゆがんでおり、コメット欠陥部分の深さは数１０ｎｍであった。微細凹凸構造は形成されていないに等しい。得られたＬＥＤウエハの面内発光分布を測定したところ、順電流３．５Ｖでの光量分布が４．０ｍＷから６．０ｍＷであった。実施例１と比べて光量分布が広く、光量ばらつきが増加していることが分かる。
【符号の説明】
【００７９】
１０ ＬＥＤウエハ
１０Ａ ＬＥＤウエハ
１２ ＯＦ
１４ 表面
１４Ａ 表面
１６ 不使用領域
１８ 素子形成領域
２０ ＬＥＤチップ
２０Ａ ＬＥＤ素子
２２ 単結晶基板
２４ ｎ型半導体層
２６ 発光層
２８ ｐ型半導体層
３０ 半導体結晶層
３２ 部分
３４ 突起
３６ 中心点
３８ ディスペンサー
４０ 塗布液
４２ レジスト膜
４３ 円孔
４４ 円孔
４５ スケール
４６ 欠陥部分
４８ ペンシルグラインダー
４８Ａ 研磨部
５０ 粗面部
５２ コンタクト層
５４ ｐ側電極
５６ ｎ側電極
５８ 保護膜
６０ 一部
６２ 円孔
７０ コメット欠陥
【技術分野】
【０００１】
本発明は、エピタキシャルウエハ、エピタキシャルウエハの製造方法、発光素子ウエハ、発光素子ウエハの製造方法、及び発光素子に関する。
【背景技術】
【０００２】
発光ダイオード（ＬＥＤ）等の発光素子は、単結晶基板上に半導体結晶層をエピタキシャル成長させて得られたエピタキシャルウエハを、素子単位に個片化して製造されている。一般にＬＥＤは発光効率が低い。これは光取り出し側の半導体結晶層の屈折率が空気よりも高く、空気との界面で発光光が反射されて、光取り出し効率が低下することに起因する。例えば、窒化ガリウム（ＧａＮ）の屈折率ｎは２．４である。
【０００３】
光取り出し効率を向上させるために、半導体結晶層の表面にサブミクロンオーダ（０．１μｍ以上１μｍ未満）の微細凹凸構造を形成したＬＥＤが種々提案されている（非特許文献１）。また、ＬＥＤ以外にも、フォトニック結晶構造等の微細凹凸構造を利用した光デバイスが種々提案されている（特許文献１、２、３）。
【０００４】
上記の微細凹凸構造は、半導体結晶層の表面にレジスト膜を成膜し、このレジスト膜を用いたフォトリソグラフィーにより形成される。フォトリソグラフィーには、加工精度の高い電子線露光、深紫外（Deep UV）レーザ露光（例えば、波長λ＝２４８ｎｍ）、半導体レーザを用いた超解像露光などの技術が用いられる。レジスト膜も、サブミクロンオーダの厚さで均一に成膜しなければならない。このような薄膜のレジスト膜を形成するには、遠心力を利用して塗布液を薄く引き延ばすスピンコート法が好適である。
【先行技術文献】
【非特許文献】
【０００５】
【非特許文献１】「自己組織化膜によるナノ凹凸構造を利用したＬＥＤ高輝度化技術」東芝レビューVol.60 No.10 p32-ｐ35（2005）
【特許文献】
【０００６】
【特許文献１】特開平１１−３３０６１９号公報
【特許文献２】特開２００１−３０８４５７号公報
【特許文献３】特開２００２−６２５５４号公報
【特許文献４】特開２００７−４２７４８号公報
【特許文献５】特開２００９−１８２３４１号公報
【特許文献６】特開２００８−１８１９７２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、スピンコート法でレジスト膜を形成すると、コメット欠陥と呼ばれる塗布欠陥が発生する。一般に、コメット欠陥は、被成膜面に付着した粉塵により塗布液の流れが阻害されて発生する。粉塵の付着部を起点として扇状に広がる塗布不良部が流星のように見えることから、この塗布欠陥は「コメット欠陥」と称されている。
【０００８】
図１１に示すように、エピタキシャルウエハ１０を中心点３６の周りに回転させて、スピンコート法でレジスト膜４２を形成すると、複数のコメット欠陥７０が発生する場合がある。塗布液は中心点３６の近傍に供給される。従って、起点が中心点３６に近いほど、コメット欠陥７０の拡がりは大きくなる。この例では、３つのコメット欠陥７０１〜７０３が発生しているが、起点が中心点３６に近いコメット欠陥７０１が最も大きくなる。
【０００９】
コメット欠陥による塗布不良部では、エピタキシャルウエハの半導体結晶層の表面に微細凹凸構造が形成されない。このため、レジスト膜にコメット欠陥が発生すると、半導体結晶層の表面に均一な微細凹凸構造を形成することが困難になるという問題がある。また、このエピタキシャルウエハを素子単位に個片化してＬＥＤを製造すると、製造されたＬＥＤの性能にばらつきを生じるという問題がある。
【００１０】
発明者は鋭意検討した結果、以下の知見を得た。即ち、通常、結晶成長表面は鏡面であり突起等の欠陥は発生しないが、ＬＥＤの製造に用いられるエピタキシャルウエハの場合には、半導体結晶層の表面に直径が数ミクロン〜数１００ミクロン台の突起が在り、この突起によりコメット欠陥が発生することが分かった。エピタキシャルウエハの半導体結晶層は、結晶成長工程を管理・制御するには高度な技術が必要であり、種々の結晶欠陥が発生している可能性がある。突起もこれら結晶欠陥の１つである。
【００１１】
また、半導体素子の分野では、半導体素子の薄型化を図るために、機械研磨、化学機械研磨（ＣＭＰ）等を用いて、基板の研削や絶縁膜の平坦化を行っている。これらの研磨は、通常２次元平面に均一になされるものであり、基板全体を加圧・保持して研磨を行う。半導体結晶層の表面に突起が在るようなエピタキシャルウエハは、いわゆるパラボラ状又はプロペラ状に反っている可能性が高い。このため、研磨工程で基板全体を加圧・保持すると基板が変形し、欠陥以外の正常な表面を研磨してしまうか、ひびや割れが発生するおそれがある。
【００１２】
結晶成長により得られたウエハの表面は通常は鏡面であり、鏡面研磨を行う必要はない。ウエハ表面の研磨は、むしろ粗面化のために行われている。ウエハ表面（又は裏面）を粗面化する目的は、表裏面の区別、周辺部の面取り、製造番号のマーキング等である（特許文献４、５、６）。表裏面を区別する場合には、裏面側が粗面化される。
【００１３】
本発明は、上記事情に鑑み成されたものであり、本発明の目的は、半導体結晶層の表面に均一な膜厚のレジスト膜を形成することが可能なエピタキシャルウエハ及びその製造方法を提供することにある。また、本発明の他の目的は、半導体結晶層の表面に均一な膜厚のレジスト膜又は均一な微細凹凸構造が形成された発光素子ウエハ及びその製造方法を提供することにある。また、本発明の更に他の目的は、半導体結晶層の表面に形成された均一な微細凹凸構造により光取り出し効率を向上させた発光素子を提供することにある。
【課題を解決するための手段】
【００１４】
上記目的を達成するために各請求項に係る発明は下記構成を備えたことを特徴とする。
【００１５】
請求項１の発明は、単結晶基板と、前記単結晶基板上に結晶成長により形成された半導体結晶層であって、前記半導体結晶層の表面の素子形成領域の一部が結晶成長面に比べて粗面化された半導体結晶層と、を備えたエピタキシャルウエハである。
【００１６】
請求項２の発明は、前記粗面化された表面は、算術表面粗さＲａが０．１μｍ以上で且つ１０μｍ以下である請求項１に記載のエピタキシャルウエハである。
【００１７】
請求項３の発明は、前記粗面化された表面の面積は、前記半導体結晶層の表面の総面積の０．１％以下である請求項１又は請求項２に記載のエピタキシャルウエハである。
【００１８】
請求項４の発明は、前記素子は、発光ダイオード（ＬＥＤ）である請求項１から請求項３までのいずれか１項に記載のエピタキシャルウエハである。
【００１９】
請求項５の発明は、前記半導体結晶層は、窒化ガリウム（ＧａＮ）系半導体、ガリウム砒素（ＧａＡｓ）系半導体、インジウム・ガリウム・アルミニウム・リン（ＩｎＧａＡｌＰ）系半導体、及び酸化亜鉛（ＺｎＯ）系半導体からなる群から選択されるいずれか１種である請求項１から請求項４までのいずれか１項に記載のエピタキシャルウエハである。
【００２０】
請求項６の発明は、請求項１から請求項５までのいずれか１項に記載のエピタキシャルウエハを製造するエピタキシャルウエハの製造方法であって、前記半導体結晶層の表面の素子形成領域に在る突起部を検出し、検出された前記突起部を研磨により除去し、前記素子形成領域の一部を粗面化するエピタキシャルウエハの製造方法である。
【００２１】
請求項７の発明は、前記突起部を前記半導体結晶層の表面と略同じ高さになるように研磨する請求項６に記載のエピタキシャルウエハの製造方法である。
【００２２】
請求項８の発明は、前記突起部をペンシルグラインダーにより研磨する請求項６又は請求項７に記載のエピタキシャルウエハの製造方法である。
【００２３】
請求項９の発明は、請求項１から請求項５までのいずれか１項に記載のエピタキシャルウエハを更に加工してなる発光素子ウエハであって、前記エピタキシャルウエハの表面にレジスト膜が形成された発光素子ウエハである。
【００２４】
請求項１０の発明は、請求項１から請求項５までのいずれか１項に記載のエピタキシャルウエハを更に加工してなる発光素子ウエハであって、前記エピタキシャルウエハの表面に、０．０５μｍ以上１μｍ未満の直径を有する孔がサブミクロンオーダのピッチで配列された多孔質構造が形成された発光素子ウエハである。
【００２５】
請求項１１の発明は、請求項９に記載の発光素子ウエハの製造方法であって、スピンコートにより前記レジスト膜を形成する発光素子ウエハの製造方法である。
【００２６】
請求項１２の発明は、請求項１０に記載の発光素子ウエハの製造方法であって、前記エピタキシャルウエハの表面にフォトレジスト膜を形成し、前記フォトレジスト膜を用いたフォトリソグラフィーにより、前記エピタキシャルウエハの表面に、０．０５μｍ以上１μｍ未満の直径を有する孔がサブミクロンオーダのピッチで配列された多孔質構造を形成する、発光素子ウエハの製造方法である。
【００２７】
請求項１３の発明は、請求項１０に記載の発光素子ウエハから個片化されたチップを備えた発光素子である。
【発明の効果】
【００２８】
本発明によれば、半導体結晶層の表面に均一な膜厚のレジスト膜を形成することが可能なエピタキシャルウエハ及びその製造方法が提供される。また、半導体結晶層の表面に均一な膜厚のレジスト膜又は均一な微細凹凸構造が形成された発光素子ウエハ及びその製造方法が提供される。また、半導体結晶層の表面に形成された均一な微細凹凸構造により光取り出し効率を向上させた発光素子が提供される。
【図面の簡単な説明】
【００２９】
【図１】（Ａ）〜（Ｃ）は原材料として使用されるＬＥＤウエハの説明図である。
【図２】（Ａ）はＬＥＤウエハの表面に欠陥部分が存在する様子を示す斜視図である。（Ｂ）は（Ａ）の欠陥部分の拡大図である。
【図３】ＬＥＤウエハの表面にスピンコートでレジスト膜を成膜する様子を示す模式図である。
【図４】（Ａ）〜（Ｃ）はコメット欠陥の発生により微細凹凸構造が不均一化する様子を示す断面図である。
【図５】（Ａ）及び（Ｂ）は本発明の実施の形態に係るＬＥＤウエハの製造工程を示す工程図である。
【図６】本発明の実施の形態に係る突起が除去されたＬＥＤウエハの平面図である。
【図７】突起が研磨により除去されて粗面部が形成される様子を示す模式図である。
【図８】（Ａ）〜（Ｃ）は突起が除去されたＬＥＤウエハを用いた場合に微細凹凸構造が均一に形成される様子を示す断面図である。
【図９】本発明の実施の形態に係るＬＥＤ素子の構造を概略的に示す断面図である。
【図１０】ＬＥＤ素子の半導体結晶層の表面の部分拡大図である。
【図１１】スピンコートで発生するコメット欠陥を説明する平面図である。
【発明を実施するための形態】
【００３０】
以下、図面を参照して、本発明の実施の形態の一例を説明する。
【００３１】
＜ＬＥＤ素子用のエピタキシャルウエハ＞
図１（Ａ）は、本発明の実施の形態で原材料として使用される発光ダイオード（ＬＥＤ）用のエピタキシャルウエハの外観を示す斜視図である。図１（Ｂ）は、図１（Ａ）に示すエピタキシャルウエハからＬＥＤチップが個片化される様子を示す模式図である。図１（Ｃ）は、図１（Ａ）に示すエピタキシャルウエハの積層構成を示す断面図である。
【００３２】
図１（Ａ）及び図１（Ｃ）に示すように、ＬＥＤ用のエピタキシャルウエハ（以下、「ＬＥＤウエハ」という。）１０は、単結晶基板２２上に、ＬＥＤ素子を構成する半導体結晶層３０をエピタキシャル成長させて得られたウエハである。半導体結晶層３０の表面１４が、ＬＥＤウエハ１０の表面（おもて面）側である。ＬＥＤウエハ１０は平面視が略円形であり、その直径（ウエハサイズ）は材料に応じて２インチ〜１２インチの範囲である。例えば、サファイア基板にＧａＮ系の半導体結晶層を設けたＬＥＤウエハ１０では、２インチ（５３．８ｍｍ）のウエハサイズが汎用されている。
【００３３】
ＬＥＤウエハ１０には、結晶方向を区別するためにオリエンテーションフラット（ＯＦ）１２と呼ばれる直線的な切り欠けが設けられている。ＯＦ１２は、種々のアライメントにも用いられる。なお、ＯＦ１２の代わりにノッチと呼ばれるＶ字状の切り欠けが設けられる場合もある。また、ＬＥＤウエハ１０の裏面（うら面）側が粗面化されて、いわゆる曇り面とされている場合もある。例えば、表裏を区別するために裏面側を粗面化した場合や、基板側を研削して薄型化している場合である。
【００３４】
図１（Ｂ）に示すように、ＬＥＤウエハ１０は、複数のＬＥＤチップ２０に分割される。個々のＬＥＤチップ２０の大きさは、３６０μｍ×３６０μｍ程度とすることができる。例えば、点線で図示したように、ＬＥＤウエハ１０を、ＯＦ１２に対し平行方向及び垂直方向にパターニングし、このパターンに沿って分割することで、平面視が矩形状の複数のＬＥＤチップ２０を得ることができる。例えば、ＯＦ１２が結晶の劈開面に平行に形成されている場合には、レーザスクライビング等でパターン上に所定深さのスクライブ溝を形成し、このスクライブ溝に沿って割ることが容易になる。
【００３５】
ＬＥＤウエハ１０は、平面視が略円形であり、ＯＦ１２を設けるためにその一部が切り欠かれている。このため、ＬＥＤウエハ１０の表面１４の周辺部には、ＬＥＤチップ２０の形成に使用されない不使用領域１６（斜線部分）が発生する。これに対し、ＬＥＤチップ２０の形成に使用される領域を「素子形成領域１８」と称する。ＬＥＤウエハ１０から得られたＬＥＤチップ２０は、個々のＬＥＤ素子の形成に使用される。なお、ＬＥＤ素子の構造については後述する。
【００３６】
図１（Ｃ）に示すように、ＬＥＤウエハ１０は、単結晶基板２２上に形成された半導体結晶層３０を備えている。半導体結晶層３０には、ｎ型半導体層２４、発光層２６及びｐ型半導体層２８が、単結晶基板２２側からこの順に積層されている。ＬＥＤウエハ１０の表面１４には、ｐ型半導体層２８が露出されている。例えば、ＧａＮ系のＬＥＤウエハでは、サファイア基板上に、ｎ-ＧａＮ層、発光層及びｐ-ＧａＮ層が積層されている。半導体結晶層３０は、有機金属気相成長法（ＭＯＶＰＥ）、分子線エピタキシャル成長法（ＭＢＥ）等、公知のエピタキシャル成長法を用いて形成することができる。
【００３７】
半導体結晶層３０は、窒化ガリウム（ＧａＮ）系半導体、ガリウム砒素（ＧａＡｓ）系半導体、インジウム・ガリウム・アルミニウム。リン（ＩｎＧａＡｌＰ）系半導体、酸化亜鉛（ＺｎＯ）系半導体等で構成することができる。半導体結晶層３０を構成する半導体は、所望のＬＥＤの発光波長・発光輝度等に応じて適宜選択される。ＬＥＤの発光波長は、紫外領域（例えば、２００ｎｍ）から赤外領域まで幅広く選択することができる。
【００３８】
図２（Ａ）は、ＬＥＤウエハの表面の一部分を拡大して観察する様子を示す斜視図である。図２（Ｂ）は、図２（Ａ）の表面の部分拡大図である。図２（Ｂ）に拡大して示すように、ＬＥＤウエハ１０の表面１４の一部分３２を子細に観察した結果、部分３２には、突起３４が存在することが判明した。ＬＥＤウエハ１０の表面１４上にレジスト膜をスピンコートで成膜する場合には、この突起３４によりコメット欠陥が発生する。ここでは、１箇所（部分３２）で発見された突起３４を図示するが、実際には複数の突起３４が表面１４上に散在している場合もある。
【００３９】
＜コメット欠陥と微細凹凸構造の不均一化＞
図３は、ＬＥＤウエハの表面にスピンコートでレジスト膜を成膜する様子を示す模式図である。図３に示すように、ＬＥＤウエハ１０の表面１４に、スピンコートでレジスト膜を成膜する場合には、ＬＥＤウエハ１０を回転軸Ｌの周り（例えば、矢印Ａ方向）に回転させる。回転軸Ｌは、ＬＥＤウエハ１０の中心点３６通り、ＬＥＤウエハ１０の表面１４に垂直な軸である。
【００４０】
また、点線で模式的に図示したように、ＬＥＤウエハ１０の上方には、レジスト膜形成用の塗布液（フォトレジスト）４０を供給するディスペンサー３８が配置されている。ＬＥＤウエハ１０の中心点３６の近傍に、ディスペンサー３８から塗布液４０が供給される。供給された塗布液４０は、ＬＥＤウエハ１０の回転による遠心力によって、内側から外側に向って薄く引き延ばされる。これによりレジスト膜がサブミクロンオーダの薄膜に形成される。
【００４１】
後述するフォトニック結晶構造を加工するために使用される塗布液４０の粘度は、０．１Ｐａ・ｓ（パスカル秒）以下であり、好ましくは０．０５Ｐａ・ｓ以下である。また、粘度の下限値は、好ましくは０．００５Ｐａ・ｓ以上であり、より好ましくは０．０１Ｐａ・ｓ以上である。
【００４２】
図４（Ａ）〜（Ｃ）は、コメット欠陥の発生により微細凹凸構造が不均一化する様子を示す断面図である。これらは従来の問題点を説明するものである。上述した通り、ＬＥＤウエハ１０の表面１４（即ち、半導体結晶層３０の表面）に突起３４が存在する場合には、この突起３４に起因してレジスト膜にコメット欠陥が発生する。突起３４の高さはレジスト膜４２の厚さより大きく、突起３４はレジスト膜４２を突き抜けるように存在している。
【００４３】
図４（Ａ）に示すように、レジスト膜がスピンコートで形成される際に、内側から外側に向かう塗布液４０の流れが突起３４により阻害されて、コメット欠陥と呼ばれる塗布不良部が発生する（図１１参照）。その結果、突起３４より内側には厚いレジスト膜４２が形成され、突起３４より外側には薄いレジスト膜４２が形成される。即ち、レジスト膜４２は均一に形成されていない。
【００４４】
図４（Ｂ）に示すように、ＬＥＤウエハ１０の表面１４に微細凹凸構造を形成するために、レジスト膜４２がパターニングされる。後述する通り、ここでの微細凹凸構造は、円孔が規則的に穿設されたフォトニック結晶構造である。レジスト膜４２のパターニングでは、レジスト膜４２のマスク露光と現像とにより、レジスト膜４２に円孔４３が規則的に穿設される。突起３４より内側には深い円孔４３が形成され、突起３４より外側には浅い円孔４３が形成される。円孔４３が形成された部分では、ＬＥＤウエハ１０の表面１４が露出している。即ち、レジスト膜４２は均一にパターニングされていない。
【００４５】
図４（Ｃ）に示すように、円孔４３が穿設されたレジスト膜４２を用いてドライエッチングを行うと、ＬＥＤウエハ１０の表面１４の一部が除去される。円孔４３の形成により露出された表面１４が、ドライエッチングにより除去される。これにより、半導体結晶層３０の表面に、円孔４３に対応する円孔４４が規則的に穿設された微細凹凸構造が形成される。突起３４より内側には深い円孔４４が形成され、突起３４より外側には浅い円孔４４が形成される。即ち、微細凹凸構造は均一に形成されていない。ここでは、突起３４部分はエッチングされないものとして、図示を簡略化する。
【００４６】
図４（Ａ）〜（Ｃ）の例から分かるように、ＬＥＤウエハ１０の表面１４に突起３４が存在すると、レジスト膜４２に塗布不良部が発生し、半導体結晶層３０の表面に微細凹凸構造を均一に形成することが困難になる。また、上記では、図４（Ａ）に示すように、突起３４より外側に薄いレジスト膜４２が形成される例について説明したが、突起３４より外側にレジスト膜４２が形成されない場合もある。この場合には、突起３４より外側には、円孔４３や円孔４４は形成されない。即ち、レジスト膜４２が無いために、半導体結晶層３０の表面がエッチングで平坦に除去され、微細凹凸構造は形成されない。
【００４７】
なお、本実施の形態では、スピンコートによりレジスト膜を形成する場合のコメット欠陥の発生を問題点として指摘しているが、インクジェット方式やスプレイ塗布方式においても、突起による欠陥がある場合には、液だれや乾燥過程での異常が生じることで突起周辺にレジスト膜の厚さが変動して、同様の問題が生じる。
【００４８】
更にＬＥＤウエハとレジスト膜との間に、下層レジスト層として酸化シリコン（ＳｉＯ２）層などのよりエッチング耐性の高い半導体層あるいは金属層を適宜設けることで、ＬＥＤウエハのエッチングをより好適に行なうことができる。この下層レジスト層の好ましい厚みは０．０１μｍ〜１μｍの範囲であり、より好ましくは０．０２μｍ〜０．５μｍ、更に好ましくは０．０５μｍ〜０．３μｍの範囲であるが、下層レジスト層を形成してもＬＥＤウエハ表面に生じている突起状欠陥を覆いつくすことは不可能であり、上記コメット欠陥を改善することはできない。
【００４９】
＜突起の除去＞
図５（Ａ）及び（Ｂ）は、本発明の実施の形態に係るＬＥＤウエハの製造工程を示す
工程図である。本発明の実施の形態に係るＬＥＤウエハは、上記の原材料となるＬＥＤウエハから、コメット欠陥の原因になる突起を除去したものである。
【００５０】
まず、図５（Ａ）に示すように、ＬＥＤウエハ１０の表面１４の突起による欠陥部分４６を検出する。複数（数個から数１０個程度）の欠陥部分４６が検出される場合がある。この例では、３つの欠陥部分４６１〜４６３が検出されている。欠陥部分４６１〜４６３は、中心点３６からの距離、面積が各々異なっている。突起による欠陥部分４６は、直径が数μｍ〜数１００μｍ台である。特に、数１００μｍ程度の欠陥部分４６は、コメット欠陥を生じさせる可能性が高い。しかしながら、大半のＬＥＤウエハでは、欠陥部分４６の総面積を「Ｓｄ」、表面１４の総面積を「Ｓｔ」とした場合、欠陥部分４６の占有面積率（＝Ｓｄ／Ｓｔ×１００）は百分率で略０．０２％以下である。
【００５１】
これらの欠陥部分４６は、目視で確認することが可能な場合もある。この場合には、検出された欠陥部分４６を丸で囲む等、筆記具を用いてマーキングすることができる。また、ＯＦ１２とＬＥＤウエハ１０の外周とに接するＬ字状のスケール４５を用い、中心点３６を基準点として欠陥部分４６の位置を特定してもよい。また、図示はしていないが、ＬＥＤウエハ１０を所定のステージ上に配置して、このＬＥＤウエハ１０の表面１４を固定カメラで撮影し、撮影された画像を用いて、カメラについて設定されたＸＹ座標系から、欠陥部分４６の位置（座標）を特定してもよい。
【００５２】
次に、図５（Ｂ）に示すように、検出された欠陥部分４６にある突起３４を機械的な研磨方法により除去する。研磨機としては、ペンシルグラインダー、ドラムグラインダー、スピンドルグラインダー等、公知の回転研磨機を用いることができる。中でも、狭い範囲の研磨に適したペンシルグラインダーが好適である。また、ＬＥＤウエハ１０の最外周部の反りが基準面から２０μ以上である場合には、ＬＥＤウエハ１０を加圧・保持すると変形してしまうので、ＬＥＤウエハ１０を加圧・保持する必要が無いという観点からも、ペンシルグラインダーが好適である。
【００５３】
図５（Ｂ）に示す例では、研磨機として、円盤状の砥石が回転する研磨部４８Ａを備えたペンシルグラインダー４８が用いられている。欠陥部分４６に研磨部４８Ａを当接させた状態で、研磨部４８Ａを回転させると、欠陥部分４６にある突起３４が研磨により除去される。なお、研磨により生じた粉塵を除去するために、ＬＥＤウエハ１０の表面１４に対し、研磨後に洗浄・乾燥を行うことが好ましい。
【００５４】
欠陥部分４６が目視で確認可能な場合には、突起３４の除去作業は、ペンシルグラインダー４８を用いて手作業で行うことができる。また、カメラで撮影された画像を用いて欠陥部分４６の位置を特定する場合には、ステージ上に三次元方向（Ｘ軸・Ｙ軸・Ｚ軸の３軸方向）に移動可能な研磨機を配置し、研磨機を特定された位置に移動させると共に、上下方向（Ｚ軸方向）に移動させて、自動的に研磨を行うこともできる。なお、ＬＥＤウエハ１０の表面１４と略同じ高さになるまで研磨を行うので、上下方向の位置は自動的に定める。なお、ここで「略」同じ高さとは、レジスト膜の厚さがサブミクロンオーダであることから、突起３４の研磨高さに関してはミクロンオーダのプロセス誤差が許容されることを意味する。後述する通り、突起３４はコメット欠陥が発生しない程度まで研磨され、平坦なレジスト膜が形成されればよいからである。
【００５５】
また、研磨の進行状況を追跡するモニタリング手段を設けることで、研磨が完了したか否かを判定して、自動的に研磨を終了させることができる。このようなモニタリング手段としては、反射光を利用した光学式のモニター装置や、撮影画像の画像処理を行う画像処理装置を用いることができる。また、欠陥部分４６が目視で確認可能な場合には、研磨が完了したか否かも目視で判断することが可能であり、最も効率が良い。
【００５６】
＜突起が除去されたＬＥＤウエハ＞
図６は、本発明の実施の形態に係る突起が除去されたＬＥＤウエハの平面図である。研磨により突起が除去されたＬＥＤウエハ１０Ａは、その表面１４Ａの素子形成領域の一部が結晶成長面（鏡面）に比べて粗面化された粗面部５０を備えている。この例では、検出された３つの欠陥部分４６１〜４６３が研磨されて（図５（Ａ）及び（Ｂ）参照）、表面１４Ａには３つの粗面部５０１〜５０３が形成されている。
【００５７】
ここで粗面部５０とは、算術表面粗さＲａが０．１μｍ以上で且つ１０μｍ以下の表面部分である。算術表面粗さＲａが０．１μｍ以上の領域は、鏡面である結晶成長面とは明らかに異なっており、目視でも区別することができる。算術表面粗さＲａを１０μｍ以下とすることで、コメット欠陥が顕著に低減する。粗面部５０の周囲ではレジスト膜の厚さが変動する場合がある。このレジスト膜の厚さの変動を避けるために、算術表面粗さＲａの上限値は小さい方が好ましく、１μｍ以下とすることがより好ましい。
【００５８】
なお、算術表面粗さＲａとは、ＪＩＳ Ｂ０６０１記載の算術平均粗さであり、測定長は１０μ〜１００μである。また、測定方法は、光学測定方法又は接触式測定方法のいずれでもよい。
【００５９】
図７は突起が研磨により除去されて粗面部が形成される様子を示す模式図である。ＬＥＤウエハ１０の表面１４と略同じ高さになるように、突起３４による欠陥部分４６を含む広い範囲まで研磨を行うことが好ましい。例えば、欠陥部分４６の直径をＲ１とし、粗面部５０の直径をＲ２とした場合には、直径Ｒ２が直径Ｒ１の０．５倍〜１０倍となる範囲で研磨による粗面化を行うことが好ましい。一方、レジスト膜の形成を阻害しない小さな突起や、不使用領域１６（図１（Ｂ）参照）に在る突起は除去する必要がない。従って、粗面部５０の総面積は、欠陥部分４６の総面積の０．１倍〜１０倍の範囲となる。
【００６０】
このように余分に粗面化を行っても、欠陥部分４６の占有面積率は略０．０２％以下と小さく、粗面部５０の総面積を「Ｓｃ」、表面１４の総面積を「Ｓｔ」とした場合、粗面部５０の占有面積率（＝Ｓｃ／Ｓｔ×１００）は百分率で０．１％以下である。
【００６１】
図８（Ａ）〜（Ｃ）は、突起が除去されたＬＥＤウエハ１０Ａを用いた場合に微細凹凸構造が均一に形成される様子を示す断面図である。図８（Ａ）に示すように、ＬＥＤウエハ１０Ａの表面１４Ａには、欠陥部分４６が研磨されて粗面部５０が形成されている。レジスト膜がスピンコートで形成される際に、塗布液４０は内側から外側に拡がる。
【００６２】
図４（Ａ）に示す突起３４が存在する場合と比較すれば分かるように、突起３４が除去されているので、塗布液４０の流れは阻害されず、内側から外側に向かって一定の膜厚のレジスト膜４２が形成される。即ち、レジスト膜４２が均一に形成されている。突起３４が研磨により除去された後も、粗面部５０及びその周囲には微小な凹凸が残存する。しかしながら、これらの微小な凹凸ではコメット欠陥は発生しない。レジスト液は、塗布・乾燥時の「レべリング」により、斜面に沿って乾燥・固化する「液膜平坦化」される性質を有しており、平坦なレジスト膜が形成されるためである。
【００６３】
図８（Ｂ）に示すように、ＬＥＤウエハ１０Ａの表面１４Ａに微細凹凸構造を形成するために、レジスト膜４２がパターニングされる。レジスト膜４２には、円孔４３が規則的に穿設される。図４（Ｂ）に示す突起３４が存在する場合と比較すれば分かるように、粗面部５０は表面１４Ａと略同じ高さとされているので、内側から外側に向かって一定の深さの円孔４３が形成される。即ち、レジスト膜４２が均一にパターニングされている。
【００６４】
図８（Ｃ）に示すように、円孔４３が穿設されたレジスト膜４２を用いてドライエッチングを行うと、円孔４３の形成により露出された表面１４Ａが、ドライエッチングにより除去されて、円孔４４が規則的に穿設された微細凹凸構造が形成される。図４（Ｃ）に示す突起３４が存在する場合と比較すれば分かるように、一定の深さの円孔４３が形成されているので、ＬＥＤウエハ１０Ａの表面１４Ａには、内側から外側に向かって一定の深さの円孔４４が形成される。粗面部５０においても、略同じ形状の円孔４４が形成される。即ち、微細凹凸構造が均一に形成されている。
【００６５】
図８（Ａ）〜（Ｃ）の例から分かるように、突起が除去されたＬＥＤウエハ１０Ａを用いた場合には、レジスト膜４２が均一に形成されて、半導体結晶層３０の表面に微細凹凸構造が均一に形成される。このように、表面１４Ａに微細凹凸構造が均一に形成されたＬＥＤウエハ１０Ａであれば、複数のＬＥＤチップ２０に分割してＬＥＤを製造する場合にも、製造されたＬＥＤの性能にばらつきが発生しない。
【００６６】
＜ＬＥＤ素子＞
次に、上記のＬＥＤウエハ１０Ａを用いて作製されたＬＥＤ素子の構造について説明する。図９は、本発明の実施の形態に係るＬＥＤ素子（発光素子）の構造を概略的に示す断面図である。図９に示すように、ＬＥＤ素子２０Ａは、単結晶基板２２、半導体結晶層３０、コンタクト層５２、ｐ側電極５４、ｎ側電極５６、及び保護膜５８を備えている。コンタクト層５２は、インジウムすず酸化物（ＩＴＯ）等の透明な導電性材料で構成することができる。ｐ側電極５４及びｎ側電極５６は、金（Ａｕ）等の金属などで構成することができる。保護膜５８は、金属酸化物等の絶縁材料で構成することができる。
【００６７】
半導体結晶層３０は、ｎ型半導体層２４、発光層２６及びｐ型半導体層２８から構成されている。ｎ型半導体層２４、発光層２６及びｐ型半導体層２８は、単結晶基板２２上に順次エピタキシャル成長させて形成されている。また、半導体結晶層３０は、ｎ型半導体層２４、発光層２６及びｐ型半導体層２８の一部が、ｎ型半導体層２４の途中までドライエッチングにより除去されてメサ状に形成されている。
【００６８】
エッチングにより露出されたｎ型半導体層２４の表面には、ｎ側電極５６が形成されている。一方、ｐ型半導体層２８上には、コンタクト層５２を介して、ｐ側電極５４が形成されている。また、ｎ型半導体層２４、発光層２６、ｐ型半導体層２８及びコンタクト層５２の表面と、ｐ側電極５４及びｎ側電極５６の側面とを覆うように、保護膜５８が形成されている。
【００６９】
図１０は、ＬＥＤ素子の半導体結晶層の表面の部分拡大図である。上記のＬＥＤウエハ１０Ａを用いて作製されたＬＥＤ素子２０Ａは、半導体結晶層３０の表面、即ち、ｐ型半導体層２８の表面に、微細凹凸構造が形成されている。ｐ型半導体層２８の表面の一部６０を拡大して、微細凹凸構造の詳細を説明する。図１０に示すように、ｐ型半導体層２８の表面には、円孔６２が規則的に穿設されたフォトニック結晶構造が形成されている。この例では、円孔６２が正方格子状に配列された二次元のフォトニック結晶構造とされている。
【００７０】
ｐ型半導体層２８の表面にフォトニック結晶構造を形成することにより、ＬＥＤ素子２０Ａの光取り出し効率が向上する。例えば、円孔６２の開口径Ｘを１μｍ以下であると共に、円孔６２のピッチＹとしたときのＸＹ比（＝開口径Ｘ/ピッチＹ）の値が１以下となるように、フォトニック結晶構造の格子配列を設計すると、ＬＥＤ素子２０Ａの光取り出し効率が顕著に向上する。円孔６２の深さＺは、例えば０．１μｍ〜０．２μｍ程度とすることができる。
【００７１】
なお、上記の実施の形態では、発光素子がＬＥＤである場合について説明したが、エピタキシャルウエハを個片化して作製される発光素子であればよく、半導体レーザ等、他の半導体発光素子であってもよい。
【実施例】
【００７２】
＜実施例１＞
直径２インチのサファイ基板のｍ面にＧａＮ系半導体結晶層を成膜して得られたＬＥＤウエハ（エピスター社製、「ＥＳ−ＷＱＢＬ」）を用意した。ＬＥＤウエハの表面（ｐ−ＧａＮ層表面）には、直径１００μｍと直径２００μｍの突起欠陥がそれぞれ１０個存在することを確認した。
【００７３】
ＬＥＤウエハの表面をペンシルグラインダーで研磨し、直径約５０μｍ以上の突起状欠陥を取り除いた。ペンシルグラインダーによる研磨は、直径２ｍｍ、粒度＃８００の弾性ゴム砥石を４０００ｒｐｍで回転させながら実施した。ＬＥＤウエハの表面の光学顕微鏡観察の結果から、突起欠陥部分の総面積はＬＥＤウエハの総面積の０．００２％であり、研磨部分の総面積は０．０１％であった。
【００７４】
このＬＥＤウエハの表面に、粘度０．０１Ｐａ・ｓのフォトレジスト液をスピンコーター（ミカサ社製、「Ｈ−１」）を用いて塗布し、厚さ０．１μｍのレジスト膜を形成した。フォトレジスト液は、下記化合物２ｇをテトラフルオロプロパノール１００ｍｌに溶解して得た。突起を研磨することで、スピン塗布したレジスト膜には、コメット欠陥が発生しなかった。
【００７５】
【化１】
【００７６】
このレジスト膜の全面に、波長４０５ｎｍ、ＮＡ＝０．８５のレーザ光学系を備えた露光装置（パルステック社製、「ＮＥＯ−１０００」）を用いて、開口部の直径が０．１５μｍの円孔が０．４μｍのピッチで形成されるように、レーザ加工を行なった。
【００７７】
レーザ加工後のＬＥＤウエハの表面に対し、ＳＦ６ガスにより並行平板型ＲＩＥ装置（ＳＵＭＣＯ社製、「１０ＮＬ」）を用いてエッチング処理を行い、レジスト膜を除去した。レジスト膜が除去された後のＬＥＤウエハの表面をＡＦＭで観察したところ、開口部の直径が０．２μｍ、深さが０．２μｍの円孔が、０．４μｍのピッチで形成されたフォトニック結晶構造が得られていることが確認できた。得られたＬＥＤウエハの面内発光分布を測定したところ、順電流３．５Ｖでの光量分布が４．５ｍＷから６．０ｍＷであった。
【００７８】
＜比較例１＞
突起欠陥を除去していないＬＥＤウエハを用いた以外は、実施例１と同様にして、レジスト膜を形成し、このレジスト膜を用いてフォトニック結晶加工を実施した。レジスト膜を形成した時点で、突起周辺にコメット欠陥を生じていることが確認された。その後のエッチングにより形成された円孔は、位置により不定形で形状がゆがんでおり、コメット欠陥部分の深さは数１０ｎｍであった。微細凹凸構造は形成されていないに等しい。得られたＬＥＤウエハの面内発光分布を測定したところ、順電流３．５Ｖでの光量分布が４．０ｍＷから６．０ｍＷであった。実施例１と比べて光量分布が広く、光量ばらつきが増加していることが分かる。
【符号の説明】
【００７９】
１０ ＬＥＤウエハ
１０Ａ ＬＥＤウエハ
１２ ＯＦ
１４ 表面
１４Ａ 表面
１６ 不使用領域
１８ 素子形成領域
２０ ＬＥＤチップ
２０Ａ ＬＥＤ素子
２２ 単結晶基板
２４ ｎ型半導体層
２６ 発光層
２８ ｐ型半導体層
３０ 半導体結晶層
３２ 部分
３４ 突起
３６ 中心点
３８ ディスペンサー
４０ 塗布液
４２ レジスト膜
４３ 円孔
４４ 円孔
４５ スケール
４６ 欠陥部分
４８ ペンシルグラインダー
４８Ａ 研磨部
５０ 粗面部
５２ コンタクト層
５４ ｐ側電極
５６ ｎ側電極
５８ 保護膜
６０ 一部
６２ 円孔
７０ コメット欠陥
【特許請求の範囲】
【請求項１】
単結晶基板と、
前記単結晶基板上に結晶成長により形成された半導体結晶層であって、前記半導体結晶層の表面の素子形成領域の一部が結晶成長面に比べて粗面化された半導体結晶層と、
を備えたエピタキシャルウエハ。
【請求項２】
前記粗面化された表面は、算術表面粗さＲａが０．１μｍ以上で且つ１０μｍ以下である請求項１に記載のエピタキシャルウエハ。
【請求項３】
前記粗面化された表面の面積は、前記半導体結晶層の表面の総面積の０．１％以下である請求項１又は請求項２に記載のエピタキシャルウエハ。
【請求項４】
前記素子は、発光ダイオード（ＬＥＤ）である請求項１から請求項３までのいずれか１項に記載のエピタキシャルウエハ。
【請求項５】
前記半導体結晶層は、窒化ガリウム（ＧａＮ）系半導体、ガリウム砒素（ＧａＡｓ）系半導体、インジウム・ガリウム・アルミニウム・リン（ＩｎＧａＡｌＰ）系半導体、及び酸化亜鉛（ＺｎＯ）系半導体からなる群から選択されるいずれか１種である請求項１から請求項４までのいずれか１項に記載のエピタキシャルウエハ。
【請求項６】
請求項１から請求項５までのいずれか１項に記載のエピタキシャルウエハを製造するエピタキシャルウエハの製造方法であって、
前記半導体結晶層の表面の素子形成領域に在る突起部を検出し、
検出された前記突起部を研磨により除去し、
前記素子形成領域の一部を粗面化するエピタキシャルウエハの製造方法。
【請求項７】
前記突起部を前記半導体結晶層の表面と略同じ高さになるように研磨する請求項６に記載のエピタキシャルウエハの製造方法。
【請求項８】
前記突起部をペンシルグラインダにより研磨する請求項６又は請求項７に記載のエピタキシャルウエハの製造方法。
【請求項９】
請求項１から請求項５までのいずれか１項に記載のエピタキシャルウエハを更に加工してなる発光素子ウエハであって、
前記エピタキシャルウエハの表面にレジスト膜が形成された発光素子ウエハ。
【請求項１０】
請求項１から請求項５までのいずれか１項に記載のエピタキシャルウエハを更に加工してなる発光素子ウエハであって、
前記エピタキシャルウエハの表面に、０．０５μｍ以上１μｍ未満の直径を有する孔がサブミクロンオーダのピッチで配列された多孔質構造が形成された発光素子ウエハ。
【請求項１１】
請求項９に記載の発光素子ウエハの製造方法であって、
スピンコートにより前記レジスト膜を形成する発光素子ウエハの製造方法。
【請求項１２】
請求項１０に記載の発光素子ウエハの製造方法であって、
前記エピタキシャルウエハの表面にフォトレジスト膜を形成し、
前記フォトレジスト膜を用いたフォトリソグラフィーにより、前記エピタキシャルウエハの表面に、０．０５μｍ以上１μｍ未満の直径を有する孔がサブミクロンオーダのピッチで配列された多孔質構造を形成する、
発光素子ウエハの製造方法。
【請求項１３】
請求項１０に記載の発光素子ウエハから個片化されたチップを備えた発光素子。
【請求項１】
単結晶基板と、
前記単結晶基板上に結晶成長により形成された半導体結晶層であって、前記半導体結晶層の表面の素子形成領域の一部が結晶成長面に比べて粗面化された半導体結晶層と、
を備えたエピタキシャルウエハ。
【請求項２】
前記粗面化された表面は、算術表面粗さＲａが０．１μｍ以上で且つ１０μｍ以下である請求項１に記載のエピタキシャルウエハ。
【請求項３】
前記粗面化された表面の面積は、前記半導体結晶層の表面の総面積の０．１％以下である請求項１又は請求項２に記載のエピタキシャルウエハ。
【請求項４】
前記素子は、発光ダイオード（ＬＥＤ）である請求項１から請求項３までのいずれか１項に記載のエピタキシャルウエハ。
【請求項５】
前記半導体結晶層は、窒化ガリウム（ＧａＮ）系半導体、ガリウム砒素（ＧａＡｓ）系半導体、インジウム・ガリウム・アルミニウム・リン（ＩｎＧａＡｌＰ）系半導体、及び酸化亜鉛（ＺｎＯ）系半導体からなる群から選択されるいずれか１種である請求項１から請求項４までのいずれか１項に記載のエピタキシャルウエハ。
【請求項６】
請求項１から請求項５までのいずれか１項に記載のエピタキシャルウエハを製造するエピタキシャルウエハの製造方法であって、
前記半導体結晶層の表面の素子形成領域に在る突起部を検出し、
検出された前記突起部を研磨により除去し、
前記素子形成領域の一部を粗面化するエピタキシャルウエハの製造方法。
【請求項７】
前記突起部を前記半導体結晶層の表面と略同じ高さになるように研磨する請求項６に記載のエピタキシャルウエハの製造方法。
【請求項８】
前記突起部をペンシルグラインダにより研磨する請求項６又は請求項７に記載のエピタキシャルウエハの製造方法。
【請求項９】
請求項１から請求項５までのいずれか１項に記載のエピタキシャルウエハを更に加工してなる発光素子ウエハであって、
前記エピタキシャルウエハの表面にレジスト膜が形成された発光素子ウエハ。
【請求項１０】
請求項１から請求項５までのいずれか１項に記載のエピタキシャルウエハを更に加工してなる発光素子ウエハであって、
前記エピタキシャルウエハの表面に、０．０５μｍ以上１μｍ未満の直径を有する孔がサブミクロンオーダのピッチで配列された多孔質構造が形成された発光素子ウエハ。
【請求項１１】
請求項９に記載の発光素子ウエハの製造方法であって、
スピンコートにより前記レジスト膜を形成する発光素子ウエハの製造方法。
【請求項１２】
請求項１０に記載の発光素子ウエハの製造方法であって、
前記エピタキシャルウエハの表面にフォトレジスト膜を形成し、
前記フォトレジスト膜を用いたフォトリソグラフィーにより、前記エピタキシャルウエハの表面に、０．０５μｍ以上１μｍ未満の直径を有する孔がサブミクロンオーダのピッチで配列された多孔質構造を形成する、
発光素子ウエハの製造方法。
【請求項１３】
請求項１０に記載の発光素子ウエハから個片化されたチップを備えた発光素子。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【公開番号】特開２０１１−９６９３５（Ｐ２０１１−９６９３５Ａ）
【公開日】平成２３年５月１２日（２０１１．５．１２）
【国際特許分類】
【出願番号】特願２００９−２５１１３４（Ｐ２００９−２５１１３４）
【出願日】平成２１年１０月３０日（２００９．１０．３０）
【出願人】（３０６０３７３１１）富士フイルム株式会社 (25,513)
【Ｆターム（参考）】
【公開日】平成２３年５月１２日（２０１１．５．１２）
【国際特許分類】
【出願日】平成２１年１０月３０日（２００９．１０．３０）
【出願人】（３０６０３７３１１）富士フイルム株式会社 (25,513)
【Ｆターム（参考）】
[ Back to top ]