キャパシタ装置及びそれが内蔵された半導体装置
【課題】 小型化が容易で十分な静電容量をもつと共に、低コストで基板に内蔵できるキャパシタ装置を提供する。
【解決手段】 内部から外面にかけて複数の気孔１０ｘが設けられたポーラス金属層よりなる内部電極１１と、気孔１０ｘの内面及び内部電極１１の外面に形成された誘電体層１２と、気孔１０ｘ内の内側外部電極１４から内部電極１１の上面に繋がって形成された上側外部電極１４ａと、気孔１０ｘ内の内側外部電極１４から内部電極１１の下面に繋がって形成された下側外部電極１４ｂとにより構成される外部電極とを含む。
【解決手段】 内部から外面にかけて複数の気孔１０ｘが設けられたポーラス金属層よりなる内部電極１１と、気孔１０ｘの内面及び内部電極１１の外面に形成された誘電体層１２と、気孔１０ｘ内の内側外部電極１４から内部電極１１の上面に繋がって形成された上側外部電極１４ａと、気孔１０ｘ内の内側外部電極１４から内部電極１１の下面に繋がって形成された下側外部電極１４ｂとにより構成される外部電極とを含む。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はキャパシタ装置及びそれが内蔵された半導体装置に係り、さらに詳しくは、十分な静電容量をもつと共に、容易に基板内に内蔵できるキャパシタ装置及びそれが内蔵された半導体装置に関する。
【背景技術】
【０００２】
従来、回路基板に埋め込まれて内蔵されるタイプのキャパシタ装置がある。特許文献１には基板上にキャパシタの一方の電極となる配線層を形成し、その配線層上に電着法によってキャパシタの誘電体層となる樹脂層を形成し、さらに樹脂層の上にキャパシタの他方の電極となる配線層を形成することにより、基板上にキャパシタ装置を形成する方法が記載されている。
【０００３】
あるいは、Ｃｕ箔／誘電体層／Ｃｕ箔の構成からなるキャパシタ部品を基板上に貼着する方法がある。
【特許文献１】特開２００３−６８９２３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
従来技術では、キャパシタ装置の静電容量を大きくするために、誘電体層を薄くしたり、比誘電率の高い強誘電体を使用したりしているが、小型化が容易で十分な静電容量をもつキャパシタを基板上に低コストで形成することは困難であった。
【０００５】
本発明は以上の課題を鑑みて創作されたものであり、小型化が容易で十分な静電容量をもつと共に、低コストで基板に内蔵できるキャパシタ装置及びそれが内蔵された半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記課題を解決するため、本発明はキャパシタ装置に係り、内部から外面にかけて複数の気孔が設けられたポーラス金属層よりなる内部電極と、前記気孔の内面及び前記内部電極の外面に形成された誘電体層と、前記誘電体層に接触して形成された外部電極とを有することを特徴とする。
【０００７】
本発明の一つの好適な態様では、内部電極の気孔の内面に形成された誘電体層上に内側外部電極が埋め込まれており、該内側外部電極が内部電極の外面の外側外部電極に繋がっている。さらには、外部電極は、気孔内の内側外部電極から内部電極の上面までに繋がって形成された上側外部電極と、気孔内の内側外部電極から内部電極の下面まで繋がって形成された下側外部電極とにより構成されるようにしてもよい。あるいは、大きな静電容量を必要としない場合は、内部電極の外面のみに外部電極が形成されているようにしてもよい。また、内部電極の気孔は、好適には、５０乃至９９％の気孔率（内部電極内に占める気孔の割合）で形成されている。
【０００８】
そして、一方の電極となる内部電極と、誘電体層と、他方の電極となる外部電極とによりキャパシタ装置が構成される。
【０００９】
本発明のキャパシタ装置では、複数の気孔が設けられたポーラス金属層を内部電極として使用するので、内部電極の上面や下面ばかりではなく、内部電極の内部に設けられた複数の気孔の内面をキャパシタを構成する面として利用することができる。このため、キャパシタ装置の外形寸法を不必要に大きくすることなくキャパシタの電極面積を大きくすることができるので、小型でかつ静電容量の大きなキャパシタ装置が得られる。
【００１０】
例えは、内部電極を構成するポーラス金属層の気孔率を９０％とする場合、気孔が形成されていない場合よりもキャパシタの電極面積を１０倍程度にすることができるので、同じ大きさのキャパシタ装置であっても静電容量を格段に大きくすることができる。
【００１１】
さらには、内部電極の上面及び下面に外部電極を引き出す場合、１つの内部電極を利用して電気的に並列に接続される２つのキャパシタを作成できるので、さらに静電容量を大きくすることができる。
【００１２】
また、本発明のキャパシタ装置は、回路基板上に実装された後に絶縁層で被覆され、絶縁層に形成されたビアホールを介して、内部電極及び外部電極が回路基板の配線パターンに接続される。あるいは、回路基板として、上記したポーラス金属層からなるベース基板を使用し、回路基板を製造する一連の工程で回路基板内に上記した構造のキャパシタ装置を作り込むことも可能である。
【００１３】
このため、個別部品を回路基板上に実装する場合よりも、低コストで静電容量の大きなキャパシタ装置を回路基板に内蔵させることができる。
【発明の効果】
【００１４】
以上説明したように、本発明では、小型化が容易でかつ静電容量の大きなキャパシタ装置が低コストで容易に製造されるようになる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施の形態について、添付の図面を参照して説明する。
【００１６】
（第１の実施の形態）
図１〜図３は本発明の第１実施形態のキャパシタ装置の製造方法を示す断面図（図１（ａ）の下図は平面図）、図４は図３のキャパシタ装置が実装されるときの等価回路を示すものである。
【００１７】
図１（ａ）の断面図及び平面図に示すように、まず、内部から外面まで複数の気孔１０ｘが形成された構造を有するポーラス（多孔質）金属層１０を用意する。ポーラス金属層１０は複数の気孔１０ｘ（中空）をもった骨組み構造となっており、各気孔１０ｘはポーラス金属層１０の中でお互いに連通している。ポーラス金属層１０の一例としては、金属粉末にバインダと発泡剤を混ぜて焼結して得られる発泡金属と呼ばれるものが好適に使用される。なお、図１（ａ）の断面図では、便宜上、ポーラス金属層１０の外面に気孔１０ｘが露出していないが、気孔１０は、図１（ａ）の平面図のように、ポーラス金属層１０の外面まで連通して形成されている。
【００１８】
ポーラス金属層１０の材料としては、銅（Ｃｕ）、ニッケル（Ｎｉ）又は各種金属合金（ステンレスなど）などが好適に使用される。ポーラス金属層１０の厚みは例えば０．０５〜２ｍｍであり、気孔１０ｘの孔径は例えば５０〜６００μｍである。ポーラス金属層１０の気孔率（ポーラス金属層１０内に占める気孔１０ｘの割合）は好適には５０〜９０％に設定される。
【００１９】
本実施形態ではこのような構造のポーラス金属層１０をキャパシタ用の内部電極として使用する。
【００２０】
その後に、図１（ｂ）に示すように、高誘電体金属やセラミックが混合されたエポキシ樹脂からなるペースト状の液体を用意し、その液体の中にポーラス金属層１０をディップし、引き上げた後に熱処理することにより、ポーラス金属層１０の上面、下面及び気孔１０ｘの内面に膜厚が例えば５０〜１００μｍのキャパシタ用の誘電体層１２を形成する。高誘電体金属としては、ＰＬＺＴ（チタン酸ジルコン酸鉛ランタン）やＢＳＴ（チタン酸ストロンチウムバリウム）などが使用される。
【００２１】
この時点では、気孔１０ｘは誘電体層１２によって完全には埋め込まれておらず、中空１０ｙが残った状態となっている。誘電体層１２は、ポーラス金属層１０の気孔１０ｘの内面からポーラス金属層１０の上面及び下面に繋がって形成される。
【００２２】
誘電体層１２の他の形成方法としては、電着法によってポリイミド層を形成してもよいし、上記したようなペースト状の液体をさらに薄めて霧状に塗布してもよい。つまり、気孔１０ｘの内面に誘電体層１２を被覆できる形成方法であれば採用することができる。
【００２３】
次いで、無電解めっきなどにより、ポーラス金属層１０上の誘電体層１２に接触して形成される導電層を形成する。これにより、図２（ａ）に示すように、ポーラス金属層１０の気孔１０ｘの内面に形成された誘電体層１２上に内側外部電極１４が形成されて気孔１０ｘの中空１０ｙが埋め込まれると同時に、内側外部電極１４からポーラス金属層１０の上面及び下面にそれぞれ繋がる上側外部電極１４ａ及び下側外部電極１４ｂ（外側外部電極）が形成される。外部電極１４，１４ａ，１４ｂの材料としては、銅（Ｃｕ）、ニッケル（Ｎｉ）又はアルミニウム（Ａｌ）などが好適に使用される。
【００２４】
このようにして、上側及び下側外部電極１４ａ，１４ｂは、複数の気孔１０ｘの内面に形成された誘電体層１２に接触する内側外部電極１４からポーラス金属層１０の上面及び下面に引き出されて形成される。
【００２５】
なお、後述する変形例で示すように、図１（ｂ）の構造体の上面及び下面に銅などからなる金属箔を貼着して上部及び下部電極１４ａ，１４ｂを形成するようにしてもよい。
【００２６】
また、上側及び下側外部電極１４ａ，１４ｂのうちのいずれか一方のみが形成された形態としてもよい。
【００２７】
続いて、図２（ｂ）に示すように、上側外部電極１４ａの一部に開口部１４ｘを形成する。その後に、図３に示すように、上側外部電極１４ａの開口部１４ｘ内の誘電体層１２の一部にコンタクトホール１２ｘを形成することにより、ポーラス金属層１０の上面の一部を露出させる。これによって、ポーラス金属層１０からなるキャパシタ用の内部電極１１の接続部１１ａが画定される。
【００２８】
以上のようにして、図３に示すように、内部電極１１（ポーラス金属層１０）、誘電体層１２、及び内側外部電極１４とそれに繋がる上側、下側外部電極１４ａ、１４ｂにより構成される本実施形態のキャパシタ装置１が得られる。
【００２９】
なお、特に図示しないが、ポーラス金属層１０に複数のキャパシタ装置１を作り込んだ後に、切断して複数のキャパシタ装置１が得られるようにしてもよい。
【００３０】
本実施形態のキャパシタ装置１は、図３に示すように、複数の気孔１０ｘが形成されたポーラス金属層１０が内部電極１１となっており、気孔１０ｘの内面から内部電極１１の上面及び下面にかけて誘電体層１２が形成されている。また、気孔１０ｘの内面に形成された誘電体層１２上に気孔１０ｘの中空１０ｙを埋め込む内側外部電極１４が形成されており、内側外部電極１４は気孔１０ｘ内から内部電極１１の上面及び下面に形成された上側及び下側外部電極１４ａ，１４ｂにそれぞれ繋がっている。
【００３１】
また、上側外部電極１４ａの一部には開口部１４ｘが設けられており、さらにその開口部１４ｘの下の誘電体層１２の一部にコンタクトホール１２ｘが設けられている。これによって、内部電極１１の上面の一部が露出して接続部１１ａなっている。そして、内部電極１１がキャパシタの一方の電極となり、上側及び下側外側電極１４ａ，１４ｂが電気的に接続されてキャパシタの他方の電極となる。
【００３２】
本実施形態のキャパシタ装置１は、図４の等価回路に示すように、内部電極１１と誘電体層１２と上側外部電極１４ａとにより構成される第１キャパシタＣ１と、内部電極１１と誘電体層１２と下側外部電極１４ｂとにより構成される第２キャパシタＣ２とが電気的に並列に接続されて実装される。
【００３３】
このように、本実施形態のキャパシタ装置１では、内部電極１１の上面や下面ばかりではなく、内部電極１１内に設けられた複数の気孔１０ｘの内面をキャパシタを構成する面として利用することができる。これにより、キャパシタ装置の外形寸法を不必要に大きくすることなくキャパシタの電極の表面積を大きくすることができるので、小型でかつ静電容量の大きなキャパシタ装置が得られる。
【００３４】
例えは、内部電極１１に形成される気孔１０ｘの気孔率を９０％とする場合、気孔１０ｘが形成されていない場合よりもキャパシタの電極面積を１０倍程度にすることができるので、同じ大きさのキャパシタ装置であっても静電容量を格段に大きくすることができる。しかも、１つの内部電極１１を利用して電気的に並列に接続される２つのキャパシタを構成できるので、さらに静電容量を大きくすることができる。
【００３５】
以上のように、本実施形態のキャパシタ装置１の構造を採用することにより、小型化が容易でかつ静電容量の大きなキャパシタ装置が低コストで容易に製造されるようになる。
【００３６】
図５には第１実施形態の変形例のキャパシタ装置１ａが示されている。変形例のキャパシタ装置１ａでは、図１（ｂ）の構造体の上面及び下面に銅などからなる金属箔が貼着されて上部及び下部電極１４ａ，１４ｂが形成される。あるいは、銅箔を貼着する代わりに、Ｃｕ層、Ｎｉ層又はＡｌ層をスパッタや蒸着によって形成してもよい。他の要素は図３と同一であるので、その説明を省略する。
【００３７】
この変形例を採用する場合は、図５に示すように、内部電極１１の上面及び下面のみに上部及び下部電極１４ａ，１４ｂがそれぞれ形成され、内部電極１１の内部の気孔１０ｘには誘電体層１２のみが形成されて中空１０ｙが残った状態となる。従って、気孔１０ｘの中空１０ｙを内側外部電極１４で埋め込むタイプの前述したキャパシタ装置１よりは電極面積は小さくなって静電容量が小さくなる。
【００３８】
次に、本実施形態のキャパシタ装置１を回路基板に内蔵する方法について説明する。
【００３９】
まず、図６（ａ）に示すように、キャパシタ装置１が内蔵されるコア基板２０を用意する。コア基板２０はガラスエポキシ樹脂などの絶縁材料から構成されている。コア基板２０にはスルーホール２０ｘが設けられていて、そのスルーホール２０ｘの内面にスルーホールめっき層２１が形成されており、その孔は樹脂２３で埋め込まれている。さらに、コア基板２０の両面にはスルーホールめっき層２１によって相互接続される第１配線パターン２２がそれぞれ形成されている。なお、図６（ａ）の部分平面図に示すように、コア基板２０の右側下面の第１配線パターン２２はジグザグ状の配線となってインダクタ（Ｌ）を構成している。
【００４０】
次いで、図６（ｂ）に示すように、コア基板２０の左側上面の２つの第１配線パターン２２に接続される抵抗Ｒを形成する。抵抗Ｒは、２つの第１配線パターン２２の間のコア基板２０上にカーボンフィラーを含有するエポキシ樹脂などのペーストが塗布されて形成される。
【００４１】
続いて、図６（ｃ）に示すように、前述した本実施形態のキャパシタ装置１をコア基板２０の右側上面の第１配線パターン２２上に実装する。このとき、キャパシタ装置１の下側外部電極１４ｂが導電性接着剤（導電性フィラー含有エポキシ樹脂）によって第１配線パターン２２に電気的に接続されて固着される。
【００４２】
なお、キャパシタ装置１として下側外部電極１４ｂが省略されたものを使用し、コア基板２０の上面の第１配線パターン２２がキャパシタ装置の下側電極１４ｂを兼ねるようにしてもよい。この場合、例えば、変形例のキャパシタ装置１ａ（図５）を採用し、下側外部電極１４ｂ（銅箔）を省略すればよい。
【００４３】
その後に、図７（ａ）に示すように、キャパシタ装置１が実装されたコア基板２０の両面側に樹脂よりなる第１層間絶縁層２６をそれぞれ形成する。第１層間絶縁層２６の形成方法としては、エポキシやポリイミドなどからなる樹脂フィルムを貼着してもよいし、あるいはエポキシやポリイミドなどからなる樹脂層を塗布によって形成してもよい。これにより、コア基板２０の上面側の抵抗Ｒ及びキャパシタ装置１が第１層間絶縁層２６の中に埋設される。
【００４４】
次いで、図７（ｂ）に示すように、レーザにより第１層間絶縁層２６を加工することにより、コア基板２０の上面側のキャパシタ装置１の内部電極１１の接続部１１ａ、キャパシタ装置１の上側外部電極１４ａ、及び第１配線パターン２２にそれぞれ到達する深さの第１ビアホール２６ｘを形成する。また、コア基板２０の下面側の第１層間絶縁層２６にも第１配線パターン２２に到達する深さの第１ビアホール２６ｘが形成される。
【００４５】
次いで、図７（ｃ）に示すように、コア基板２０の上面側の第１層間絶縁層２６上に、第１ビアホール２６ｘを介してキャパシタ装置１の内部電極１１の接続部１１ａ、上側外部電極１４ａ及び第１配線パターン２２に接続される第２配線パターン２８を形成する。このとき、キャパシタ装置１の上側外部電極１４ａは第２配線パターン２８を介して第１配線パターン２２に電気的に接続される。つまり、キャパシタ装置１の下側外部電極１４ｂは第１配線パターン２２及び第２配線パターン２８を介して上側外部電極１４ａに電気的に接続される。また、コア基板２０の下面側の第１層間絶縁層２６上にも第１ビアホール２６ｘを介して第１配線パターン２２に接続される第２配線パターン２８が形成される。
【００４６】
続いて、図８（ａ）に示すように、コア基板２０の両面側に第２層間絶縁層３０をそれぞれ形成した後に、コア基板２０の両面側の第２層間絶縁層３０に第２配線パターン２８に到達する深さの第２ビアホール３０ｘをそれぞれ形成する。さらに、コア基板２０の両面側の第２層間絶縁層３０上に第２ビアホール３０ｘを介して第２配線パターン２８に接続される第３配線パターン３２をそれぞれ形成する。
【００４７】
次いで、同じく図８（ａ）に示すように、コア基板２０の両面側の第３配線パターン３２の接続部３２ａ上に開口部３４ｘがそれぞれ設けられたソルダレジスト膜３４をコア基板２０の両面側の第３配線パターン３２上にそれぞれ形成する。さらに、コア基板２０の両面側の第３配線パターン３２の接続部３２ａにＮｉ／Ａｕめっきがそれぞれ施される。
【００４８】
その後に、図８（ｂ）に示すように、コア基板２０の上面側の第３配線パターン３２の接続部３２ａに半導体チップ４０のバンプ４２をフリップチップ接続した後に、半導体チップ４０とソルダレジスト膜３４との間にアンダーフィル樹脂３６を充填する。
【００４９】
さらに、コア基板２０の下面側の第３配線パターン３２の接続部３２ａにはんだボールを搭載するなどして外部接続端子３８を形成する。
【００５０】
以上により、本実施形態のキャパシタ装置１、インダクタＬ及び抵抗Ｒが内蔵された回路基板に半導体チップ４０が実装された半導体装置２が完成する。
【００５１】
本実施形態に係る半導体装置２では、キャパシタ１、インダクタＬ及び抵抗Ｒが回路基板に埋め込まれて形成されるので、回路基板に受動部品を個別に表面実装する場合よりも半導体装置を小型することができる。また、回路基板を製造する一連の工程内で、インダクタＬや抵抗Ｒを作り込むと共に、キャパシタ１を実装するようにしたので、部品代や実装コストを削減することができ、半導体装置を低コストで製造することができるようになる。さらには、はんだによって実装される表面実装部品を必要としないので、環境保全対策である鉛フリーに対応することができる。
【００５２】
（第２の実施の形態）
図９〜図１４は本発明の第２実施形態のキャパシタ装置の製造方法を示す断面図である。
【００５３】
第２実施形態が第１実施形態と異なる点は、回路基板上にキャパシタ装置を実装するのではなく、回路基板を製造する工程で回路基板内にキャパシタ装置を作り込むことにある。
【００５４】
図９（ａ）に示すように、まず、第１実施形態と同様な複数の気孔１０ｘが形成されたポーラス金属層を用意してベース基板１０とする。第２実施形態では、ベース基板１０は後にキャパシタ用の内部電極として利用される。
【００５５】
その後に、図９（ｂ）に示すように、第１実施形態と同様に、ベース基板１０（ポーラス金属層）の上面、下面、及び気孔１０ｘの内面に誘電体層１２を形成する。
【００５６】
次いで、図９（ｃ）に示すように、第１実施形態と同様に、無電解めっきなどで誘電体層１２の上に金属膜を形成することにより、ベース基板１０の気孔１０ｘに内側金属膜１５を埋め込むと同時に、内側金属膜１５に繋がる上側金属膜１５ａ及び下側金属膜１５ｂをベース基板１０の上面及び下面側にそれぞれ形成する。あるいは、前述した第１実施形態の変形例で説明したように、銅箔を貼着するなどして上側及び下側金属層１５，１５ａを形成してもよい。
【００５７】
なお、後に、内側金属膜１５がキャパシタの内側外部電極となり、上側金属膜１５ａ及び下側金属膜１５ｂがそれぞれキャパシタの上側外部電極及び下側外部電極となる。
【００５８】
次いで、図１０（ａ）に示すように、上側金属膜１５ａ及び下側金属膜１５ｂの対向する所定部分に開口部１５ｘをそれぞれ形成する。さらに、図１０（ｂ）に示すように、上側金属膜１５ａ、誘電体層１２、ベース基板１０及び下側金属膜１５ｂの所定部分にドリルやレーザによりそれらを貫通する貫通穴１０ｚを形成する。
【００５９】
これにより、上側金属膜１５ａ及び下側金属膜１５ｂがパターニングされて、ベース基板１０の両面側にキャパシタ用の上側外部電極１４ａ及び下側外部電極１４ｂが形成される。
【００６０】
次いで、図１０（ｃ）に示すように、ベース基板１０の両面側に樹脂層よりなる絶縁層１７をそれぞれ形成する。これにより、ベース基板１０の両面側の上側外部電極１４ａ及び下側外部電極１４ｂが絶縁層１７で被覆されると共に、貫通穴１０ｚが絶縁層１７によって埋め込まれる。絶縁層１７の形成方法としては、エポキシやポリイミドなどからなる樹脂フィルムを貼着してもよいし、あるいはエポキシやポリイミドなどからなる樹脂層を塗布により形成してもよい。
【００６１】
その後に、図１１に示すように、ドリルやレーザにより、図１０（ｃ）のＡで示される部分の貫通穴１０ｚに埋め込まれた絶縁層１７を加工してスルーホール２０ｘを形成する。このとき、貫通穴１０ｚの側面に側面絶縁層１７ａが形成される。側面絶縁層１７ａは、後にスルーホール２０ｘの内面に形成されるスルーホールめっき層とベース基板１０（ポーラス金属層）とを電気的に絶縁するために設けられる。
【００６２】
また、同じく図１１に示すように、ドリルやレーザにより、図１０（ｃ）のＢで示される部分の絶縁層１７、誘電体層１２及びベース基板１０を加工してそれらを貫通するスルーホール２０ｙを形成する。さらに、同じく図１１に示すように、ベース基板１０の両面側の絶縁層１７をドリルやレーザで加工することにより、上側外部電極１４ａ及び下側外部電極１４ｂに到達する深さのビアホール１７ｘをそれぞれ形成する。これによって、上側外部電極１４ａ及び下側外部電極１４ｂの一部が露出してそれらの接続部１４ｘがそれぞれ画定される。
【００６３】
これにより、図１１の回路基板にキャパシタ装置１ｂが作り込まれる。すなわち、ベース基板１０（ポーラス金属層）から構成される内部電極１１と、内部電極１１内の気孔１０ｘの内面から内部電極１１の両面側にかけて形成された誘電体層１２と、気孔１０ｘ内の誘電体層１２上に形成された内側外部電極１４から内部電極１１の両面側に繋がって形成された上側外部電極１４ａ及び下側外部電極１４ｂとにより構成されるキャパシタ装置１ｂが得られる。このように、回路基板にキャパシタが作り込まれ、回路基板全体がキャパシタとして機能する。
【００６４】
続いて、図１２に示すように、セミアディティブ法やサブトラクティブ法などにより、スルーホール２０ｘ，２０ｙの内面に形成されるスルーホールめっき層１９ａを介して相互接続される配線パターン１９をベース基板１０の両面側に形成する。配線パターン１９は、キャパシタ装置１ｂの内部電極１１の側面にスルーホールめっき層１９ａを介して電気的に接続される内部電極用配線１９ｃと、上側外部電極１４ａ及び下側外部電極１４ｂにビアホール１７ｘを介してそれぞれ接続される外部電極用配線１９ｄと、その他の配線パターン１９ｂとにより構成される。このようにして、キャパシタ装置１ｂの上側外部電極１４ａと下側外部電極１４ｂとは、外部電極用配線１９ｄとスルーホールめっき層１９ａを介して相互接続される。その後に、スルーホール２１の孔が樹脂体２３によって充填される。
【００６５】
次いで、図１３に示すように、ベース基板１０の両面側に各配線パターン１９の接続部上に開口部３４ｘが設けられたソルダレジスト膜３４をそれぞれ形成する。
【００６６】
さらに、図１４に示すように、ベース基板１０の上面側の配線パターン１９の接続部に半導体チップ４０のバンプ４２をフリップチップ接続した後に、半導体チップ４０の下側の隙間にアンダーフィル樹脂３６を充填する。その後に、ベース基板１０の下面側の配線パターン１９の接続部にはんだボールを搭載するなどして外部接続端子３８を形成する。
【００６７】
以上により、本実施形態のキャパシタ装置１ｂが内蔵された回路基板に半導体チップ４０が実装された半導体装置２ａが完成する。
【００６８】
以上のように、第２実施形態では、回路基板を製造する一連の工程でポーラス金属層よりなるベース基板１０を利用して、第１実施形態と同様な方法により回路基板にキャパシタ装置１ｂが作り込まれる。キャパシタ装置１ｂは、ベース基板１０（ポーラス金属層）から構成される内部電極１１と、内部電極１１の気孔１０ｘの内面に形成された誘電体層１２と、気孔１０ｘ内の誘電体層１２上の内側外部電極１４及びそれに繋がって内部電極１１の上面及び下面にそれぞれ形成された上側外部電極１４ａ及び下側外部電極１４ｂとによって構成される。
【００６９】
そして、内部電極１１には、その側面に接続されたスルーホールめっき層１９ａを介して回路基板の内部電極用配線１９ｃが接続されている。また、上側外部電極１４ａ及び下側外部電極１４ｂにはスルーホールめっき層１９ａを介して回路基板の外部電極用配線１９ｄが接続されている。さらに、回路基板の内部電極用配線１９ｃ及び外部電極用配線１９ｄなどに半導体チップ４０のバンプ４２がフリップチップ接続されている。
【００７０】
このようにして、第２実施形態のキャパシタ装置１ｂは、例えば、半導体チップ４０の電源ラインとグランドラインとの間に接続されて回路基板全体がデカップリングキャパシタとして機能する。
【００７１】
第２実施形態のキャパシタ装置１ｂは第１実施形態と同様な効果を奏する。これに加えて、第２実施形態では、回路基板の製造工程でキャパシタ装置１ｂを基板に作り込むことができることから、キャパシタ装置を回路基板に実装する必要がないので、第１実施形態よりも低コストでキャパシタ装置を回路基板に内蔵させることができるようになる。
【図面の簡単な説明】
【００７２】
【図１】図１（ａ）及び（ｂ）は本発明の第１実施形態のキャパシタ装置の製造方法を示す断面図（その１）である。
【図２】図２（ａ）及び（ｂ）は本発明の第１実施形態のキャパシタ装置の製造方法を示す断面図（その２）である。
【図３】図３は本発明の第１実施形態のキャパシタ装置を示す断面図である。
【図４】図４は図３のキャパシタ装置が実装されるときの等価回路を示すものである。
【図５】図５は本発明の第１実施形態の変形例のキャパシタ装置を示す断面図である。
【図６】図６（ａ）〜（ｃ）は本発明の第１実施形態のキャパシタ装置が内蔵される半導体装置の製造方法を示す断面図（その１）である。
【図７】図７（ａ）〜（ｃ）は本発明の第１実施形態のキャパシタ装置が内蔵される半導体装置の製造方法を示す断面図（その２）である。
【図８】図８（ａ）及び（ｂ）は本発明の第１実施形態のキャパシタ装置が内蔵される半導体装置の製造方法を示す断面図（その３）である。
【図９】図９（ａ）〜（ｃ）は本発明の第２実施形態のキャパシタ装置が内蔵される半導体装置の製造方法を示す断面図（その１）である。
【図１０】図１０（ａ）〜（ｃ）は本発明の第２実施形態のキャパシタ装置が内蔵される半導体装置の製造方法を示す断面図（その２）である。
【図１１】図１１は本発明の第２実施形態のキャパシタ装置が内蔵される半導体装置の製造方法を示す断面図（その３）である。
【図１２】図１２は本発明の第２実施形態のキャパシタ装置が内蔵される半導体装置の製造方法を示す断面図（その４）である。
【図１３】図１３は本発明の第２実施形態のキャパシタ装置が内蔵される半導体装置の製造方法を示す断面図（その５）である。
【図１４】図１４は本発明の第２実施形態のキャパシタ装置が内蔵される半導体装置の製造方法を示す断面図（その６）である。
【符号の説明】
【００７３】
１，１ａ，１ｂ…キャパシタ装置、１０…ポーラス金属層又はベース基板、１０ｘ…気孔、１０ｙ…中空、１０ｚ…貫通穴、１１…内部電極、１１ａ…接続部、１２…誘電体層、１２ｘ，１４ｘ，３４ｘ…開口部、１４…内側内部電極、１４ａ…上側外部電極、１４ｂ…下側外部電極、１４ｘ，３２ａ…接続部、１５ａ…上側金属膜、１５ｂ…下側金属膜、１７…絶縁層、１７ａ…側面絶縁層、１７ｘ…ビアホール、１９…配線パターン、１９ａ，２１…スルーホールめっき層、１９ｂ…その他の配線パターン、１９ｃ…内部電極用配線、１９ｄ…外部電極用配線、２０…コア基板、２０ｘ，２０ｙ…スルーホール、２２…第１配線パターン、２３…樹脂、２６…第１層間絶縁層、２６ｘ…第１ビアホール、２８…第２配線パターン、３０…第２層間絶縁層、３０ｘ…第２ビアホール、３２…第３配線パターン、３４…ソルダレジスト膜、３６…アンダーフィル樹脂、３８…外部接続端子、４０…半導体チップ、４２…バンプ、Ｒ…抵抗、Ｌ…インダクタ。
【技術分野】
【０００１】
本発明はキャパシタ装置及びそれが内蔵された半導体装置に係り、さらに詳しくは、十分な静電容量をもつと共に、容易に基板内に内蔵できるキャパシタ装置及びそれが内蔵された半導体装置に関する。
【背景技術】
【０００２】
従来、回路基板に埋め込まれて内蔵されるタイプのキャパシタ装置がある。特許文献１には基板上にキャパシタの一方の電極となる配線層を形成し、その配線層上に電着法によってキャパシタの誘電体層となる樹脂層を形成し、さらに樹脂層の上にキャパシタの他方の電極となる配線層を形成することにより、基板上にキャパシタ装置を形成する方法が記載されている。
【０００３】
あるいは、Ｃｕ箔／誘電体層／Ｃｕ箔の構成からなるキャパシタ部品を基板上に貼着する方法がある。
【特許文献１】特開２００３−６８９２３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
従来技術では、キャパシタ装置の静電容量を大きくするために、誘電体層を薄くしたり、比誘電率の高い強誘電体を使用したりしているが、小型化が容易で十分な静電容量をもつキャパシタを基板上に低コストで形成することは困難であった。
【０００５】
本発明は以上の課題を鑑みて創作されたものであり、小型化が容易で十分な静電容量をもつと共に、低コストで基板に内蔵できるキャパシタ装置及びそれが内蔵された半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記課題を解決するため、本発明はキャパシタ装置に係り、内部から外面にかけて複数の気孔が設けられたポーラス金属層よりなる内部電極と、前記気孔の内面及び前記内部電極の外面に形成された誘電体層と、前記誘電体層に接触して形成された外部電極とを有することを特徴とする。
【０００７】
本発明の一つの好適な態様では、内部電極の気孔の内面に形成された誘電体層上に内側外部電極が埋め込まれており、該内側外部電極が内部電極の外面の外側外部電極に繋がっている。さらには、外部電極は、気孔内の内側外部電極から内部電極の上面までに繋がって形成された上側外部電極と、気孔内の内側外部電極から内部電極の下面まで繋がって形成された下側外部電極とにより構成されるようにしてもよい。あるいは、大きな静電容量を必要としない場合は、内部電極の外面のみに外部電極が形成されているようにしてもよい。また、内部電極の気孔は、好適には、５０乃至９９％の気孔率（内部電極内に占める気孔の割合）で形成されている。
【０００８】
そして、一方の電極となる内部電極と、誘電体層と、他方の電極となる外部電極とによりキャパシタ装置が構成される。
【０００９】
本発明のキャパシタ装置では、複数の気孔が設けられたポーラス金属層を内部電極として使用するので、内部電極の上面や下面ばかりではなく、内部電極の内部に設けられた複数の気孔の内面をキャパシタを構成する面として利用することができる。このため、キャパシタ装置の外形寸法を不必要に大きくすることなくキャパシタの電極面積を大きくすることができるので、小型でかつ静電容量の大きなキャパシタ装置が得られる。
【００１０】
例えは、内部電極を構成するポーラス金属層の気孔率を９０％とする場合、気孔が形成されていない場合よりもキャパシタの電極面積を１０倍程度にすることができるので、同じ大きさのキャパシタ装置であっても静電容量を格段に大きくすることができる。
【００１１】
さらには、内部電極の上面及び下面に外部電極を引き出す場合、１つの内部電極を利用して電気的に並列に接続される２つのキャパシタを作成できるので、さらに静電容量を大きくすることができる。
【００１２】
また、本発明のキャパシタ装置は、回路基板上に実装された後に絶縁層で被覆され、絶縁層に形成されたビアホールを介して、内部電極及び外部電極が回路基板の配線パターンに接続される。あるいは、回路基板として、上記したポーラス金属層からなるベース基板を使用し、回路基板を製造する一連の工程で回路基板内に上記した構造のキャパシタ装置を作り込むことも可能である。
【００１３】
このため、個別部品を回路基板上に実装する場合よりも、低コストで静電容量の大きなキャパシタ装置を回路基板に内蔵させることができる。
【発明の効果】
【００１４】
以上説明したように、本発明では、小型化が容易でかつ静電容量の大きなキャパシタ装置が低コストで容易に製造されるようになる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施の形態について、添付の図面を参照して説明する。
【００１６】
（第１の実施の形態）
図１〜図３は本発明の第１実施形態のキャパシタ装置の製造方法を示す断面図（図１（ａ）の下図は平面図）、図４は図３のキャパシタ装置が実装されるときの等価回路を示すものである。
【００１７】
図１（ａ）の断面図及び平面図に示すように、まず、内部から外面まで複数の気孔１０ｘが形成された構造を有するポーラス（多孔質）金属層１０を用意する。ポーラス金属層１０は複数の気孔１０ｘ（中空）をもった骨組み構造となっており、各気孔１０ｘはポーラス金属層１０の中でお互いに連通している。ポーラス金属層１０の一例としては、金属粉末にバインダと発泡剤を混ぜて焼結して得られる発泡金属と呼ばれるものが好適に使用される。なお、図１（ａ）の断面図では、便宜上、ポーラス金属層１０の外面に気孔１０ｘが露出していないが、気孔１０は、図１（ａ）の平面図のように、ポーラス金属層１０の外面まで連通して形成されている。
【００１８】
ポーラス金属層１０の材料としては、銅（Ｃｕ）、ニッケル（Ｎｉ）又は各種金属合金（ステンレスなど）などが好適に使用される。ポーラス金属層１０の厚みは例えば０．０５〜２ｍｍであり、気孔１０ｘの孔径は例えば５０〜６００μｍである。ポーラス金属層１０の気孔率（ポーラス金属層１０内に占める気孔１０ｘの割合）は好適には５０〜９０％に設定される。
【００１９】
本実施形態ではこのような構造のポーラス金属層１０をキャパシタ用の内部電極として使用する。
【００２０】
その後に、図１（ｂ）に示すように、高誘電体金属やセラミックが混合されたエポキシ樹脂からなるペースト状の液体を用意し、その液体の中にポーラス金属層１０をディップし、引き上げた後に熱処理することにより、ポーラス金属層１０の上面、下面及び気孔１０ｘの内面に膜厚が例えば５０〜１００μｍのキャパシタ用の誘電体層１２を形成する。高誘電体金属としては、ＰＬＺＴ（チタン酸ジルコン酸鉛ランタン）やＢＳＴ（チタン酸ストロンチウムバリウム）などが使用される。
【００２１】
この時点では、気孔１０ｘは誘電体層１２によって完全には埋め込まれておらず、中空１０ｙが残った状態となっている。誘電体層１２は、ポーラス金属層１０の気孔１０ｘの内面からポーラス金属層１０の上面及び下面に繋がって形成される。
【００２２】
誘電体層１２の他の形成方法としては、電着法によってポリイミド層を形成してもよいし、上記したようなペースト状の液体をさらに薄めて霧状に塗布してもよい。つまり、気孔１０ｘの内面に誘電体層１２を被覆できる形成方法であれば採用することができる。
【００２３】
次いで、無電解めっきなどにより、ポーラス金属層１０上の誘電体層１２に接触して形成される導電層を形成する。これにより、図２（ａ）に示すように、ポーラス金属層１０の気孔１０ｘの内面に形成された誘電体層１２上に内側外部電極１４が形成されて気孔１０ｘの中空１０ｙが埋め込まれると同時に、内側外部電極１４からポーラス金属層１０の上面及び下面にそれぞれ繋がる上側外部電極１４ａ及び下側外部電極１４ｂ（外側外部電極）が形成される。外部電極１４，１４ａ，１４ｂの材料としては、銅（Ｃｕ）、ニッケル（Ｎｉ）又はアルミニウム（Ａｌ）などが好適に使用される。
【００２４】
このようにして、上側及び下側外部電極１４ａ，１４ｂは、複数の気孔１０ｘの内面に形成された誘電体層１２に接触する内側外部電極１４からポーラス金属層１０の上面及び下面に引き出されて形成される。
【００２５】
なお、後述する変形例で示すように、図１（ｂ）の構造体の上面及び下面に銅などからなる金属箔を貼着して上部及び下部電極１４ａ，１４ｂを形成するようにしてもよい。
【００２６】
また、上側及び下側外部電極１４ａ，１４ｂのうちのいずれか一方のみが形成された形態としてもよい。
【００２７】
続いて、図２（ｂ）に示すように、上側外部電極１４ａの一部に開口部１４ｘを形成する。その後に、図３に示すように、上側外部電極１４ａの開口部１４ｘ内の誘電体層１２の一部にコンタクトホール１２ｘを形成することにより、ポーラス金属層１０の上面の一部を露出させる。これによって、ポーラス金属層１０からなるキャパシタ用の内部電極１１の接続部１１ａが画定される。
【００２８】
以上のようにして、図３に示すように、内部電極１１（ポーラス金属層１０）、誘電体層１２、及び内側外部電極１４とそれに繋がる上側、下側外部電極１４ａ、１４ｂにより構成される本実施形態のキャパシタ装置１が得られる。
【００２９】
なお、特に図示しないが、ポーラス金属層１０に複数のキャパシタ装置１を作り込んだ後に、切断して複数のキャパシタ装置１が得られるようにしてもよい。
【００３０】
本実施形態のキャパシタ装置１は、図３に示すように、複数の気孔１０ｘが形成されたポーラス金属層１０が内部電極１１となっており、気孔１０ｘの内面から内部電極１１の上面及び下面にかけて誘電体層１２が形成されている。また、気孔１０ｘの内面に形成された誘電体層１２上に気孔１０ｘの中空１０ｙを埋め込む内側外部電極１４が形成されており、内側外部電極１４は気孔１０ｘ内から内部電極１１の上面及び下面に形成された上側及び下側外部電極１４ａ，１４ｂにそれぞれ繋がっている。
【００３１】
また、上側外部電極１４ａの一部には開口部１４ｘが設けられており、さらにその開口部１４ｘの下の誘電体層１２の一部にコンタクトホール１２ｘが設けられている。これによって、内部電極１１の上面の一部が露出して接続部１１ａなっている。そして、内部電極１１がキャパシタの一方の電極となり、上側及び下側外側電極１４ａ，１４ｂが電気的に接続されてキャパシタの他方の電極となる。
【００３２】
本実施形態のキャパシタ装置１は、図４の等価回路に示すように、内部電極１１と誘電体層１２と上側外部電極１４ａとにより構成される第１キャパシタＣ１と、内部電極１１と誘電体層１２と下側外部電極１４ｂとにより構成される第２キャパシタＣ２とが電気的に並列に接続されて実装される。
【００３３】
このように、本実施形態のキャパシタ装置１では、内部電極１１の上面や下面ばかりではなく、内部電極１１内に設けられた複数の気孔１０ｘの内面をキャパシタを構成する面として利用することができる。これにより、キャパシタ装置の外形寸法を不必要に大きくすることなくキャパシタの電極の表面積を大きくすることができるので、小型でかつ静電容量の大きなキャパシタ装置が得られる。
【００３４】
例えは、内部電極１１に形成される気孔１０ｘの気孔率を９０％とする場合、気孔１０ｘが形成されていない場合よりもキャパシタの電極面積を１０倍程度にすることができるので、同じ大きさのキャパシタ装置であっても静電容量を格段に大きくすることができる。しかも、１つの内部電極１１を利用して電気的に並列に接続される２つのキャパシタを構成できるので、さらに静電容量を大きくすることができる。
【００３５】
以上のように、本実施形態のキャパシタ装置１の構造を採用することにより、小型化が容易でかつ静電容量の大きなキャパシタ装置が低コストで容易に製造されるようになる。
【００３６】
図５には第１実施形態の変形例のキャパシタ装置１ａが示されている。変形例のキャパシタ装置１ａでは、図１（ｂ）の構造体の上面及び下面に銅などからなる金属箔が貼着されて上部及び下部電極１４ａ，１４ｂが形成される。あるいは、銅箔を貼着する代わりに、Ｃｕ層、Ｎｉ層又はＡｌ層をスパッタや蒸着によって形成してもよい。他の要素は図３と同一であるので、その説明を省略する。
【００３７】
この変形例を採用する場合は、図５に示すように、内部電極１１の上面及び下面のみに上部及び下部電極１４ａ，１４ｂがそれぞれ形成され、内部電極１１の内部の気孔１０ｘには誘電体層１２のみが形成されて中空１０ｙが残った状態となる。従って、気孔１０ｘの中空１０ｙを内側外部電極１４で埋め込むタイプの前述したキャパシタ装置１よりは電極面積は小さくなって静電容量が小さくなる。
【００３８】
次に、本実施形態のキャパシタ装置１を回路基板に内蔵する方法について説明する。
【００３９】
まず、図６（ａ）に示すように、キャパシタ装置１が内蔵されるコア基板２０を用意する。コア基板２０はガラスエポキシ樹脂などの絶縁材料から構成されている。コア基板２０にはスルーホール２０ｘが設けられていて、そのスルーホール２０ｘの内面にスルーホールめっき層２１が形成されており、その孔は樹脂２３で埋め込まれている。さらに、コア基板２０の両面にはスルーホールめっき層２１によって相互接続される第１配線パターン２２がそれぞれ形成されている。なお、図６（ａ）の部分平面図に示すように、コア基板２０の右側下面の第１配線パターン２２はジグザグ状の配線となってインダクタ（Ｌ）を構成している。
【００４０】
次いで、図６（ｂ）に示すように、コア基板２０の左側上面の２つの第１配線パターン２２に接続される抵抗Ｒを形成する。抵抗Ｒは、２つの第１配線パターン２２の間のコア基板２０上にカーボンフィラーを含有するエポキシ樹脂などのペーストが塗布されて形成される。
【００４１】
続いて、図６（ｃ）に示すように、前述した本実施形態のキャパシタ装置１をコア基板２０の右側上面の第１配線パターン２２上に実装する。このとき、キャパシタ装置１の下側外部電極１４ｂが導電性接着剤（導電性フィラー含有エポキシ樹脂）によって第１配線パターン２２に電気的に接続されて固着される。
【００４２】
なお、キャパシタ装置１として下側外部電極１４ｂが省略されたものを使用し、コア基板２０の上面の第１配線パターン２２がキャパシタ装置の下側電極１４ｂを兼ねるようにしてもよい。この場合、例えば、変形例のキャパシタ装置１ａ（図５）を採用し、下側外部電極１４ｂ（銅箔）を省略すればよい。
【００４３】
その後に、図７（ａ）に示すように、キャパシタ装置１が実装されたコア基板２０の両面側に樹脂よりなる第１層間絶縁層２６をそれぞれ形成する。第１層間絶縁層２６の形成方法としては、エポキシやポリイミドなどからなる樹脂フィルムを貼着してもよいし、あるいはエポキシやポリイミドなどからなる樹脂層を塗布によって形成してもよい。これにより、コア基板２０の上面側の抵抗Ｒ及びキャパシタ装置１が第１層間絶縁層２６の中に埋設される。
【００４４】
次いで、図７（ｂ）に示すように、レーザにより第１層間絶縁層２６を加工することにより、コア基板２０の上面側のキャパシタ装置１の内部電極１１の接続部１１ａ、キャパシタ装置１の上側外部電極１４ａ、及び第１配線パターン２２にそれぞれ到達する深さの第１ビアホール２６ｘを形成する。また、コア基板２０の下面側の第１層間絶縁層２６にも第１配線パターン２２に到達する深さの第１ビアホール２６ｘが形成される。
【００４５】
次いで、図７（ｃ）に示すように、コア基板２０の上面側の第１層間絶縁層２６上に、第１ビアホール２６ｘを介してキャパシタ装置１の内部電極１１の接続部１１ａ、上側外部電極１４ａ及び第１配線パターン２２に接続される第２配線パターン２８を形成する。このとき、キャパシタ装置１の上側外部電極１４ａは第２配線パターン２８を介して第１配線パターン２２に電気的に接続される。つまり、キャパシタ装置１の下側外部電極１４ｂは第１配線パターン２２及び第２配線パターン２８を介して上側外部電極１４ａに電気的に接続される。また、コア基板２０の下面側の第１層間絶縁層２６上にも第１ビアホール２６ｘを介して第１配線パターン２２に接続される第２配線パターン２８が形成される。
【００４６】
続いて、図８（ａ）に示すように、コア基板２０の両面側に第２層間絶縁層３０をそれぞれ形成した後に、コア基板２０の両面側の第２層間絶縁層３０に第２配線パターン２８に到達する深さの第２ビアホール３０ｘをそれぞれ形成する。さらに、コア基板２０の両面側の第２層間絶縁層３０上に第２ビアホール３０ｘを介して第２配線パターン２８に接続される第３配線パターン３２をそれぞれ形成する。
【００４７】
次いで、同じく図８（ａ）に示すように、コア基板２０の両面側の第３配線パターン３２の接続部３２ａ上に開口部３４ｘがそれぞれ設けられたソルダレジスト膜３４をコア基板２０の両面側の第３配線パターン３２上にそれぞれ形成する。さらに、コア基板２０の両面側の第３配線パターン３２の接続部３２ａにＮｉ／Ａｕめっきがそれぞれ施される。
【００４８】
その後に、図８（ｂ）に示すように、コア基板２０の上面側の第３配線パターン３２の接続部３２ａに半導体チップ４０のバンプ４２をフリップチップ接続した後に、半導体チップ４０とソルダレジスト膜３４との間にアンダーフィル樹脂３６を充填する。
【００４９】
さらに、コア基板２０の下面側の第３配線パターン３２の接続部３２ａにはんだボールを搭載するなどして外部接続端子３８を形成する。
【００５０】
以上により、本実施形態のキャパシタ装置１、インダクタＬ及び抵抗Ｒが内蔵された回路基板に半導体チップ４０が実装された半導体装置２が完成する。
【００５１】
本実施形態に係る半導体装置２では、キャパシタ１、インダクタＬ及び抵抗Ｒが回路基板に埋め込まれて形成されるので、回路基板に受動部品を個別に表面実装する場合よりも半導体装置を小型することができる。また、回路基板を製造する一連の工程内で、インダクタＬや抵抗Ｒを作り込むと共に、キャパシタ１を実装するようにしたので、部品代や実装コストを削減することができ、半導体装置を低コストで製造することができるようになる。さらには、はんだによって実装される表面実装部品を必要としないので、環境保全対策である鉛フリーに対応することができる。
【００５２】
（第２の実施の形態）
図９〜図１４は本発明の第２実施形態のキャパシタ装置の製造方法を示す断面図である。
【００５３】
第２実施形態が第１実施形態と異なる点は、回路基板上にキャパシタ装置を実装するのではなく、回路基板を製造する工程で回路基板内にキャパシタ装置を作り込むことにある。
【００５４】
図９（ａ）に示すように、まず、第１実施形態と同様な複数の気孔１０ｘが形成されたポーラス金属層を用意してベース基板１０とする。第２実施形態では、ベース基板１０は後にキャパシタ用の内部電極として利用される。
【００５５】
その後に、図９（ｂ）に示すように、第１実施形態と同様に、ベース基板１０（ポーラス金属層）の上面、下面、及び気孔１０ｘの内面に誘電体層１２を形成する。
【００５６】
次いで、図９（ｃ）に示すように、第１実施形態と同様に、無電解めっきなどで誘電体層１２の上に金属膜を形成することにより、ベース基板１０の気孔１０ｘに内側金属膜１５を埋め込むと同時に、内側金属膜１５に繋がる上側金属膜１５ａ及び下側金属膜１５ｂをベース基板１０の上面及び下面側にそれぞれ形成する。あるいは、前述した第１実施形態の変形例で説明したように、銅箔を貼着するなどして上側及び下側金属層１５，１５ａを形成してもよい。
【００５７】
なお、後に、内側金属膜１５がキャパシタの内側外部電極となり、上側金属膜１５ａ及び下側金属膜１５ｂがそれぞれキャパシタの上側外部電極及び下側外部電極となる。
【００５８】
次いで、図１０（ａ）に示すように、上側金属膜１５ａ及び下側金属膜１５ｂの対向する所定部分に開口部１５ｘをそれぞれ形成する。さらに、図１０（ｂ）に示すように、上側金属膜１５ａ、誘電体層１２、ベース基板１０及び下側金属膜１５ｂの所定部分にドリルやレーザによりそれらを貫通する貫通穴１０ｚを形成する。
【００５９】
これにより、上側金属膜１５ａ及び下側金属膜１５ｂがパターニングされて、ベース基板１０の両面側にキャパシタ用の上側外部電極１４ａ及び下側外部電極１４ｂが形成される。
【００６０】
次いで、図１０（ｃ）に示すように、ベース基板１０の両面側に樹脂層よりなる絶縁層１７をそれぞれ形成する。これにより、ベース基板１０の両面側の上側外部電極１４ａ及び下側外部電極１４ｂが絶縁層１７で被覆されると共に、貫通穴１０ｚが絶縁層１７によって埋め込まれる。絶縁層１７の形成方法としては、エポキシやポリイミドなどからなる樹脂フィルムを貼着してもよいし、あるいはエポキシやポリイミドなどからなる樹脂層を塗布により形成してもよい。
【００６１】
その後に、図１１に示すように、ドリルやレーザにより、図１０（ｃ）のＡで示される部分の貫通穴１０ｚに埋め込まれた絶縁層１７を加工してスルーホール２０ｘを形成する。このとき、貫通穴１０ｚの側面に側面絶縁層１７ａが形成される。側面絶縁層１７ａは、後にスルーホール２０ｘの内面に形成されるスルーホールめっき層とベース基板１０（ポーラス金属層）とを電気的に絶縁するために設けられる。
【００６２】
また、同じく図１１に示すように、ドリルやレーザにより、図１０（ｃ）のＢで示される部分の絶縁層１７、誘電体層１２及びベース基板１０を加工してそれらを貫通するスルーホール２０ｙを形成する。さらに、同じく図１１に示すように、ベース基板１０の両面側の絶縁層１７をドリルやレーザで加工することにより、上側外部電極１４ａ及び下側外部電極１４ｂに到達する深さのビアホール１７ｘをそれぞれ形成する。これによって、上側外部電極１４ａ及び下側外部電極１４ｂの一部が露出してそれらの接続部１４ｘがそれぞれ画定される。
【００６３】
これにより、図１１の回路基板にキャパシタ装置１ｂが作り込まれる。すなわち、ベース基板１０（ポーラス金属層）から構成される内部電極１１と、内部電極１１内の気孔１０ｘの内面から内部電極１１の両面側にかけて形成された誘電体層１２と、気孔１０ｘ内の誘電体層１２上に形成された内側外部電極１４から内部電極１１の両面側に繋がって形成された上側外部電極１４ａ及び下側外部電極１４ｂとにより構成されるキャパシタ装置１ｂが得られる。このように、回路基板にキャパシタが作り込まれ、回路基板全体がキャパシタとして機能する。
【００６４】
続いて、図１２に示すように、セミアディティブ法やサブトラクティブ法などにより、スルーホール２０ｘ，２０ｙの内面に形成されるスルーホールめっき層１９ａを介して相互接続される配線パターン１９をベース基板１０の両面側に形成する。配線パターン１９は、キャパシタ装置１ｂの内部電極１１の側面にスルーホールめっき層１９ａを介して電気的に接続される内部電極用配線１９ｃと、上側外部電極１４ａ及び下側外部電極１４ｂにビアホール１７ｘを介してそれぞれ接続される外部電極用配線１９ｄと、その他の配線パターン１９ｂとにより構成される。このようにして、キャパシタ装置１ｂの上側外部電極１４ａと下側外部電極１４ｂとは、外部電極用配線１９ｄとスルーホールめっき層１９ａを介して相互接続される。その後に、スルーホール２１の孔が樹脂体２３によって充填される。
【００６５】
次いで、図１３に示すように、ベース基板１０の両面側に各配線パターン１９の接続部上に開口部３４ｘが設けられたソルダレジスト膜３４をそれぞれ形成する。
【００６６】
さらに、図１４に示すように、ベース基板１０の上面側の配線パターン１９の接続部に半導体チップ４０のバンプ４２をフリップチップ接続した後に、半導体チップ４０の下側の隙間にアンダーフィル樹脂３６を充填する。その後に、ベース基板１０の下面側の配線パターン１９の接続部にはんだボールを搭載するなどして外部接続端子３８を形成する。
【００６７】
以上により、本実施形態のキャパシタ装置１ｂが内蔵された回路基板に半導体チップ４０が実装された半導体装置２ａが完成する。
【００６８】
以上のように、第２実施形態では、回路基板を製造する一連の工程でポーラス金属層よりなるベース基板１０を利用して、第１実施形態と同様な方法により回路基板にキャパシタ装置１ｂが作り込まれる。キャパシタ装置１ｂは、ベース基板１０（ポーラス金属層）から構成される内部電極１１と、内部電極１１の気孔１０ｘの内面に形成された誘電体層１２と、気孔１０ｘ内の誘電体層１２上の内側外部電極１４及びそれに繋がって内部電極１１の上面及び下面にそれぞれ形成された上側外部電極１４ａ及び下側外部電極１４ｂとによって構成される。
【００６９】
そして、内部電極１１には、その側面に接続されたスルーホールめっき層１９ａを介して回路基板の内部電極用配線１９ｃが接続されている。また、上側外部電極１４ａ及び下側外部電極１４ｂにはスルーホールめっき層１９ａを介して回路基板の外部電極用配線１９ｄが接続されている。さらに、回路基板の内部電極用配線１９ｃ及び外部電極用配線１９ｄなどに半導体チップ４０のバンプ４２がフリップチップ接続されている。
【００７０】
このようにして、第２実施形態のキャパシタ装置１ｂは、例えば、半導体チップ４０の電源ラインとグランドラインとの間に接続されて回路基板全体がデカップリングキャパシタとして機能する。
【００７１】
第２実施形態のキャパシタ装置１ｂは第１実施形態と同様な効果を奏する。これに加えて、第２実施形態では、回路基板の製造工程でキャパシタ装置１ｂを基板に作り込むことができることから、キャパシタ装置を回路基板に実装する必要がないので、第１実施形態よりも低コストでキャパシタ装置を回路基板に内蔵させることができるようになる。
【図面の簡単な説明】
【００７２】
【図１】図１（ａ）及び（ｂ）は本発明の第１実施形態のキャパシタ装置の製造方法を示す断面図（その１）である。
【図２】図２（ａ）及び（ｂ）は本発明の第１実施形態のキャパシタ装置の製造方法を示す断面図（その２）である。
【図３】図３は本発明の第１実施形態のキャパシタ装置を示す断面図である。
【図４】図４は図３のキャパシタ装置が実装されるときの等価回路を示すものである。
【図５】図５は本発明の第１実施形態の変形例のキャパシタ装置を示す断面図である。
【図６】図６（ａ）〜（ｃ）は本発明の第１実施形態のキャパシタ装置が内蔵される半導体装置の製造方法を示す断面図（その１）である。
【図７】図７（ａ）〜（ｃ）は本発明の第１実施形態のキャパシタ装置が内蔵される半導体装置の製造方法を示す断面図（その２）である。
【図８】図８（ａ）及び（ｂ）は本発明の第１実施形態のキャパシタ装置が内蔵される半導体装置の製造方法を示す断面図（その３）である。
【図９】図９（ａ）〜（ｃ）は本発明の第２実施形態のキャパシタ装置が内蔵される半導体装置の製造方法を示す断面図（その１）である。
【図１０】図１０（ａ）〜（ｃ）は本発明の第２実施形態のキャパシタ装置が内蔵される半導体装置の製造方法を示す断面図（その２）である。
【図１１】図１１は本発明の第２実施形態のキャパシタ装置が内蔵される半導体装置の製造方法を示す断面図（その３）である。
【図１２】図１２は本発明の第２実施形態のキャパシタ装置が内蔵される半導体装置の製造方法を示す断面図（その４）である。
【図１３】図１３は本発明の第２実施形態のキャパシタ装置が内蔵される半導体装置の製造方法を示す断面図（その５）である。
【図１４】図１４は本発明の第２実施形態のキャパシタ装置が内蔵される半導体装置の製造方法を示す断面図（その６）である。
【符号の説明】
【００７３】
１，１ａ，１ｂ…キャパシタ装置、１０…ポーラス金属層又はベース基板、１０ｘ…気孔、１０ｙ…中空、１０ｚ…貫通穴、１１…内部電極、１１ａ…接続部、１２…誘電体層、１２ｘ，１４ｘ，３４ｘ…開口部、１４…内側内部電極、１４ａ…上側外部電極、１４ｂ…下側外部電極、１４ｘ，３２ａ…接続部、１５ａ…上側金属膜、１５ｂ…下側金属膜、１７…絶縁層、１７ａ…側面絶縁層、１７ｘ…ビアホール、１９…配線パターン、１９ａ，２１…スルーホールめっき層、１９ｂ…その他の配線パターン、１９ｃ…内部電極用配線、１９ｄ…外部電極用配線、２０…コア基板、２０ｘ，２０ｙ…スルーホール、２２…第１配線パターン、２３…樹脂、２６…第１層間絶縁層、２６ｘ…第１ビアホール、２８…第２配線パターン、３０…第２層間絶縁層、３０ｘ…第２ビアホール、３２…第３配線パターン、３４…ソルダレジスト膜、３６…アンダーフィル樹脂、３８…外部接続端子、４０…半導体チップ、４２…バンプ、Ｒ…抵抗、Ｌ…インダクタ。
【特許請求の範囲】
【請求項１】
内部から外面にかけて複数の気孔が設けられたポーラス金属層よりなる内部電極と、
前記気孔の内面及び前記内部電極の外面に形成された誘電体層と、
前記誘電体層に接触して形成された外部電極とを有することを特徴とするキャパシタ装置。
【請求項２】
前記外部電極は、前記気孔の内面の前記誘電体層上に形成された内側外部電極と、該内側外部電極に繋がって前記内部電極の外面に形成された外側外部電極とにより構成されることを特徴とする請求項１に記載のキャパシタ装置。
【請求項３】
前記外部電極は、前記気孔内の前記内側外部電極から前記内部電極の上面に繋がって形成された上側外部電極と、前記気孔内の前記内側外部電極から前記内部電極の下面に繋がって形成された下側外部電極とにより構成されることを特徴とする請求項２に記載のキャパシタ装置。
【請求項４】
前記内部電極の気孔は、５０乃至９９％の気孔率（内部電極内に占める気孔の割合）で形成されていることを特徴とする請求項１乃至３のいずれか一項に記載のキャパシタ装置。
【請求項５】
前記内部電極は、銅、ニッケル又はステンレスよりなることを特徴とする請求項１乃至３のいずれか一項に記載のキャパシタ装置。
【請求項６】
前記内部電極がキャパシタの一方の電極となり、前記上側外部電極と前記下側外部電極とが電気的に接続されて前記キャパシタの他方の電極となることを特徴とする請求項３に記載のキャパシタ装置。
【請求項７】
前記上側外部電極の一部及び前記内部電極の上面側の前記誘電体層一部に開口部が設けられて、前記誘電体層の開口部内の該内部電極の部分が接続部となっていることを特徴とする請求項３に記載のキャパシタ装置。
【請求項８】
前記内部電極の側面部が該内部電極の接続部となっていることを特徴とする請求項６に記載のキャパシタ装置。
【請求項９】
前記キャパシタ装置は、前記ポーラス金属層から構成されるベース基板を備えた回路基板を製造する際に該回路基板に作り込まれたものであって、
前記キャパシタ装置の前記内部電極は、前記回路基板のベース基板を構成しており、前記ベース基板に設けられたスルーホールの側面の前記内部電極の部分に前記回路基板の内部電極用配線が電気的に接続され、前記上側外部電極及び前記下側外部電極に前記回路基板の外部電極用配線が電気的に接続されていることを特徴とする請求項８に記載のキャパシタ装置。
【請求項１０】
第１配線パターンを備えた回路基板と、
請求項７に記載のキャパシタ装置であって、前記上側外部電極が上側になって前記回路基板上に実装されて、前記第１配線パターンに前記下側外部電極が電気的に接続された前記キャパシタ装置と、
前記キャパシタ装置を被覆する絶縁層と、
前記内部電極の前記接続部の上、前記上側外部電極の上、及び前記第１配線パターンの上の前記絶縁層の部分にそれぞれ形成されたビアホールと、
前記絶縁層上に形成され、前記ビアホールを介して前記内部電極の前記接続部に接続された内部電極用配線と、前記ビアホールを介して前記キャパシタ装置の下側外部電極に接続された前記第１配線パターンと前記上側外部電極とを接続する外部電極用配線とより構成される第２配線パターンと、
前記第２配線パターンに電気的に接続された半導体チップとを有することを特徴とする半導体装置。
【請求項１１】
前記回路基板には、前記キャパシタ装置に関係をもたせたインダクタ及び抵抗が内蔵されていることを特徴とする請求項１０に記載の半導体装置。
【請求項１２】
請求項９に記載された前記キャパシタ装置が作り込まれた回路基板の前記内部電極用配線及び前記外部電極用配線に半導体チップが電気的に接続されて構成される半導体装置。
【請求項１】
内部から外面にかけて複数の気孔が設けられたポーラス金属層よりなる内部電極と、
前記気孔の内面及び前記内部電極の外面に形成された誘電体層と、
前記誘電体層に接触して形成された外部電極とを有することを特徴とするキャパシタ装置。
【請求項２】
前記外部電極は、前記気孔の内面の前記誘電体層上に形成された内側外部電極と、該内側外部電極に繋がって前記内部電極の外面に形成された外側外部電極とにより構成されることを特徴とする請求項１に記載のキャパシタ装置。
【請求項３】
前記外部電極は、前記気孔内の前記内側外部電極から前記内部電極の上面に繋がって形成された上側外部電極と、前記気孔内の前記内側外部電極から前記内部電極の下面に繋がって形成された下側外部電極とにより構成されることを特徴とする請求項２に記載のキャパシタ装置。
【請求項４】
前記内部電極の気孔は、５０乃至９９％の気孔率（内部電極内に占める気孔の割合）で形成されていることを特徴とする請求項１乃至３のいずれか一項に記載のキャパシタ装置。
【請求項５】
前記内部電極は、銅、ニッケル又はステンレスよりなることを特徴とする請求項１乃至３のいずれか一項に記載のキャパシタ装置。
【請求項６】
前記内部電極がキャパシタの一方の電極となり、前記上側外部電極と前記下側外部電極とが電気的に接続されて前記キャパシタの他方の電極となることを特徴とする請求項３に記載のキャパシタ装置。
【請求項７】
前記上側外部電極の一部及び前記内部電極の上面側の前記誘電体層一部に開口部が設けられて、前記誘電体層の開口部内の該内部電極の部分が接続部となっていることを特徴とする請求項３に記載のキャパシタ装置。
【請求項８】
前記内部電極の側面部が該内部電極の接続部となっていることを特徴とする請求項６に記載のキャパシタ装置。
【請求項９】
前記キャパシタ装置は、前記ポーラス金属層から構成されるベース基板を備えた回路基板を製造する際に該回路基板に作り込まれたものであって、
前記キャパシタ装置の前記内部電極は、前記回路基板のベース基板を構成しており、前記ベース基板に設けられたスルーホールの側面の前記内部電極の部分に前記回路基板の内部電極用配線が電気的に接続され、前記上側外部電極及び前記下側外部電極に前記回路基板の外部電極用配線が電気的に接続されていることを特徴とする請求項８に記載のキャパシタ装置。
【請求項１０】
第１配線パターンを備えた回路基板と、
請求項７に記載のキャパシタ装置であって、前記上側外部電極が上側になって前記回路基板上に実装されて、前記第１配線パターンに前記下側外部電極が電気的に接続された前記キャパシタ装置と、
前記キャパシタ装置を被覆する絶縁層と、
前記内部電極の前記接続部の上、前記上側外部電極の上、及び前記第１配線パターンの上の前記絶縁層の部分にそれぞれ形成されたビアホールと、
前記絶縁層上に形成され、前記ビアホールを介して前記内部電極の前記接続部に接続された内部電極用配線と、前記ビアホールを介して前記キャパシタ装置の下側外部電極に接続された前記第１配線パターンと前記上側外部電極とを接続する外部電極用配線とより構成される第２配線パターンと、
前記第２配線パターンに電気的に接続された半導体チップとを有することを特徴とする半導体装置。
【請求項１１】
前記回路基板には、前記キャパシタ装置に関係をもたせたインダクタ及び抵抗が内蔵されていることを特徴とする請求項１０に記載の半導体装置。
【請求項１２】
請求項９に記載された前記キャパシタ装置が作り込まれた回路基板の前記内部電極用配線及び前記外部電極用配線に半導体チップが電気的に接続されて構成される半導体装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【公開番号】特開２００６−１２０６９６（Ｐ２００６−１２０６９６Ａ）
【公開日】平成１８年５月１１日（２００６．５．１１）
【国際特許分類】
【出願番号】特願２００４−３０４２５１（Ｐ２００４−３０４２５１）
【出願日】平成１６年１０月１９日（２００４．１０．１９）
【出願人】（０００１９０６８８）新光電気工業株式会社 (1,516)
【Ｆターム（参考）】
【公開日】平成１８年５月１１日（２００６．５．１１）
【国際特許分類】
【出願日】平成１６年１０月１９日（２００４．１０．１９）
【出願人】（０００１９０６８８）新光電気工業株式会社 (1,516)
【Ｆターム（参考）】
[ Back to top ]