シリアル通信装置
【課題】制御信号に適したシリアル伝送によって配線数を削減することが可能なシリアル通信装置の提供する。
【解決手段】複数の送信制御信号を送信シリアル信号に変換して外部に出力するＰ／Ｓ変換器と、外部から入力された受信シリアル信号を外部から入力された受信転送クロックを用いて複数の受信制御信号に変換するＳ／Ｐ変換器と、送信シリアル信号に同期した送信転送クロックを外部に出力するクロック出力回路と、受信シリアル信号に同期した受信転送クロックをＳ／Ｐ変換器に出力するクロック入力回路とを具備する。
【解決手段】複数の送信制御信号を送信シリアル信号に変換して外部に出力するＰ／Ｓ変換器と、外部から入力された受信シリアル信号を外部から入力された受信転送クロックを用いて複数の受信制御信号に変換するＳ／Ｐ変換器と、送信シリアル信号に同期した送信転送クロックを外部に出力するクロック出力回路と、受信シリアル信号に同期した受信転送クロックをＳ／Ｐ変換器に出力するクロック入力回路とを具備する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、シリアル通信装置に関する。
【背景技術】
【０００２】
例えば下記特許文献1には、画像形成装置において、ハーネスの削減を目的として画像信号をシリアル伝送する技術が開示されている。この技術によれば、画像信号をパラレルに伝送する場合に比較して、ハーネスの本数を削減することが可能である。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００３−００６１４９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、複合機等の画像形成装置では、制御基板等のマスターユニットからプリントエンジンやフィニッシャ等の各種スレーブユニットを制御するために数多くの制御信号が送受信されており、これら各制御信号を伝送するために数多くの配線が設けられている。したがって、ハーネスの本数をさらに削減するためには、このような制御信号についてもシリアル伝送することが検討されているが、制御信号は、画像信号のように一方向性の信号ではなく、マスターユニットと各種スレーブユニットとの間で交互に送受信されることが多いので、単純にシリアル化することができない。
【０００５】
本発明は、上述した事情に鑑みたものであり、制御信号に適したシリアル伝送によって配線数を削減することが可能なシリアル通信装置の提供を目的とする。
ことを目的とするものである。
【課題を解決するための手段】
【０００６】
上記目的を達成するために、本発明は、第１の解決手段として、複数の送信制御信号を送信シリアル信号に変換して外部に出力するＰ／Ｓ変換器と、外部から入力された受信シリアル信号を外部から入力された受信転送クロックを用いて複数の受信制御信号に変換するＳ／Ｐ変換器と、送信シリアル信号に同期した送信転送クロックを外部に出力するクロック出力回路と、受信シリアル信号に同期した受信転送クロックをＳ／Ｐ変換器に出力するクロック入力回路とを具備する、という手段を採用する。
【０００７】
また、第２の解決手段として、上記第１の解決手段において、クロック出力回路及びクロック入力回路はゲート機能を備え、バスラインを介して入力された複数の送信制御信号をゲートしてＰ／Ｓ変換器に出力する送信ゲート回路と、Ｓ／Ｐ変換器から出力された複数の受信制御信号をゲートしてバスラインに出力する受信ゲート回路と、送信ゲート回路及びクロック出力回路のゲート機能をＯＮかつ受信ゲート回路及びクロック入力回路のゲート機能をＯＦＦに設定することにより動作モードを送信モードに設定し、送信ゲート回路及びクロック出力回路のゲート機能をＯＦＦかつ受信ゲート回路及びクロック入力回路のゲート機能をＯＮに設定することにより動作モードを受信モードに設定する動作モード設定手段とをさらに備える、という手段を採用する。
【０００８】
第３の解決手段として、上記第２の解決手段において、Ｐ／Ｓ変換器は、動作モードを指示する設定シリアル信号を外部に出力する、という手段を採用する。
【０００９】
第４の解決手段として、上記第２または第３の解決手段において、動作モード設定手段は、動作モードを設定するための設定値を記憶する不揮発性メモリである、という手段を採用する。
【００１０】
第５の解決手段として、上記第１〜第４のいずいれかの解決手段において、基準クロックの逓倍クロックを転送クロックとして生成するＰＬＬ回路をさらに備える、という手段を採用する。
【発明の効果】
【００１１】
本発明によれば、送信制御信号の送信と受信制御信号の受信つまり制御信号を双方向に送受信することができるので、制御信号に適したシリアル伝送を実現することが可能である。
また、本発明によれば、送信制御信号及び受信制御信号の送受信に要する信号線の本数を送信制御信号及び受信制御信号をパラレル伝送した場合に比較して大幅に削減することができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の一実施形態に係わるシリアル通信システムの機能構成を示すブロック図である。
【図２】本発明の一実施形態におけるシリアル通信部２の機能構成を示すブロック図である。
【図３】本発明の一実施形態におけるシリアル信号のデータ構成を示す模式図である。
【発明を実施するための形態】
【００１３】
以下、図面を参照して、本発明の一実施形態について説明する。
本実施形態に係るシリアル通信システムは、図１に示すようにマスターユニットＡとスレーブユニットＢとを２本の第１、第２シリアル通信線Ｃ1、Ｃ2及び１本の転送クロック線Ｃ3で接続したものである。
【００１４】
本シリアル通信システムは、複合機等の画像形成装置において各種の制御信号をマスターユニットＡとスレーブユニットＢとの間で送受信するためのものであり、マスターユニットＡは、画像形成装置の制御ユニット（制御基板）、またスレーブユニットＢは、プリントエンジンやフィニッシャ等、制御ユニットの制御対象ユニットである。図示するように、マスターユニットＡは、制御部１及びシリアル通信部２を含むものであり、スレーブユニットＢは、シリアル通信部３を含むものである。また、シリアル通信部２、３は、本実施形態におけるシリアル通信装置である。
【００１５】
制御部１は、シリアル通信部２、３を制御するものであり、ＣＰＵ（Central Processing Unit）、当該ＣＰＵが実行する制御プログラムが記憶されたメモリ及び上記ＣＰＵとシリアル通信部２とを通信可能に接続するためのインタフェース回路等から構成されている。なお、制御部１は、シリアル通信部２には直接接続されているものの、シリアル通信部３にはシリアル通信部２を介して間接的に接続されている。
【００１６】
シリアル通信部２は、上述した２本の第１、第２シリアル通信線Ｃ1、Ｃ2及び１本の転送クロック線Ｃ3、つまり３本の信号線によってシリアル通信部３と接続されている。このシリアル通信部２は、上記制御部１による制御の下で、第１、第２シリアル通信線Ｃ1、Ｃ2及び転送クロック線Ｃ3を用いてシリアル通信部３とシリアル通信を行う。また、図示していないが、シリアル通信部２は、複数の線路から構成されたバスライン（パラレル信号伝送線路）を介してマスターユニットＡ内の他の機能回路とパラレルデータの授受を行うように構成されている。シリアル通信部３についても、同様にバスライン（パラレル信号伝送線路）を介してスレーブユニットＢ内の他の機能回路とパラレルデータの授受を行うように構成されている。
【００１７】
マスターユニットＡのシリアル通信部２がスレーブユニットＢのシリアル通信部３に送信するシリアル信号（送信シリアル信号）は、マスターユニットＡがスレーブユニットＢを制御するための複数の指示信号（つまりパラレル信号）をシリアル化したものである。一方、マスターユニットＡのシリアル通信部２がスレーブユニットＢのシリアル通信部３から受信するシリアル信号（受信シリアル信号）は、上記各々の指示信号に対応する複数の応答信号をシリアル化したものである。
【００１８】
なお、上記複数の指示信号は、マスターユニットＡがスレーブユニットＢを制御する上で必要な信号であり、シリアル通信部２における送信制御信号である。また、複数の応答信号は、マスターユニットＡがスレーブユニットＢを制御する上で必要な信号であり、シリアル通信部２における受信制御信号である。
【００１９】
このようなシリアル通信部２は、図２に示すように、送信ゲート回路２ａ、Ｐ／Ｓ（Parallel/Serial）変換器２ｂ、出力バッファ回路２ｃ、Ｓ／Ｐ（Serial/Parallel）変換器２ｄ、受信ゲート回路２ｅ、ＲＯＭ(Read Only Memory)２ｆ、ＰＬＬ(Phase Locked Loop)回路２ｇ、クロック出力回路２ｈ及びクロック入力回路２ｉから構成されている。送信ゲート回路２ａは、バスラインを介して入力される上記複数の指示信号（パラレル信号）をゲートしてＰ／Ｓ変換器２ｂに出力する。すなわち、送信ゲート回路２ａは、ＲＯＭ２ｆから入力されるレジスタ設定値に応じてパラレル信号のＰ／Ｓ変換器２ｂへの出力をＯＮ／ＯＦＦする。
【００２０】
Ｐ／Ｓ変換器２ｂは、このような送信ゲート回路２ａから入力されたパラレル信号をクロック出力回路２ｈから入力される転送クロックに同期したタイミングでラッチし、当該クロックに同期した所定ビット長のシリアル信号を生成して出力バッファ回路２ｃに出力する。すなわち、Ｐ／Ｓ変換器２ｂは、転送クロックをタイミング信号として用いることにより、パラレル信号を所定ビット数（例えば８ビット）のデータビットに変換し、図３に示すように当該データビットの前にスタートビット及びアドレスビット、また後ろにストップビットを付加したシリアル信号（転送クロックに同期したデータ信号）を生成する。
【００２１】
図３に示すように、スタートビット及びストップビットは各々に１ビット、またアドレスビットは例えば３ビットである。したがって、シリアル信号のビット長は１３ビットである。スタートビットはシリアル信号の先頭を示し、ストップビットはシリアル信号の後端を示し、アドレスビットはデータビットの基になっている指示信号の種類を示し、またデータビットは上記指示信号の電圧レベルをデジタル値として示すものである。なお、アドレスビットのビット数は、指示信号の個数つまりパラレル信号のデータ数に応じて適宜設定されるべきものである。また、データビットのビット数は、システム構成上必要とされる指示信号の電圧レベル分解能に応じて適宜設定されるべきものである。
【００２２】
例えば１０種類、つまり第１〜第１０の指示信号（パラレル信号）を送信シリアル信号に変換する場合、Ｐ／Ｓ変換器２ｂは、第１の指示信号の電圧レベルに対応するデータビットに第１の指示信号を示すアドレスビットを付加し、さらにスタートビットとストップビットとを付加して第１の指示信号に対応する第１の送信シリアル信号を、続いて第２の指示信号の電圧レベルに対応するデータビットに第２の指示信号を示すアドレスビットを付加し、さらにスタートビットとストップビットとを付加して第２の指示信号に対応する第２の送信シリアル信号を、……、第１０の指示信号の電圧レベルに対応するデータビットに第１０の指示信号を示すアドレスビットを付加し、さらにスタートビットとストップビットとを付加して第１０の指示信号に対応する第１０の送信シリアル信号を順次生成する。
【００２３】
出力バッファ回路２ｃは、このようなシリアル信号をバッファリングして第１シリアル通信線Ｃ1に出力する。Ｓ／Ｐ変換器２ｄは、第２シリアル通信線Ｃ2を介してシリアル通信部３から順次受信される受信シリアル信号をクロック入力回路２ｉから入力される転送クロックを用いてパラレル号（つまり複数の応答信号）に順次変換して受信ゲート回路２ｅに出力する。受信シリアル信号は、上述したＰ／Ｓ変換器２ｂで生成されるシリアル信号と全く同様の仕様に基づくものであり（図３参照）、また転送クロック線Ｃ3を介してシリアル通信部３から入力される転送クロックに同期したデータ信号である。
【００２４】
例えば、第１〜第１０の応答信号（パラレル信号）に関する第１〜第１０の受信シリアル信号が第２シリアル通信線Ｃ2を介して順次入力されると、Ｓ／Ｐ変換器２ｄは、第１〜第１０の受信シリアル信号に含まれるアドレスビットに基づいて第１〜第１０の受信シリアル信号が何れの応答信号に対応するものであるかを判断し、バスラインを構成する複数の線路のうち各応答信号に予め対応付けられた線路に各受信シリアル信号のデータビットに対応する電圧レベルを出力する。
【００２５】
受信ゲート回路２ｅは、Ｓ／Ｐ変換器２ｄから入力されたパラレル信号（つまり複数の応答信号）をゲートしてバスラインに出力する。すなわち、この受信ゲート回路２ｅは、ＲＯＭ２ｆから入力されるレジスタ設定値に応じてパラレル信号（つまり複数の応答信号）のバスラインへの出力をＯＮ／ＯＦＦする。ＲＯＭ２ｆは、シリアル通信部２の動作モードを送信モード／受信モードに設定する動作モード設定手段である。すなわち、このＲＯＭ２ｆは、制御部１から入力された転送設定信号に基づいて動作モードを送信モード／受信モードに設定するための上記レジスタ設定値を記憶し、当該レジスタ設定値を送信ゲート回路２ａ及び受信ゲート回路２ｅにそれぞれ出力する。
【００２６】
ＰＬＬ回路２ｇは、制御部１から入力される基準クロックに基づいて当該基準クロックに同期した逓倍クロックを生成する位相同期ループ回路である。このＰＬＬ回路２ｇは、上記逓倍クロックをクロック出力回路２ｈに出力する。クロック出力回路２ｈは、上記逓倍クロックをバッファリングし、送信転送クロックとして転送クロック線Ｃ3に出力する。また、クロック入力回路２ｉは、転送クロック線Ｃ3を介してシリアル通信部３から入力された転送クロックをバッファリングし、受信転送クロックとしてＳ／Ｐ変換器２ｄに出力する。
【００２７】
詳細は割愛するが、スレーブユニットＢのシリアル通信部３は、このようなマスターユニットＡのシリアル通信部２と全く同様に構成されている。しかし、シリアル信号を送受信する必要から第１、第２シリアル通信線Ｃ1、Ｃ2に対する接続関係がシリアル通信部２とは逆になっている。すなわち、シリアル通信部３の出力バッファ回路は第２シリアル通信線Ｃ2に接続され、またＳ／Ｐ変換器は、第１シリアル通信線Ｃ1に接続されている。
【００２８】
次に、このように構成されたシリアル通信システムの時系列的な動作について詳しく説明する。
【００２９】
本シリアル通信システムでは、マスターユニットＡからスレーブユニットＢに複数の指示信号（パラレル信号）に基づくシリアル信号を送信する場合、制御部１は、シリアル通信部２を送信モードに設定し、かつシリアル通信部３を受信モードに設定する。すなわち、制御部１は、シリアル通信部２からシリアル通信部３へのシリアル伝送が可能となるように、送信ゲート回路２ａ及びクロック出力回路２ｈのゲート機能をＯＮ、かつ、ゲート回路２ｅ及びクロック入力回路２ｉのゲート機能をＯＦＦに設定する転送設定信号及びクロック設定信号をシリアル通信部２に出力する。
【００３０】
この結果、ＲＯＭ２ｆには転送設定信号に基づいて送信ゲート回路２ａをＯＮかつ受信ゲート回路２ｅをＯＦＦに設定するレジスタ設定値が記憶され、送信ゲート回路２ａはＯＮ、かつ、受信ゲート回路２ｅはＯＦＦに設定される。また、上記クロック設定信号に基づいてクロック出力回路２ｈのゲート機能はＯＮ、かつ、クロック入力回路２ｉのゲート機能はＯＦＦに設定される。
【００３１】
このようにシリアル通信部２が送信モードに設定されると、パラレルデータ（複数の指示信号）が送信ゲート回路２ａからＰ／Ｓ変換器２ｂに入力されるので、複数の指示信号に基づくシリアル信号が第１シリアル通信線Ｃ1に出力されると共に、ＰＬＬ回路から出力される逓倍クロックがクロック出力回路２ｈを介して転送クロック線Ｃ3に送信転送クロックとして出力される。
【００３２】
ここで、シリアル通信部２は、上記転送設定信号及びクロック設定信号に基づいて送信モードに設定されると、複数の指示信号に基づく送信シリアル信号の出力に先行して、通信相手であるシリアル通信部３を受信モードに設定することを指示する設定シリアル信号を第１シリアル通信線Ｃ1に出力する。詳細は後述するが、シリアル通信部３は、上記設定シリアル信号を受信すると、受信モードつまりシリアル通信部２から伝送されてきた転送クロックを用いてシリアル通信部２から伝送されてきたシリアル信号をパラレル化してパラレル信号（複数の指示信号）を再生する動作状態となる。
【００３３】
すなわち、送信モードにおいて、シリアル通信部２は、お互いに同期関係が成立した複数の指示信号に基づく送信シリアル信号と送信転送クロック（逓倍クロック）とをシリアル通信部２に送信する。
【００３４】
一方、本シリアル通信システムにおいて、マスターユニットＡでスレーブユニットＢから伝送されてきた複数の応答信号に基づくシリアル信号を受信する場合、制御部１は、シリアル通信部２を受信モードに設定し、かつシリアル通信部３を送信モードに設定する。すなわち、制御部１は、シリアル通信部２がシリアル通信部３からシリアル信号を受信できるように、送信ゲート回路２ａ及びクロック出力回路２ｈのゲート機能をＯＦＦ、かつ、受信ゲート回路２ｅ及びクロック入力回路２ｉのゲート機能をＯＮに設定する転送設定信号及びクロック設定信号をシリアル通信部２に出力する。
【００３５】
この結果、ＲＯＭ２ｆには転送設定信号に基づいて送信ゲート回路２ａをＯＦＦかつ受信ゲート回路２ｅをＯＮに設定するレジスタ設定値が記憶され、送信ゲート回路２ａはＯＦＦ、かつ、受信ゲート回路２ｅはＯＮに設定される。また、上記クロック設定信号に基づいてクロック出力回路２ｈのゲート機能はＯＦＦ、かつ、クロック入力回路２ｉのゲート機能はＯＮに設定される。
【００３６】
このようなシリアル通信部２の設定状態（受信モード）では、Ｓ／Ｐ変換器２ｄは、第２シリアル通信線Ｃ2を介してシリアル通信部３から受信された受信シリアル信号を転送クロック線Ｃ3及びクロック入力回路２ｉを介してシリアル通信部３から入力された受信転送クロックを用いてパラレル化することにより複数の応答信号（パラレル信号）を再生する。そして、Ｓ／Ｐ変換器２ｄから出力された複数の応答信号（パラレル信号）は、ゲート回路２ｅを介してバスラインに供給される。
【００３７】
すなわち、受信モードにおいて、シリアル通信部２は、シリアル通信部３から受信した複数の応答信号に基づく受信シリアル信号を当該受信シリアル信号と同期関係が成立した受信転送クロック（シリアル通信部３から受信した逓倍クロック）に基づいてパラレル信号に変換据えることにより複数の応答信号を再生する。
【００３８】
このような本実施形態によれば、制御部１がシリアル通信部２を送信モードに設定したときにはシリアル通信部３を受信モードに設定し、またシリアル通信部２を受信モードに設定したときにはシリアル通信部３を送信モードに設定するので、２本の第１、第２シリアル通信線Ｃ1、Ｃ2及び１本の転送クロック線Ｃ3の合計３本の信号線によって複数の指示信号をマスターユニットＡからスレーブユニットＢに伝送することが可能であり、また同様に複数の応答信号をスレーブユニットＢからマスターユニットＡに伝送することが可能である。したがって、本実施形態によれば、制御信号の伝送に要する信号線の数を従来よりも大幅に削減することができる。
【００３９】
また、本実施形態では、スレーブユニットＢのシリアル通信部３の動作モードをマスターユニットＡのシリアル通信部２からシリアル通信部３に送信する設定シリアル信号によって行うので、スレーブユニットＢ側にレジスタ設定値を記憶させるためのＲＯＭを設ける必要がない。
さらに、シリアル通信部２の動作モードを規定するレジスタ設定値をＲＯＭ２ｆに記憶させるので、画像形成装置の電源を切ってもレジスタ設定値が保持される。
【００４０】
なお、本発明は、上記実施形態に限定されるものではなく、例えば以下のような変形例が考えられる。
（１）上記実施形態では、画像形成装置の制御信号のシリアル伝送について説明したが、本発明は、画像形成装置に限定されず、各種の電子機器における制御信号の伝送に適用することができる。
（２）上記実施形態では、ＰＬＬ回路２ｇで基準クロックに同期した逓倍クロック（転送クロック）を生成するようにしたが、ＰＬＬ回路２ｇを削除し、制御部１からシリアル通信部２に逓倍クロック（転送クロック）を供給するようにしても良い。
【符号の説明】
【００４１】
Ａ…マスターユニット、Ｂ…スレーブユニット、Ｃ1…第１シリアル通信線、Ｃ2…第シリアル通信線、Ｃ3…転送クロック線、１…制御部 、２…シリアル通信部（シリアル通信装置）、２ａ…送信ゲート回路、２ｂ…Ｐ／Ｓ変換器、２ｃ…出力バッファ回路、２ｄ…Ｓ／Ｐ変換器、２ｅ…受信ゲート回路、２ｆ…ＲＯＭ（動作モード設定手段）、２ｇ…ＰＬＬ回路、２ｈ…クロック出力回路、２ｉ…クロック入力回路、３…シリアル通信部（シリアル通信装置）
【技術分野】
【０００１】
本発明は、シリアル通信装置に関する。
【背景技術】
【０００２】
例えば下記特許文献1には、画像形成装置において、ハーネスの削減を目的として画像信号をシリアル伝送する技術が開示されている。この技術によれば、画像信号をパラレルに伝送する場合に比較して、ハーネスの本数を削減することが可能である。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００３−００６１４９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、複合機等の画像形成装置では、制御基板等のマスターユニットからプリントエンジンやフィニッシャ等の各種スレーブユニットを制御するために数多くの制御信号が送受信されており、これら各制御信号を伝送するために数多くの配線が設けられている。したがって、ハーネスの本数をさらに削減するためには、このような制御信号についてもシリアル伝送することが検討されているが、制御信号は、画像信号のように一方向性の信号ではなく、マスターユニットと各種スレーブユニットとの間で交互に送受信されることが多いので、単純にシリアル化することができない。
【０００５】
本発明は、上述した事情に鑑みたものであり、制御信号に適したシリアル伝送によって配線数を削減することが可能なシリアル通信装置の提供を目的とする。
ことを目的とするものである。
【課題を解決するための手段】
【０００６】
上記目的を達成するために、本発明は、第１の解決手段として、複数の送信制御信号を送信シリアル信号に変換して外部に出力するＰ／Ｓ変換器と、外部から入力された受信シリアル信号を外部から入力された受信転送クロックを用いて複数の受信制御信号に変換するＳ／Ｐ変換器と、送信シリアル信号に同期した送信転送クロックを外部に出力するクロック出力回路と、受信シリアル信号に同期した受信転送クロックをＳ／Ｐ変換器に出力するクロック入力回路とを具備する、という手段を採用する。
【０００７】
また、第２の解決手段として、上記第１の解決手段において、クロック出力回路及びクロック入力回路はゲート機能を備え、バスラインを介して入力された複数の送信制御信号をゲートしてＰ／Ｓ変換器に出力する送信ゲート回路と、Ｓ／Ｐ変換器から出力された複数の受信制御信号をゲートしてバスラインに出力する受信ゲート回路と、送信ゲート回路及びクロック出力回路のゲート機能をＯＮかつ受信ゲート回路及びクロック入力回路のゲート機能をＯＦＦに設定することにより動作モードを送信モードに設定し、送信ゲート回路及びクロック出力回路のゲート機能をＯＦＦかつ受信ゲート回路及びクロック入力回路のゲート機能をＯＮに設定することにより動作モードを受信モードに設定する動作モード設定手段とをさらに備える、という手段を採用する。
【０００８】
第３の解決手段として、上記第２の解決手段において、Ｐ／Ｓ変換器は、動作モードを指示する設定シリアル信号を外部に出力する、という手段を採用する。
【０００９】
第４の解決手段として、上記第２または第３の解決手段において、動作モード設定手段は、動作モードを設定するための設定値を記憶する不揮発性メモリである、という手段を採用する。
【００１０】
第５の解決手段として、上記第１〜第４のいずいれかの解決手段において、基準クロックの逓倍クロックを転送クロックとして生成するＰＬＬ回路をさらに備える、という手段を採用する。
【発明の効果】
【００１１】
本発明によれば、送信制御信号の送信と受信制御信号の受信つまり制御信号を双方向に送受信することができるので、制御信号に適したシリアル伝送を実現することが可能である。
また、本発明によれば、送信制御信号及び受信制御信号の送受信に要する信号線の本数を送信制御信号及び受信制御信号をパラレル伝送した場合に比較して大幅に削減することができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の一実施形態に係わるシリアル通信システムの機能構成を示すブロック図である。
【図２】本発明の一実施形態におけるシリアル通信部２の機能構成を示すブロック図である。
【図３】本発明の一実施形態におけるシリアル信号のデータ構成を示す模式図である。
【発明を実施するための形態】
【００１３】
以下、図面を参照して、本発明の一実施形態について説明する。
本実施形態に係るシリアル通信システムは、図１に示すようにマスターユニットＡとスレーブユニットＢとを２本の第１、第２シリアル通信線Ｃ1、Ｃ2及び１本の転送クロック線Ｃ3で接続したものである。
【００１４】
本シリアル通信システムは、複合機等の画像形成装置において各種の制御信号をマスターユニットＡとスレーブユニットＢとの間で送受信するためのものであり、マスターユニットＡは、画像形成装置の制御ユニット（制御基板）、またスレーブユニットＢは、プリントエンジンやフィニッシャ等、制御ユニットの制御対象ユニットである。図示するように、マスターユニットＡは、制御部１及びシリアル通信部２を含むものであり、スレーブユニットＢは、シリアル通信部３を含むものである。また、シリアル通信部２、３は、本実施形態におけるシリアル通信装置である。
【００１５】
制御部１は、シリアル通信部２、３を制御するものであり、ＣＰＵ（Central Processing Unit）、当該ＣＰＵが実行する制御プログラムが記憶されたメモリ及び上記ＣＰＵとシリアル通信部２とを通信可能に接続するためのインタフェース回路等から構成されている。なお、制御部１は、シリアル通信部２には直接接続されているものの、シリアル通信部３にはシリアル通信部２を介して間接的に接続されている。
【００１６】
シリアル通信部２は、上述した２本の第１、第２シリアル通信線Ｃ1、Ｃ2及び１本の転送クロック線Ｃ3、つまり３本の信号線によってシリアル通信部３と接続されている。このシリアル通信部２は、上記制御部１による制御の下で、第１、第２シリアル通信線Ｃ1、Ｃ2及び転送クロック線Ｃ3を用いてシリアル通信部３とシリアル通信を行う。また、図示していないが、シリアル通信部２は、複数の線路から構成されたバスライン（パラレル信号伝送線路）を介してマスターユニットＡ内の他の機能回路とパラレルデータの授受を行うように構成されている。シリアル通信部３についても、同様にバスライン（パラレル信号伝送線路）を介してスレーブユニットＢ内の他の機能回路とパラレルデータの授受を行うように構成されている。
【００１７】
マスターユニットＡのシリアル通信部２がスレーブユニットＢのシリアル通信部３に送信するシリアル信号（送信シリアル信号）は、マスターユニットＡがスレーブユニットＢを制御するための複数の指示信号（つまりパラレル信号）をシリアル化したものである。一方、マスターユニットＡのシリアル通信部２がスレーブユニットＢのシリアル通信部３から受信するシリアル信号（受信シリアル信号）は、上記各々の指示信号に対応する複数の応答信号をシリアル化したものである。
【００１８】
なお、上記複数の指示信号は、マスターユニットＡがスレーブユニットＢを制御する上で必要な信号であり、シリアル通信部２における送信制御信号である。また、複数の応答信号は、マスターユニットＡがスレーブユニットＢを制御する上で必要な信号であり、シリアル通信部２における受信制御信号である。
【００１９】
このようなシリアル通信部２は、図２に示すように、送信ゲート回路２ａ、Ｐ／Ｓ（Parallel/Serial）変換器２ｂ、出力バッファ回路２ｃ、Ｓ／Ｐ（Serial/Parallel）変換器２ｄ、受信ゲート回路２ｅ、ＲＯＭ(Read Only Memory)２ｆ、ＰＬＬ(Phase Locked Loop)回路２ｇ、クロック出力回路２ｈ及びクロック入力回路２ｉから構成されている。送信ゲート回路２ａは、バスラインを介して入力される上記複数の指示信号（パラレル信号）をゲートしてＰ／Ｓ変換器２ｂに出力する。すなわち、送信ゲート回路２ａは、ＲＯＭ２ｆから入力されるレジスタ設定値に応じてパラレル信号のＰ／Ｓ変換器２ｂへの出力をＯＮ／ＯＦＦする。
【００２０】
Ｐ／Ｓ変換器２ｂは、このような送信ゲート回路２ａから入力されたパラレル信号をクロック出力回路２ｈから入力される転送クロックに同期したタイミングでラッチし、当該クロックに同期した所定ビット長のシリアル信号を生成して出力バッファ回路２ｃに出力する。すなわち、Ｐ／Ｓ変換器２ｂは、転送クロックをタイミング信号として用いることにより、パラレル信号を所定ビット数（例えば８ビット）のデータビットに変換し、図３に示すように当該データビットの前にスタートビット及びアドレスビット、また後ろにストップビットを付加したシリアル信号（転送クロックに同期したデータ信号）を生成する。
【００２１】
図３に示すように、スタートビット及びストップビットは各々に１ビット、またアドレスビットは例えば３ビットである。したがって、シリアル信号のビット長は１３ビットである。スタートビットはシリアル信号の先頭を示し、ストップビットはシリアル信号の後端を示し、アドレスビットはデータビットの基になっている指示信号の種類を示し、またデータビットは上記指示信号の電圧レベルをデジタル値として示すものである。なお、アドレスビットのビット数は、指示信号の個数つまりパラレル信号のデータ数に応じて適宜設定されるべきものである。また、データビットのビット数は、システム構成上必要とされる指示信号の電圧レベル分解能に応じて適宜設定されるべきものである。
【００２２】
例えば１０種類、つまり第１〜第１０の指示信号（パラレル信号）を送信シリアル信号に変換する場合、Ｐ／Ｓ変換器２ｂは、第１の指示信号の電圧レベルに対応するデータビットに第１の指示信号を示すアドレスビットを付加し、さらにスタートビットとストップビットとを付加して第１の指示信号に対応する第１の送信シリアル信号を、続いて第２の指示信号の電圧レベルに対応するデータビットに第２の指示信号を示すアドレスビットを付加し、さらにスタートビットとストップビットとを付加して第２の指示信号に対応する第２の送信シリアル信号を、……、第１０の指示信号の電圧レベルに対応するデータビットに第１０の指示信号を示すアドレスビットを付加し、さらにスタートビットとストップビットとを付加して第１０の指示信号に対応する第１０の送信シリアル信号を順次生成する。
【００２３】
出力バッファ回路２ｃは、このようなシリアル信号をバッファリングして第１シリアル通信線Ｃ1に出力する。Ｓ／Ｐ変換器２ｄは、第２シリアル通信線Ｃ2を介してシリアル通信部３から順次受信される受信シリアル信号をクロック入力回路２ｉから入力される転送クロックを用いてパラレル号（つまり複数の応答信号）に順次変換して受信ゲート回路２ｅに出力する。受信シリアル信号は、上述したＰ／Ｓ変換器２ｂで生成されるシリアル信号と全く同様の仕様に基づくものであり（図３参照）、また転送クロック線Ｃ3を介してシリアル通信部３から入力される転送クロックに同期したデータ信号である。
【００２４】
例えば、第１〜第１０の応答信号（パラレル信号）に関する第１〜第１０の受信シリアル信号が第２シリアル通信線Ｃ2を介して順次入力されると、Ｓ／Ｐ変換器２ｄは、第１〜第１０の受信シリアル信号に含まれるアドレスビットに基づいて第１〜第１０の受信シリアル信号が何れの応答信号に対応するものであるかを判断し、バスラインを構成する複数の線路のうち各応答信号に予め対応付けられた線路に各受信シリアル信号のデータビットに対応する電圧レベルを出力する。
【００２５】
受信ゲート回路２ｅは、Ｓ／Ｐ変換器２ｄから入力されたパラレル信号（つまり複数の応答信号）をゲートしてバスラインに出力する。すなわち、この受信ゲート回路２ｅは、ＲＯＭ２ｆから入力されるレジスタ設定値に応じてパラレル信号（つまり複数の応答信号）のバスラインへの出力をＯＮ／ＯＦＦする。ＲＯＭ２ｆは、シリアル通信部２の動作モードを送信モード／受信モードに設定する動作モード設定手段である。すなわち、このＲＯＭ２ｆは、制御部１から入力された転送設定信号に基づいて動作モードを送信モード／受信モードに設定するための上記レジスタ設定値を記憶し、当該レジスタ設定値を送信ゲート回路２ａ及び受信ゲート回路２ｅにそれぞれ出力する。
【００２６】
ＰＬＬ回路２ｇは、制御部１から入力される基準クロックに基づいて当該基準クロックに同期した逓倍クロックを生成する位相同期ループ回路である。このＰＬＬ回路２ｇは、上記逓倍クロックをクロック出力回路２ｈに出力する。クロック出力回路２ｈは、上記逓倍クロックをバッファリングし、送信転送クロックとして転送クロック線Ｃ3に出力する。また、クロック入力回路２ｉは、転送クロック線Ｃ3を介してシリアル通信部３から入力された転送クロックをバッファリングし、受信転送クロックとしてＳ／Ｐ変換器２ｄに出力する。
【００２７】
詳細は割愛するが、スレーブユニットＢのシリアル通信部３は、このようなマスターユニットＡのシリアル通信部２と全く同様に構成されている。しかし、シリアル信号を送受信する必要から第１、第２シリアル通信線Ｃ1、Ｃ2に対する接続関係がシリアル通信部２とは逆になっている。すなわち、シリアル通信部３の出力バッファ回路は第２シリアル通信線Ｃ2に接続され、またＳ／Ｐ変換器は、第１シリアル通信線Ｃ1に接続されている。
【００２８】
次に、このように構成されたシリアル通信システムの時系列的な動作について詳しく説明する。
【００２９】
本シリアル通信システムでは、マスターユニットＡからスレーブユニットＢに複数の指示信号（パラレル信号）に基づくシリアル信号を送信する場合、制御部１は、シリアル通信部２を送信モードに設定し、かつシリアル通信部３を受信モードに設定する。すなわち、制御部１は、シリアル通信部２からシリアル通信部３へのシリアル伝送が可能となるように、送信ゲート回路２ａ及びクロック出力回路２ｈのゲート機能をＯＮ、かつ、ゲート回路２ｅ及びクロック入力回路２ｉのゲート機能をＯＦＦに設定する転送設定信号及びクロック設定信号をシリアル通信部２に出力する。
【００３０】
この結果、ＲＯＭ２ｆには転送設定信号に基づいて送信ゲート回路２ａをＯＮかつ受信ゲート回路２ｅをＯＦＦに設定するレジスタ設定値が記憶され、送信ゲート回路２ａはＯＮ、かつ、受信ゲート回路２ｅはＯＦＦに設定される。また、上記クロック設定信号に基づいてクロック出力回路２ｈのゲート機能はＯＮ、かつ、クロック入力回路２ｉのゲート機能はＯＦＦに設定される。
【００３１】
このようにシリアル通信部２が送信モードに設定されると、パラレルデータ（複数の指示信号）が送信ゲート回路２ａからＰ／Ｓ変換器２ｂに入力されるので、複数の指示信号に基づくシリアル信号が第１シリアル通信線Ｃ1に出力されると共に、ＰＬＬ回路から出力される逓倍クロックがクロック出力回路２ｈを介して転送クロック線Ｃ3に送信転送クロックとして出力される。
【００３２】
ここで、シリアル通信部２は、上記転送設定信号及びクロック設定信号に基づいて送信モードに設定されると、複数の指示信号に基づく送信シリアル信号の出力に先行して、通信相手であるシリアル通信部３を受信モードに設定することを指示する設定シリアル信号を第１シリアル通信線Ｃ1に出力する。詳細は後述するが、シリアル通信部３は、上記設定シリアル信号を受信すると、受信モードつまりシリアル通信部２から伝送されてきた転送クロックを用いてシリアル通信部２から伝送されてきたシリアル信号をパラレル化してパラレル信号（複数の指示信号）を再生する動作状態となる。
【００３３】
すなわち、送信モードにおいて、シリアル通信部２は、お互いに同期関係が成立した複数の指示信号に基づく送信シリアル信号と送信転送クロック（逓倍クロック）とをシリアル通信部２に送信する。
【００３４】
一方、本シリアル通信システムにおいて、マスターユニットＡでスレーブユニットＢから伝送されてきた複数の応答信号に基づくシリアル信号を受信する場合、制御部１は、シリアル通信部２を受信モードに設定し、かつシリアル通信部３を送信モードに設定する。すなわち、制御部１は、シリアル通信部２がシリアル通信部３からシリアル信号を受信できるように、送信ゲート回路２ａ及びクロック出力回路２ｈのゲート機能をＯＦＦ、かつ、受信ゲート回路２ｅ及びクロック入力回路２ｉのゲート機能をＯＮに設定する転送設定信号及びクロック設定信号をシリアル通信部２に出力する。
【００３５】
この結果、ＲＯＭ２ｆには転送設定信号に基づいて送信ゲート回路２ａをＯＦＦかつ受信ゲート回路２ｅをＯＮに設定するレジスタ設定値が記憶され、送信ゲート回路２ａはＯＦＦ、かつ、受信ゲート回路２ｅはＯＮに設定される。また、上記クロック設定信号に基づいてクロック出力回路２ｈのゲート機能はＯＦＦ、かつ、クロック入力回路２ｉのゲート機能はＯＮに設定される。
【００３６】
このようなシリアル通信部２の設定状態（受信モード）では、Ｓ／Ｐ変換器２ｄは、第２シリアル通信線Ｃ2を介してシリアル通信部３から受信された受信シリアル信号を転送クロック線Ｃ3及びクロック入力回路２ｉを介してシリアル通信部３から入力された受信転送クロックを用いてパラレル化することにより複数の応答信号（パラレル信号）を再生する。そして、Ｓ／Ｐ変換器２ｄから出力された複数の応答信号（パラレル信号）は、ゲート回路２ｅを介してバスラインに供給される。
【００３７】
すなわち、受信モードにおいて、シリアル通信部２は、シリアル通信部３から受信した複数の応答信号に基づく受信シリアル信号を当該受信シリアル信号と同期関係が成立した受信転送クロック（シリアル通信部３から受信した逓倍クロック）に基づいてパラレル信号に変換据えることにより複数の応答信号を再生する。
【００３８】
このような本実施形態によれば、制御部１がシリアル通信部２を送信モードに設定したときにはシリアル通信部３を受信モードに設定し、またシリアル通信部２を受信モードに設定したときにはシリアル通信部３を送信モードに設定するので、２本の第１、第２シリアル通信線Ｃ1、Ｃ2及び１本の転送クロック線Ｃ3の合計３本の信号線によって複数の指示信号をマスターユニットＡからスレーブユニットＢに伝送することが可能であり、また同様に複数の応答信号をスレーブユニットＢからマスターユニットＡに伝送することが可能である。したがって、本実施形態によれば、制御信号の伝送に要する信号線の数を従来よりも大幅に削減することができる。
【００３９】
また、本実施形態では、スレーブユニットＢのシリアル通信部３の動作モードをマスターユニットＡのシリアル通信部２からシリアル通信部３に送信する設定シリアル信号によって行うので、スレーブユニットＢ側にレジスタ設定値を記憶させるためのＲＯＭを設ける必要がない。
さらに、シリアル通信部２の動作モードを規定するレジスタ設定値をＲＯＭ２ｆに記憶させるので、画像形成装置の電源を切ってもレジスタ設定値が保持される。
【００４０】
なお、本発明は、上記実施形態に限定されるものではなく、例えば以下のような変形例が考えられる。
（１）上記実施形態では、画像形成装置の制御信号のシリアル伝送について説明したが、本発明は、画像形成装置に限定されず、各種の電子機器における制御信号の伝送に適用することができる。
（２）上記実施形態では、ＰＬＬ回路２ｇで基準クロックに同期した逓倍クロック（転送クロック）を生成するようにしたが、ＰＬＬ回路２ｇを削除し、制御部１からシリアル通信部２に逓倍クロック（転送クロック）を供給するようにしても良い。
【符号の説明】
【００４１】
Ａ…マスターユニット、Ｂ…スレーブユニット、Ｃ1…第１シリアル通信線、Ｃ2…第シリアル通信線、Ｃ3…転送クロック線、１…制御部 、２…シリアル通信部（シリアル通信装置）、２ａ…送信ゲート回路、２ｂ…Ｐ／Ｓ変換器、２ｃ…出力バッファ回路、２ｄ…Ｓ／Ｐ変換器、２ｅ…受信ゲート回路、２ｆ…ＲＯＭ（動作モード設定手段）、２ｇ…ＰＬＬ回路、２ｈ…クロック出力回路、２ｉ…クロック入力回路、３…シリアル通信部（シリアル通信装置）
【特許請求の範囲】
【請求項１】
複数の送信制御信号を送信シリアル信号に変換して外部に出力するＰ／Ｓ変換器と、
外部から入力された受信シリアル信号を外部から入力された受信転送クロックを用いて複数の受信制御信号に変換するＳ／Ｐ変換器と、
送信シリアル信号に同期した送信転送クロックを外部に出力するクロック出力回路と、
受信シリアル信号に同期した受信転送クロックをＳ／Ｐ変換器に出力するクロック入力回路と
を具備することを特徴とするシリアル通信装置。
【請求項２】
クロック出力回路及びクロック入力回路はゲート機能を備え、
バスラインを介して入力された複数の送信制御信号をゲートしてＰ／Ｓ変換器に出力する送信ゲート回路と、
Ｓ／Ｐ変換器から出力された複数の受信制御信号をゲートして前記バスラインに出力する受信ゲート回路と、
送信ゲート回路及びクロック出力回路のゲート機能をＯＮかつ受信ゲート回路及びクロック入力回路のゲート機能をＯＦＦに設定することにより動作モードを送信モードに設定し、送信ゲート回路及びクロック出力回路のゲート機能をＯＦＦかつ受信ゲート回路及びクロック入力回路のゲート機能をＯＮに設定することにより動作モードを受信モードに設定する動作モード設定手段と
をさらに備えることを特徴とする請求項１記載のシリアル通信装置。
【請求項３】
Ｐ／Ｓ変換器は、動作モードを指示する設定シリアル信号を外部に出力することを特徴とする請求項２記載のシリアル通信装置。
【請求項４】
動作モード設定手段は、動作モードを設定するための設定値を記憶する不揮発性メモリであることを特徴とする請求項２または３記載のシリアル通信装置。
【請求項５】
基準クロックの逓倍クロックを転送クロックとして生成するＰＬＬ回路をさらに備えることを特徴とする請求項１〜４のいずれか一項に記載のシリアル通信装置。
【請求項１】
複数の送信制御信号を送信シリアル信号に変換して外部に出力するＰ／Ｓ変換器と、
外部から入力された受信シリアル信号を外部から入力された受信転送クロックを用いて複数の受信制御信号に変換するＳ／Ｐ変換器と、
送信シリアル信号に同期した送信転送クロックを外部に出力するクロック出力回路と、
受信シリアル信号に同期した受信転送クロックをＳ／Ｐ変換器に出力するクロック入力回路と
を具備することを特徴とするシリアル通信装置。
【請求項２】
クロック出力回路及びクロック入力回路はゲート機能を備え、
バスラインを介して入力された複数の送信制御信号をゲートしてＰ／Ｓ変換器に出力する送信ゲート回路と、
Ｓ／Ｐ変換器から出力された複数の受信制御信号をゲートして前記バスラインに出力する受信ゲート回路と、
送信ゲート回路及びクロック出力回路のゲート機能をＯＮかつ受信ゲート回路及びクロック入力回路のゲート機能をＯＦＦに設定することにより動作モードを送信モードに設定し、送信ゲート回路及びクロック出力回路のゲート機能をＯＦＦかつ受信ゲート回路及びクロック入力回路のゲート機能をＯＮに設定することにより動作モードを受信モードに設定する動作モード設定手段と
をさらに備えることを特徴とする請求項１記載のシリアル通信装置。
【請求項３】
Ｐ／Ｓ変換器は、動作モードを指示する設定シリアル信号を外部に出力することを特徴とする請求項２記載のシリアル通信装置。
【請求項４】
動作モード設定手段は、動作モードを設定するための設定値を記憶する不揮発性メモリであることを特徴とする請求項２または３記載のシリアル通信装置。
【請求項５】
基準クロックの逓倍クロックを転送クロックとして生成するＰＬＬ回路をさらに備えることを特徴とする請求項１〜４のいずれか一項に記載のシリアル通信装置。
【図１】
【図２】
【図３】
【図２】
【図３】
【公開番号】特開２０１０−２５８９９９（Ｐ２０１０−２５８９９９Ａ）
【公開日】平成２２年１１月１１日（２０１０．１１．１１）
【国際特許分類】
【出願番号】特願２００９−１０９８１９（Ｐ２００９−１０９８１９）
【出願日】平成２１年４月２８日（２００９．４．２８）
【出願人】（０００００６１５０）京セラミタ株式会社 (13,173)
【Ｆターム（参考）】
【公開日】平成２２年１１月１１日（２０１０．１１．１１）
【国際特許分類】
【出願日】平成２１年４月２８日（２００９．４．２８）
【出願人】（０００００６１５０）京セラミタ株式会社 (13,173)
【Ｆターム（参考）】
[ Back to top ]