スイッチング回路及び波形最適化方法
【課題】 必要以外の高調波成分を低減することなく、必要な帯域の高調波成分のみを低減することができるスイッチング回路及び折線波形最適化方法を提供すること。
【解決手段】 スイッチング素子Ｍ１を駆動して負荷５を作動させるスイッチング回路１において、特定の高調波周波数成分が小さくなる折線波形を出力する規範電圧波形生成部３を備え、負荷５との接続部分で計測されるスイッチング回路１の出力が規範電圧波形生成部３から出力される折線波形となる回路構成にした。
【解決手段】 スイッチング素子Ｍ１を駆動して負荷５を作動させるスイッチング回路１において、特定の高調波周波数成分が小さくなる折線波形を出力する規範電圧波形生成部３を備え、負荷５との接続部分で計測されるスイッチング回路１の出力が規範電圧波形生成部３から出力される折線波形となる回路構成にした。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング回路及び波形最適化方法の技術分野に属する。
【背景技術】
【０００２】
従来のスイッチング回路では、電界効果型出力トランジスタのゲート電圧をフィードバックしている（例えば、特許文献１参照。）。
【０００３】
また、ランプに流れる電流を制御するFETをスイッチング制御する際にランプ駆動電流の立ち上がり、立下り部分が正弦波状となる制御信号を生成してFETに出力しているものもある（例えば、特許文献２参照。）。
【特許文献１】特開２００５−２１８０６８号公報（第２−７頁、全図）
【特許文献２】特開２００７−１３９１６号公報（第２−１３頁、全図）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来にあっては、サイン波の場合は特定の帯域以上を台形波よりも低減する効果はあるが、必要以上の帯域も小さくしてしまう。言い換えると、高調波成分が低下すると波形が鈍る傾向になることから、より低い周波数まで低減を狙うと、立上り及び立下り時間が長くなりスイッチング損失が増加するものであった（トレードオフの関係）。
【０００５】
本発明は、上記問題点に着目してなされたもので、その目的とするところは、必要以外の高調波成分を低減することなく、必要な帯域の高調波成分のみを低減することができるスイッチング回路及び波形最適化方法を提供することにある。
【課題を解決するための手段】
【０００６】
上記目的を達成するため、本発明では、スイッチング素子を駆動して負荷を作動させるスイッチング回路において、前記負荷との接続部分で計測される前記スイッチング回路の出力を、特定の高調波周波数成分の小さい波形にする出力信号生成手段を備えた、ことを特徴とする。
【発明の効果】
【０００７】
よって、本発明にあっては、必要以外の高調波成分を低減することなく、必要な帯域の高調波成分のみを低減することができる。
【発明を実施するための最良の形態】
【０００８】
以下、本発明のスイッチング回路を実現する実施の形態を、請求項１〜９,１４に係る発明に対応する実施例１と、請求項１,１０〜１２に係る発明に対応する実施例２と、請求項１,１０〜１３に係る発明に対応する実施例３、実施例４に基づいて説明する。
【実施例１】
【０００９】
まず、構成を説明する。
図１は実施例１のスイッチング回路のブロック図である。
実施例１のスイッチング回路１は、制御パルス生成部２、規範電圧波形生成部３、規範電圧波形追従駆動部４、負荷５、電源６を主要な構成としている。
制御パルス生成部２は、規範電圧波形追従駆動部４を駆動制御するための波形となる制御パルスを生成し出力する。
規範電圧波形生成部３は、予めノイズと損失が要求される所定の値を満たす入力波形（本明細書において規範波形と呼ぶ）を生成し出力する。
規範電圧波形追従駆動部４は、入力される規範波形によりオンオフのスイッチシングを行う駆動部である。
負荷５は、スイッチングによる電圧のオンオフで駆動するものである。
電源６は、負荷５の駆動のための電源を供給する。
【００１０】
実施例１のスイッチング回路の規範電圧波形生成部３について、さらに詳細に説明する。
図２は実施例１のスイッチング回路のブロック図である。
実施例１のスイッチング回路１において、規範電圧波形生成部３は、折線波形生成部３１と最適波形記憶部３２を備えている。
折線波形生成部３１は、時間軸に対して複数の電圧ポイントで折曲するようにした立上り波形部分と立下り波形部分を有する折線波形を生成する。この立上り波形部分と立下り波形部分は、最適波形記憶部３２から出力される波形を用いるようにする。
【００１１】
最適波形記憶部３２は、立上り記憶部３２１と立下り記憶部３２２を備え、予め求められた最適波形を記憶し、折線波形生成部３１へ出力する。
立上り記憶部３２１は、予め求められた最適波形の立上り波形部分を記憶し、必要に応じて出力する。
立下り記憶部３２２は、予め求められた最適波形の立下り波形部分を記憶し、必要に応じて出力する。
【００１２】
図３に示すのは、スイッチング回路１の折線波形生成部３１及び最適波形記憶部３２の具体的な回路構造を示す図である。折線波形生成部３１と最適波形記憶部３２は、例えばメモリとデータ処理を行うＩＣやマイコン等によるものであってもよいが、ここでは、予め最適化された折線波形の立上りを生成する回路例について説明しておく。なお、立下りを同じ折線波形としてもよく、別の折線波形としてもよい。
【００１３】
以下折線波形回路３１１として説明する。
折線波形回路３１１は、制御パルス生成部２からの入力出力ライン上に設けた抵抗Ｒ１と、PNP型で、ベースに電源Ｖ３を接続し、エミッタに抵抗Ｒ２を介して抵抗Ｒ１の下流と接続し、コレクタを接地したトランジスタＱ１と、PNP型で、ベースに電源Ｖ４を接続し、エミッタに抵抗Ｒ３を介して抵抗Ｒ１の下流と接続し、コレクタを接地したトランジスタＱ２と、PNP型で、ベースに電源Ｖ５を接続し、エミッタに抵抗Ｒ４を介して抵抗Ｒ１の下流と接続し、コレクタを接地したトランジスタＱ３を備えている。
【００１４】
さらに、折線波形回路３１１は、NPN型で、ベースに電源Ｖ６を接続し、コレクタに電源Ｖ２を接続し、エミッタに抵抗Ｒ５を介して抵抗Ｒ１の下流に接続したトランジスタＱ４と、NPN型で、ベースに電源Ｖ７を接続し、コレクタに電源Ｖ２を接続し、エミッタに抵抗Ｒ６を介して抵抗Ｒ１の下流に接続したトランジスタＱ５と、NPN型で、ベースに電源Ｖ８を接続し、コレクタに電源Ｖ２を接続し、エミッタに抵抗Ｒ７を介して抵抗Ｒ１の下流に接続したトランジスタＱ６を備えている。
【００１５】
図４に示すのは、スイッチング回路１の規範電圧波形追従駆動部４、負荷５、電源６の回路構成例を示す図である。
規範電圧波形追従駆動部４は、抵抗Ｒ８〜Ｒ１３、電源Ｖ９、コンデンサＣ１、トランジスタＱ７〜Ｑ１２、ダイオードＤ１，Ｄ２、パワートランジスタＭ１（スイッチング素子）により構成されており、トランジスタＱ７，Ｑ８とトランジスタＱ９，Ｑ１０がカレントミラー回路を構成したフィードバック構成である。
負荷５は、モータを想定し、抵抗Ｒ１４，Ｒ１５、インダクタンスＬ１、パワートランジスタＭ２により構成し、電源６（Ｖ１０）に接続する構成である。
【００１６】
作用を説明する。
[最適波形生成処理]
図５に示すのは、実施例１のスイッチング回路の最適波形記憶部３２の立上り記憶部３２１及び立下り記憶部３２２に記憶させているデータを求める処理の流れを示すフローチャートである。言い換えると、折線波形回路３１１の折線数、折線基準電圧を決める処理の流れを示すフローチャートである。以下に各ステップについて説明する。
【００１７】
ステップＳ１では、初期値となる折線の用意を行う。この折線の用意では、複数の時間点に対する波形の折曲点の基準電圧を、立上りと立下りにおいて、設定する。また、必要な帯域の高調波成分のみを低減する目的の周波数特性をｗnとして設定する。
【００１８】
ステップＳ２では、折れ点の値Ｘiに対して離散フーリエ係数ｘｎを次のように設定する。
【００１９】
【数９】
なお、ｎは次数であり、Ｎはサンプリング数である。
つまり、必要周波数を考慮して、ｘ０〜ｘｎを求める離散フーリエ変換を実施する。
【００２０】
ステップＳ３では、評価関数Ｉを下記のように設定する。
【００２１】
【数１０】
このとき、所望の周波数特性は、重み関数ｗnで設定されることになる。
そして、ステップＳ２で求めた、ｘ０〜ｘｎを用いてＩの値を求める。
【００２２】
ステップＳ４では、値Ｉが最小かどうかを判断し、最小ならばステップＳ６へ進み、最小でないならばステップＳ５へ進む。
【００２３】
ステップＳ５では、折線波形を初期状態から折れ点を値の大小方向、時間方向に変更するようにして調整する。
【００２４】
ステップＳ６では、値Ｉが最小になっているため、その際の折線状態が最適なものであるとする。
なお、値Ｉの最小を求める手法としては、ニュートンラプソン法を例として挙げておく。
図６に示すのは、立上り時の折線波形の最適化の説明図である。
実施例１の上記ステップＳ１〜Ｓ６の処理による折線波形の最適化では、立上り、立下り時間の短さから、図６(a)に示すように立上り時には、増加方向のみ、立下り時には、低下方向のみとする。そのため、図６(b)に示すように増加方向、低下方向の両方を含む波形としないものとする。
これにより、短い立上り、立下り時間の要求に充分対応できるものにする。
【００２５】
[折線波形回路の動作]
ここで、図３に例として示した折線波形回路の動作について、説明しておく。
電源Ｖ１からの出力波形（制御パルス生成部２からの制御パルス）が０Ｖの時は、トランジスタＱ４，Ｑ５，Ｑ６がオンとなり、出力は電源Ｖ２の電圧（例えば５Ｖ）に対して、Ｒ１対Ｒ４，Ｒ５，Ｒ６の並行接続の抵抗分圧した値が出力される。この時、Ｑ１，Ｑ２，Ｑ３はオフである。
【００２６】
そして、徐々に電源Ｖ１の電圧が上昇すると、トランジスタＱ６、トランジスタＱ５、トランジスタＱ４の順にオフしていき、波形の立上りの傾斜が急になる。さらに、電源Ｖ１の電圧が上昇すると、トランジスタＱ３、トランジスタＱ２、トランジスタＱ１の順にオンして行くので、波形の傾斜はゆるくなる。これにより、入力される台形波の制御パルスを複数段で線を折った波形にする。
なお、折線波形は、折線を短くして行き、連続的に変化する波形を得たものであってもよい。つまり、各折線が微小長さのものであり、これが多数組み合わせられて折線波形を構成するものであってもよい。
【００２７】
[規範電圧波形追従駆動部の動作について]
ここで、図４に示す規範電圧波形追従駆動部４の回路例の動作について説明しておく。
規範電圧波形追従駆動部４では、カレントミラーの回路構成部分により、入力される折線波形と出力電圧波形を近づけるようにした波形によりパワートランジスタＭ１（スイッチング素子）を駆動することで、規範電圧波形に追従した出力電圧が得られる。
なお、規範電圧波形追従駆動部４はフィードバック回路構成となっているため、駆動波形に対して、ほぼそのままの出力波形を得ることができる特性を持つ。
そのため、目標とする周波数成分を低下させる規範電圧波形が入力されれば、負荷５の下流（出力電圧測定点１５０）では、ほぼそのままの出力波形を得ることができることになる。
【００２８】
[必要な帯域の高調波成分のみを低減する作用]
図７は実施例１における規範電圧波形生成部３の出力波形と他の波形を比較した波形図である。図８は実施例１における規範電圧波形生成部３の出力波形の立上り部分と他の波形の立上り部分を比較した波形図である。図９は実施例１における規範電圧波形生成部３の出力波形の立下り部分と他の波形の立下り部分を比較した波形図である。
原信号を同じ台形波の制御パルス生成部２の出力とし、まず第１にサイン波で、立上り時間、立下り時間を２μｓとしたものをサイン波１００とする。
次にサイン波１００に対してサイン波の立上り、立下りの時間を延ばしたサイン波で、（立上り時間、立下り時間を４μｓとしたものをサイン波２００とする。
さらに、サイン波１００と同じ立上り、立下り時間にして、上記ステップＳ１〜Ｓ６により最適化した折線波形を折線波形３００とする。
さらに、サイン波１００にできるだけ近い波形となるように、台形波を基準に帯域除去フィルタ（ツインＴフィルタ）をかけたものをツインＴフィルタ波形４００とする。
【００２９】
ここで、ツインＴフィルタの回路構成例について説明する。図１０はツインＴフィルタの構成例の回路図である。
ツインＴフィルタ７は、信号ラインに直列に設けた抵抗Ｒ１６及び抵抗Ｒ１７と、抵抗Ｒ１６，Ｒ１７と並行に設けたコンデンサＣ２及びコンデンサＣ３と、抵抗Ｒ１６と抵抗Ｒ１７の間とグランドの間に設けたコンデンサＣ４と、コンデンサＣ２及びＣ３の間とグランドの間に設けた抵抗Ｒ１８とからなる。
ツインＴフィルタは、図１０に示すような構成となり、いわゆるノッチ周波数近傍の周波数成分の通過を抑制するものである。
【００３０】
サイン波１００、サイン波２００、折線波形３００、ツインＴフィルタ波形４００は、図７〜図９のようになる。
サイン波１００に対して、折線波形３００の立上り、立下り時間はあまり変わらないようにできている。ツインＴフィルタ波形４００では、サイン波１００よりもサイン波２００に近い立上り、立下り時間となっている。
【００３１】
図１１は２つのサイン波、折線波形、ツインＴノッチフィルタ波形の周波数特性を示すグラフ図である。
実施例１では、例えばＡＭラジオで使用する１ＭHzを特定の周波数帯としてノイズの低減を狙ったものである。図１１において、サイン波１００、サイン波２００、折線波形３００、ツインＴフィルタ波形４００を比較した場合、サイン波１００の立上り、立下りを緩やかにしたサイン波２００、折線波形３００、ツインＴフィルタ波形４００のいずれも１０dB以上のノイズ低減効果を確認できる。
【００３２】
図１２は２つのサイン波、折線波形、ツインＴノッチフィルタ波形の時間軸波形である。
図１２において、サイン波１００、サイン波２００、折線波形３００、ツインＴフィルタ波形４００を比較した場合、サイン波１００に対して、折線波形３００は、時間軸の変化終了までの時間、つまりスイッチング時間がほとんど変化しない。これは、サイン波１００と変わらないよう設定し、最適化したためであり、良好に最適化ができていることが確認できる。
サイン波１００に対して、サイン波２００は立上り、立下り時間を長くしたため、変化終了までの時間、つまりスイッチング時間が長くなっている。
また、サイン波１００に対してツインＴフィルタ波形４００も、変化終了までの時間、つまりスイッチング時間が長くなっている。
【００３３】
ここで、スイッチング損失について説明する。
PWM方式により例えばモータなど大きなインダクタンスを駆動する場合、１パルス毎にみると電流の変化はごくわずかであるため、電流一定とみなせる。すなわちスイッチング時の電圧波形の積分値を損失とみなすことができる。
このことを踏まえて、サイン波１００、サイン波２００、折線波形３００、ツインＴフィルタ波形４００を比較し、サイン波１００のスイッチング損失を１とした場合の相対比較結果を以下の表１に示す。
【００３４】
【表１】
表１から明らかなように、サイン波１００に対して、最適化により求めた折線波形３００は、損失が同じであるのに対して、サイン波２００、ツインＴフィルタ波形４００は損失が２倍か２倍以上となっている。
【００３５】
次に、例として行った１ＭHzのノイズ低減と、スイッチング損失の結果について相対比較した結果を表２に示す。
【００３６】
【表２】
表２から明らかなように、実施例１の規範電圧波形生成部３から出力され、これが負荷５の下流の波形となるようフィードバックされる折線波形では、スイッチング損失を増加させることなく、目的とする特定の周波数成分のノイズを抑制している。なお、他の帯域についてはノイズが増える可能性がある。
【００３７】
サイン波は、一般的な台形波に比べて特定の帯域以上の高調波成分を低下できる作用はあるが、必要以外の帯域も小さくしてしまう。言い換えると高調波成分が低下すると波形が鈍るため、より低い周波数まで低下を狙うと、立上り、立下り時間が長くなりスイッチング損失が増加するトレードオフの関係にあることが確認できた。
【００３８】
さらに言い換えて説明する。
図１３は台形波をサイン波に変更した場合の波形と周波数特性を示す説明グラフ図である。図１４は台形波をサイン波にし、さらに緩やかなサイン波にした場合の波形と周波数特性を示す説明グラフ図である。図１５は台形波を実施例１の最適化した折線波形にした場合の波形と周波数特性を示す説明グラフ図である。
【００３９】
よく用いられる台形波５１をサイン波５２にすれば、高周波数域でノイズレベルを低下できる（図１３参照）。さらに、サイン波５２を緩やかなサイン波５３にして高調波を低減させようとすると、立上り、立下り時間が増加する（図１４参照）。実施例１の最適化した折線波形５４では、立上り、立下り時間を変えずに特定周波数帯で台形波５１よりもノイズレベルを低くする（図１５参照）。
【００４０】
[フィルタについて]
原信号の制御パルスを台形波として、このような波形整形を行う場合には、フィルタがよく用いられる。実施例１の最適化した折線波形を用いるのに対してフィルタを用いる場合について、以下に説明しておく。
図１６は、説明に用いた負荷８の回路構成を示す図である。図１７はフィルタの性質を表わす説明図である。
【００４１】
ここで、負荷８がインダクタンスＬ２とダイオードＤ１で表わされるものとし、負荷８は上流に電源９が電源を供給するよう接続され、下流に駆動のためにスイッチング素子Ｍ３が接続される回路構成であるとする。
なお、インダクタンスＬ２はモータのように大きなインダクタンスであるとする。
【００４２】
スイッチング素子Ｍ３がオンのとき、すなわちスイッチング素子Ｍ３が導通しているときは、出力電圧測定点１５０は、GNDレベルになっており、インダクタンスＬ２の両端に電源電圧Ｖ１が掛かり、スイッチング素子Ｍ３に掛かる電圧は０である。すなわちスイッチング素子Ｍ１は電流を通すが電圧が０のため、スイッチング素子Ｍ３の損失は０である。
【００４３】
次に、スイッチング素子Ｍ３がオフのときは、スイッチング素子Ｍ３がオンの時とは逆となり、スイッチング素子Ｍ３の両端には、電圧が発生する。言い換えると、電源９の電圧Ｖ１１の電圧＋ダイオードＤ１の順方向電圧降下の分、電圧が発生するが、電流が０のため、やはりスイッチング素子Ｍ３の損失は０である。
【００４４】
次に、スイッチング素子Ｍ３がスイッチングをしているときは、スイッチング素子Ｍ３の両端には中間的な電圧と、中間的な電流が発生するため損失が生じる。スイッチング素子Ｍ３がオンからオフになる時の最後はスイッチング素子Ｍ３の出力電圧が電源９の電圧Ｖ１１＋ダイオードＤ１の順方向の電圧にならないとダイオードＤ１に転流（電流の流れが切り替わる）が起こらないので、スイッチング波形の最後がずるずると引きずる間は、スイッチング素子Ｍ３に損失が出続ける。
ここで、フィルタの性質上、ステップ応答波形が引きずることは避けられないので、折線やサイン波と比較して損失が増加することになる。
【００４５】
このように、実施例１のスイッチング回路の規範電圧波形生成部３で生成される折線波形は、フィルタを用いるもの、ツインＴフィルタを用いるもの、サイン波を用いるものに比較して有利である。
【００４６】
次に、効果を説明する。
実施例１のスイッチング回路にあっては、下記に列挙する効果を得ることができる。
【００４７】
(1)スイッチング素子Ｍ１を駆動して負荷５を作動させるスイッチング回路１において、負荷５との接続部分で計測されるスイッチング回路１の出力を、特定の高調波周波数成分の小さい波形にする規範電圧波形生成部３を備えたため、必要以外の高調波成分を低減することなく、必要な帯域の高調波成分のみを低減することができる。
必要な特定の帯域の高調波成分のみを低減すると、例えば、ＡＭラジオノイズ１ＭHzの近傍のみを低減したい場合に非常に有効である。
【００４８】
(2)上記(1)において、出力信号の生成は、複数箇所で折れた波形形状である折線波形を出力する規範電圧波形生成部３を備えている、折れた波形形状を最適なものにすることで、負荷５の特定周波数成分を小さくし、ノイズを低減するなどを行うことができる。
【００４９】
(3)上記(1)及び(2)において、規範電圧波形生成部３は、初期値となる折線波形を設定し、高調波成分を小さくする特定の周波数ｗnを設定するステップＳ１の処理と、折れ点の値Ｘｉに対して、離散フーリエ係数ｘｎを設定し、ｎを次数とし、Ｎをサンプリング数とし、ｋを０から増加する変数とし、
【００５０】
下記の式
【００５１】
【数１１】
に基づいて離散フーリエ変換を行うステップＳ２の処理と、
【００５２】
評価関数をＩとし、
【００５３】
下記の式
【００５４】
【数１２】
に基づいて評価関数Ｉの演算値を算出するステップＳ３の処理と、
【００５５】
評価関数Ｉの演算値が最小かどうかを判断し、最小ならば、その時点の折線波形を最適波形とし、最小でないならば折れ点を調整し、ステップＳ２の処理へ戻るステップＳ４〜Ｓ６の処理と、により評価関数Ｉの演算値が最小となる折線波形を出力する回路構成としため、スイッチング損失を増加させることなく、必要以外の高調波成分を低減することなく、必要な帯域の高調波成分のみを低減することができる。
【００５６】
(4)上記(3)において、規範電圧波形生成部３は、評価関数Ｉの演算値が最小となる折線波形を、基準電圧を出力する電源Ｖ３〜Ｖ８と、電源の基準電圧によりオンオフを行うトランジスタＱ１〜Ｑ６を折線波形の折曲数に合わせて複数組並列状に配置する回路構成としたため、最適化された折線波形を複数点で波形を折曲させる折線回路により行い、スイッチング損失を増加させることなく、必要以外の高調波成分を低減することなく、必要な帯域の高調波成分のみを低減することができる。
【００５７】
(5)上記(1)又は(2)において、規範電圧波形生成部３は、初期値となる折線波形を設定し、高調波成分を小さくする特定の周波数ｗnを設定するステップＳ１の処理と、折れ点の値Ｘｉに対して、離散フーリエ係数ｘｎを設定し、ｎを次数とし、Ｎをサンプリング数とし、ｋを０から増加する変数とし、
【００５８】
下記の式
【００５９】
【数１３】
に基づいて離散フーリエ変換を行うステップＳ２の処理と、
【００６０】
評価関数をＩとし、
【００６１】
下記の式
【００６２】
【数１４】
に基づいて評価関数Ｉの演算値を算出するステップＳ３の処理と、評価関数Ｉの演算値が最小かどうかを判断し、最小ならば、その時点の折線波形を最適波形とし、最小でないならば折れ点を調整し、ステップＳ２の処理へ戻るステップＳ４〜Ｓ６の処理により評価関数Ｉの演算値が最小となる折線波形の立上り波形部分と立下り波形部分をデータとして立上り記憶部３２１及び立下り記憶部３２２に備え、所定の矩形波と立上り波形部分及び立下り波形部分を組み合わせて折線波形を生成する構成としたため、例えばPWM制御信号のようにデューティ比の異なる波形を常に最適化した波形に容易な処理でできるようにし、スイッチング損失を増加させることなく、必要以外の高調波成分を低減することなく、必要な帯域の高調波成分のみを低減することができる。
【００６３】
(6)上記(3)〜(5)において、評価関数Ｉの演算値が最小となる折線波形は、立上り時は電圧増加方向のみに変化するものであり、立下り時は電圧減少方向のみに変化する波形であるため、短い立上り時間、立下り時間の要求に対応して、回路構成を複雑にしないようにでき、スイッチング損失を増加させることなく、必要以外の高調波成分を低減することなく、必要な帯域の高調波成分のみを低減することができる。
【００６４】
(7)上記(1)〜(6)において、規範電圧波形生成部３が出力する折線波形は、特定の高調波周波数成分が凹む形状で小さくなる部分が設けられているため、この凹む部分の周波数特性によって、特定の帯域の高調波近傍を低減することができる。
【００６５】
(8)上記(1)〜(7)において、規範電圧波形生成部３が出力する折線波形を規範電圧波形として入力し、入力した規範電圧波形に追従した電圧波形を出力する規範電圧波形追従駆動部４を備えたため、出力波形がこの最適化された折線波形となるように負荷を駆動することができる。
【００６６】
(9)上記(8)において、規範電圧波形追従駆動部４は、フィードバック回路構成であり、負荷下流の負荷との接続部分における電圧波形を追従した出力波形にするため、負荷下流の負荷との接続部分における電圧波形を、この最適化された折線波形となるようにして、負荷を駆動することができる。
【００６７】
(10)初期値となる折線波形を設定し、高調波成分を小さくする特定の周波数ｗnを設定するステップＳ１の手順と、折れ点の値Ｘｉに対して、離散フーリエ係数ｘｎを設定し、ｎを次数とし、Ｎをサンプリング数とし、ｋを０から増加する変数とし、
【００６８】
下記の式
【００６９】
【数１５】
に基づいて離散フーリエ変換を行うステップＳ２の手順と、評価関数をＩとし、
【００７０】
下記の式
【００７１】
【数１６】
に基づいて評価関数Ｉの演算値を算出するステップＳ３の手順と、評価関数Ｉの演算値が最小かどうかを判断し、最小ならば、その時点の折線波形を最適波形とし、最小でないならば折れ点を調整し、ステップＳ２の手順へ戻るステップＳ４〜Ｓ６の手順を備え、スイッチング回路における折線波形の最適化を行うため、スイッチング損失を増加させることなく、必要以外の高調波成分を低減することなく、必要な帯域の高調波成分のみを低減することができる。
【実施例２】
【００７２】
実施例２は最適化された波形が出力として表れるように、フィードフォワード回路構成により、スイッチングを行う例である。
構成を説明する。
図１８は実施例２のスイッチング回路のブロック図である。
実施例２のスイッチング回路１は、制御パルス生成部２、ゲート駆動電圧波形生成部１０、スイッチング素子Ｍ１（パワートランジスタ）を備え、電源６を用いて負荷５を駆動する構成である。
ゲート駆動電圧波形生成部１０は、出力電圧測定点１５０で最適化された波形を得ることができるように、予め最適化されたゲート駆動電圧波形をスイッチング素子Ｍ１のゲートへ出力する。
【００７３】
図１９は実施例２のスイッチング回路の回路構成例を示す回路図である。
図１９に示すスイッチング回路１では、制御パルス生成部２とゲート駆動電圧波形生成部１０を、ゲート駆動電圧波形生成回路１２と電流増幅回路１３により構成している。
ゲート駆動電圧波形生成回路１２は、出力電圧測定点１５０で最適化された波形を得ることができるように、予め最適化されたゲート駆動電圧波形を生成し、出力する。
電流増幅回路１３は、トランジスタＱ１３〜Ｑ１５、抵抗１９〜２３（抵抗２０は可変抵抗）によって電源Ｖ９を用いて増幅を行うよう構成され、ゲート駆動電圧波形生成回路１２の電圧波形をそのままに、低出力インピーダンスでゲートを駆動する。
その他構成は実施例１と同様であるので、説明を省略する。
【００７４】
作用を説明する。
[出力波形の最適化処理]
図２０に示すのは、実施例２のスイッチング回路のゲート駆動電圧波形生成回路１２の出力波形を得るための出力波形の最適化処理の流れを示すフローチャートで、以下各ステップについて説明する。
以下のステップでは、まず全体のスイッチング回路１の回路構成が、実施例１と同様に折線波形回路とフィードバック回路による構成と仮定する。そして、フィードバック回路構成では、入力波形と出力電圧測定点１５０における波形が同じ波形を得られることから、以下の処理では出力電圧測定点１５０における波形を最適化する。
なお、図５のフローチャートと同様の処理については同じ符号を示し、説明を省略する。
【００７５】
ステップＳ７では、ステップＳ１で設定された折線波形によって得られる出力電圧測定点１５０における電圧波形、スイッチ素子Ｍ１（パワートランジスタ）のゲート電圧波形を、実験又はシミュレーションにより求める。
【００７６】
ステップＳ８では、ステップＳ１で設定した折線波形の折れ点の値Ｘiに対して離散フーリエ係数ｘｎを次のように設定する。
【００７７】
【数１７】
なお、ｎは次数であり、Ｎはサンプリング数である。
つまり、必要周波数を考慮して、ｘ０〜ｘｎを求める離散フーリエ変換を実施する。
【００７８】
[ゲート駆動電圧波形の最適化]
図２０に示すフローチャートの処理が完了し、出力電圧測定点１５０における波形を最適化できたならば、その際にステップＳ７で求めた、ゲート信号波形を抽出する。言い換えると、出力電圧測定点１５０における波形を最適化した際の折線波形入力の際のフィードバック回路構成におけるゲート信号波形を抽出する。
【００７９】
そして、抽出されたゲート信号波形と同じで出力の低い波形をゲート駆動電圧波形生成回路１２が出力するようにする。それば、例えばゲート駆動電圧波形生成回路１２がマイコン等から出力するようにする場合には、その信号生成に関するデータとなり、ゲート駆動電圧波形生成回路１２が回路により出力するならば、回路構成及び素子の諸元となる。
【００８０】
[必要な帯域の高調波成分のみを低減する作用]
図２１は実施例２における出力電圧測定点における電圧波形及びゲート信号波形を示す波形図である。
実施例２では、制御パルス生成部２、ゲート駆動電圧波形生成部１０、スイッチング素子Ｍ１が、フィードフォワード回路構成となり、スイッチング素子Ｍ１により負荷５への駆動をスイッチング制御する。
このフィードフォワード回路構成は、より具体的には例えば図１９に示すゲート駆動電圧波形生成回路１２、電流増幅回路１３、スイッチング素子Ｍ１、電源Ｖ１９による構成となる。
【００８１】
ここで、ゲート駆動電圧波形生成部１０又はゲート駆動電圧波形生成回路１２で出力されるスイッチング素子Ｍ１のゲートを駆動するゲート信号は、そのゲート信号により負荷５が駆動されると、負荷５の下流の出力電圧測定点１５０の波形が、実施例１の最適化折線波形と同じになるように予め設定されている（ステップＳ１、Ｓ３〜Ｓ８、及びこれを抽出して回路化した図１９に示す回路構成参照）。
【００８２】
そのため、予め設定した目標の周波数特性、つまり特定の帯域の高調波成分を抑制する波形を、スイッチング回路の出力にできる（図２１参照）。
よって、実施例１と同様に、特定の周波数成分のノイズが抑制される。
さらに、フィードフォワード回路構成により、制御入力に対しての応答性に優れたスイッチング回路となる。
【００８３】
効果を説明する。実施例２のスイッチング回路にあっては、上記(1)に加えて、以下の効果を有する。
(10)上記(1)において、出力信号の生成は、負荷５との接続部分（出力電圧測定点１５０）で計測されるスイッチング回路１の出力波形が、特定の高調波周波数成分を小さくする折線波形の場合と略同じ周波数特性の出力波形になるようスイッチング素子Ｍ１の駆動波形を出力するゲート駆動電圧波形生成部１０を備えたため、特定の駆動電圧波形によりスイッチング素子Ｍ１のゲート駆動を行い、特定の高調波周波数成分を小さくする折線波形の場合と略同じ周波数特性の出力波形を出力電圧測定点１５０で得るようにして、負荷５の特定周波数成分を小さくし、ノイズを低減するなどを行うことができる。
【００８４】
(11)上記(10)において、折線波形は、初期値となる折線波形を設定し、高調波成分を小さくする特定の周波数ｗnを設定するステップＳ１の処理と、設定された折線波形の場合と略同じ周波数特性の出力波形を得られるスイッチング素子Ｍ
１のゲート駆動波形を求めるステップＳ７の処理と、折れ点の値Ｘｉに対して、離散フーリエ係数ｘｎを設定し、ｎを次数とし、Ｎをサンプリング数とし、ｋを０から増加する変数とし、下記の式
【００８５】
【数１８】
に基づいて離散フーリエ変換を行うステップＳ８の処理と、評価関数をＩとし、下記の式
【００８６】
【数１９】
に基づいて評価関数Ｉの演算値を算出するステップＳ３の処理と、評価関数Ｉの演算値が最小かどうかを判断し、最小ならば、その時点の折線波形を最適波形とし、最小でないならば折れ点を調整し、ステップＳ７の処理へ戻るステップＳ４〜Ｓ６の処理と、により評価関数Ｉの演算値が最小となる波形としたため、スイッチング損失を増加させることなく、必要以外の高調波成分を低減することなく、必要な帯域の高調波成分のみを低減することができるスイッチング素子Ｍ１のゲート駆動波形を得ることができる。
【００８７】
(12)上記(1)又は(10)、もしくは(11)において、出力信号の生成は、ゲート駆動電圧波形生成回路１２と、スイッチング素子Ｍ１と、ゲート駆動電圧波形生成回路１２からの波形を維持し且つ電流を増幅してスイッチング素子Ｍ１を駆動する電流増幅回路１３により構成されたフィードフォワード回路構成であるため、制御入力に対して応答性よくゲート駆動信号を制御することができる。
その他作用効果は実施例１と同様であるので説明を省略する。
【実施例３】
【００８８】
実施例３はスイッチング回路の出力信号の生成をフィードフォワード＋フィードバック構成にした例である。
構成を説明する。
図２２は実施例３のスイッチング回路のブロック図である。
実施例３のスイッチング回路１は、制御パルス生成部２、ゲート駆動電圧波形生成部１４、スイッチング素子Ｍ１、負荷５、電源６、出力電圧検知部１６、ノイズレベル判定部１５を備えている。このスイッチング回路１は、出力電圧検知部１６からの言わば帰還路によりノイズ判定を行い、ゲート駆動信号を変更するので、実施例２のフィードフォワード構成にフィードバック構成を加えたフィードフォワード＋フィードバック構成である。
【００８９】
図２３は実施例３のスイッチング回路のさらに具体的なブロック図である。
図２３に示す実施例３のスイッチング回路１は、制御パルス生成部２、第１ゲート駆動電圧波形生成部１７、第２ゲート駆動電圧波形生成部１８、選択回路１９、駆動回路２０、スイッチング素子Ｍ１、負荷５、電源６、出力電圧検知部１６、バッファ２１、帯域通過フィルタ２２を備えた、フィードフォワード＋フィードバック構成である。
【００９０】
第１ゲート駆動電圧波形生成部１７は、予め用意された第１のゲート駆動電圧波形を出力する。
第２ゲート駆動電圧波形生成部１８は、予め用意された第２にゲート駆動電圧波形を出力する。
ここで、第１のゲート駆動電圧波形と第２のゲート駆動電圧波形は、例えば傾向として、経年変化により特定周波数の高調波の抑制における周波数ズレがあることなどを考慮し、設定されていることが望ましい。
【００９１】
選択回路１９は、現在の特定帯域での信号レベルから、第１ゲート駆動電圧波形生成部１７と第２ゲート駆動電圧波形生成部１８のどちらかの出力を選択し、選択した方の信号を出力する。
駆動回路２０は、選択されたゲート駆動電圧波形により、スイッチング素子Ｍ１を駆動する。
バッファ２１は、検出波形を一時的に保持する。
帯域通過フィルタ２２は、検出波形の高調波周波数の通過を抑制している帯域のみを通過させる。
出力電圧検知部１６は、負荷５の下流で、出力電圧測定点１５０における出力電圧を検出し、検出波形をバッファ２１へ送る。
その他構成は、実施例２と同様であるので説明を省略する。
【００９２】
作用を説明する。
[必要な帯域の高調波成分のみを低減する作用]
実施例３では、フィードフォワード回路構成により、スイッチング素子Ｍ１のゲートを駆動する。そしてこのゲート信号は、負荷５の下流の出力電圧測定点１５０で測定される出力波形が、実施例１の最適化折線波形と同じになるように予め設定されている。
【００９３】
そのため、予め設定した目標の周波数特性、つまり特定の帯域の高調波成分を抑制する波形を、スイッチング回路の出力にできる。
よって、実施例１と同様に、特定の周波数成分のノイズが抑制される。
さらに、フィードフォワード回路構成により、制御入力に対しての応答性に優れたスイッチング回路となる。
【００９４】
さらに実施例３では、この出力電圧波形を出力電圧検知部１６で検知し、バッファ２１に一時的に保持する。そして、バッファ２１で保持した出力電圧波形を帯域通過フィルタ２２に通過させ、高調波周波数成分を抑制する特定周波数成分のみを抽出する。
そして、選択回路１９において、ノイズレベルについての判断を行う。この判断では、第１ゲート駆動電圧波形生成部１７からの出力と、第２ゲート駆動電圧波形生成部１８の出力のどちらが最適であるかを判断する。
例えば、周波数ズレに対して２方向に補正を行う傾向を予め持たせた２つの出力を用意し、一方を選択した際の特定帯域でのノイズレベルを見て、他方への変更を判断する。
【００９５】
そして選択回路１９は、第１ゲート駆動電圧波形生成部１７を用いるか、第２ゲート駆動電圧波形生成部１８を用いるかを選択し、選択した方のゲート信号を駆動回路２０へ出力する。
駆動回路２０では、この選択され、出力されたゲート信号によりスイッチング素子Ｍ１を駆動する。
【００９６】
よって、実施例３では、出力電圧波形についてフィードバック制御が成されていることになる。これによって、経年変化で抑制したい周波数の帯域がズレた場合や、何らかの異常が生じて、抑制したい周波数の帯域のノイズが抑制されなくなった場合に、ゲート信号波形を変更する。よって、良好に特定の周波数の帯域でノイズ抑制を行う。
【００９７】
効果を説明する。実施例３のスイッチング回路にあっては、(1),(10)〜(12)に加えて、以下の効果を有する。
(13)上記(12)において、出力信号の生成は、負荷５との接続部分で計測されるスイッチング回路１の出力波形が、特定の高調波周波数成分を小さくする折線波形の場合と略同じ周波数特性の出力波形かどうかを、出力電圧検知部１６で検知し特定周波数の帯域通過フィルタ２２を通過させた出力電圧波形から判定し、判定結果によりスイッチング素子Ｍ１の出力波形を、第１ゲート駆動電圧波形生成部１７の出力と第２ゲート駆動電圧波形生成部１８の出力のどちらかを選択する選択回路１９によるフィードバック回路構成を設けたため、フィードフォワード回路構成によりスイッチング素子Ｍ１を駆動し、出力電圧測定点１５０での出力波形を、特定周波数の高調波を抑制するものにでき、さらにその出力波形が高調波を抑制する周波数にズレ等が生じていないかをフィードバックして、より最適なゲート駆動信号を選択し、良好に特定周波数の高調波を抑制することを維持させることができる。
その他作用効果は実施例２と同様であるので説明を省略する。
【実施例４】
【００９８】
実施例４はスイッチング回路の出力信号の生成をフィードフォワード＋フィードバック構成にした例である。
構成を説明する。
なお、図２２における構成は実施例３と同様となる。
図２４は実施例４のスイッチング回路のより具体的なブロック図である。
図２４に示す実施例４のスイッチング回路１は、ゲート電圧オフセット回路２３、ゲート駆動電圧波形生成部２４を備えている。
【００９９】
ゲート電圧オフセット回路２３は、特定周波数におけるノイズレベルの初期値、あるいはその後に検出したノイズレベルによりゲート駆動波形のオフセット調整を行う。
ゲート駆動電圧波形生成部２４は、出力電圧測定点１５０で測定される出力電圧が、特定の周波数の高調波を抑制する折線波形と略同じとなるゲート信号を出力する。
その他構成は、実施例３と同様であるので説明を省略する。
【０１００】
作用を説明する。
[必要な帯域の高調波成分のみを低減する作用]
図２５は実施例４におけるゲート信号のオフセットの説明図である。
実施例４では、フィードフォワード回路構成により、スイッチング素子Ｍ１のゲートを駆動する。そしてこのゲート信号は、負荷５の下流の出力電圧測定点１５０で測定される出力波形が、実施例１の最適化折線波形と同じになるように予め設定されている。
【０１０１】
そのため、予め設定した目標の周波数特性、つまり特定の帯域の高調波成分を抑制する波形を、スイッチング回路の出力にできる。
よって、実施例１と同様に、特定の周波数成分のノイズが抑制される。
さらに、フィードフォワード回路構成により、制御入力に対しての応答性に優れたスイッチング回路となる。
【０１０２】
さらに実施例４では、この出力電圧波形を出力電圧検知部１６で検知し、バッファ２１に一時的に保持する。そして、バッファ２１で保持した出力電圧波形を帯域通過フィルタ２２に通過させ、高調波周波数成分を抑制する特定周波数成分のみを抽出する。
そして、ゲート電圧オフセット回路２３では、特定帯域におけるノイズレベルに応じて、スイッチ素子Ｍ１のゲート駆動を行うゲート信号を、オフセットする。例えば、図２５に示すように、低いレベルのゲート駆動波形５０３から高いレベルのゲート駆動波形５０４に変更するオフセット調整を行う。
【０１０３】
これにより、例えば経年変化によるゲート信号のオフセットずれを調整し、良好に特定周波数の高調波成分を抑制することが行えるようにする。
よって、実施例３では、出力電圧波形についてフィードバック制御が成されていることになる。これによって、経年変化等によりゲート信号がズレていることにより、抑制したい周波数の帯域のノイズの抑制が少なくなった場合に、ゲート信号波形をオフセットする調整を行う。よって、良好に特定の周波数の帯域でノイズ抑制を行う。
また、ゲート信号のオフセット調整は、スイッチング素子Ｍ１の起動電圧Ｖthの固体差バラツキを吸収することになり、コストを抑制して性能を良好に発揮することになる。例えば図２５に示す線５０１、線５０２のようなバラツキが生じている場合に、これに合わせて、低いレベルのゲート駆動波形５０３から高いレベルのゲート駆動波形５０４に変更するオフセット調整を行う。
【０１０４】
効果を説明する。実施例４のスイッチング回路にあっては、(1),(10)〜(12)に加えて、以下の効果を有する。
(13)´上記(12)において、出力信号の生成は、負荷５との接続部分で計測されるスイッチング回路１の出力波形が、特定の高調波周波数成分を小さくする折線波形の場合と略同じ周波数特性の出力波形との差分を、出力電圧検知部１６で検知し特定周波数の帯域通過フィルタ２２を通過させた出力電圧波形からゲート駆動電圧波形生成部２４によるスイッチング素子Ｍ１への出力波形をゲート電圧オフセット回路２３でオフセット調整するため、フィードフォワード回路構成によりスイッチング素子Ｍ１を駆動し、出力電圧測定点１５０での出力波形を、特定周波数の高調波を抑制するものにでき、さらにその出力波形にズレ等が生じていないかをフィードバックして、より最適なゲート駆動信号を選択し、良好に特定周波数の高調波を抑制することを維持させることができる。また、スイッチング素子の起動電圧等のズレを吸収することができる。
その他作用効果は実施例３と同様であるので説明を省略する。
【０１０５】
以上、本発明のスイッチング回路を実施例１〜実施例４に基づき説明してきたが、具体的な構成については、これらの実施例に限られるものではなく、特許請求の範囲の各請求項に係る発明の要旨を逸脱しない限り、設計の変更や追加等は許容される。
例えば実施例１では、負荷の例としてモータを挙げているが、照明や他の動作装置など、他のものであってもよい。
また例えば、実施例１では、基準電圧とトランジスタを複数組としたものを規範電圧波形生成部の折線回路の例として示したが、メモリとＩＣ，マイコン等により最適化波形をデータとして備えて、矩形波と立上り、立下りを加えるようにして波形形成を行うものであってもよい。
【０１０６】
また例えば、実施例１では、制御パルスを台形波としたが、デジタル信号等であってもよい。
また例えば、実施例１では、立上りと立下りを最適化するとともに、同じ波形としたが、立上りと立下りの一方のみを最適化してもよい。また、要求によっては、立上りと立下りをそれぞれ別に最適化し、立上りと立下りが異なる波形にしたものであってもよい。
【産業上の利用可能性】
【０１０７】
本発明のスイッチング回路は、自動車産業、電気機器産業、家電、新エネルギー、産業機器、車両等、電源を必要とするあらゆる産業に利用することができる。
【図面の簡単な説明】
【０１０８】
【図１】実施例１のスイッチング回路のブロック図である。
【図２】実施例１のスイッチング回路のブロック図である。
【図３】スイッチング回路の折線波形生成部及び最適波形記憶部の具体的な回路構造を示す図である。
【図４】スイッチング回路の規範電圧波形追従駆動部、負荷、電源の回路構成例を示す図である。
【図５】実施例１のスイッチング回路の最適波形記憶部の立上り記憶部及び立下り記憶部に記憶させているデータを求める処理の流れを示すフローチャートである。
【図６】立上り時の折線波形の最適化の説明図である。
【図７】実施例１における規範電圧波形生成部の出力波形と他の波形を比較した波形図である。
【図８】実施例１における規範電圧波形生成部の出力波形の立上り部分と他の波形の立上り部分を比較した波形図である。
【図９】実施例１における規範電圧波形生成部の出力波形の立下り部分と他の波形の立下り部分を比較した波形図である。
【図１０】ツインＴフィルタの構成例の回路図である。
【図１１】２つのサイン波、折線波形、ツインＴノッチフィルタ波形の周波数特性を示すグラフ図である。
【図１２】２つのサイン波、折線波形、ツインＴノッチフィルタ波形の時間軸波形である。
【図１３】台形波をサイン波に変更した場合の波形と周波数特性を示す説明グラフ図である。
【図１４】台形波をサイン波にし、さらに緩やかなサイン波にした場合の波形と周波数特性を示す説明グラフ図である。
【図１５】台形波を実施例１の最適化した折線波形にした場合の波形と周波数特性を示す説明グラフ図である。
【図１６】説明に用いた負荷の回路構成を示す図である。
【図１７】フィルタの特性を表わす説明図である。
【図１８】実施例２のスイッチング回路のブロック図である。
【図１９】実施例２のスイッチング回路の回路構成例を示す回路図である。
【図２０】実施例２のスイッチング回路のゲート駆動電圧波形生成回路１２の出力波形を得るための出力波形の最適化処理の流れを示すフローチャートである。
【図２１】実施例２における出力電圧測定点における電圧波形及びゲート信号波形を示す波形図である。
【図２２】実施例３のスイッチング回路のブロック図である。
【図２３】実施例３のスイッチング回路のさらに具体的なブロック図である。
【図２４】実施例４のスイッチング回路のより具体的なブロック図である。
【図２５】実施例４におけるゲート信号のオフセットの説明図である。
【符号の説明】
【０１０９】
１ スイッチング回路
２ 制御パルス生成部
３ 規範電圧波形生成部
３１ 折線波形生成部
３１１ 折線波形回路
３２ 最適波形記憶部
３２１ 立上り記憶部
３２２ 立下り記憶部
４ 規範電圧波形追従駆動部
５ 負荷
６ 電源
７ ツインＴフィルタ
８ 負荷
９ 電源
１１ ゲート駆動電圧波形生成部
１２ ゲート駆動電圧波形生成回路
１３ 電流増幅回路
１４ ゲート駆動電圧波形生成部
１５ ノイズレベル判定部
１６ 出力電圧検知部
１７ 第１ゲート駆動電圧波形生成部
１８ 第２ゲート駆動電圧波形生成部
１９ 選択回路
２０ 駆動回路
２１ バッファ
２２ 帯域通過フィルタ
２３ ゲート電圧オフセット回路
２４ ゲート駆動電圧波形生成部
５１ 台形波
５２ サイン波
５３ （サイン波５２より緩やかに変化させた）サイン波
５４ （実施例１の最適化された）折線波形
１００ サイン波
１５０ 出力電圧測定点
２００ サイン波
３００ 折線波形
４００ ツインＴフィルタ波形
５０１ 線
５０２ 線
５０３ ゲート駆動波形
５０４ ゲート駆動波形
Ｃ１〜Ｃ４ コンデンサ
Ｄ１，Ｄ２ ダイオード
Ｉ 評価関数
Ｌ１,Ｌ２ インダクタンス
Ｍ１〜Ｍ３ スイッチング素子（パワートランジスタ）
Ｑ１〜Ｑ１２ トランジスタ
Ｒ１〜Ｒ１８ 抵抗
Ｖ１〜Ｖ９ 電源
ｗn 狙いの周波数（数１において重み関数となる）
Ｘi 折れ点
ｘｎ 離散フーリエ係数
【技術分野】
【０００１】
本発明は、スイッチング回路及び波形最適化方法の技術分野に属する。
【背景技術】
【０００２】
従来のスイッチング回路では、電界効果型出力トランジスタのゲート電圧をフィードバックしている（例えば、特許文献１参照。）。
【０００３】
また、ランプに流れる電流を制御するFETをスイッチング制御する際にランプ駆動電流の立ち上がり、立下り部分が正弦波状となる制御信号を生成してFETに出力しているものもある（例えば、特許文献２参照。）。
【特許文献１】特開２００５−２１８０６８号公報（第２−７頁、全図）
【特許文献２】特開２００７−１３９１６号公報（第２−１３頁、全図）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来にあっては、サイン波の場合は特定の帯域以上を台形波よりも低減する効果はあるが、必要以上の帯域も小さくしてしまう。言い換えると、高調波成分が低下すると波形が鈍る傾向になることから、より低い周波数まで低減を狙うと、立上り及び立下り時間が長くなりスイッチング損失が増加するものであった（トレードオフの関係）。
【０００５】
本発明は、上記問題点に着目してなされたもので、その目的とするところは、必要以外の高調波成分を低減することなく、必要な帯域の高調波成分のみを低減することができるスイッチング回路及び波形最適化方法を提供することにある。
【課題を解決するための手段】
【０００６】
上記目的を達成するため、本発明では、スイッチング素子を駆動して負荷を作動させるスイッチング回路において、前記負荷との接続部分で計測される前記スイッチング回路の出力を、特定の高調波周波数成分の小さい波形にする出力信号生成手段を備えた、ことを特徴とする。
【発明の効果】
【０００７】
よって、本発明にあっては、必要以外の高調波成分を低減することなく、必要な帯域の高調波成分のみを低減することができる。
【発明を実施するための最良の形態】
【０００８】
以下、本発明のスイッチング回路を実現する実施の形態を、請求項１〜９,１４に係る発明に対応する実施例１と、請求項１,１０〜１２に係る発明に対応する実施例２と、請求項１,１０〜１３に係る発明に対応する実施例３、実施例４に基づいて説明する。
【実施例１】
【０００９】
まず、構成を説明する。
図１は実施例１のスイッチング回路のブロック図である。
実施例１のスイッチング回路１は、制御パルス生成部２、規範電圧波形生成部３、規範電圧波形追従駆動部４、負荷５、電源６を主要な構成としている。
制御パルス生成部２は、規範電圧波形追従駆動部４を駆動制御するための波形となる制御パルスを生成し出力する。
規範電圧波形生成部３は、予めノイズと損失が要求される所定の値を満たす入力波形（本明細書において規範波形と呼ぶ）を生成し出力する。
規範電圧波形追従駆動部４は、入力される規範波形によりオンオフのスイッチシングを行う駆動部である。
負荷５は、スイッチングによる電圧のオンオフで駆動するものである。
電源６は、負荷５の駆動のための電源を供給する。
【００１０】
実施例１のスイッチング回路の規範電圧波形生成部３について、さらに詳細に説明する。
図２は実施例１のスイッチング回路のブロック図である。
実施例１のスイッチング回路１において、規範電圧波形生成部３は、折線波形生成部３１と最適波形記憶部３２を備えている。
折線波形生成部３１は、時間軸に対して複数の電圧ポイントで折曲するようにした立上り波形部分と立下り波形部分を有する折線波形を生成する。この立上り波形部分と立下り波形部分は、最適波形記憶部３２から出力される波形を用いるようにする。
【００１１】
最適波形記憶部３２は、立上り記憶部３２１と立下り記憶部３２２を備え、予め求められた最適波形を記憶し、折線波形生成部３１へ出力する。
立上り記憶部３２１は、予め求められた最適波形の立上り波形部分を記憶し、必要に応じて出力する。
立下り記憶部３２２は、予め求められた最適波形の立下り波形部分を記憶し、必要に応じて出力する。
【００１２】
図３に示すのは、スイッチング回路１の折線波形生成部３１及び最適波形記憶部３２の具体的な回路構造を示す図である。折線波形生成部３１と最適波形記憶部３２は、例えばメモリとデータ処理を行うＩＣやマイコン等によるものであってもよいが、ここでは、予め最適化された折線波形の立上りを生成する回路例について説明しておく。なお、立下りを同じ折線波形としてもよく、別の折線波形としてもよい。
【００１３】
以下折線波形回路３１１として説明する。
折線波形回路３１１は、制御パルス生成部２からの入力出力ライン上に設けた抵抗Ｒ１と、PNP型で、ベースに電源Ｖ３を接続し、エミッタに抵抗Ｒ２を介して抵抗Ｒ１の下流と接続し、コレクタを接地したトランジスタＱ１と、PNP型で、ベースに電源Ｖ４を接続し、エミッタに抵抗Ｒ３を介して抵抗Ｒ１の下流と接続し、コレクタを接地したトランジスタＱ２と、PNP型で、ベースに電源Ｖ５を接続し、エミッタに抵抗Ｒ４を介して抵抗Ｒ１の下流と接続し、コレクタを接地したトランジスタＱ３を備えている。
【００１４】
さらに、折線波形回路３１１は、NPN型で、ベースに電源Ｖ６を接続し、コレクタに電源Ｖ２を接続し、エミッタに抵抗Ｒ５を介して抵抗Ｒ１の下流に接続したトランジスタＱ４と、NPN型で、ベースに電源Ｖ７を接続し、コレクタに電源Ｖ２を接続し、エミッタに抵抗Ｒ６を介して抵抗Ｒ１の下流に接続したトランジスタＱ５と、NPN型で、ベースに電源Ｖ８を接続し、コレクタに電源Ｖ２を接続し、エミッタに抵抗Ｒ７を介して抵抗Ｒ１の下流に接続したトランジスタＱ６を備えている。
【００１５】
図４に示すのは、スイッチング回路１の規範電圧波形追従駆動部４、負荷５、電源６の回路構成例を示す図である。
規範電圧波形追従駆動部４は、抵抗Ｒ８〜Ｒ１３、電源Ｖ９、コンデンサＣ１、トランジスタＱ７〜Ｑ１２、ダイオードＤ１，Ｄ２、パワートランジスタＭ１（スイッチング素子）により構成されており、トランジスタＱ７，Ｑ８とトランジスタＱ９，Ｑ１０がカレントミラー回路を構成したフィードバック構成である。
負荷５は、モータを想定し、抵抗Ｒ１４，Ｒ１５、インダクタンスＬ１、パワートランジスタＭ２により構成し、電源６（Ｖ１０）に接続する構成である。
【００１６】
作用を説明する。
[最適波形生成処理]
図５に示すのは、実施例１のスイッチング回路の最適波形記憶部３２の立上り記憶部３２１及び立下り記憶部３２２に記憶させているデータを求める処理の流れを示すフローチャートである。言い換えると、折線波形回路３１１の折線数、折線基準電圧を決める処理の流れを示すフローチャートである。以下に各ステップについて説明する。
【００１７】
ステップＳ１では、初期値となる折線の用意を行う。この折線の用意では、複数の時間点に対する波形の折曲点の基準電圧を、立上りと立下りにおいて、設定する。また、必要な帯域の高調波成分のみを低減する目的の周波数特性をｗnとして設定する。
【００１８】
ステップＳ２では、折れ点の値Ｘiに対して離散フーリエ係数ｘｎを次のように設定する。
【００１９】
【数９】
なお、ｎは次数であり、Ｎはサンプリング数である。
つまり、必要周波数を考慮して、ｘ０〜ｘｎを求める離散フーリエ変換を実施する。
【００２０】
ステップＳ３では、評価関数Ｉを下記のように設定する。
【００２１】
【数１０】
このとき、所望の周波数特性は、重み関数ｗnで設定されることになる。
そして、ステップＳ２で求めた、ｘ０〜ｘｎを用いてＩの値を求める。
【００２２】
ステップＳ４では、値Ｉが最小かどうかを判断し、最小ならばステップＳ６へ進み、最小でないならばステップＳ５へ進む。
【００２３】
ステップＳ５では、折線波形を初期状態から折れ点を値の大小方向、時間方向に変更するようにして調整する。
【００２４】
ステップＳ６では、値Ｉが最小になっているため、その際の折線状態が最適なものであるとする。
なお、値Ｉの最小を求める手法としては、ニュートンラプソン法を例として挙げておく。
図６に示すのは、立上り時の折線波形の最適化の説明図である。
実施例１の上記ステップＳ１〜Ｓ６の処理による折線波形の最適化では、立上り、立下り時間の短さから、図６(a)に示すように立上り時には、増加方向のみ、立下り時には、低下方向のみとする。そのため、図６(b)に示すように増加方向、低下方向の両方を含む波形としないものとする。
これにより、短い立上り、立下り時間の要求に充分対応できるものにする。
【００２５】
[折線波形回路の動作]
ここで、図３に例として示した折線波形回路の動作について、説明しておく。
電源Ｖ１からの出力波形（制御パルス生成部２からの制御パルス）が０Ｖの時は、トランジスタＱ４，Ｑ５，Ｑ６がオンとなり、出力は電源Ｖ２の電圧（例えば５Ｖ）に対して、Ｒ１対Ｒ４，Ｒ５，Ｒ６の並行接続の抵抗分圧した値が出力される。この時、Ｑ１，Ｑ２，Ｑ３はオフである。
【００２６】
そして、徐々に電源Ｖ１の電圧が上昇すると、トランジスタＱ６、トランジスタＱ５、トランジスタＱ４の順にオフしていき、波形の立上りの傾斜が急になる。さらに、電源Ｖ１の電圧が上昇すると、トランジスタＱ３、トランジスタＱ２、トランジスタＱ１の順にオンして行くので、波形の傾斜はゆるくなる。これにより、入力される台形波の制御パルスを複数段で線を折った波形にする。
なお、折線波形は、折線を短くして行き、連続的に変化する波形を得たものであってもよい。つまり、各折線が微小長さのものであり、これが多数組み合わせられて折線波形を構成するものであってもよい。
【００２７】
[規範電圧波形追従駆動部の動作について]
ここで、図４に示す規範電圧波形追従駆動部４の回路例の動作について説明しておく。
規範電圧波形追従駆動部４では、カレントミラーの回路構成部分により、入力される折線波形と出力電圧波形を近づけるようにした波形によりパワートランジスタＭ１（スイッチング素子）を駆動することで、規範電圧波形に追従した出力電圧が得られる。
なお、規範電圧波形追従駆動部４はフィードバック回路構成となっているため、駆動波形に対して、ほぼそのままの出力波形を得ることができる特性を持つ。
そのため、目標とする周波数成分を低下させる規範電圧波形が入力されれば、負荷５の下流（出力電圧測定点１５０）では、ほぼそのままの出力波形を得ることができることになる。
【００２８】
[必要な帯域の高調波成分のみを低減する作用]
図７は実施例１における規範電圧波形生成部３の出力波形と他の波形を比較した波形図である。図８は実施例１における規範電圧波形生成部３の出力波形の立上り部分と他の波形の立上り部分を比較した波形図である。図９は実施例１における規範電圧波形生成部３の出力波形の立下り部分と他の波形の立下り部分を比較した波形図である。
原信号を同じ台形波の制御パルス生成部２の出力とし、まず第１にサイン波で、立上り時間、立下り時間を２μｓとしたものをサイン波１００とする。
次にサイン波１００に対してサイン波の立上り、立下りの時間を延ばしたサイン波で、（立上り時間、立下り時間を４μｓとしたものをサイン波２００とする。
さらに、サイン波１００と同じ立上り、立下り時間にして、上記ステップＳ１〜Ｓ６により最適化した折線波形を折線波形３００とする。
さらに、サイン波１００にできるだけ近い波形となるように、台形波を基準に帯域除去フィルタ（ツインＴフィルタ）をかけたものをツインＴフィルタ波形４００とする。
【００２９】
ここで、ツインＴフィルタの回路構成例について説明する。図１０はツインＴフィルタの構成例の回路図である。
ツインＴフィルタ７は、信号ラインに直列に設けた抵抗Ｒ１６及び抵抗Ｒ１７と、抵抗Ｒ１６，Ｒ１７と並行に設けたコンデンサＣ２及びコンデンサＣ３と、抵抗Ｒ１６と抵抗Ｒ１７の間とグランドの間に設けたコンデンサＣ４と、コンデンサＣ２及びＣ３の間とグランドの間に設けた抵抗Ｒ１８とからなる。
ツインＴフィルタは、図１０に示すような構成となり、いわゆるノッチ周波数近傍の周波数成分の通過を抑制するものである。
【００３０】
サイン波１００、サイン波２００、折線波形３００、ツインＴフィルタ波形４００は、図７〜図９のようになる。
サイン波１００に対して、折線波形３００の立上り、立下り時間はあまり変わらないようにできている。ツインＴフィルタ波形４００では、サイン波１００よりもサイン波２００に近い立上り、立下り時間となっている。
【００３１】
図１１は２つのサイン波、折線波形、ツインＴノッチフィルタ波形の周波数特性を示すグラフ図である。
実施例１では、例えばＡＭラジオで使用する１ＭHzを特定の周波数帯としてノイズの低減を狙ったものである。図１１において、サイン波１００、サイン波２００、折線波形３００、ツインＴフィルタ波形４００を比較した場合、サイン波１００の立上り、立下りを緩やかにしたサイン波２００、折線波形３００、ツインＴフィルタ波形４００のいずれも１０dB以上のノイズ低減効果を確認できる。
【００３２】
図１２は２つのサイン波、折線波形、ツインＴノッチフィルタ波形の時間軸波形である。
図１２において、サイン波１００、サイン波２００、折線波形３００、ツインＴフィルタ波形４００を比較した場合、サイン波１００に対して、折線波形３００は、時間軸の変化終了までの時間、つまりスイッチング時間がほとんど変化しない。これは、サイン波１００と変わらないよう設定し、最適化したためであり、良好に最適化ができていることが確認できる。
サイン波１００に対して、サイン波２００は立上り、立下り時間を長くしたため、変化終了までの時間、つまりスイッチング時間が長くなっている。
また、サイン波１００に対してツインＴフィルタ波形４００も、変化終了までの時間、つまりスイッチング時間が長くなっている。
【００３３】
ここで、スイッチング損失について説明する。
PWM方式により例えばモータなど大きなインダクタンスを駆動する場合、１パルス毎にみると電流の変化はごくわずかであるため、電流一定とみなせる。すなわちスイッチング時の電圧波形の積分値を損失とみなすことができる。
このことを踏まえて、サイン波１００、サイン波２００、折線波形３００、ツインＴフィルタ波形４００を比較し、サイン波１００のスイッチング損失を１とした場合の相対比較結果を以下の表１に示す。
【００３４】
【表１】
表１から明らかなように、サイン波１００に対して、最適化により求めた折線波形３００は、損失が同じであるのに対して、サイン波２００、ツインＴフィルタ波形４００は損失が２倍か２倍以上となっている。
【００３５】
次に、例として行った１ＭHzのノイズ低減と、スイッチング損失の結果について相対比較した結果を表２に示す。
【００３６】
【表２】
表２から明らかなように、実施例１の規範電圧波形生成部３から出力され、これが負荷５の下流の波形となるようフィードバックされる折線波形では、スイッチング損失を増加させることなく、目的とする特定の周波数成分のノイズを抑制している。なお、他の帯域についてはノイズが増える可能性がある。
【００３７】
サイン波は、一般的な台形波に比べて特定の帯域以上の高調波成分を低下できる作用はあるが、必要以外の帯域も小さくしてしまう。言い換えると高調波成分が低下すると波形が鈍るため、より低い周波数まで低下を狙うと、立上り、立下り時間が長くなりスイッチング損失が増加するトレードオフの関係にあることが確認できた。
【００３８】
さらに言い換えて説明する。
図１３は台形波をサイン波に変更した場合の波形と周波数特性を示す説明グラフ図である。図１４は台形波をサイン波にし、さらに緩やかなサイン波にした場合の波形と周波数特性を示す説明グラフ図である。図１５は台形波を実施例１の最適化した折線波形にした場合の波形と周波数特性を示す説明グラフ図である。
【００３９】
よく用いられる台形波５１をサイン波５２にすれば、高周波数域でノイズレベルを低下できる（図１３参照）。さらに、サイン波５２を緩やかなサイン波５３にして高調波を低減させようとすると、立上り、立下り時間が増加する（図１４参照）。実施例１の最適化した折線波形５４では、立上り、立下り時間を変えずに特定周波数帯で台形波５１よりもノイズレベルを低くする（図１５参照）。
【００４０】
[フィルタについて]
原信号の制御パルスを台形波として、このような波形整形を行う場合には、フィルタがよく用いられる。実施例１の最適化した折線波形を用いるのに対してフィルタを用いる場合について、以下に説明しておく。
図１６は、説明に用いた負荷８の回路構成を示す図である。図１７はフィルタの性質を表わす説明図である。
【００４１】
ここで、負荷８がインダクタンスＬ２とダイオードＤ１で表わされるものとし、負荷８は上流に電源９が電源を供給するよう接続され、下流に駆動のためにスイッチング素子Ｍ３が接続される回路構成であるとする。
なお、インダクタンスＬ２はモータのように大きなインダクタンスであるとする。
【００４２】
スイッチング素子Ｍ３がオンのとき、すなわちスイッチング素子Ｍ３が導通しているときは、出力電圧測定点１５０は、GNDレベルになっており、インダクタンスＬ２の両端に電源電圧Ｖ１が掛かり、スイッチング素子Ｍ３に掛かる電圧は０である。すなわちスイッチング素子Ｍ１は電流を通すが電圧が０のため、スイッチング素子Ｍ３の損失は０である。
【００４３】
次に、スイッチング素子Ｍ３がオフのときは、スイッチング素子Ｍ３がオンの時とは逆となり、スイッチング素子Ｍ３の両端には、電圧が発生する。言い換えると、電源９の電圧Ｖ１１の電圧＋ダイオードＤ１の順方向電圧降下の分、電圧が発生するが、電流が０のため、やはりスイッチング素子Ｍ３の損失は０である。
【００４４】
次に、スイッチング素子Ｍ３がスイッチングをしているときは、スイッチング素子Ｍ３の両端には中間的な電圧と、中間的な電流が発生するため損失が生じる。スイッチング素子Ｍ３がオンからオフになる時の最後はスイッチング素子Ｍ３の出力電圧が電源９の電圧Ｖ１１＋ダイオードＤ１の順方向の電圧にならないとダイオードＤ１に転流（電流の流れが切り替わる）が起こらないので、スイッチング波形の最後がずるずると引きずる間は、スイッチング素子Ｍ３に損失が出続ける。
ここで、フィルタの性質上、ステップ応答波形が引きずることは避けられないので、折線やサイン波と比較して損失が増加することになる。
【００４５】
このように、実施例１のスイッチング回路の規範電圧波形生成部３で生成される折線波形は、フィルタを用いるもの、ツインＴフィルタを用いるもの、サイン波を用いるものに比較して有利である。
【００４６】
次に、効果を説明する。
実施例１のスイッチング回路にあっては、下記に列挙する効果を得ることができる。
【００４７】
(1)スイッチング素子Ｍ１を駆動して負荷５を作動させるスイッチング回路１において、負荷５との接続部分で計測されるスイッチング回路１の出力を、特定の高調波周波数成分の小さい波形にする規範電圧波形生成部３を備えたため、必要以外の高調波成分を低減することなく、必要な帯域の高調波成分のみを低減することができる。
必要な特定の帯域の高調波成分のみを低減すると、例えば、ＡＭラジオノイズ１ＭHzの近傍のみを低減したい場合に非常に有効である。
【００４８】
(2)上記(1)において、出力信号の生成は、複数箇所で折れた波形形状である折線波形を出力する規範電圧波形生成部３を備えている、折れた波形形状を最適なものにすることで、負荷５の特定周波数成分を小さくし、ノイズを低減するなどを行うことができる。
【００４９】
(3)上記(1)及び(2)において、規範電圧波形生成部３は、初期値となる折線波形を設定し、高調波成分を小さくする特定の周波数ｗnを設定するステップＳ１の処理と、折れ点の値Ｘｉに対して、離散フーリエ係数ｘｎを設定し、ｎを次数とし、Ｎをサンプリング数とし、ｋを０から増加する変数とし、
【００５０】
下記の式
【００５１】
【数１１】
に基づいて離散フーリエ変換を行うステップＳ２の処理と、
【００５２】
評価関数をＩとし、
【００５３】
下記の式
【００５４】
【数１２】
に基づいて評価関数Ｉの演算値を算出するステップＳ３の処理と、
【００５５】
評価関数Ｉの演算値が最小かどうかを判断し、最小ならば、その時点の折線波形を最適波形とし、最小でないならば折れ点を調整し、ステップＳ２の処理へ戻るステップＳ４〜Ｓ６の処理と、により評価関数Ｉの演算値が最小となる折線波形を出力する回路構成としため、スイッチング損失を増加させることなく、必要以外の高調波成分を低減することなく、必要な帯域の高調波成分のみを低減することができる。
【００５６】
(4)上記(3)において、規範電圧波形生成部３は、評価関数Ｉの演算値が最小となる折線波形を、基準電圧を出力する電源Ｖ３〜Ｖ８と、電源の基準電圧によりオンオフを行うトランジスタＱ１〜Ｑ６を折線波形の折曲数に合わせて複数組並列状に配置する回路構成としたため、最適化された折線波形を複数点で波形を折曲させる折線回路により行い、スイッチング損失を増加させることなく、必要以外の高調波成分を低減することなく、必要な帯域の高調波成分のみを低減することができる。
【００５７】
(5)上記(1)又は(2)において、規範電圧波形生成部３は、初期値となる折線波形を設定し、高調波成分を小さくする特定の周波数ｗnを設定するステップＳ１の処理と、折れ点の値Ｘｉに対して、離散フーリエ係数ｘｎを設定し、ｎを次数とし、Ｎをサンプリング数とし、ｋを０から増加する変数とし、
【００５８】
下記の式
【００５９】
【数１３】
に基づいて離散フーリエ変換を行うステップＳ２の処理と、
【００６０】
評価関数をＩとし、
【００６１】
下記の式
【００６２】
【数１４】
に基づいて評価関数Ｉの演算値を算出するステップＳ３の処理と、評価関数Ｉの演算値が最小かどうかを判断し、最小ならば、その時点の折線波形を最適波形とし、最小でないならば折れ点を調整し、ステップＳ２の処理へ戻るステップＳ４〜Ｓ６の処理により評価関数Ｉの演算値が最小となる折線波形の立上り波形部分と立下り波形部分をデータとして立上り記憶部３２１及び立下り記憶部３２２に備え、所定の矩形波と立上り波形部分及び立下り波形部分を組み合わせて折線波形を生成する構成としたため、例えばPWM制御信号のようにデューティ比の異なる波形を常に最適化した波形に容易な処理でできるようにし、スイッチング損失を増加させることなく、必要以外の高調波成分を低減することなく、必要な帯域の高調波成分のみを低減することができる。
【００６３】
(6)上記(3)〜(5)において、評価関数Ｉの演算値が最小となる折線波形は、立上り時は電圧増加方向のみに変化するものであり、立下り時は電圧減少方向のみに変化する波形であるため、短い立上り時間、立下り時間の要求に対応して、回路構成を複雑にしないようにでき、スイッチング損失を増加させることなく、必要以外の高調波成分を低減することなく、必要な帯域の高調波成分のみを低減することができる。
【００６４】
(7)上記(1)〜(6)において、規範電圧波形生成部３が出力する折線波形は、特定の高調波周波数成分が凹む形状で小さくなる部分が設けられているため、この凹む部分の周波数特性によって、特定の帯域の高調波近傍を低減することができる。
【００６５】
(8)上記(1)〜(7)において、規範電圧波形生成部３が出力する折線波形を規範電圧波形として入力し、入力した規範電圧波形に追従した電圧波形を出力する規範電圧波形追従駆動部４を備えたため、出力波形がこの最適化された折線波形となるように負荷を駆動することができる。
【００６６】
(9)上記(8)において、規範電圧波形追従駆動部４は、フィードバック回路構成であり、負荷下流の負荷との接続部分における電圧波形を追従した出力波形にするため、負荷下流の負荷との接続部分における電圧波形を、この最適化された折線波形となるようにして、負荷を駆動することができる。
【００６７】
(10)初期値となる折線波形を設定し、高調波成分を小さくする特定の周波数ｗnを設定するステップＳ１の手順と、折れ点の値Ｘｉに対して、離散フーリエ係数ｘｎを設定し、ｎを次数とし、Ｎをサンプリング数とし、ｋを０から増加する変数とし、
【００６８】
下記の式
【００６９】
【数１５】
に基づいて離散フーリエ変換を行うステップＳ２の手順と、評価関数をＩとし、
【００７０】
下記の式
【００７１】
【数１６】
に基づいて評価関数Ｉの演算値を算出するステップＳ３の手順と、評価関数Ｉの演算値が最小かどうかを判断し、最小ならば、その時点の折線波形を最適波形とし、最小でないならば折れ点を調整し、ステップＳ２の手順へ戻るステップＳ４〜Ｓ６の手順を備え、スイッチング回路における折線波形の最適化を行うため、スイッチング損失を増加させることなく、必要以外の高調波成分を低減することなく、必要な帯域の高調波成分のみを低減することができる。
【実施例２】
【００７２】
実施例２は最適化された波形が出力として表れるように、フィードフォワード回路構成により、スイッチングを行う例である。
構成を説明する。
図１８は実施例２のスイッチング回路のブロック図である。
実施例２のスイッチング回路１は、制御パルス生成部２、ゲート駆動電圧波形生成部１０、スイッチング素子Ｍ１（パワートランジスタ）を備え、電源６を用いて負荷５を駆動する構成である。
ゲート駆動電圧波形生成部１０は、出力電圧測定点１５０で最適化された波形を得ることができるように、予め最適化されたゲート駆動電圧波形をスイッチング素子Ｍ１のゲートへ出力する。
【００７３】
図１９は実施例２のスイッチング回路の回路構成例を示す回路図である。
図１９に示すスイッチング回路１では、制御パルス生成部２とゲート駆動電圧波形生成部１０を、ゲート駆動電圧波形生成回路１２と電流増幅回路１３により構成している。
ゲート駆動電圧波形生成回路１２は、出力電圧測定点１５０で最適化された波形を得ることができるように、予め最適化されたゲート駆動電圧波形を生成し、出力する。
電流増幅回路１３は、トランジスタＱ１３〜Ｑ１５、抵抗１９〜２３（抵抗２０は可変抵抗）によって電源Ｖ９を用いて増幅を行うよう構成され、ゲート駆動電圧波形生成回路１２の電圧波形をそのままに、低出力インピーダンスでゲートを駆動する。
その他構成は実施例１と同様であるので、説明を省略する。
【００７４】
作用を説明する。
[出力波形の最適化処理]
図２０に示すのは、実施例２のスイッチング回路のゲート駆動電圧波形生成回路１２の出力波形を得るための出力波形の最適化処理の流れを示すフローチャートで、以下各ステップについて説明する。
以下のステップでは、まず全体のスイッチング回路１の回路構成が、実施例１と同様に折線波形回路とフィードバック回路による構成と仮定する。そして、フィードバック回路構成では、入力波形と出力電圧測定点１５０における波形が同じ波形を得られることから、以下の処理では出力電圧測定点１５０における波形を最適化する。
なお、図５のフローチャートと同様の処理については同じ符号を示し、説明を省略する。
【００７５】
ステップＳ７では、ステップＳ１で設定された折線波形によって得られる出力電圧測定点１５０における電圧波形、スイッチ素子Ｍ１（パワートランジスタ）のゲート電圧波形を、実験又はシミュレーションにより求める。
【００７６】
ステップＳ８では、ステップＳ１で設定した折線波形の折れ点の値Ｘiに対して離散フーリエ係数ｘｎを次のように設定する。
【００７７】
【数１７】
なお、ｎは次数であり、Ｎはサンプリング数である。
つまり、必要周波数を考慮して、ｘ０〜ｘｎを求める離散フーリエ変換を実施する。
【００７８】
[ゲート駆動電圧波形の最適化]
図２０に示すフローチャートの処理が完了し、出力電圧測定点１５０における波形を最適化できたならば、その際にステップＳ７で求めた、ゲート信号波形を抽出する。言い換えると、出力電圧測定点１５０における波形を最適化した際の折線波形入力の際のフィードバック回路構成におけるゲート信号波形を抽出する。
【００７９】
そして、抽出されたゲート信号波形と同じで出力の低い波形をゲート駆動電圧波形生成回路１２が出力するようにする。それば、例えばゲート駆動電圧波形生成回路１２がマイコン等から出力するようにする場合には、その信号生成に関するデータとなり、ゲート駆動電圧波形生成回路１２が回路により出力するならば、回路構成及び素子の諸元となる。
【００８０】
[必要な帯域の高調波成分のみを低減する作用]
図２１は実施例２における出力電圧測定点における電圧波形及びゲート信号波形を示す波形図である。
実施例２では、制御パルス生成部２、ゲート駆動電圧波形生成部１０、スイッチング素子Ｍ１が、フィードフォワード回路構成となり、スイッチング素子Ｍ１により負荷５への駆動をスイッチング制御する。
このフィードフォワード回路構成は、より具体的には例えば図１９に示すゲート駆動電圧波形生成回路１２、電流増幅回路１３、スイッチング素子Ｍ１、電源Ｖ１９による構成となる。
【００８１】
ここで、ゲート駆動電圧波形生成部１０又はゲート駆動電圧波形生成回路１２で出力されるスイッチング素子Ｍ１のゲートを駆動するゲート信号は、そのゲート信号により負荷５が駆動されると、負荷５の下流の出力電圧測定点１５０の波形が、実施例１の最適化折線波形と同じになるように予め設定されている（ステップＳ１、Ｓ３〜Ｓ８、及びこれを抽出して回路化した図１９に示す回路構成参照）。
【００８２】
そのため、予め設定した目標の周波数特性、つまり特定の帯域の高調波成分を抑制する波形を、スイッチング回路の出力にできる（図２１参照）。
よって、実施例１と同様に、特定の周波数成分のノイズが抑制される。
さらに、フィードフォワード回路構成により、制御入力に対しての応答性に優れたスイッチング回路となる。
【００８３】
効果を説明する。実施例２のスイッチング回路にあっては、上記(1)に加えて、以下の効果を有する。
(10)上記(1)において、出力信号の生成は、負荷５との接続部分（出力電圧測定点１５０）で計測されるスイッチング回路１の出力波形が、特定の高調波周波数成分を小さくする折線波形の場合と略同じ周波数特性の出力波形になるようスイッチング素子Ｍ１の駆動波形を出力するゲート駆動電圧波形生成部１０を備えたため、特定の駆動電圧波形によりスイッチング素子Ｍ１のゲート駆動を行い、特定の高調波周波数成分を小さくする折線波形の場合と略同じ周波数特性の出力波形を出力電圧測定点１５０で得るようにして、負荷５の特定周波数成分を小さくし、ノイズを低減するなどを行うことができる。
【００８４】
(11)上記(10)において、折線波形は、初期値となる折線波形を設定し、高調波成分を小さくする特定の周波数ｗnを設定するステップＳ１の処理と、設定された折線波形の場合と略同じ周波数特性の出力波形を得られるスイッチング素子Ｍ
１のゲート駆動波形を求めるステップＳ７の処理と、折れ点の値Ｘｉに対して、離散フーリエ係数ｘｎを設定し、ｎを次数とし、Ｎをサンプリング数とし、ｋを０から増加する変数とし、下記の式
【００８５】
【数１８】
に基づいて離散フーリエ変換を行うステップＳ８の処理と、評価関数をＩとし、下記の式
【００８６】
【数１９】
に基づいて評価関数Ｉの演算値を算出するステップＳ３の処理と、評価関数Ｉの演算値が最小かどうかを判断し、最小ならば、その時点の折線波形を最適波形とし、最小でないならば折れ点を調整し、ステップＳ７の処理へ戻るステップＳ４〜Ｓ６の処理と、により評価関数Ｉの演算値が最小となる波形としたため、スイッチング損失を増加させることなく、必要以外の高調波成分を低減することなく、必要な帯域の高調波成分のみを低減することができるスイッチング素子Ｍ１のゲート駆動波形を得ることができる。
【００８７】
(12)上記(1)又は(10)、もしくは(11)において、出力信号の生成は、ゲート駆動電圧波形生成回路１２と、スイッチング素子Ｍ１と、ゲート駆動電圧波形生成回路１２からの波形を維持し且つ電流を増幅してスイッチング素子Ｍ１を駆動する電流増幅回路１３により構成されたフィードフォワード回路構成であるため、制御入力に対して応答性よくゲート駆動信号を制御することができる。
その他作用効果は実施例１と同様であるので説明を省略する。
【実施例３】
【００８８】
実施例３はスイッチング回路の出力信号の生成をフィードフォワード＋フィードバック構成にした例である。
構成を説明する。
図２２は実施例３のスイッチング回路のブロック図である。
実施例３のスイッチング回路１は、制御パルス生成部２、ゲート駆動電圧波形生成部１４、スイッチング素子Ｍ１、負荷５、電源６、出力電圧検知部１６、ノイズレベル判定部１５を備えている。このスイッチング回路１は、出力電圧検知部１６からの言わば帰還路によりノイズ判定を行い、ゲート駆動信号を変更するので、実施例２のフィードフォワード構成にフィードバック構成を加えたフィードフォワード＋フィードバック構成である。
【００８９】
図２３は実施例３のスイッチング回路のさらに具体的なブロック図である。
図２３に示す実施例３のスイッチング回路１は、制御パルス生成部２、第１ゲート駆動電圧波形生成部１７、第２ゲート駆動電圧波形生成部１８、選択回路１９、駆動回路２０、スイッチング素子Ｍ１、負荷５、電源６、出力電圧検知部１６、バッファ２１、帯域通過フィルタ２２を備えた、フィードフォワード＋フィードバック構成である。
【００９０】
第１ゲート駆動電圧波形生成部１７は、予め用意された第１のゲート駆動電圧波形を出力する。
第２ゲート駆動電圧波形生成部１８は、予め用意された第２にゲート駆動電圧波形を出力する。
ここで、第１のゲート駆動電圧波形と第２のゲート駆動電圧波形は、例えば傾向として、経年変化により特定周波数の高調波の抑制における周波数ズレがあることなどを考慮し、設定されていることが望ましい。
【００９１】
選択回路１９は、現在の特定帯域での信号レベルから、第１ゲート駆動電圧波形生成部１７と第２ゲート駆動電圧波形生成部１８のどちらかの出力を選択し、選択した方の信号を出力する。
駆動回路２０は、選択されたゲート駆動電圧波形により、スイッチング素子Ｍ１を駆動する。
バッファ２１は、検出波形を一時的に保持する。
帯域通過フィルタ２２は、検出波形の高調波周波数の通過を抑制している帯域のみを通過させる。
出力電圧検知部１６は、負荷５の下流で、出力電圧測定点１５０における出力電圧を検出し、検出波形をバッファ２１へ送る。
その他構成は、実施例２と同様であるので説明を省略する。
【００９２】
作用を説明する。
[必要な帯域の高調波成分のみを低減する作用]
実施例３では、フィードフォワード回路構成により、スイッチング素子Ｍ１のゲートを駆動する。そしてこのゲート信号は、負荷５の下流の出力電圧測定点１５０で測定される出力波形が、実施例１の最適化折線波形と同じになるように予め設定されている。
【００９３】
そのため、予め設定した目標の周波数特性、つまり特定の帯域の高調波成分を抑制する波形を、スイッチング回路の出力にできる。
よって、実施例１と同様に、特定の周波数成分のノイズが抑制される。
さらに、フィードフォワード回路構成により、制御入力に対しての応答性に優れたスイッチング回路となる。
【００９４】
さらに実施例３では、この出力電圧波形を出力電圧検知部１６で検知し、バッファ２１に一時的に保持する。そして、バッファ２１で保持した出力電圧波形を帯域通過フィルタ２２に通過させ、高調波周波数成分を抑制する特定周波数成分のみを抽出する。
そして、選択回路１９において、ノイズレベルについての判断を行う。この判断では、第１ゲート駆動電圧波形生成部１７からの出力と、第２ゲート駆動電圧波形生成部１８の出力のどちらが最適であるかを判断する。
例えば、周波数ズレに対して２方向に補正を行う傾向を予め持たせた２つの出力を用意し、一方を選択した際の特定帯域でのノイズレベルを見て、他方への変更を判断する。
【００９５】
そして選択回路１９は、第１ゲート駆動電圧波形生成部１７を用いるか、第２ゲート駆動電圧波形生成部１８を用いるかを選択し、選択した方のゲート信号を駆動回路２０へ出力する。
駆動回路２０では、この選択され、出力されたゲート信号によりスイッチング素子Ｍ１を駆動する。
【００９６】
よって、実施例３では、出力電圧波形についてフィードバック制御が成されていることになる。これによって、経年変化で抑制したい周波数の帯域がズレた場合や、何らかの異常が生じて、抑制したい周波数の帯域のノイズが抑制されなくなった場合に、ゲート信号波形を変更する。よって、良好に特定の周波数の帯域でノイズ抑制を行う。
【００９７】
効果を説明する。実施例３のスイッチング回路にあっては、(1),(10)〜(12)に加えて、以下の効果を有する。
(13)上記(12)において、出力信号の生成は、負荷５との接続部分で計測されるスイッチング回路１の出力波形が、特定の高調波周波数成分を小さくする折線波形の場合と略同じ周波数特性の出力波形かどうかを、出力電圧検知部１６で検知し特定周波数の帯域通過フィルタ２２を通過させた出力電圧波形から判定し、判定結果によりスイッチング素子Ｍ１の出力波形を、第１ゲート駆動電圧波形生成部１７の出力と第２ゲート駆動電圧波形生成部１８の出力のどちらかを選択する選択回路１９によるフィードバック回路構成を設けたため、フィードフォワード回路構成によりスイッチング素子Ｍ１を駆動し、出力電圧測定点１５０での出力波形を、特定周波数の高調波を抑制するものにでき、さらにその出力波形が高調波を抑制する周波数にズレ等が生じていないかをフィードバックして、より最適なゲート駆動信号を選択し、良好に特定周波数の高調波を抑制することを維持させることができる。
その他作用効果は実施例２と同様であるので説明を省略する。
【実施例４】
【００９８】
実施例４はスイッチング回路の出力信号の生成をフィードフォワード＋フィードバック構成にした例である。
構成を説明する。
なお、図２２における構成は実施例３と同様となる。
図２４は実施例４のスイッチング回路のより具体的なブロック図である。
図２４に示す実施例４のスイッチング回路１は、ゲート電圧オフセット回路２３、ゲート駆動電圧波形生成部２４を備えている。
【００９９】
ゲート電圧オフセット回路２３は、特定周波数におけるノイズレベルの初期値、あるいはその後に検出したノイズレベルによりゲート駆動波形のオフセット調整を行う。
ゲート駆動電圧波形生成部２４は、出力電圧測定点１５０で測定される出力電圧が、特定の周波数の高調波を抑制する折線波形と略同じとなるゲート信号を出力する。
その他構成は、実施例３と同様であるので説明を省略する。
【０１００】
作用を説明する。
[必要な帯域の高調波成分のみを低減する作用]
図２５は実施例４におけるゲート信号のオフセットの説明図である。
実施例４では、フィードフォワード回路構成により、スイッチング素子Ｍ１のゲートを駆動する。そしてこのゲート信号は、負荷５の下流の出力電圧測定点１５０で測定される出力波形が、実施例１の最適化折線波形と同じになるように予め設定されている。
【０１０１】
そのため、予め設定した目標の周波数特性、つまり特定の帯域の高調波成分を抑制する波形を、スイッチング回路の出力にできる。
よって、実施例１と同様に、特定の周波数成分のノイズが抑制される。
さらに、フィードフォワード回路構成により、制御入力に対しての応答性に優れたスイッチング回路となる。
【０１０２】
さらに実施例４では、この出力電圧波形を出力電圧検知部１６で検知し、バッファ２１に一時的に保持する。そして、バッファ２１で保持した出力電圧波形を帯域通過フィルタ２２に通過させ、高調波周波数成分を抑制する特定周波数成分のみを抽出する。
そして、ゲート電圧オフセット回路２３では、特定帯域におけるノイズレベルに応じて、スイッチ素子Ｍ１のゲート駆動を行うゲート信号を、オフセットする。例えば、図２５に示すように、低いレベルのゲート駆動波形５０３から高いレベルのゲート駆動波形５０４に変更するオフセット調整を行う。
【０１０３】
これにより、例えば経年変化によるゲート信号のオフセットずれを調整し、良好に特定周波数の高調波成分を抑制することが行えるようにする。
よって、実施例３では、出力電圧波形についてフィードバック制御が成されていることになる。これによって、経年変化等によりゲート信号がズレていることにより、抑制したい周波数の帯域のノイズの抑制が少なくなった場合に、ゲート信号波形をオフセットする調整を行う。よって、良好に特定の周波数の帯域でノイズ抑制を行う。
また、ゲート信号のオフセット調整は、スイッチング素子Ｍ１の起動電圧Ｖthの固体差バラツキを吸収することになり、コストを抑制して性能を良好に発揮することになる。例えば図２５に示す線５０１、線５０２のようなバラツキが生じている場合に、これに合わせて、低いレベルのゲート駆動波形５０３から高いレベルのゲート駆動波形５０４に変更するオフセット調整を行う。
【０１０４】
効果を説明する。実施例４のスイッチング回路にあっては、(1),(10)〜(12)に加えて、以下の効果を有する。
(13)´上記(12)において、出力信号の生成は、負荷５との接続部分で計測されるスイッチング回路１の出力波形が、特定の高調波周波数成分を小さくする折線波形の場合と略同じ周波数特性の出力波形との差分を、出力電圧検知部１６で検知し特定周波数の帯域通過フィルタ２２を通過させた出力電圧波形からゲート駆動電圧波形生成部２４によるスイッチング素子Ｍ１への出力波形をゲート電圧オフセット回路２３でオフセット調整するため、フィードフォワード回路構成によりスイッチング素子Ｍ１を駆動し、出力電圧測定点１５０での出力波形を、特定周波数の高調波を抑制するものにでき、さらにその出力波形にズレ等が生じていないかをフィードバックして、より最適なゲート駆動信号を選択し、良好に特定周波数の高調波を抑制することを維持させることができる。また、スイッチング素子の起動電圧等のズレを吸収することができる。
その他作用効果は実施例３と同様であるので説明を省略する。
【０１０５】
以上、本発明のスイッチング回路を実施例１〜実施例４に基づき説明してきたが、具体的な構成については、これらの実施例に限られるものではなく、特許請求の範囲の各請求項に係る発明の要旨を逸脱しない限り、設計の変更や追加等は許容される。
例えば実施例１では、負荷の例としてモータを挙げているが、照明や他の動作装置など、他のものであってもよい。
また例えば、実施例１では、基準電圧とトランジスタを複数組としたものを規範電圧波形生成部の折線回路の例として示したが、メモリとＩＣ，マイコン等により最適化波形をデータとして備えて、矩形波と立上り、立下りを加えるようにして波形形成を行うものであってもよい。
【０１０６】
また例えば、実施例１では、制御パルスを台形波としたが、デジタル信号等であってもよい。
また例えば、実施例１では、立上りと立下りを最適化するとともに、同じ波形としたが、立上りと立下りの一方のみを最適化してもよい。また、要求によっては、立上りと立下りをそれぞれ別に最適化し、立上りと立下りが異なる波形にしたものであってもよい。
【産業上の利用可能性】
【０１０７】
本発明のスイッチング回路は、自動車産業、電気機器産業、家電、新エネルギー、産業機器、車両等、電源を必要とするあらゆる産業に利用することができる。
【図面の簡単な説明】
【０１０８】
【図１】実施例１のスイッチング回路のブロック図である。
【図２】実施例１のスイッチング回路のブロック図である。
【図３】スイッチング回路の折線波形生成部及び最適波形記憶部の具体的な回路構造を示す図である。
【図４】スイッチング回路の規範電圧波形追従駆動部、負荷、電源の回路構成例を示す図である。
【図５】実施例１のスイッチング回路の最適波形記憶部の立上り記憶部及び立下り記憶部に記憶させているデータを求める処理の流れを示すフローチャートである。
【図６】立上り時の折線波形の最適化の説明図である。
【図７】実施例１における規範電圧波形生成部の出力波形と他の波形を比較した波形図である。
【図８】実施例１における規範電圧波形生成部の出力波形の立上り部分と他の波形の立上り部分を比較した波形図である。
【図９】実施例１における規範電圧波形生成部の出力波形の立下り部分と他の波形の立下り部分を比較した波形図である。
【図１０】ツインＴフィルタの構成例の回路図である。
【図１１】２つのサイン波、折線波形、ツインＴノッチフィルタ波形の周波数特性を示すグラフ図である。
【図１２】２つのサイン波、折線波形、ツインＴノッチフィルタ波形の時間軸波形である。
【図１３】台形波をサイン波に変更した場合の波形と周波数特性を示す説明グラフ図である。
【図１４】台形波をサイン波にし、さらに緩やかなサイン波にした場合の波形と周波数特性を示す説明グラフ図である。
【図１５】台形波を実施例１の最適化した折線波形にした場合の波形と周波数特性を示す説明グラフ図である。
【図１６】説明に用いた負荷の回路構成を示す図である。
【図１７】フィルタの特性を表わす説明図である。
【図１８】実施例２のスイッチング回路のブロック図である。
【図１９】実施例２のスイッチング回路の回路構成例を示す回路図である。
【図２０】実施例２のスイッチング回路のゲート駆動電圧波形生成回路１２の出力波形を得るための出力波形の最適化処理の流れを示すフローチャートである。
【図２１】実施例２における出力電圧測定点における電圧波形及びゲート信号波形を示す波形図である。
【図２２】実施例３のスイッチング回路のブロック図である。
【図２３】実施例３のスイッチング回路のさらに具体的なブロック図である。
【図２４】実施例４のスイッチング回路のより具体的なブロック図である。
【図２５】実施例４におけるゲート信号のオフセットの説明図である。
【符号の説明】
【０１０９】
１ スイッチング回路
２ 制御パルス生成部
３ 規範電圧波形生成部
３１ 折線波形生成部
３１１ 折線波形回路
３２ 最適波形記憶部
３２１ 立上り記憶部
３２２ 立下り記憶部
４ 規範電圧波形追従駆動部
５ 負荷
６ 電源
７ ツインＴフィルタ
８ 負荷
９ 電源
１１ ゲート駆動電圧波形生成部
１２ ゲート駆動電圧波形生成回路
１３ 電流増幅回路
１４ ゲート駆動電圧波形生成部
１５ ノイズレベル判定部
１６ 出力電圧検知部
１７ 第１ゲート駆動電圧波形生成部
１８ 第２ゲート駆動電圧波形生成部
１９ 選択回路
２０ 駆動回路
２１ バッファ
２２ 帯域通過フィルタ
２３ ゲート電圧オフセット回路
２４ ゲート駆動電圧波形生成部
５１ 台形波
５２ サイン波
５３ （サイン波５２より緩やかに変化させた）サイン波
５４ （実施例１の最適化された）折線波形
１００ サイン波
１５０ 出力電圧測定点
２００ サイン波
３００ 折線波形
４００ ツインＴフィルタ波形
５０１ 線
５０２ 線
５０３ ゲート駆動波形
５０４ ゲート駆動波形
Ｃ１〜Ｃ４ コンデンサ
Ｄ１，Ｄ２ ダイオード
Ｉ 評価関数
Ｌ１,Ｌ２ インダクタンス
Ｍ１〜Ｍ３ スイッチング素子（パワートランジスタ）
Ｑ１〜Ｑ１２ トランジスタ
Ｒ１〜Ｒ１８ 抵抗
Ｖ１〜Ｖ９ 電源
ｗn 狙いの周波数（数１において重み関数となる）
Ｘi 折れ点
ｘｎ 離散フーリエ係数
【特許請求の範囲】
【請求項１】
スイッチング素子を駆動して負荷を作動させるスイッチング回路において、
前記負荷との接続部分で計測される前記スイッチング回路の出力を、特定の高調波周波数成分の小さい波形にする出力信号生成手段を備えた、
ことを特徴とするスイッチング回路。
【請求項２】
請求項１に記載のスイッチング回路において、
前記出力信号生成手段は、
複数箇所で折れた波形形状である折線波形を出力する折線波形生成手段を備えている、
ことを特徴とするスイッチング回路。
【請求項３】
請求項２に記載のスイッチング回路において、
前記折線波形生成手段は、
初期値となる折線波形を設定し、高調波成分を小さくする特定の周波数ｗnを設定する第１処理と、
折れ点の値Ｘｉに対して、離散フーリエ係数ｘｎを設定し、ｎを次数とし、Ｎをサンプリング数とし、ｋを０から増加する変数とし、
下記の式
【数１】
に基づいて離散フーリエ変換を行う第２処理と、
評価関数をＩとし、
下記の式
【数２】
に基づいて評価関数Ｉの演算値を算出する第３処理と、
評価関数Ｉの演算値が最小かどうかを判断し、最小ならば、その時点の折線波形を最適波形とし、最小でないならば折れ点を調整し、前記第２処理へ戻る第４処理と、
により評価関数Ｉの演算値が最小となる折線波形を出力する回路構成とした、
ことを特徴とするスイッチング回路。
【請求項４】
請求項３に記載のスイッチング回路において、
前記折線波形生成手段は、
評価関数Ｉの演算値が最小となる折線波形を、
基準電圧を出力する電源と、
前記電源の基準電圧によりオンオフを行うトランジスタと
を折線波形の折曲数に合わせて複数組並列状に配置する回路構成とした、
ことを特徴とするスイッチング回路。
【請求項５】
請求項２に記載のスイッチング回路において、
前記折線波形生成手段は、
初期値となる折線波形を設定し、高調波成分を小さくする特定の周波数ｗnを設定する第１処理と、
折れ点の値Ｘｉに対して、離散フーリエ係数ｘｎを設定し、ｎを次数とし、Ｎをサンプリング数とし、ｋを０から増加する変数とし、
下記の式
【数３】
に基づいて離散フーリエ変換を行う第２処理と、
評価関数をＩとし、
下記の式
【数４】
に基づいて評価関数Ｉの演算値を算出する第３処理と、
評価関数Ｉの演算値が最小かどうかを判断し、最小ならば、その時点の折線波形を最適波形とし、最小でないならば折れ点を調整し、前記第２処理へ戻る第４処理と、
により評価関数Ｉの演算値が最小となる折線波形の立上り波形部分と立下り波形部分をデータとして備え、
所定の矩形波と前記立上り波形部分及び前記立下り波形部分を組み合わせて折線波形を生成する構成とした、
ことを特徴とするスイッチング回路。
【請求項６】
請求項３〜請求項５のいずれか１項に記載のスイッチング回路において、
評価関数Ｉの演算値が最小となる折線波形は、立上り時は電圧増加方向のみに変化するものであり、立下り時は電圧減少方向のみに変化する波形である、
ことを特徴とするスイッチング回路。
【請求項７】
請求項２〜請求項６のいずれか１項に記載のスイッチング回路において、
前記折線波形生成手段が出力する折線波形は、特定の高調波周波数成分が凹む形状で小さくなる部分が設けられていることを特徴とするスイッチング回路。
【請求項８】
請求項２〜請求項７のいずれか１項に記載のスイッチング回路において、
前記折線波形生成手段が出力する折線波形を規範電圧波形として入力し、入力した規範電圧波形に追従した電圧波形を出力する規範電圧波形追従駆動手段を備えた、
ことを特徴とするスイッチング回路。
【請求項９】
請求項８に記載のスイッチング回路において、
前記規範電圧波形追従駆動手段は、フィードバック回路構成であり、負荷下流の負荷との接続部分における電圧波形を追従した出力波形にする、
ことを特徴とするスイッチング回路。
【請求項１０】
請求項１に記載のスイッチング回路において、
前記出力信号生成手段は、
前記負荷との接続部分で計測される前記スイッチング回路の出力波形が、特定の高調波周波数成分を小さくする折線波形の場合と略同じ周波数特性の出力波形になるよう前記スイッチング素子の駆動波形を出力する素子駆動波形出力手段を備えた、
ことを特徴とするスイッチング回路。
【請求項１１】
請求項１０に記載のスイッチング回路において、
前記折線波形は、
初期値となる折線波形を設定し、高調波成分を小さくする特定の周波数ｗnを設定する第１処理と、
設定された折線波形の場合と略同じ周波数特性の出力波形を得られる前記スイッチング素子の駆動波形を求める第２処理と、
折れ点の値Ｘｉに対して、離散フーリエ係数ｘｎを設定し、ｎを次数とし、Ｎをサンプリング数とし、ｋを０から増加する変数とし、
下記の式
【数５】
に基づいて離散フーリエ変換を行う第３処理と、
評価関数をＩとし、
下記の式
【数６】
に基づいて評価関数Ｉの演算値を算出する第４処理と、
評価関数Ｉの演算値が最小かどうかを判断し、最小ならば、その時点の折線波形を最適波形とし、最小でないならば折れ点を調整し、前記第２処理へ戻る第５処理と、
により評価関数Ｉの演算値が最小となる波形とした、
ことを特徴とするスイッチング回路。
【請求項１２】
請求項１又は請求項１０、もしくは請求項１１に記載のスイッチング回路において、
前記出力信号生成手段は、
前記素子駆動波形出力手段と、前記スイッチング素子と、前記素子駆動波形出力手段からの波形を維持し且つ電流を増幅して前記スイッチング素子を駆動する電流増幅手段により構成されたフィードフォワード回路構成である、
ことを特徴とするスイッチング回路。
【請求項１３】
請求項１２に記載のスイッチング回路において、
前記出力信号生成手段は、
前記負荷との接続部分で計測される前記スイッチング回路の出力波形が、特定の高調波周波数成分を小さくする折線波形の場合と略同じ周波数特性の出力波形かどうかを判定し、
判定の結果により前記素子駆動波形出力手段の出力波形を変更する変更手段によるフィードバック回路構成を設けた、
ことを特徴とするスイッチング回路。
【請求項１４】
初期値となる折線波形を設定し、高調波成分を小さくする特定の周波数ｗnを設定する第１手順と、
折れ点の値Ｘｉに対して、離散フーリエ係数ｘｎを設定し、ｎを次数とし、Ｎをサンプリング数とし、ｋを０から増加する変数とし、
下記の式
【数７】
に基づいて離散フーリエ変換を行う第２手順と、
評価関数をＩとし、
下記の式
【数８】
に基づいて評価関数Ｉの演算値を算出する第３手順と、
評価関数Ｉの演算値が最小かどうかを判断し、最小ならば、その時点の折線波形を最適波形とし、最小でないならば折れ点を調整し、前記第２手順へ戻る第４手順と、
を備え、
スイッチング回路における折線波形の最適化を行う折線波形最適化方法。
【請求項１】
スイッチング素子を駆動して負荷を作動させるスイッチング回路において、
前記負荷との接続部分で計測される前記スイッチング回路の出力を、特定の高調波周波数成分の小さい波形にする出力信号生成手段を備えた、
ことを特徴とするスイッチング回路。
【請求項２】
請求項１に記載のスイッチング回路において、
前記出力信号生成手段は、
複数箇所で折れた波形形状である折線波形を出力する折線波形生成手段を備えている、
ことを特徴とするスイッチング回路。
【請求項３】
請求項２に記載のスイッチング回路において、
前記折線波形生成手段は、
初期値となる折線波形を設定し、高調波成分を小さくする特定の周波数ｗnを設定する第１処理と、
折れ点の値Ｘｉに対して、離散フーリエ係数ｘｎを設定し、ｎを次数とし、Ｎをサンプリング数とし、ｋを０から増加する変数とし、
下記の式
【数１】
に基づいて離散フーリエ変換を行う第２処理と、
評価関数をＩとし、
下記の式
【数２】
に基づいて評価関数Ｉの演算値を算出する第３処理と、
評価関数Ｉの演算値が最小かどうかを判断し、最小ならば、その時点の折線波形を最適波形とし、最小でないならば折れ点を調整し、前記第２処理へ戻る第４処理と、
により評価関数Ｉの演算値が最小となる折線波形を出力する回路構成とした、
ことを特徴とするスイッチング回路。
【請求項４】
請求項３に記載のスイッチング回路において、
前記折線波形生成手段は、
評価関数Ｉの演算値が最小となる折線波形を、
基準電圧を出力する電源と、
前記電源の基準電圧によりオンオフを行うトランジスタと
を折線波形の折曲数に合わせて複数組並列状に配置する回路構成とした、
ことを特徴とするスイッチング回路。
【請求項５】
請求項２に記載のスイッチング回路において、
前記折線波形生成手段は、
初期値となる折線波形を設定し、高調波成分を小さくする特定の周波数ｗnを設定する第１処理と、
折れ点の値Ｘｉに対して、離散フーリエ係数ｘｎを設定し、ｎを次数とし、Ｎをサンプリング数とし、ｋを０から増加する変数とし、
下記の式
【数３】
に基づいて離散フーリエ変換を行う第２処理と、
評価関数をＩとし、
下記の式
【数４】
に基づいて評価関数Ｉの演算値を算出する第３処理と、
評価関数Ｉの演算値が最小かどうかを判断し、最小ならば、その時点の折線波形を最適波形とし、最小でないならば折れ点を調整し、前記第２処理へ戻る第４処理と、
により評価関数Ｉの演算値が最小となる折線波形の立上り波形部分と立下り波形部分をデータとして備え、
所定の矩形波と前記立上り波形部分及び前記立下り波形部分を組み合わせて折線波形を生成する構成とした、
ことを特徴とするスイッチング回路。
【請求項６】
請求項３〜請求項５のいずれか１項に記載のスイッチング回路において、
評価関数Ｉの演算値が最小となる折線波形は、立上り時は電圧増加方向のみに変化するものであり、立下り時は電圧減少方向のみに変化する波形である、
ことを特徴とするスイッチング回路。
【請求項７】
請求項２〜請求項６のいずれか１項に記載のスイッチング回路において、
前記折線波形生成手段が出力する折線波形は、特定の高調波周波数成分が凹む形状で小さくなる部分が設けられていることを特徴とするスイッチング回路。
【請求項８】
請求項２〜請求項７のいずれか１項に記載のスイッチング回路において、
前記折線波形生成手段が出力する折線波形を規範電圧波形として入力し、入力した規範電圧波形に追従した電圧波形を出力する規範電圧波形追従駆動手段を備えた、
ことを特徴とするスイッチング回路。
【請求項９】
請求項８に記載のスイッチング回路において、
前記規範電圧波形追従駆動手段は、フィードバック回路構成であり、負荷下流の負荷との接続部分における電圧波形を追従した出力波形にする、
ことを特徴とするスイッチング回路。
【請求項１０】
請求項１に記載のスイッチング回路において、
前記出力信号生成手段は、
前記負荷との接続部分で計測される前記スイッチング回路の出力波形が、特定の高調波周波数成分を小さくする折線波形の場合と略同じ周波数特性の出力波形になるよう前記スイッチング素子の駆動波形を出力する素子駆動波形出力手段を備えた、
ことを特徴とするスイッチング回路。
【請求項１１】
請求項１０に記載のスイッチング回路において、
前記折線波形は、
初期値となる折線波形を設定し、高調波成分を小さくする特定の周波数ｗnを設定する第１処理と、
設定された折線波形の場合と略同じ周波数特性の出力波形を得られる前記スイッチング素子の駆動波形を求める第２処理と、
折れ点の値Ｘｉに対して、離散フーリエ係数ｘｎを設定し、ｎを次数とし、Ｎをサンプリング数とし、ｋを０から増加する変数とし、
下記の式
【数５】
に基づいて離散フーリエ変換を行う第３処理と、
評価関数をＩとし、
下記の式
【数６】
に基づいて評価関数Ｉの演算値を算出する第４処理と、
評価関数Ｉの演算値が最小かどうかを判断し、最小ならば、その時点の折線波形を最適波形とし、最小でないならば折れ点を調整し、前記第２処理へ戻る第５処理と、
により評価関数Ｉの演算値が最小となる波形とした、
ことを特徴とするスイッチング回路。
【請求項１２】
請求項１又は請求項１０、もしくは請求項１１に記載のスイッチング回路において、
前記出力信号生成手段は、
前記素子駆動波形出力手段と、前記スイッチング素子と、前記素子駆動波形出力手段からの波形を維持し且つ電流を増幅して前記スイッチング素子を駆動する電流増幅手段により構成されたフィードフォワード回路構成である、
ことを特徴とするスイッチング回路。
【請求項１３】
請求項１２に記載のスイッチング回路において、
前記出力信号生成手段は、
前記負荷との接続部分で計測される前記スイッチング回路の出力波形が、特定の高調波周波数成分を小さくする折線波形の場合と略同じ周波数特性の出力波形かどうかを判定し、
判定の結果により前記素子駆動波形出力手段の出力波形を変更する変更手段によるフィードバック回路構成を設けた、
ことを特徴とするスイッチング回路。
【請求項１４】
初期値となる折線波形を設定し、高調波成分を小さくする特定の周波数ｗnを設定する第１手順と、
折れ点の値Ｘｉに対して、離散フーリエ係数ｘｎを設定し、ｎを次数とし、Ｎをサンプリング数とし、ｋを０から増加する変数とし、
下記の式
【数７】
に基づいて離散フーリエ変換を行う第２手順と、
評価関数をＩとし、
下記の式
【数８】
に基づいて評価関数Ｉの演算値を算出する第３手順と、
評価関数Ｉの演算値が最小かどうかを判断し、最小ならば、その時点の折線波形を最適波形とし、最小でないならば折れ点を調整し、前記第２手順へ戻る第４手順と、
を備え、
スイッチング回路における折線波形の最適化を行う折線波形最適化方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【公開番号】特開２００９−２１２８４６（Ｐ２００９−２１２８４６Ａ）
【公開日】平成２１年９月１７日（２００９．９．１７）
【国際特許分類】
【出願番号】特願２００８−５３９９４（Ｐ２００８−５３９９４）
【出願日】平成２０年３月４日（２００８．３．４）
【出願人】（０００００４７６５）カルソニックカンセイ株式会社 (3,404)
【出願人】（３０４０３６７４３）国立大学法人宇都宮大学 (209)
【出願人】（５０４１７３４７１）国立大学法人 北海道大学 (971)
【Ｆターム（参考）】
【公開日】平成２１年９月１７日（２００９．９．１７）
【国際特許分類】
【出願日】平成２０年３月４日（２００８．３．４）
【出願人】（０００００４７６５）カルソニックカンセイ株式会社 (3,404)
【出願人】（３０４０３６７４３）国立大学法人宇都宮大学 (209)
【出願人】（５０４１７３４７１）国立大学法人 北海道大学 (971)
【Ｆターム（参考）】
[ Back to top ]