スイッチング増幅器のDCカップリングキャパシタンスを減少させるための方法、装置及びシステム
【課題】増幅されたパルス幅変調信号のDC成分を減少させるためのデジタルアンプと基準電圧発生器及び負荷の入力ノードに印加される増幅されたパルス幅変調信号のDC成分を減少する方法とを提供する。
【解決手段】デジタルアンプはパルス幅変調信号発生器、フィルタ及び基準電圧発生器を含む。パルス幅変調信号発生器は入力信号を受信して増幅されたパルス幅変調信号を出力する。フィルタは増幅されたパルス幅変調信号をフィルタリングしフィルタリングされたパルス幅変調信号を負荷の入力ノードに提供する。基準電圧発生器はフィルタリングされたパルス幅変調信号の最大電圧と最小電圧との中間値に相応する基準電圧を負荷の基準ノードに提供して、フィルタリングされたパルス幅変調信号のDC成分を減少させる。
【解決手段】デジタルアンプはパルス幅変調信号発生器、フィルタ及び基準電圧発生器を含む。パルス幅変調信号発生器は入力信号を受信して増幅されたパルス幅変調信号を出力する。フィルタは増幅されたパルス幅変調信号をフィルタリングしフィルタリングされたパルス幅変調信号を負荷の入力ノードに提供する。基準電圧発生器はフィルタリングされたパルス幅変調信号の最大電圧と最小電圧との中間値に相応する基準電圧を負荷の基準ノードに提供して、フィルタリングされたパルス幅変調信号のDC成分を減少させる。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は増幅器及び音声再生方法に係り、さらに詳細には出力ノードのアナログDC成分に関係する基準電圧が基準ノードに提供されるデジタル増幅器及び音声再生方法に関する。
【背景技術】
【0002】
多様な増幅器がオーディオ信号を増幅するために使用されている。このような増幅器はA級、B級、AB級、及びD級増幅器を含む。一般的にD級増幅器はA級、B級及びAB級増幅器と比較して優れた電力効率を有する。
【0003】
携帯用装置の大きさ及び重さの減少が強調されることにより、通常的にD級増幅器が携帯用装置に使用される。例えば、多様な携帯用オーディオプレーヤと関連するヘッドフォンはD級増幅器を含む。
【0004】
図1は一般的なD級増幅器100を示すブロック図であり、図2は図1のD級増幅器100の各構成要素によって実施される信号処理の例を示す図である。以下、図1、図2を参照してD級増幅器100の動作を説明する。
【0005】
D級増幅器100はパルス幅変調信号発生器10、D級駆動回路20、低域通過フィルタ30及びカップリングキャパシタC2を含む。図2を参照すると、PWM信号発生器10は第1信号13または第2信号11を受信する。図2(A)に示された第1信号13は矩形波である。例えば、第1信号13は内部または外部クロックから受信することができる。以下、D級増幅器100が受信する第2信号11をオーディオ入力信号11とする。説明の便宜のために図2には受信されたオーディオ入力信号11を正弦波で示した。PWM信号発生器10は第1信号13及び第2信号11を処理してD級駆動回路20にPWM信号15を出力する。図2(B)に示されているPWM信号15のデュティ比は受信されたオーディオ入力信号11に応じて変化する。D級駆動回路20はPWM信号15を増幅し、図2(C)に示されたような増幅された信号25を低域通過フィルタ30に提供する。低域通過フィルタ30は増幅された信号25を平均化することで高周波ノイズを減少させ、フィルタリングされた信号31をカップリングキャパシタC2に提供する。カップリングキャパシタC2はフィルタリングされた信号31からDC電圧を除去し出力信号33を発生する。図1に示されたように、出力信号33はD級増幅器100に連結されたスピーカ150に提供され、スピーカ150は抵抗RLを有する。例えば、スピーカ150は携帯用オーディオ装置のためのヘッドフォンに含まれたスピーカとすることができる。
【0006】
前述したように、一般的なD級増幅器100はフィルタリング信号31からDC電圧を除去するためのカップリングキャパシタC2を含む。また、カップリングキャパシタC2は高電流がヘッドフォンに流入されることを防止するために使用され、ヘッドフォンが連続的な状態にあるようにする役割をする。スピーカ150の抵抗RLが約16〜32Ωである場合、カップリングキャパシタC2のキャパシタンスは通常的に100〜470μFの範囲内にある。しかし、100〜470μFのキャパシタの大きさは相当大きいので一つ2つのカップリングキャパシタを含む一般的なD級増幅器100は小型化に不利である。従って、カップリングキャパシタの要らない増幅器が開発された。
【0007】
図3は従来の増幅器を示すブロック図であり、特許文献1に開示されているカップリングキャパシタを含まない増幅器である。
【0008】
図3を参照すると、増幅器200は左側ヘッドフォンのスピーカを駆動する第1増幅器21、右側ヘッドフォンのスピーカを駆動する第2増幅器22、及びDC電圧コンバータ40を含む。第1増幅器21は連結リード51を介してヘッドフォン負荷RLに連結され、第2増幅器22は連結リード52を介してヘッドフォン負荷RLに連結される。第1増幅器21、第2増幅器22及びDC電圧コンバータ40それぞれは電圧VDDを受信する。DC電圧コンバータ40はエネルギを貯蔵し伝達するためにキャパシタまたはインダクタを含む電荷パンプ回路を使用する。DC電圧コンバータ40はカップリングキャパシタの代わりに使用され、第1増幅器21の出力と左側ヘッドフォンスピーカとの間に、そして、第2増幅器22の出力と右側ヘッドフォンスピーカとの間に直列に位置することができる。
【0009】
図3に示された従来の増幅器の電荷パンプ回路は接地に対して負の電圧−VDDを発生する。電荷パンプ回路によって提供される負の電圧−VDDは第1増幅器21及び第2増幅器22に電源を供給し正の電圧と負の電圧との間で増幅器を駆動する。接地に対して負の電圧−VDDを提供するのはヘッドフォン増幅器がアース電圧にバイアスされるようにして入力信号がクリッピングされずに増幅できるようにするためである。
【0010】
このように、従来のヘッドフォン増幅器200はRLで表現されたヘッドフォンスピーカが0Vにバイアスされるようにして、VDDと−VDDとの間で動作できる。即ち、DCカップリングキャパシタを用いることなく、第1増幅器21のリード51と第2増幅器22のリード52とをヘッドフォンスピーカRLに連結することができる。
【0011】
DC電圧コンバータ40は容量性または誘導性電荷パンプで実現されるので、即ち、充電パンプ回路はエネルギを貯蔵するか伝達するためのキャパシタまたはインダクタを含むので、電源電圧VDDから人為的に負の電圧−VDDを発生させるために充電及び放電が必要である。前述したD級増幅器100のようにカップリングキャパシタを含む従来の増幅器回路と比較して、DC電圧コンバータ40の充電及び放電動作は電力消費を顕著に増加させる。
【特許文献1】国際公開特許WO2006/031304号
【発明の開示】
【発明が解決しようとする課題】
【0012】
前記のような問題点を解決するために本発明は増幅されたパルス幅変調信号のDC成分を減少するためのデジタルアンプを提供することを一目的とする。
【0013】
また、本発明は前記デジタルアンプの基準電圧発生器を提供することを一目的とする。
【0014】
また、本発明は負荷の入力ノードに印加される増幅されたパルス幅変調信号のDC成分を減少するための方法を提供することを一目的とする。
【課題を解決するための手段】
【0015】
前記目的を達成するために本発明の一実施例によるデジタルアンプは、入力信号を受信して増幅されたパルス幅変調信号を出力するパルス幅変調信号発生器と、前記増幅されたパルス幅変調信号をフィルタリングしフィルタリングされたパルス幅変調信号を負荷の入力ノードに提供するフィルタと、前記フィルタリングされたパルス幅変調信号の最大電圧と最小電圧との中間値に相応する基準電圧を前記負荷の基準ノードに提供して、前記フィルタリングされたパルス幅変調信号のDC成分を減少させる基準電圧発生器と、を含むことができる。
【0016】
前記負荷の入力ノードと前記フィルタとの間にカップリングキャパシタを含まないことができる。前記フィルタリングされたパルス幅変調信号は、前記フィルタから前記負荷の入力ノードに直接提供されることができる。前記基準電圧発生器は、電荷パンプではないことができる。
【0017】
前記パルス幅変調信号発生器は、前記入力信号を受信してパルス幅変調信号を提供するパルス幅変調回路と、前記パルス幅変調信号を増幅する駆動回路と、を含むことができる。
【0018】
前記基準電圧発生器は、電源電圧を分配して分配電圧を提供する電圧分配器と、前記分配電圧をバッファリングして基準電圧を前記負荷の基準ノードに提供するアナログバッファと、を含むことができる。前記デジタルアンプは前記負荷の入力ノード電圧と前記負荷の基準ノード電圧とを比較して、比較結果を前記基準電圧発生器に提供する比較器をさらに含むことができ、前記電圧分配器は前記比較結果を用いて前記分配電圧を決定することができる。
【0019】
前記電圧分配器は、レジスタに貯蔵された情報から発生された制御信号に基づいて変化する可変抵抗を含み、前記制御信号に基づいて前記電源電圧を分配することができる。
【0020】
前記フィルタは、低域通過フィルタを含むことができ、前記負荷は少なくとも一つのスピーカを含むことができる。
【0021】
本発明の一実施例によるデジタルアンプは、入力信号を受信して前記入力信号に相応するパルス幅変調信号を提供するパルス幅変調回路と、前記パルス幅変調信号をフィルタリングしてフィルタリングされたパルス幅変調信号を負荷の入力ノードに直接提供するフィルタと、基準電圧を前記負荷の基準ノードに直接提供して、前記フィルタリングされたパルス幅変調信号のDC成分を減少させる基準電圧発生器と、を含むことができる。
【0022】
本発明の一実施例によるデジタルアンプは、入力信号を受信して増幅されたパルス幅変調信号を出力するパルス幅変調信号発生器と、
前記増幅されたパルス幅変調信号をフィルタリングしフィルタリングされたパルス幅変調信号を負荷の入力ノードに提供するフィルタと、一定の大きさの正の値を有する基準電圧を前記負荷の基準ノードに提供し、前記フィルタリングされたパルス幅変調信号のDC成分を減少させる基準電圧発生器と、を含むことができる。
【0023】
本発明の一実施例によるデジタルアンプの基準電圧発生器は、負荷の入力ノードに提供される増幅されたパルス幅変調信号の変化に基づいて電源電圧を分配し分配電圧を提供する電圧分配器と、前記分配電圧をバッファリングした基準電圧を前記負荷の基準ノードに提供して、デジタルアンプの増幅されたパルス幅変調信号のDC成分を減少させるアナログバッファと、を含むことができる。
【0024】
本発明の一実施例によるパルス幅変調信号のDC成分減少方法は、負荷の入力ノードに印加される増幅されたパルス幅変調信号の最大電圧と最小電圧との中間値に相応する基準電圧を発生する段階と、前記基準電圧を前記負荷の基準ノードに提供する段階と、を含むことができる。
【0025】
一実施例において、前記パルス幅変調信号のDC成分減少方法は、受信された信号をパルス幅変調して前記パルス幅変調信号を発生する段階と、前記パルス幅変調信号を増幅する段階と、前記増幅されたパルス幅変調信号をフィルタリングする段階と、をさらに含むことができる。
【0026】
前記基準電圧を前記負荷の基準ノードに提供する段階は、電源電圧及び少なくとも一つの制御信号を受信する段階と、前記基準電圧を決定するために前記少なくとも一つの制御信号に基づいて前記電源電圧を分配する段階と、を含むことができる。
【0027】
一実施例において、前記負荷の入力ノード電圧と基準ノード電圧とを比較する段階と、比較結果に基づいて前記基準電圧の発生を制御する段階と、をさらに含むことができる。
【0028】
前記基準電圧の発生を制御する段階は、前記比較結果に相応する信号を2つに分配する段階と、前記基準電圧を得るために前記分配された信号をバッファリングする段階と、を含むことができる。
【0029】
前記基準電圧は、正の値で設定されることができる。
【0030】
本発明の一実施例によるデジタルアン鴬は、入力信号を受信して増幅されたパルス幅変調信号を出力するパルス幅変調信号発生器と、
前記増幅されたパルス幅変調信号をフィルタリングし前記フィルタリングされたパルス幅変調信号を負荷の入力ノードに提供するフィルタと、前記フィルタリングされたパルス幅変調信号の電圧の平均値に相応する基準電圧を前記負荷の基準ノードに提供し、前記フィルタリングされたパルス幅変調信号のDC成分を減少させる基準電圧発生器と、を含むことができる。
【発明を実施するための最良の形態】
【0031】
以下、添付図面を参照して、本発明の好ましい実施形態をより詳細に説明する。
【0032】
図4は本発明の一実施例による基準電圧発生器を具備した増幅器回路を示すブロック図である。
【0033】
図4を参照すると、増幅器回路300はパルス幅変調駆動回路320、低域通過フィルタ330及び基準電圧発生器340を含む。増幅回路300は出力信号を出力ノードNAに提供し基準信号を基準ノードNBに提供する。図4に示されたように、一つ以上のスピーカ390が出力ノードNA及び基準ノードNBに連結されることができる。このように、増幅器回路300の出力ノードNAは負荷RLを有したスピーカ390の入力ノードに該当する。
【0034】
PWM駆動回路320はD級駆動回路とすることができる。PWM駆動回路320は入力信号をパルス幅変調し増幅して入力信号を示す増幅されたPWM信号を出力する。この入力信号はオーディオ入力信号AIJとすることができる。
【0035】
増幅されたPWM信号は低域通過フィルタ330に提供される。低域通過フィルタ330は増幅されたPWM信号を平均してノイズ信号などのような高周波成分を減少させ、出力ノードNAを通じフィルタリングされた信号を出力する。
【0036】
基準電圧発生器340は電源電圧VDDから基準電圧VRを発生する。例えば、基準電圧発生器340は出力信号のハイ電圧(例えば、最大電圧)と出力信号のロー電圧(例えば、最小電圧)との間の電圧値を有する基準電圧VRを発生する。出力信号は出力ノードNAを通じてスピーカの入力ノードに提供されるフィルタリングされた信号である。基準電圧発生器340によって発生される基準電圧VRの値は実質的に一定の大きさを有する定数とすることができる。実施例によって、基準電圧VRは予め決定された値に設定することができる。予め決定された値は出力信号のハイ電圧値とロー電圧値との間の値に相応することができる。例えば、出力信号のハイ電圧値が5Vであり出力信号のロー電圧値が0Vである場合、基準電圧VRの予め決定された値は2.5Vに設定することができる。基準電圧発生器340の構成の一例は図6〜8を参照して後述することにする。
【0037】
図4を参照すると、増幅器回路300は抵抗RLを有する一つ以上のスピーカ390に連結される。スピーカは携帯用オーディオ装置のためのヘッドフォンスピーカとすることができる。特に、低域通過フィルタ330の出力信号は出力ノードNA(即ちスピーカ390の入力ノード)を介してスピーカの第1入力ノードに提供され、基準電圧発生器340によって発生された基準信号は基準ノードNBを通じてスピーカの第2入力ノードに提供される。
【0038】
図4に示されたように、本発明の一実施例による増幅器回路300は増幅器回路300と負荷RLとの間に直列に連結されたカップリングキャパシタを含まない。例えば、低域通過フィルタ330と負荷RLを有するスピーカ390との間にはカップリングキャパシタがない。即ち、フィルタリングされ増幅されたパルス幅変調信号は低域通過フィルタ330から負荷RLを有するスピーカ390に直接提供される。従って、少なくとも一つのカップリングキャパシタを含む図1の増幅器100と比較して、本発明の一実施例による増幅器回路300のチップ面積を減少させることができる。また、増幅器回路300は電荷パンプの代わりに基準電圧発生器340を含む。従って、図3の増幅器回路200と比較して本発明の一実施例による増幅器回路300の電力消費を減少させることができる。
【0039】
図5は本発明の一実施例による増幅器回路300に含まれたPWM駆動回路320、低域通過フィルタ330及び基準電圧発生器340の構成の一例を示す図である。
【0040】
図5を参照すると、PWM駆動回路320はPWM制御回路321及びスイッチング増幅器325を含む。PWM制御回路321は受信されたオーディオ入力信号AIをパルス幅変調してPWM信号をスイッチング増幅器325に出力する。図5に例示したスイッチング増幅器325は電源電圧VDDと接地との間に直列で連結されたPMOSトランジスタTU及びNMOSトランジスタTDを含む。PMOSトランジスタTUのソースは電源電圧VDDに連結され、PMOSトランジスタTUのゲートにはPWM制御回路の第1出力信号が印加され、PMOSトランジスタTUのドレインは低域通過フィルタ330の入力及びNMOSトランジスタTDのドレインに連結される。NMOSトランジスタTDのドレインは低域通過フィルタ330の入力及びPMOSトランジスタのドレインに連結され、NMOSトランジスタのTDのゲートにはPWM制御回路の第2出力信号が印加され、NMOSトランジスタTDのソースは接地に連結される。このようにスイッチング増幅器325のトランジスタはPWM制御回路321から提供されるPWM信号によって駆動されることで増幅されたPWM信号を提供する。
【0041】
図5に示された低域通過フィルタ330は、インダクタ及びキャパシタを含む。前述したように、低域通過フィルタ330は増幅されたPWM信号を平均化してノイズ信号などの高周波成分を減少させ、出力信号を出力ノードNAに提供する。低域通過フィルタの構成及び動作は当業者によく知られているのでこれ以上の説明は省略する。
【0042】
また、図5には基準電圧発生器340の実施例が示されている。図5に示された基準電圧発生器340は電圧分配器341及びアナログバッファ345を含む。アナログバッファ340は単位利得増幅器(unity−gian amplifier)または電圧フォロワとも呼ばれる。電圧分配器341は電源電圧VDDから分配電圧VVを発生する。アナログバッファ345は分配電圧を安定化し安定化された分配電圧を出力ノードNBに提供する。安定化された分配電圧を以下では基準電圧VRとする。アナログバッファ345は演算増幅器を含み分配電圧VVを安定化して、演算増幅器の反転入力にバッファリングされた分配電圧をフィードバックして基準電圧VRを提供する。
【0043】
図5に示されたように、基準電圧発生器340はレジスタ347に連結することができる。レジスタ347は、電圧分配器341が提供する分配電圧を制御するために用いられる。
【0044】
図6は本発明の一実施例による基準電圧発生器に含まれる電圧分配器341を示す図である。
【0045】
図6を参照すると、電圧分配器341は電源電圧VDDと接地との間に直列に連結された第1可変抵抗RU及び第2可変抵抗RDを含む。第1可変抵抗RU及び第2可変抵抗RDは電圧分配器341の電圧分配ノードNVを介して連結され、電圧分配ノードNVの分配電圧VVはアナログバッファ345に提供される。第1可変抵抗RUの抵抗値は第1制御信号OSCUに基づいて制御され第2可変抵抗RDの抵抗値は第2制御信号OSCDに基づいて制御される。第1制御信号OSCU及び第2制御信号OSCDのそれぞれはレジスタ347に貯蔵された情報に基づくか、増幅器回路300の初期化段階での出力ノードNAと基準ノードNBとの間の電圧比較結果に基づくこともできる。これに対しては詳細に後述することにする。電圧分配器341の分配電圧VVは数式1のように計算される。
【0046】
【数1】
【0047】
前述したように、一実施例において第1制御信号OSCU及び第2制御信号OSCDはレジスタ347に貯蔵された情報に基づいて制御することができる。即ち、分配電圧VVはレジスタ347に貯蔵された情報に基づいて制御することができる。例えば、レジスタ347に貯蔵された情報は、使用者が入力した電圧値、一つ以上のスピーカ390の負荷RLと関連された情報、第1及び第2可変抵抗RU、RDの抵抗値と第1及び第2制御信号OSCU、OSCDとの間の関係を示すテーブル、増幅器回路300の実際の構成要素の製造工程上の偏差を示す標準などとすることができる。
【0048】
例えば、電源電圧VDDが約5.0Vであり第1可変抵抗RUと第2可変抵抗RDとが約1kΩである場合に、数式1によって分配電圧VVは約2.5Vになる。しかし、製造工程上の偏差などに起因して電圧分配器内の実際構成要素は異なる場合があり、従って、第1制御信号OSCUと第2制御信号OSCDとを制御するために、レジスタ347に貯蔵された情報を分配電圧VVをさらに制御するために電圧分配器341によって使用することができる。前述したように、分配電圧VVはアナログバッファ345によって安定化され、基準電圧VRが基準ノードNBに提供される。
【0049】
また、一実施例において、第1制御信号OSCU及び第2制御信号OSCDのそれぞれは増幅器回路300の初期化段階での出力ノードNAと基準ノードNBとの間の電圧比較結果に基づくこともできる。
【0050】
図7は本発明の一実施例による増幅器回路300で、電圧分配器341によって出力される分配電圧VVが初期化段階での増幅器の出力ノードNAと基準ノードNAとの間の電圧比較に基づいて制御されることを示す図である。
【0051】
図7の増幅器回路300は、図6と関連して前述した増幅器回路300の構成要素だけではなく、オフセット検出器350を含む。オフセット検出器350は基準ノードNBを通じてスピーカ380に提供される基準電圧、及び出力ノード(即ちスピーカ390の入力ノード)NAを介してスピーカ390に提供されるDC電圧の差異を検出する。図7に例示されたオフセット検出器350は比較器COMを含む。比較器COMの第1入力は増幅器回路300の出力ノードNAに連結され、比較器COMの第2入力は基準ノードNBに連結される。比較器COMの出力は電圧分配器341に提供される。電圧分配器341はオフセット検出器350の出力に基づいて電圧分配器341の分配電圧VVを制御する。
【0052】
増幅器回路300のミュート状態以外の間には、増幅器回路300の出力信号はオーディオ入力信号AIに従って振動し、比較器COMは非活性化することができる。しかし、増幅器回路300のミュート状態の間には、比較器COMが活性化され、基準ノードNBの基準電圧VR、及び増幅器回路300の出力ノードNAから出力されるDC電圧の差異を検出する。増幅器回路300のミュート状態は初期化段階に相応することができる。
【0053】
ミュート状態の間に検出された電圧差異に相応するオフセット制御信号は基準電圧発生器340が基準電圧VRを制御するのに使用することができる。オフセット制御信号は第1制御信号OSCU及び第2制御信号OSCDを発生させるために使用することができ、従って、電圧分配器341に含まれた可変抵抗RU、RDの抵抗値を制御することができる。例えば、オフセット制御信号に基づいて発生された第1制御信号OSCU及び第2制御信号OSCDは基準電圧VRが出力信号のDC成分と同一であるようにするために使用することができる。ミュート状態以外の間の出力信号のDC成分は、増幅器回路300がミュート状態にあるときの出力信号の値に相応する。即ち、増幅器回路300の出力ノードNAから提供されるDC電圧成分と基準ノードNBから提供される基準電圧VRとの差異が0Vになるように、可変抵抗の抵抗値を制御することができる。
【0054】
図8は本発明の一実施例による増幅器回路300の動作を示す図である。図8(A)及び図8(B)で第1時間区間T1は増幅器回路300がミュート状態にある区間を示し、第2時間区間T2は増幅器回路300が非ミュート状態にありスピーカが出力信号に応じて駆動される区間を示す。
【0055】
図8(A)を参照すると、出力信号VAのハイ電圧値はVDDであり出力信号のロー電圧値は0である。図8(A)で、基準電圧VRはVDD/2である。図8(B)には出力ノードNAに印加される出力信号で基準ノードNBが印加される基準電圧を差減して得た電圧信号VA−VRが示されている。従って、抵抗値RLを有するスピーカ390は、第2時間区間T2の間VR−VRの間で変化する電圧を有する出力信号によって駆動される。
【0056】
図9は本発明の一実施例による3−端子コネクタ60に結合されるデジタルアンプ300cを示す回路図である。図9に示されたように基準電圧発生器340は基準電圧VRを共通基準ノードNCに提供し、共通基準ノードNCは2つ以上のPWM駆動回路及び低域通過フィルタの基準ノードとして使用される。
【0057】
図9を参照すると、3−端子コネクタは第1端子1、第2端子2及び第3端子3を含む。第1PWM駆動回路320aは第1オーディオ入力信号AIaを受信し増幅された第1PWM信号を第1低域通過フィルタ330aに提供する。第1低域通過フィルタ330aは増幅された第1PWM信号をフィルタリングしフィルタリングされた信号を3−端子コネクタ60の第1端子1に連結された第1出力ノードNA1に提供する。第2PWM駆動回路320bは第2オーディオ入力信号AIbを受信し増幅された第2PWM信号を第2低域通過フィルタ330bに提供する。第2低域通過フィルタ330bは増幅された第2PWM信号をフィルタリングし前記フィルタリングされた信号を3−端子コネクタ60の第2端子2に連結された第2出力ノードNA2に提供する。図9で基準電圧発生器340は基準電圧をコネクタ6の第3端子3に連結された共通基準ノードNCに提供する。
【0058】
第1PWM駆動回路320a及び第2PMW駆動回路320bの構成はそれぞれ図5に関連して説明したPWM駆動回路320の構成と同一または類似する。また、第1低域通過フィルタ330a及び第2低域通過フィルタ330bの構成はそれぞれ図5に関連して説明した低域通過フィルタ330の構成と同一または類似する。さらに、図9に示された基準電圧発生器340は図5に関連して説明した基準電圧発生器と同一である。
【0059】
しかし、第1PWM駆動回路320a及び第2PWM駆動回路320bのそれぞれによって受信された入力信号は相異することができる。第1PWM駆動回路320a及び第2PWM駆動回路320bのそれぞれによって受信された入力信号は相異することができるので、第1PWM駆動回路320a、第2PWM駆動回路320b、第1低域通過フィルタ330a及び/または第2低域通過フィルタ330bの成分値のうち少なくとも一つはそれぞれの入力信号によって異なることができる。例えば、第1PWM駆動回路320aの入力信号及び第2PWM駆動回路320bの入力信号の差異のため、第1低域通過フィルタ330aの動作臨界値は第2低域通過フィルタ330bの動作臨界値と異なることができる。この場合、第1低域通過フィルタ330aのキャパシタンス及びインダクタンス値は第2低域通過フィルタ330bのキャパシタンス及びインダクタンス値と相異する。
【0060】
3−端子コネクタ60はコネクタプラグ70と結合するように構成される。3端子コネクタプラグ70は3端子コネクタ60の第1端子1と結合される第1端子1a、3−端子コネクタ60の第2端子2と結合される第2端子2a、及び3−端子コネクタ60の第3端子3と結合される第3端子3aを含む。絶縁体4によって第1端子1a、第2端子2a、及び3端子3a及び本体5が分離される。
【0061】
図9を参照すると、多様な外部装置を増幅器回路300cに結合することができる。多様な外部装置はヘッドフォンスピーカ、ステレオスピーカ、録音装置などであることができる。
【0062】
図9の増幅器回路300cには図7に示されたオフセット検出器350が含まれていないが、本発明が属する技術分野の当業者は本発明の技術的思想の範囲内でオフセット検出器が図9の増幅器回路300cに含まれることができることが理解できるだろう。
【0063】
図10は本発明の一実施例による増幅器回路の出力ノードに印加される増幅されたパルス幅変調信号のDC成分を減少する方法を示すフローチャートである。
【0064】
図10を参照すると、DC成分を減少する方法は、入力信号を受信する段階S110、受信された入力信号をパルス幅変調する段階S120、及びPWM信号を増幅する段階130を含む。例えば、PWM駆動回路320によって受信されたオーディオ入力信号は前述したようにPWM駆動回路320によってパルス幅変調され増幅されることができる。
【0065】
図10に示されたように、DC成分を減少する方法は、また、増幅されたPWM信号をフィルタリングする段階S140及びフィルタリングされた信号を出力ノードに出力する段階S150を含む。例えば、低域通過フィルタ330はPWM駆動回路320から増幅されたPWM信号を受信し、増幅されたPWM信号をフィルタリングしてフィルタリングされた信号を出力ノードNAに提供することができる。
【0066】
図10を参照すると、DC成分を減少する方法は、電源電圧を分配して基準電圧を発生する段階S160を含む。例えば、基準電圧発生器340は電源電圧を分配して出力信号のハイ電圧とロー電圧との間の電圧値に該当する基準電圧を発生する。出力信号のハイ電圧値が5Vであり出力信号のロー電圧値の0Vである場合、基準電圧は約2.5Vとなる。
【0067】
また、発生された基準電圧は基準ノードに提供される(S170)。結果的に出力ノードと基準ノードとの間に連結された負荷に差分電圧VA−VBが印加され出力信号のDC電圧成分を減少させる。例えば、基準電圧発生器340は基準電圧を基準ノードに提供し、従って、出力ノードNAと基準ノードNBとの間に連結された一つ以上のスピーカには差分電圧VA−VBが印加される。
【0068】
本発明は属する技術分野の当業者は、S160及びS170段階が基準電圧発生器340によって実施されることができ、S110乃至S150段階がPWM駆動回路320及び低域通過フィルタ330によって実施されることができることを理解するだろう。
【0069】
図11は本発明の他の実施例による増幅器回路の出力ノードに印加される増幅されたパルス幅変調信号のDC成分を減少する方法を示すフローチャートである。
【0070】
図11の実施例は図10の実施例と関連して説明された段階を含むので重複される説明は省略する。
【0071】
図11を参照すると、パルス幅変調信号のDC成分を減少する方法は出力ノードに提供されるフィルタリングされた信号のDC電圧成分と基準ノードに提供される電圧とを比較する段階S161、及び比較結果に基づいて基準電圧の発生を制御する段階S162を含む。例えば、オフセット検出器350は出力ノードNAに提供されるフィルタリングされた信号のDC電圧成分と基準ノードNBに提供される電圧とを比較する。一実施例によって、フィルタリングされた信号のDC電圧成分と基準電圧との差異は0であることができる。オフセット検出器350の比較結果は電圧分配器341に提供され、フィルタリングされた信号のDC電圧成分と基準電圧との差異が0になるように基準電圧の発生を制御することができる。例えば、オフセット検出器350の比較結果は第1制御信号OSCU及び第2制御信号OSCDを制御するために使用することができる。
【産業上の利用可能性】
【0072】
前記のような本発明の一実施例によるデジタルアンプ及びパルス幅変調信号のDC成分減少方法は、負の電源電圧を発生するための電荷パンプを具備することなしにカップリングキャパシタを除去することができる。
【0073】
また、本発明の一実施例による3端子コネクタに適合したデジタルアンプは負の電源電圧を発生するための電荷パンプを具備することなしにカップリングキャパシタを除去することができ、共通基準ノードに同時に接続される2つの音声再生装置を駆動することができる。
【0074】
さらに、本発明の実施例によるデジタルアンプ基準電圧発生器及びパルス幅変調信号のDC成分減少方法は、出力ノード及び基準ノードの電圧オフセットを精密に減少させることができる。
【0075】
以上、本発明の実施例によって詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有するものであれば本発明の思想と精神を離脱することなく、本発明を修正または変更できる。
【図面の簡単な説明】
【0076】
【図1】一般的なD級増幅器を示すブロック図である。
【図2】図1のD級増幅器の各構成要素によって実施される信号処理の例を示す図である。
【図3】従来の増幅器を示すブロック図である。
【図4】本発明の一実施例による基準電圧発生器を具備した増幅器回路を示すブロック図である。
【図5】本発明の一実施例による増幅器回路に含まれたPWM駆動回路、フィルタ及び基準電圧発生器の構成の一例を示す図である。
【図6】本発明の一実施例による基準電圧発生器に含まれることができる電圧分配器を示す図である。
【図7】本発明の一実施例による増幅器回路で、電圧分配器によって出力される分配電圧が初期化段階での増幅器の出力ノードと基準ノードとの間の電圧比較に基づいて制御されることを示す図である。
【図8】本発明の一実施例による増幅器回路の動作を示す図である。
【図9】本発明の一実施例による3−端子コネクタに結合されるデジタルアンプを示す回路図である。
【図10】本発明の一実施例による増幅器回路の出力ノードに印加される増幅されたパルス幅変調信号のDC成分を減少する方法を示すフローチャートである。
【図11】本発明の他の実施例による増幅器回路の出力ノードに印加される増幅されたパルス幅変調信号のDC成分を減少する方法を示すフローチャートである。
【符号の説明】
【0077】
320 D級ドライビング回路
321 PWM制御部
325 スイッチング増幅器
330 低域通過フィルタ
340 基準電圧発生器
341 電圧分配器
345 アナログバッファ
350 オフセット感知器
NA 出力ノード
NB 基準ノード
NC 共通基準ノード
【技術分野】
【0001】
本発明は増幅器及び音声再生方法に係り、さらに詳細には出力ノードのアナログDC成分に関係する基準電圧が基準ノードに提供されるデジタル増幅器及び音声再生方法に関する。
【背景技術】
【0002】
多様な増幅器がオーディオ信号を増幅するために使用されている。このような増幅器はA級、B級、AB級、及びD級増幅器を含む。一般的にD級増幅器はA級、B級及びAB級増幅器と比較して優れた電力効率を有する。
【0003】
携帯用装置の大きさ及び重さの減少が強調されることにより、通常的にD級増幅器が携帯用装置に使用される。例えば、多様な携帯用オーディオプレーヤと関連するヘッドフォンはD級増幅器を含む。
【0004】
図1は一般的なD級増幅器100を示すブロック図であり、図2は図1のD級増幅器100の各構成要素によって実施される信号処理の例を示す図である。以下、図1、図2を参照してD級増幅器100の動作を説明する。
【0005】
D級増幅器100はパルス幅変調信号発生器10、D級駆動回路20、低域通過フィルタ30及びカップリングキャパシタC2を含む。図2を参照すると、PWM信号発生器10は第1信号13または第2信号11を受信する。図2(A)に示された第1信号13は矩形波である。例えば、第1信号13は内部または外部クロックから受信することができる。以下、D級増幅器100が受信する第2信号11をオーディオ入力信号11とする。説明の便宜のために図2には受信されたオーディオ入力信号11を正弦波で示した。PWM信号発生器10は第1信号13及び第2信号11を処理してD級駆動回路20にPWM信号15を出力する。図2(B)に示されているPWM信号15のデュティ比は受信されたオーディオ入力信号11に応じて変化する。D級駆動回路20はPWM信号15を増幅し、図2(C)に示されたような増幅された信号25を低域通過フィルタ30に提供する。低域通過フィルタ30は増幅された信号25を平均化することで高周波ノイズを減少させ、フィルタリングされた信号31をカップリングキャパシタC2に提供する。カップリングキャパシタC2はフィルタリングされた信号31からDC電圧を除去し出力信号33を発生する。図1に示されたように、出力信号33はD級増幅器100に連結されたスピーカ150に提供され、スピーカ150は抵抗RLを有する。例えば、スピーカ150は携帯用オーディオ装置のためのヘッドフォンに含まれたスピーカとすることができる。
【0006】
前述したように、一般的なD級増幅器100はフィルタリング信号31からDC電圧を除去するためのカップリングキャパシタC2を含む。また、カップリングキャパシタC2は高電流がヘッドフォンに流入されることを防止するために使用され、ヘッドフォンが連続的な状態にあるようにする役割をする。スピーカ150の抵抗RLが約16〜32Ωである場合、カップリングキャパシタC2のキャパシタンスは通常的に100〜470μFの範囲内にある。しかし、100〜470μFのキャパシタの大きさは相当大きいので一つ2つのカップリングキャパシタを含む一般的なD級増幅器100は小型化に不利である。従って、カップリングキャパシタの要らない増幅器が開発された。
【0007】
図3は従来の増幅器を示すブロック図であり、特許文献1に開示されているカップリングキャパシタを含まない増幅器である。
【0008】
図3を参照すると、増幅器200は左側ヘッドフォンのスピーカを駆動する第1増幅器21、右側ヘッドフォンのスピーカを駆動する第2増幅器22、及びDC電圧コンバータ40を含む。第1増幅器21は連結リード51を介してヘッドフォン負荷RLに連結され、第2増幅器22は連結リード52を介してヘッドフォン負荷RLに連結される。第1増幅器21、第2増幅器22及びDC電圧コンバータ40それぞれは電圧VDDを受信する。DC電圧コンバータ40はエネルギを貯蔵し伝達するためにキャパシタまたはインダクタを含む電荷パンプ回路を使用する。DC電圧コンバータ40はカップリングキャパシタの代わりに使用され、第1増幅器21の出力と左側ヘッドフォンスピーカとの間に、そして、第2増幅器22の出力と右側ヘッドフォンスピーカとの間に直列に位置することができる。
【0009】
図3に示された従来の増幅器の電荷パンプ回路は接地に対して負の電圧−VDDを発生する。電荷パンプ回路によって提供される負の電圧−VDDは第1増幅器21及び第2増幅器22に電源を供給し正の電圧と負の電圧との間で増幅器を駆動する。接地に対して負の電圧−VDDを提供するのはヘッドフォン増幅器がアース電圧にバイアスされるようにして入力信号がクリッピングされずに増幅できるようにするためである。
【0010】
このように、従来のヘッドフォン増幅器200はRLで表現されたヘッドフォンスピーカが0Vにバイアスされるようにして、VDDと−VDDとの間で動作できる。即ち、DCカップリングキャパシタを用いることなく、第1増幅器21のリード51と第2増幅器22のリード52とをヘッドフォンスピーカRLに連結することができる。
【0011】
DC電圧コンバータ40は容量性または誘導性電荷パンプで実現されるので、即ち、充電パンプ回路はエネルギを貯蔵するか伝達するためのキャパシタまたはインダクタを含むので、電源電圧VDDから人為的に負の電圧−VDDを発生させるために充電及び放電が必要である。前述したD級増幅器100のようにカップリングキャパシタを含む従来の増幅器回路と比較して、DC電圧コンバータ40の充電及び放電動作は電力消費を顕著に増加させる。
【特許文献1】国際公開特許WO2006/031304号
【発明の開示】
【発明が解決しようとする課題】
【0012】
前記のような問題点を解決するために本発明は増幅されたパルス幅変調信号のDC成分を減少するためのデジタルアンプを提供することを一目的とする。
【0013】
また、本発明は前記デジタルアンプの基準電圧発生器を提供することを一目的とする。
【0014】
また、本発明は負荷の入力ノードに印加される増幅されたパルス幅変調信号のDC成分を減少するための方法を提供することを一目的とする。
【課題を解決するための手段】
【0015】
前記目的を達成するために本発明の一実施例によるデジタルアンプは、入力信号を受信して増幅されたパルス幅変調信号を出力するパルス幅変調信号発生器と、前記増幅されたパルス幅変調信号をフィルタリングしフィルタリングされたパルス幅変調信号を負荷の入力ノードに提供するフィルタと、前記フィルタリングされたパルス幅変調信号の最大電圧と最小電圧との中間値に相応する基準電圧を前記負荷の基準ノードに提供して、前記フィルタリングされたパルス幅変調信号のDC成分を減少させる基準電圧発生器と、を含むことができる。
【0016】
前記負荷の入力ノードと前記フィルタとの間にカップリングキャパシタを含まないことができる。前記フィルタリングされたパルス幅変調信号は、前記フィルタから前記負荷の入力ノードに直接提供されることができる。前記基準電圧発生器は、電荷パンプではないことができる。
【0017】
前記パルス幅変調信号発生器は、前記入力信号を受信してパルス幅変調信号を提供するパルス幅変調回路と、前記パルス幅変調信号を増幅する駆動回路と、を含むことができる。
【0018】
前記基準電圧発生器は、電源電圧を分配して分配電圧を提供する電圧分配器と、前記分配電圧をバッファリングして基準電圧を前記負荷の基準ノードに提供するアナログバッファと、を含むことができる。前記デジタルアンプは前記負荷の入力ノード電圧と前記負荷の基準ノード電圧とを比較して、比較結果を前記基準電圧発生器に提供する比較器をさらに含むことができ、前記電圧分配器は前記比較結果を用いて前記分配電圧を決定することができる。
【0019】
前記電圧分配器は、レジスタに貯蔵された情報から発生された制御信号に基づいて変化する可変抵抗を含み、前記制御信号に基づいて前記電源電圧を分配することができる。
【0020】
前記フィルタは、低域通過フィルタを含むことができ、前記負荷は少なくとも一つのスピーカを含むことができる。
【0021】
本発明の一実施例によるデジタルアンプは、入力信号を受信して前記入力信号に相応するパルス幅変調信号を提供するパルス幅変調回路と、前記パルス幅変調信号をフィルタリングしてフィルタリングされたパルス幅変調信号を負荷の入力ノードに直接提供するフィルタと、基準電圧を前記負荷の基準ノードに直接提供して、前記フィルタリングされたパルス幅変調信号のDC成分を減少させる基準電圧発生器と、を含むことができる。
【0022】
本発明の一実施例によるデジタルアンプは、入力信号を受信して増幅されたパルス幅変調信号を出力するパルス幅変調信号発生器と、
前記増幅されたパルス幅変調信号をフィルタリングしフィルタリングされたパルス幅変調信号を負荷の入力ノードに提供するフィルタと、一定の大きさの正の値を有する基準電圧を前記負荷の基準ノードに提供し、前記フィルタリングされたパルス幅変調信号のDC成分を減少させる基準電圧発生器と、を含むことができる。
【0023】
本発明の一実施例によるデジタルアンプの基準電圧発生器は、負荷の入力ノードに提供される増幅されたパルス幅変調信号の変化に基づいて電源電圧を分配し分配電圧を提供する電圧分配器と、前記分配電圧をバッファリングした基準電圧を前記負荷の基準ノードに提供して、デジタルアンプの増幅されたパルス幅変調信号のDC成分を減少させるアナログバッファと、を含むことができる。
【0024】
本発明の一実施例によるパルス幅変調信号のDC成分減少方法は、負荷の入力ノードに印加される増幅されたパルス幅変調信号の最大電圧と最小電圧との中間値に相応する基準電圧を発生する段階と、前記基準電圧を前記負荷の基準ノードに提供する段階と、を含むことができる。
【0025】
一実施例において、前記パルス幅変調信号のDC成分減少方法は、受信された信号をパルス幅変調して前記パルス幅変調信号を発生する段階と、前記パルス幅変調信号を増幅する段階と、前記増幅されたパルス幅変調信号をフィルタリングする段階と、をさらに含むことができる。
【0026】
前記基準電圧を前記負荷の基準ノードに提供する段階は、電源電圧及び少なくとも一つの制御信号を受信する段階と、前記基準電圧を決定するために前記少なくとも一つの制御信号に基づいて前記電源電圧を分配する段階と、を含むことができる。
【0027】
一実施例において、前記負荷の入力ノード電圧と基準ノード電圧とを比較する段階と、比較結果に基づいて前記基準電圧の発生を制御する段階と、をさらに含むことができる。
【0028】
前記基準電圧の発生を制御する段階は、前記比較結果に相応する信号を2つに分配する段階と、前記基準電圧を得るために前記分配された信号をバッファリングする段階と、を含むことができる。
【0029】
前記基準電圧は、正の値で設定されることができる。
【0030】
本発明の一実施例によるデジタルアン鴬は、入力信号を受信して増幅されたパルス幅変調信号を出力するパルス幅変調信号発生器と、
前記増幅されたパルス幅変調信号をフィルタリングし前記フィルタリングされたパルス幅変調信号を負荷の入力ノードに提供するフィルタと、前記フィルタリングされたパルス幅変調信号の電圧の平均値に相応する基準電圧を前記負荷の基準ノードに提供し、前記フィルタリングされたパルス幅変調信号のDC成分を減少させる基準電圧発生器と、を含むことができる。
【発明を実施するための最良の形態】
【0031】
以下、添付図面を参照して、本発明の好ましい実施形態をより詳細に説明する。
【0032】
図4は本発明の一実施例による基準電圧発生器を具備した増幅器回路を示すブロック図である。
【0033】
図4を参照すると、増幅器回路300はパルス幅変調駆動回路320、低域通過フィルタ330及び基準電圧発生器340を含む。増幅回路300は出力信号を出力ノードNAに提供し基準信号を基準ノードNBに提供する。図4に示されたように、一つ以上のスピーカ390が出力ノードNA及び基準ノードNBに連結されることができる。このように、増幅器回路300の出力ノードNAは負荷RLを有したスピーカ390の入力ノードに該当する。
【0034】
PWM駆動回路320はD級駆動回路とすることができる。PWM駆動回路320は入力信号をパルス幅変調し増幅して入力信号を示す増幅されたPWM信号を出力する。この入力信号はオーディオ入力信号AIJとすることができる。
【0035】
増幅されたPWM信号は低域通過フィルタ330に提供される。低域通過フィルタ330は増幅されたPWM信号を平均してノイズ信号などのような高周波成分を減少させ、出力ノードNAを通じフィルタリングされた信号を出力する。
【0036】
基準電圧発生器340は電源電圧VDDから基準電圧VRを発生する。例えば、基準電圧発生器340は出力信号のハイ電圧(例えば、最大電圧)と出力信号のロー電圧(例えば、最小電圧)との間の電圧値を有する基準電圧VRを発生する。出力信号は出力ノードNAを通じてスピーカの入力ノードに提供されるフィルタリングされた信号である。基準電圧発生器340によって発生される基準電圧VRの値は実質的に一定の大きさを有する定数とすることができる。実施例によって、基準電圧VRは予め決定された値に設定することができる。予め決定された値は出力信号のハイ電圧値とロー電圧値との間の値に相応することができる。例えば、出力信号のハイ電圧値が5Vであり出力信号のロー電圧値が0Vである場合、基準電圧VRの予め決定された値は2.5Vに設定することができる。基準電圧発生器340の構成の一例は図6〜8を参照して後述することにする。
【0037】
図4を参照すると、増幅器回路300は抵抗RLを有する一つ以上のスピーカ390に連結される。スピーカは携帯用オーディオ装置のためのヘッドフォンスピーカとすることができる。特に、低域通過フィルタ330の出力信号は出力ノードNA(即ちスピーカ390の入力ノード)を介してスピーカの第1入力ノードに提供され、基準電圧発生器340によって発生された基準信号は基準ノードNBを通じてスピーカの第2入力ノードに提供される。
【0038】
図4に示されたように、本発明の一実施例による増幅器回路300は増幅器回路300と負荷RLとの間に直列に連結されたカップリングキャパシタを含まない。例えば、低域通過フィルタ330と負荷RLを有するスピーカ390との間にはカップリングキャパシタがない。即ち、フィルタリングされ増幅されたパルス幅変調信号は低域通過フィルタ330から負荷RLを有するスピーカ390に直接提供される。従って、少なくとも一つのカップリングキャパシタを含む図1の増幅器100と比較して、本発明の一実施例による増幅器回路300のチップ面積を減少させることができる。また、増幅器回路300は電荷パンプの代わりに基準電圧発生器340を含む。従って、図3の増幅器回路200と比較して本発明の一実施例による増幅器回路300の電力消費を減少させることができる。
【0039】
図5は本発明の一実施例による増幅器回路300に含まれたPWM駆動回路320、低域通過フィルタ330及び基準電圧発生器340の構成の一例を示す図である。
【0040】
図5を参照すると、PWM駆動回路320はPWM制御回路321及びスイッチング増幅器325を含む。PWM制御回路321は受信されたオーディオ入力信号AIをパルス幅変調してPWM信号をスイッチング増幅器325に出力する。図5に例示したスイッチング増幅器325は電源電圧VDDと接地との間に直列で連結されたPMOSトランジスタTU及びNMOSトランジスタTDを含む。PMOSトランジスタTUのソースは電源電圧VDDに連結され、PMOSトランジスタTUのゲートにはPWM制御回路の第1出力信号が印加され、PMOSトランジスタTUのドレインは低域通過フィルタ330の入力及びNMOSトランジスタTDのドレインに連結される。NMOSトランジスタTDのドレインは低域通過フィルタ330の入力及びPMOSトランジスタのドレインに連結され、NMOSトランジスタのTDのゲートにはPWM制御回路の第2出力信号が印加され、NMOSトランジスタTDのソースは接地に連結される。このようにスイッチング増幅器325のトランジスタはPWM制御回路321から提供されるPWM信号によって駆動されることで増幅されたPWM信号を提供する。
【0041】
図5に示された低域通過フィルタ330は、インダクタ及びキャパシタを含む。前述したように、低域通過フィルタ330は増幅されたPWM信号を平均化してノイズ信号などの高周波成分を減少させ、出力信号を出力ノードNAに提供する。低域通過フィルタの構成及び動作は当業者によく知られているのでこれ以上の説明は省略する。
【0042】
また、図5には基準電圧発生器340の実施例が示されている。図5に示された基準電圧発生器340は電圧分配器341及びアナログバッファ345を含む。アナログバッファ340は単位利得増幅器(unity−gian amplifier)または電圧フォロワとも呼ばれる。電圧分配器341は電源電圧VDDから分配電圧VVを発生する。アナログバッファ345は分配電圧を安定化し安定化された分配電圧を出力ノードNBに提供する。安定化された分配電圧を以下では基準電圧VRとする。アナログバッファ345は演算増幅器を含み分配電圧VVを安定化して、演算増幅器の反転入力にバッファリングされた分配電圧をフィードバックして基準電圧VRを提供する。
【0043】
図5に示されたように、基準電圧発生器340はレジスタ347に連結することができる。レジスタ347は、電圧分配器341が提供する分配電圧を制御するために用いられる。
【0044】
図6は本発明の一実施例による基準電圧発生器に含まれる電圧分配器341を示す図である。
【0045】
図6を参照すると、電圧分配器341は電源電圧VDDと接地との間に直列に連結された第1可変抵抗RU及び第2可変抵抗RDを含む。第1可変抵抗RU及び第2可変抵抗RDは電圧分配器341の電圧分配ノードNVを介して連結され、電圧分配ノードNVの分配電圧VVはアナログバッファ345に提供される。第1可変抵抗RUの抵抗値は第1制御信号OSCUに基づいて制御され第2可変抵抗RDの抵抗値は第2制御信号OSCDに基づいて制御される。第1制御信号OSCU及び第2制御信号OSCDのそれぞれはレジスタ347に貯蔵された情報に基づくか、増幅器回路300の初期化段階での出力ノードNAと基準ノードNBとの間の電圧比較結果に基づくこともできる。これに対しては詳細に後述することにする。電圧分配器341の分配電圧VVは数式1のように計算される。
【0046】
【数1】
【0047】
前述したように、一実施例において第1制御信号OSCU及び第2制御信号OSCDはレジスタ347に貯蔵された情報に基づいて制御することができる。即ち、分配電圧VVはレジスタ347に貯蔵された情報に基づいて制御することができる。例えば、レジスタ347に貯蔵された情報は、使用者が入力した電圧値、一つ以上のスピーカ390の負荷RLと関連された情報、第1及び第2可変抵抗RU、RDの抵抗値と第1及び第2制御信号OSCU、OSCDとの間の関係を示すテーブル、増幅器回路300の実際の構成要素の製造工程上の偏差を示す標準などとすることができる。
【0048】
例えば、電源電圧VDDが約5.0Vであり第1可変抵抗RUと第2可変抵抗RDとが約1kΩである場合に、数式1によって分配電圧VVは約2.5Vになる。しかし、製造工程上の偏差などに起因して電圧分配器内の実際構成要素は異なる場合があり、従って、第1制御信号OSCUと第2制御信号OSCDとを制御するために、レジスタ347に貯蔵された情報を分配電圧VVをさらに制御するために電圧分配器341によって使用することができる。前述したように、分配電圧VVはアナログバッファ345によって安定化され、基準電圧VRが基準ノードNBに提供される。
【0049】
また、一実施例において、第1制御信号OSCU及び第2制御信号OSCDのそれぞれは増幅器回路300の初期化段階での出力ノードNAと基準ノードNBとの間の電圧比較結果に基づくこともできる。
【0050】
図7は本発明の一実施例による増幅器回路300で、電圧分配器341によって出力される分配電圧VVが初期化段階での増幅器の出力ノードNAと基準ノードNAとの間の電圧比較に基づいて制御されることを示す図である。
【0051】
図7の増幅器回路300は、図6と関連して前述した増幅器回路300の構成要素だけではなく、オフセット検出器350を含む。オフセット検出器350は基準ノードNBを通じてスピーカ380に提供される基準電圧、及び出力ノード(即ちスピーカ390の入力ノード)NAを介してスピーカ390に提供されるDC電圧の差異を検出する。図7に例示されたオフセット検出器350は比較器COMを含む。比較器COMの第1入力は増幅器回路300の出力ノードNAに連結され、比較器COMの第2入力は基準ノードNBに連結される。比較器COMの出力は電圧分配器341に提供される。電圧分配器341はオフセット検出器350の出力に基づいて電圧分配器341の分配電圧VVを制御する。
【0052】
増幅器回路300のミュート状態以外の間には、増幅器回路300の出力信号はオーディオ入力信号AIに従って振動し、比較器COMは非活性化することができる。しかし、増幅器回路300のミュート状態の間には、比較器COMが活性化され、基準ノードNBの基準電圧VR、及び増幅器回路300の出力ノードNAから出力されるDC電圧の差異を検出する。増幅器回路300のミュート状態は初期化段階に相応することができる。
【0053】
ミュート状態の間に検出された電圧差異に相応するオフセット制御信号は基準電圧発生器340が基準電圧VRを制御するのに使用することができる。オフセット制御信号は第1制御信号OSCU及び第2制御信号OSCDを発生させるために使用することができ、従って、電圧分配器341に含まれた可変抵抗RU、RDの抵抗値を制御することができる。例えば、オフセット制御信号に基づいて発生された第1制御信号OSCU及び第2制御信号OSCDは基準電圧VRが出力信号のDC成分と同一であるようにするために使用することができる。ミュート状態以外の間の出力信号のDC成分は、増幅器回路300がミュート状態にあるときの出力信号の値に相応する。即ち、増幅器回路300の出力ノードNAから提供されるDC電圧成分と基準ノードNBから提供される基準電圧VRとの差異が0Vになるように、可変抵抗の抵抗値を制御することができる。
【0054】
図8は本発明の一実施例による増幅器回路300の動作を示す図である。図8(A)及び図8(B)で第1時間区間T1は増幅器回路300がミュート状態にある区間を示し、第2時間区間T2は増幅器回路300が非ミュート状態にありスピーカが出力信号に応じて駆動される区間を示す。
【0055】
図8(A)を参照すると、出力信号VAのハイ電圧値はVDDであり出力信号のロー電圧値は0である。図8(A)で、基準電圧VRはVDD/2である。図8(B)には出力ノードNAに印加される出力信号で基準ノードNBが印加される基準電圧を差減して得た電圧信号VA−VRが示されている。従って、抵抗値RLを有するスピーカ390は、第2時間区間T2の間VR−VRの間で変化する電圧を有する出力信号によって駆動される。
【0056】
図9は本発明の一実施例による3−端子コネクタ60に結合されるデジタルアンプ300cを示す回路図である。図9に示されたように基準電圧発生器340は基準電圧VRを共通基準ノードNCに提供し、共通基準ノードNCは2つ以上のPWM駆動回路及び低域通過フィルタの基準ノードとして使用される。
【0057】
図9を参照すると、3−端子コネクタは第1端子1、第2端子2及び第3端子3を含む。第1PWM駆動回路320aは第1オーディオ入力信号AIaを受信し増幅された第1PWM信号を第1低域通過フィルタ330aに提供する。第1低域通過フィルタ330aは増幅された第1PWM信号をフィルタリングしフィルタリングされた信号を3−端子コネクタ60の第1端子1に連結された第1出力ノードNA1に提供する。第2PWM駆動回路320bは第2オーディオ入力信号AIbを受信し増幅された第2PWM信号を第2低域通過フィルタ330bに提供する。第2低域通過フィルタ330bは増幅された第2PWM信号をフィルタリングし前記フィルタリングされた信号を3−端子コネクタ60の第2端子2に連結された第2出力ノードNA2に提供する。図9で基準電圧発生器340は基準電圧をコネクタ6の第3端子3に連結された共通基準ノードNCに提供する。
【0058】
第1PWM駆動回路320a及び第2PMW駆動回路320bの構成はそれぞれ図5に関連して説明したPWM駆動回路320の構成と同一または類似する。また、第1低域通過フィルタ330a及び第2低域通過フィルタ330bの構成はそれぞれ図5に関連して説明した低域通過フィルタ330の構成と同一または類似する。さらに、図9に示された基準電圧発生器340は図5に関連して説明した基準電圧発生器と同一である。
【0059】
しかし、第1PWM駆動回路320a及び第2PWM駆動回路320bのそれぞれによって受信された入力信号は相異することができる。第1PWM駆動回路320a及び第2PWM駆動回路320bのそれぞれによって受信された入力信号は相異することができるので、第1PWM駆動回路320a、第2PWM駆動回路320b、第1低域通過フィルタ330a及び/または第2低域通過フィルタ330bの成分値のうち少なくとも一つはそれぞれの入力信号によって異なることができる。例えば、第1PWM駆動回路320aの入力信号及び第2PWM駆動回路320bの入力信号の差異のため、第1低域通過フィルタ330aの動作臨界値は第2低域通過フィルタ330bの動作臨界値と異なることができる。この場合、第1低域通過フィルタ330aのキャパシタンス及びインダクタンス値は第2低域通過フィルタ330bのキャパシタンス及びインダクタンス値と相異する。
【0060】
3−端子コネクタ60はコネクタプラグ70と結合するように構成される。3端子コネクタプラグ70は3端子コネクタ60の第1端子1と結合される第1端子1a、3−端子コネクタ60の第2端子2と結合される第2端子2a、及び3−端子コネクタ60の第3端子3と結合される第3端子3aを含む。絶縁体4によって第1端子1a、第2端子2a、及び3端子3a及び本体5が分離される。
【0061】
図9を参照すると、多様な外部装置を増幅器回路300cに結合することができる。多様な外部装置はヘッドフォンスピーカ、ステレオスピーカ、録音装置などであることができる。
【0062】
図9の増幅器回路300cには図7に示されたオフセット検出器350が含まれていないが、本発明が属する技術分野の当業者は本発明の技術的思想の範囲内でオフセット検出器が図9の増幅器回路300cに含まれることができることが理解できるだろう。
【0063】
図10は本発明の一実施例による増幅器回路の出力ノードに印加される増幅されたパルス幅変調信号のDC成分を減少する方法を示すフローチャートである。
【0064】
図10を参照すると、DC成分を減少する方法は、入力信号を受信する段階S110、受信された入力信号をパルス幅変調する段階S120、及びPWM信号を増幅する段階130を含む。例えば、PWM駆動回路320によって受信されたオーディオ入力信号は前述したようにPWM駆動回路320によってパルス幅変調され増幅されることができる。
【0065】
図10に示されたように、DC成分を減少する方法は、また、増幅されたPWM信号をフィルタリングする段階S140及びフィルタリングされた信号を出力ノードに出力する段階S150を含む。例えば、低域通過フィルタ330はPWM駆動回路320から増幅されたPWM信号を受信し、増幅されたPWM信号をフィルタリングしてフィルタリングされた信号を出力ノードNAに提供することができる。
【0066】
図10を参照すると、DC成分を減少する方法は、電源電圧を分配して基準電圧を発生する段階S160を含む。例えば、基準電圧発生器340は電源電圧を分配して出力信号のハイ電圧とロー電圧との間の電圧値に該当する基準電圧を発生する。出力信号のハイ電圧値が5Vであり出力信号のロー電圧値の0Vである場合、基準電圧は約2.5Vとなる。
【0067】
また、発生された基準電圧は基準ノードに提供される(S170)。結果的に出力ノードと基準ノードとの間に連結された負荷に差分電圧VA−VBが印加され出力信号のDC電圧成分を減少させる。例えば、基準電圧発生器340は基準電圧を基準ノードに提供し、従って、出力ノードNAと基準ノードNBとの間に連結された一つ以上のスピーカには差分電圧VA−VBが印加される。
【0068】
本発明は属する技術分野の当業者は、S160及びS170段階が基準電圧発生器340によって実施されることができ、S110乃至S150段階がPWM駆動回路320及び低域通過フィルタ330によって実施されることができることを理解するだろう。
【0069】
図11は本発明の他の実施例による増幅器回路の出力ノードに印加される増幅されたパルス幅変調信号のDC成分を減少する方法を示すフローチャートである。
【0070】
図11の実施例は図10の実施例と関連して説明された段階を含むので重複される説明は省略する。
【0071】
図11を参照すると、パルス幅変調信号のDC成分を減少する方法は出力ノードに提供されるフィルタリングされた信号のDC電圧成分と基準ノードに提供される電圧とを比較する段階S161、及び比較結果に基づいて基準電圧の発生を制御する段階S162を含む。例えば、オフセット検出器350は出力ノードNAに提供されるフィルタリングされた信号のDC電圧成分と基準ノードNBに提供される電圧とを比較する。一実施例によって、フィルタリングされた信号のDC電圧成分と基準電圧との差異は0であることができる。オフセット検出器350の比較結果は電圧分配器341に提供され、フィルタリングされた信号のDC電圧成分と基準電圧との差異が0になるように基準電圧の発生を制御することができる。例えば、オフセット検出器350の比較結果は第1制御信号OSCU及び第2制御信号OSCDを制御するために使用することができる。
【産業上の利用可能性】
【0072】
前記のような本発明の一実施例によるデジタルアンプ及びパルス幅変調信号のDC成分減少方法は、負の電源電圧を発生するための電荷パンプを具備することなしにカップリングキャパシタを除去することができる。
【0073】
また、本発明の一実施例による3端子コネクタに適合したデジタルアンプは負の電源電圧を発生するための電荷パンプを具備することなしにカップリングキャパシタを除去することができ、共通基準ノードに同時に接続される2つの音声再生装置を駆動することができる。
【0074】
さらに、本発明の実施例によるデジタルアンプ基準電圧発生器及びパルス幅変調信号のDC成分減少方法は、出力ノード及び基準ノードの電圧オフセットを精密に減少させることができる。
【0075】
以上、本発明の実施例によって詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有するものであれば本発明の思想と精神を離脱することなく、本発明を修正または変更できる。
【図面の簡単な説明】
【0076】
【図1】一般的なD級増幅器を示すブロック図である。
【図2】図1のD級増幅器の各構成要素によって実施される信号処理の例を示す図である。
【図3】従来の増幅器を示すブロック図である。
【図4】本発明の一実施例による基準電圧発生器を具備した増幅器回路を示すブロック図である。
【図5】本発明の一実施例による増幅器回路に含まれたPWM駆動回路、フィルタ及び基準電圧発生器の構成の一例を示す図である。
【図6】本発明の一実施例による基準電圧発生器に含まれることができる電圧分配器を示す図である。
【図7】本発明の一実施例による増幅器回路で、電圧分配器によって出力される分配電圧が初期化段階での増幅器の出力ノードと基準ノードとの間の電圧比較に基づいて制御されることを示す図である。
【図8】本発明の一実施例による増幅器回路の動作を示す図である。
【図9】本発明の一実施例による3−端子コネクタに結合されるデジタルアンプを示す回路図である。
【図10】本発明の一実施例による増幅器回路の出力ノードに印加される増幅されたパルス幅変調信号のDC成分を減少する方法を示すフローチャートである。
【図11】本発明の他の実施例による増幅器回路の出力ノードに印加される増幅されたパルス幅変調信号のDC成分を減少する方法を示すフローチャートである。
【符号の説明】
【0077】
320 D級ドライビング回路
321 PWM制御部
325 スイッチング増幅器
330 低域通過フィルタ
340 基準電圧発生器
341 電圧分配器
345 アナログバッファ
350 オフセット感知器
NA 出力ノード
NB 基準ノード
NC 共通基準ノード
【特許請求の範囲】
【請求項1】
入力信号を受信して増幅されたパルス幅変調信号を出力するパルス幅変調信号発生器と、
前記増幅されたパルス幅変調信号をフィルタリングしフィルタリングされたパルス幅変調信号を負荷の入力ノードに提供するフィルタと、
前記フィルタリングされたパルス幅変調信号の最大電圧と最小電圧との中間値に相応する基準電圧を前記負荷の基準ノードに提供して、前記フィルタリングされたパルス幅変調信号のDC成分を減少させる基準電圧発生器と、
を含むことを特徴とするデジタルアンプ。
【請求項2】
前記負荷の入力ノードと前記フィルタとの間にカップリングキャパシタを含まないことを特徴とする請求項1記載のデジタルアンプ。
【請求項3】
前記フィルタリングされたパルス幅変調信号は、前記フィルタから前記負荷の入力ノードに直接提供されることを特徴とする請求項1記載のデジタルアンプ。
【請求項4】
前記基準電圧発生器は、電荷パンプではないことを特徴とする請求項1記載のデジタルアンプ。
【請求項5】
前記パルス幅変調信号発生器は、前記入力信号を受信してパルス幅変調信号を提供するパルス幅変調回路と、
前記パルス幅変調信号を増幅する駆動回路と、を含むことを特徴とする請求項1記載のデジタルアンプ。
【請求項6】
前記基準電圧発生器は、
電源電圧を分配して分配電圧を提供する電圧分配器と、
前記分配電圧をバッファリングして基準電圧を前記負荷の基準ノードに提供するアナログバッファと、を含むことを特徴とする請求項1記載のデジタルアンプ。
【請求項7】
前記負荷の入力ノード電圧と前記負荷の基準ノード電圧とを比較して、比較結果を前記基準電圧発生器に提供する比較器をさらに含み、
前記電圧分配器は前記比較結果を用いて前記分配電圧を決定することを特徴とする請求項6記載のデジタルアンプ。
【請求項8】
前記電圧分配器は、
レジスタに貯蔵された情報から発生された制御信号に基づいて変化する可変抵抗を含み、前記制御信号に基づいて前記電源電圧を分配することを特徴とする請求項6記載のデジタルアンプ。
【請求項9】
前記フィルタは、低域通過フィルタを含むことを特徴とする請求項1記載のデジタルアンプ。
【請求項10】
前記負荷は少なくとも一つのスピーカを含むことを特徴とする請求項1記載のデジタルアンプ。
【請求項11】
入力信号を受信して前記入力信号に相応するパルス幅変調信号を提供するパルス幅変調回路と、
前記パルス幅変調信号をフィルタリングしてフィルタリングされたパルス幅変調信号を負荷の入力ノードに直接提供するフィルタと、
基準電圧を前記負荷の基準ノードに直接提供して、前記フィルタリングされたパルス幅変調信号のDC成分を減少させる基準電圧発生器と、
を含むことを特徴とするデジタルアンプ。
【請求項12】
入力信号を受信して増幅されたパルス幅変調信号を出力するパルス幅変調信号発生器と、
前記増幅されたパルス幅変調信号をフィルタリングしフィルタリングされたパルス幅変調信号を負荷の入力ノードに提供するフィルタと、
一定の大きさの正の値を有する基準電圧を前記負荷の基準ノードに提供し、前記フィルタリングされたパルス幅変調信号のDC成分を減少させる基準電圧発生器と、
を含むことを特徴とするデジタルアンプ。
【請求項13】
負荷の入力ノードに提供される増幅されたパルス幅変調信号の変化に基づいて電源電圧を分配し分配電圧を提供する電圧分配器と、
前記分配電圧をバッファリングした基準電圧を前記負荷の基準ノードに提供して、デジタルアンプの増幅されたパルス幅変調信号のDC成分を減少させるアナログバッファと、
を含むことを特徴とするデジタルアンプ基準電圧発生器。
【請求項14】
負荷の入力ノードに印加される増幅されたパルス幅変調信号の最大電圧と最小電圧との中間値に相応する基準電圧を発生する段階と、
前記基準電圧を前記負荷の基準ノードに提供する段階と、
を含むことを特徴とするパルス幅変調信号のDC成分減少方法。
【請求項15】
受信された信号をパルス幅変調して前記パルス幅変調信号を発生する段階と、
前記パルス幅変調信号を増幅する段階と、
前記増幅されたパルス幅変調信号をフィルタリングする段階と、をさらに含むことを特徴とする請求項14記載のパルス幅変調信号のDC成分減少方法。
【請求項16】
前記基準電圧を前記負荷の基準ノードに提供する段階は、電源電圧及び少なくとも一つの制御信号を受信する段階と、前記基準電圧を決定するために前記少なくとも一つの制御信号に基づいて前記電源電圧を分配する段階と、を含むことを特徴とする請求項14記載のパルス幅変調信号のDC成分減少方法。
【請求項17】
前記負荷の入力ノード電圧と基準ノード電圧とを比較する段階と、比較結果に基づいて前記基準電圧の発生を制御する段階と、をさらに含むことを特徴とする請求項14記載のパルス幅変調信号のDC成分減少方法。
【請求項18】
前記基準電圧の発生を制御する段階は、前記比較結果に相応する信号を2つに分配する段階と、前記基準電圧を得るために前記分配された信号をバッファリングする段階と、を含むことを特徴とする請求項17記載のパルス幅変調信号のDC成分減少方法。
【請求項19】
前記基準電圧は、正の値であることを特徴とする請求項14記載のパルス幅変調信号のDC成分減少方法。
【請求項20】
入力信号を受信して増幅されたパルス幅変調信号を出力するパルス幅変調信号発生器と、
前記増幅されたパルス幅変調信号をフィルタリングし前記フィルタリングされたパルス幅変調信号を負荷の入力ノードに提供するフィルタと、
前記フィルタリングされたパルス幅変調信号の電圧の平均値に相応する基準電圧を前記負荷の基準ノードに提供し、前記フィルタリングされたパルス幅変調信号のDC成分を減少させる基準電圧発生器と、
を含むことを特徴とするデジタルアンプ。
【請求項1】
入力信号を受信して増幅されたパルス幅変調信号を出力するパルス幅変調信号発生器と、
前記増幅されたパルス幅変調信号をフィルタリングしフィルタリングされたパルス幅変調信号を負荷の入力ノードに提供するフィルタと、
前記フィルタリングされたパルス幅変調信号の最大電圧と最小電圧との中間値に相応する基準電圧を前記負荷の基準ノードに提供して、前記フィルタリングされたパルス幅変調信号のDC成分を減少させる基準電圧発生器と、
を含むことを特徴とするデジタルアンプ。
【請求項2】
前記負荷の入力ノードと前記フィルタとの間にカップリングキャパシタを含まないことを特徴とする請求項1記載のデジタルアンプ。
【請求項3】
前記フィルタリングされたパルス幅変調信号は、前記フィルタから前記負荷の入力ノードに直接提供されることを特徴とする請求項1記載のデジタルアンプ。
【請求項4】
前記基準電圧発生器は、電荷パンプではないことを特徴とする請求項1記載のデジタルアンプ。
【請求項5】
前記パルス幅変調信号発生器は、前記入力信号を受信してパルス幅変調信号を提供するパルス幅変調回路と、
前記パルス幅変調信号を増幅する駆動回路と、を含むことを特徴とする請求項1記載のデジタルアンプ。
【請求項6】
前記基準電圧発生器は、
電源電圧を分配して分配電圧を提供する電圧分配器と、
前記分配電圧をバッファリングして基準電圧を前記負荷の基準ノードに提供するアナログバッファと、を含むことを特徴とする請求項1記載のデジタルアンプ。
【請求項7】
前記負荷の入力ノード電圧と前記負荷の基準ノード電圧とを比較して、比較結果を前記基準電圧発生器に提供する比較器をさらに含み、
前記電圧分配器は前記比較結果を用いて前記分配電圧を決定することを特徴とする請求項6記載のデジタルアンプ。
【請求項8】
前記電圧分配器は、
レジスタに貯蔵された情報から発生された制御信号に基づいて変化する可変抵抗を含み、前記制御信号に基づいて前記電源電圧を分配することを特徴とする請求項6記載のデジタルアンプ。
【請求項9】
前記フィルタは、低域通過フィルタを含むことを特徴とする請求項1記載のデジタルアンプ。
【請求項10】
前記負荷は少なくとも一つのスピーカを含むことを特徴とする請求項1記載のデジタルアンプ。
【請求項11】
入力信号を受信して前記入力信号に相応するパルス幅変調信号を提供するパルス幅変調回路と、
前記パルス幅変調信号をフィルタリングしてフィルタリングされたパルス幅変調信号を負荷の入力ノードに直接提供するフィルタと、
基準電圧を前記負荷の基準ノードに直接提供して、前記フィルタリングされたパルス幅変調信号のDC成分を減少させる基準電圧発生器と、
を含むことを特徴とするデジタルアンプ。
【請求項12】
入力信号を受信して増幅されたパルス幅変調信号を出力するパルス幅変調信号発生器と、
前記増幅されたパルス幅変調信号をフィルタリングしフィルタリングされたパルス幅変調信号を負荷の入力ノードに提供するフィルタと、
一定の大きさの正の値を有する基準電圧を前記負荷の基準ノードに提供し、前記フィルタリングされたパルス幅変調信号のDC成分を減少させる基準電圧発生器と、
を含むことを特徴とするデジタルアンプ。
【請求項13】
負荷の入力ノードに提供される増幅されたパルス幅変調信号の変化に基づいて電源電圧を分配し分配電圧を提供する電圧分配器と、
前記分配電圧をバッファリングした基準電圧を前記負荷の基準ノードに提供して、デジタルアンプの増幅されたパルス幅変調信号のDC成分を減少させるアナログバッファと、
を含むことを特徴とするデジタルアンプ基準電圧発生器。
【請求項14】
負荷の入力ノードに印加される増幅されたパルス幅変調信号の最大電圧と最小電圧との中間値に相応する基準電圧を発生する段階と、
前記基準電圧を前記負荷の基準ノードに提供する段階と、
を含むことを特徴とするパルス幅変調信号のDC成分減少方法。
【請求項15】
受信された信号をパルス幅変調して前記パルス幅変調信号を発生する段階と、
前記パルス幅変調信号を増幅する段階と、
前記増幅されたパルス幅変調信号をフィルタリングする段階と、をさらに含むことを特徴とする請求項14記載のパルス幅変調信号のDC成分減少方法。
【請求項16】
前記基準電圧を前記負荷の基準ノードに提供する段階は、電源電圧及び少なくとも一つの制御信号を受信する段階と、前記基準電圧を決定するために前記少なくとも一つの制御信号に基づいて前記電源電圧を分配する段階と、を含むことを特徴とする請求項14記載のパルス幅変調信号のDC成分減少方法。
【請求項17】
前記負荷の入力ノード電圧と基準ノード電圧とを比較する段階と、比較結果に基づいて前記基準電圧の発生を制御する段階と、をさらに含むことを特徴とする請求項14記載のパルス幅変調信号のDC成分減少方法。
【請求項18】
前記基準電圧の発生を制御する段階は、前記比較結果に相応する信号を2つに分配する段階と、前記基準電圧を得るために前記分配された信号をバッファリングする段階と、を含むことを特徴とする請求項17記載のパルス幅変調信号のDC成分減少方法。
【請求項19】
前記基準電圧は、正の値であることを特徴とする請求項14記載のパルス幅変調信号のDC成分減少方法。
【請求項20】
入力信号を受信して増幅されたパルス幅変調信号を出力するパルス幅変調信号発生器と、
前記増幅されたパルス幅変調信号をフィルタリングし前記フィルタリングされたパルス幅変調信号を負荷の入力ノードに提供するフィルタと、
前記フィルタリングされたパルス幅変調信号の電圧の平均値に相応する基準電圧を前記負荷の基準ノードに提供し、前記フィルタリングされたパルス幅変調信号のDC成分を減少させる基準電圧発生器と、
を含むことを特徴とするデジタルアンプ。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【公開番号】特開2008−54320(P2008−54320A)
【公開日】平成20年3月6日(2008.3.6)
【国際特許分類】
【出願番号】特願2007−216123(P2007−216123)
【出願日】平成19年8月22日(2007.8.22)
【出願人】(390019839)三星電子株式会社 (8,520)
【氏名又は名称原語表記】Samsung Electronics Co.,Ltd.
【Fターム(参考)】
【公開日】平成20年3月6日(2008.3.6)
【国際特許分類】
【出願日】平成19年8月22日(2007.8.22)
【出願人】(390019839)三星電子株式会社 (8,520)
【氏名又は名称原語表記】Samsung Electronics Co.,Ltd.
【Fターム(参考)】
[ Back to top ]