スペクトラム拡散クロック生成器及び半導体装置
【課題】回路規模の大きなＤＡＣやアナログ変調回路を用いずに理想的な周波数特性を得ることが可能なスペクトラム拡散クロック生成器及びスペクトラム拡散クロック生成器を備えた半導体装置を提供する。
【解決手段】動作クロックを生成する電圧制御発振器と、動作クロックの位相と基準クロックの位相とを比較し比較結果により電圧制御発振器の発振の基準となる電圧を生成する帰還制御部と、動作クロックの周波数に変動を与える成分をデルタシグマ変調したパルス信号として生成する変調パルス生成部と、パルス信号の振幅を設定するレベル設定部と、帰還制御部が生成した電圧とレベル設定部によって振幅が設定されたパルス信号とを加算する加算部と、加算部の出力信号を濾波して電圧制御発振器に与える制御電圧を生成する低域パスフィルタと、を備える。
【解決手段】動作クロックを生成する電圧制御発振器と、動作クロックの位相と基準クロックの位相とを比較し比較結果により電圧制御発振器の発振の基準となる電圧を生成する帰還制御部と、動作クロックの周波数に変動を与える成分をデルタシグマ変調したパルス信号として生成する変調パルス生成部と、パルス信号の振幅を設定するレベル設定部と、帰還制御部が生成した電圧とレベル設定部によって振幅が設定されたパルス信号とを加算する加算部と、加算部の出力信号を濾波して電圧制御発振器に与える制御電圧を生成する低域パスフィルタと、を備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スペクトラム拡散クロック生成器に関する。特に、半導体装置に用いられる動作クロックのスペクトルを拡散させるスペクトラム拡散クロック生成器（Ｓｐｒｅａｄ Ｓｐｅｃｔｒｕｍ Ｃｌｏｃｋ Ｇｅｎａｒａｔｏｒ。略してＳＳＣＧ）に関する。
【背景技術】
【０００２】
ＬＳＩの動作周波数が向上し、ＥＭＩ（Ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ Ｉｎｔｅｒｆｅｒｅｎｃｅ：電磁干渉）対策の重要性が高まっている。プリンター、パソコン用途、ディジタル民生機器にＥＭＩ対策としてＳＳＣＧ ＰＬＬ（位相ロックループ）が搭載されることが多い。ＬＳＩ内部クロックが特定の周波数を持つことで、スペクトラムの特定の周波数にピークを持ち放射電磁雑音の原因となっている。ＳＳＣＧによりクロックの周波数をわずかに変化させることでスペクトラムのエネルギーを他の周波数へ分散させ、特定の周波数に存在したピーク値を下げることができる。
【０００３】
特許文献１には、従来のスペクトラム拡散クロック生成器（ＳＳＣＧ）が記載されている。図８は、特許文献１の図６に記載されている従来のスペクトラム拡散クロック生成器のブロック図である。図８のクロック生成器は、ＰＬＬのフィードバックループ内の分周器の分周比を変化させることにより動作クロックの周波数を変化させており、リファレンスクロック側に分周器３５、フィードバックループ側に分周器４２を持っている。また、それぞれの分周比がルックアップテーブル４６と４７で設定される。分周器３５，４２の分周比をＰＬＬ動作中にルックアップテーブル４６と４７により切り替えることで、ＶＣＯ出力クロックのスペクトラムを拡散している。
【０００４】
また、図９は、特許文献１の図７に記載されている別な従来のスペクトラム拡散クロック生成器で、アナログ変調回路５２で変調波形を生成し、ＶＣＯ（Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｅｄ Ｏｓｃｉｌｌａｔｏｒ：電圧制御発振器）５１の制御電圧に加えＶＣＯの出力クロックのスペクトラムを拡散している。アナログ変調回路は、三角波生成部とｌｏｇ、ａｎｔｉ−ｌｏｇ増幅器で変調波形を生成する。なお、図９のクロック生成器では、位相比較器３７による位相比較結果をフィルタ３８によって平滑化してから、アナログ変調回路５２により変調電圧を加算し、ＶＣＯ ２（５１）に制御電圧を与えている。
【０００５】
また、図１０は、特許文献１の図８に記載されているさらに別な従来のスペクトラム拡散クロック生成器である。図１０では、ＬＣ回路による基準クロック発振回路７２を用い、その基準クロック発振回路７２の発振周波数をアナログ変調回路により直接変調をかけている。
【０００６】
さらに、図１１は、特許文献１の図９に記載されているまた別の従来のスペクトラム拡散クロック生成器である。図１１では、図９のアナログ変調回路５２に代えて、ＲＯＭ８２とＤＡコンバータ８３によって変調波形を生成し、フィルタ３８の制御電圧に加算し、ＶＣＯ ２（５１）の発振周波数に変調をかけている。なお、図１１においても、位相比較器３７の位相比較結果をフィルタ３８により平滑化した後、ＤＡコンバータによる変調電圧を加算している。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】米国特許第５４８８６２７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
以下の分析は本発明により与えられる。図８のようにＰＬＬの分周比を変える構成の場合、分周比を変えるための回路が必要になる。また、図１０のように基準クロックの周波数に変調をかけると、基準周波数そのものがずれてしまうので、好ましくない場合がある。さらに、図９のようにアナログ変調回路を用いるとアナログ回路の特性変動の影響を受けやすい。また、任意の変調特性を得ることは容易ではない。図１１のようにＤＡコンバータを用いれば、比較的安定した特性が得られ、また、任意の変調特性を有するクロック生成器を得ることができるが、変調の精度を上げようとすると、回路規模が大きくなる。
【課題を解決するための手段】
【０００９】
本発明の１つの側面によるスペクトラム拡散クロック生成器は、動作クロックを生成する電圧制御発振器と、前記動作クロックの位相と基準クロックの位相とを比較し比較結果により前記電圧制御発振器の発振の基準となる電圧を生成する帰還制御部と、前記動作クロックの周波数に変動を与える成分をデルタシグマ変調したパルス信号として生成する変調パルス生成部と、前記パルス信号の振幅を設定するレベル設定部と、前記帰還制御部が生成した電圧と前記レベル設定部によって振幅が設定された前記パルス信号とを加算する加算部と、前記加算部の出力信号を濾波して前記電圧制御発振器に与える制御電圧を生成する低域パスフィルタと、を備える。
【００１０】
また、本発明の他の側面による半導体装置は、動作クロックを生成する電圧制御発振器と、前記動作クロックの位相と基準クロックの位相とを比較し比較結果により前記電圧制御発振器の発振の基準となる電圧を生成する帰還制御部と、前記動作クロックの周波数に変動を与える成分をデルタシグマ変調したパルス信号を入力して、前記パルス信号の振幅を設定するレベル設定部と、前記帰還制御部が生成した電圧と前記レベル設定部によって振幅が設定された前記パルス信号とを加算する加算部と、前記加算部の出力信号を濾波して前記電圧制御発振器に与える制御電圧を生成する低域パスフィルタと、を備えたスペクトラム拡散クロック生成器と、前記動作クロックに同期して動作するクロック同期回路と、を含む。
【発明の効果】
【００１１】
本発明によれば、比較的簡単な構成により、回路特性の変動を受けにくく、かつ任意の変調特性を有するスペクトラム拡散クロック生成器が得られる。
【図面の簡単な説明】
【００１２】
【図１】本発明の一実施例によるスペクトラム拡散クロック生成器のブロック図である。
【図２】一実施例において、（ａ）はロック時のチャージポンプ回路の出力電圧を低域パスフィルタで積分したときの電圧波形であり、（ｂ）はレベル設定部からの出力信号を低域フィルタで積分したときの電圧波形であり、（ｃ）はチャージポンプ回路の出力電圧とレベル設定部の出力信号とを加算部により加算し、低域フィルタで積分したときの電圧波形である。
【図３】（ａ）は、一実施例においてＶＣＯ制御電圧と動作クロック信号の周波数との関係を模式的に説明する図面であり、（ｂ）はスペクトラム拡散を行う場合と行わない場合の周波数スペクトラムを説明する図面である。
【図４】本発明の別な実施例によるスペクトラム拡散クロック生成器のブロック図である。
【図５】さらに別な実施例によるスペクトラム拡散クロック生成器のブロック図である。
【図６】さらに他の実施例によるスペクトラム拡散クロック生成器のブロック図である。
【図７】さらに他の実施例によるスペクトラム拡散クロック生成器のブロック図である。
【図８】特許文献１の図６に記載されている従来のスペクトラム拡散クロック生成器のブロック図である。
【図９】特許文献１の図７に記載されている従来のスペクトラム拡散クロック生成器のブロック図である。
【図１０】特許文献１の図８に記載されている従来のスペクトラム拡散クロック生成器のブロック図である。
【図１１】特許文献１の図９に記載されている従来のスペクトラム拡散クロック生成器のブロック図である。
【発明を実施するための形態】
【００１３】
最初に本発明の概要について、必要に応じて図面を参照して説明する。なお、概要の説明において引用する図面及び図面の符号は実施形態の一例として示すものであり、それにより本発明による実施形態のバリエーションを制限するものではない。
【００１４】
本発明のスペクトラム拡散クロック生成器１は、図１、図４〜図６に示すように、動作クロックＣｋｏを生成する電圧制御発振器２と、動作クロックＣｋｏの位相と基準クロックＣｋｒの位相とを比較し比較結果により電圧制御発振器２の発振の基準となる電圧を生成する帰還制御部３と、動作クロックＣｋｏの周波数に変動を与える成分をデルタシグマ変調したパルス信号として生成する変調パルス生成部（４、４ａ）と、パルス信号の振幅を設定するレベル設定部５と、帰還制御部３が生成した電圧とレベル設定部５によって振幅が設定されたパルス信号とを加算する加算部６と、加算部６の出力信号を濾波して電圧制御発振器２に与える制御電圧を生成する低域パスフィルタ７と、を備える。上記構成によれば、デルタシグマ変調した周波数の変動成分を低域パスフィルタ７によってスペクトラム拡散を行うための制御電圧に復調し、電圧制御発振器２に与えるので、一般的なＤＡコンバータを用いるより回路を小型化できる。また、デルタシグマ変調したパルスを用いるのでディジタル回路等により比較的簡単に任意の周波数特性のクロック生成器が得られる。また、ＰＬＬの帰還制御系には、低域パスフィルタが必要となるが、低域パスフィルタ７をデルタシグマ変調した信号の復調と帰還制御電圧の平滑化とに共用することもできる。また、低域パスフィルタ７の周波数特性に合わせて、デルタシグマ変調することが好ましい。さらに、変調パルス生成部（４、４ａ）による変調パルスの生成は、例えば、図４、図６に示すように、あらかじめ所望のパルス信号を変調パルス記憶回路４ａに記憶させておいてそれを出力しても良いし、ハードウエアやソフトウェアによるディジタル信号処理によってパルスを生成してもよい。また、変調パルス生成部４は、電圧制御発振器２を設けた半導体チップの外に設けられていてもよい。さらに、レベル設定部５によって周波数に変動を与える変動の大きさが設定できる。
【００１５】
また、パルス信号は、動作クロックの周波数に変動を与える成分をパルス密度変調したパルス信号である。したがって、ディジタル処理によって任意の周波数特性が得られるようにデルタシグマ変調することができる。低域パスフィルタ７によって積分し、復調したときに所望の周波数変動成分が得られればよい。要は、低域パスフィルタ７を通過した後に所望の周波数変動成分が得られればよい。
【００１６】
さらに、図５、図６のように、低域パスフィルタを第１低域パスフィルタ７としたときに、レベル設定部５によって振幅が設定されたパルス信号を濾波する第２低域パスフィルタ８をさらに備え、加算部６が、帰還制御部３が生成した電圧と第２低域パスフィルタ８により濾波したパルス信号とを加算する。このようにすると、デルタシグマ変調された周波数変動成分は第２低域パスフィルタ８と第１低域パスフィルタ７によって復調されることになる。第１低域パスフィルタ７の他に第２低域パスフィルタ８を設けることによってＰＬＬ帰還制御系の低域パスフィルタ特性と周波数変動成分復調用の低域パスフィルタ特性を変えることもできる。
【００１７】
また、図７に示すように、本発明の一実施形態の半導体装置は、動作クロックを生成する電圧制御発振器２と、動作クロックＣｋｏの位相と基準クロックＣｋｒの位相とを比較し比較結果により電圧制御発振器２の発振の基準となる電圧を生成する帰還制御部３と、動作クロックＣｋｏの周波数に変動を与える成分をデルタシグマ変調したパルス信号ＭＰを入力してパルス信号の振幅を設定するレベル設定部５と、帰還制御部３が生成した電圧とレベル設定部５によって振幅が設定されたパルス信号とを加算する加算部６と、加算部６の出力信号を濾波して電圧制御発振器２に与える制御電圧を生成する低域パスフィルタ７と、を備えたスペクトラム拡散クロック生成器１と、動作クロックに同期して動作するクロック同期回路と、を含む。すなわち、図には特に記載していないが、半導体装置に設けたクロック生成器１が生成する動作クロックは半導体装置の内部回路の動作クロックとして供給され、少なくとも一部の内部回路は、動作クロックに同期して動作する。なお、デルタシグマ変調されたパルス信号は、半導体装置の内部で生成してもよいし、図７のように変調パルス入力部４ｂを設け、外部から変調パルスそのものや、変調パルスデータを入力してもよい。以下、実施例について、図面を参照してさらに詳しく説明する。
【実施例１】
【００１８】
図１は、実施例１によるスペクトラム拡散クロック生成器１のブロック図である。図１において、電圧制御発振器２と、帰還制御部３と、低域パスフィルタ７は、一般的なＰＬＬ回路を構成する。帰還制御部３には、周波数位相比較器３ａと、チャージポンプ回路３ｂと、分周器３ｃとを備えている。周波数位相比較器３ａは、基準クロックＣｋｒと動作クロックＣｋｏを分周器３ｃにより分周した信号を入力し、両者の周波数や位相を比較し、その比較結果によってチャージポンプ回路３ｂを制御する。チャージポンプ回路３ｂは、周波数位相比較結果によって、パルスを出力する。低域パスフィルタ７はこのパルスを平滑化して電圧制御発振器（ＶＣＯ）２の制御電圧を得ている。電圧制御発振器２は、制御電圧によって発振周波数が制御されるので、動作クロックＣｋｏは、基準クロックＣｋｒに同期し、かつ、分周器３ｃの分周比倍の高い周波数のクロックとなる。この電圧制御発振器２と帰還制御部３と低域パスフィルタ７とで構成されるＰＬＬ回路は、一度基準クロックＣｋｒと動作クロックＣｋｏの周波数位相が揃うと、動作クロックＣｋｏは安定した一定の周波数で発振し、その状態は外部から設定条件が変わらない限り維持される。
【００１９】
変調パルス生成部４、レベル設定部５、加算部６は、このＰＬＬ回路で発振する動作クロックＣｋｏの発振周波数に変動を与え、周波数スペクトラムを拡散させるための部分である。変調パルス生成部４は、ＰＬＬ回路の発振周波数に変動を与えるための電圧成分をデルタシグマ変調したパルス信号ＭＰを生成する。このパルス信号ＭＰとして出力するパルス波形は、電圧制御発振器２の発振周波数をスペクトラム拡散生成器（ＳＳＣＧ）により変調させるための波形をさらにデルタシグマ変調したパルス波形となる。レベル設定部５は、変調パルス生成部４によって生成したパルスの振幅を設定する。このレベル設定部５によって、設定される振幅により動作クロックＣｋｏの発振周波数に変動を与える大きさを指定することができる。加算部６は、帰還制御部３（チャージポンプ回路３ｂ）が生成した電圧とレベル設定部５によって振幅が設定されたパルス信号とを加算する。したがって、低域パスフィルタ７は、この加算部６によって加算された電圧信号を平滑化して電圧制御発振器２の制御電圧を生成する。
【００２０】
次に、電圧制御発振器２に印加される制御電圧について図２を用いて説明する。図２（ａ）はロック時のチャージポンプ回路３ｂの出力電圧を低域パスフィルタ７で積分した電圧波形である。この図２（ａ）では、レベル設定部５の電圧はゼロであり、チャージポンプ回路３ｂの出力電圧がそのまま低域パスフィルタ７に入力されるとする。電圧制御発振器２、帰還制御部３、低域パスフィルタ７によるＰＬＬ回路がロックしているときは、チャージポンプ回路３ｂの出力も安定しており、低域パスフィルタ７が出力する電圧制御発振器２の制御電圧は、一定の固定電圧になる。
【００２１】
次に、図２（ｂ）は、レベル設定部５の出力信号のみを低域フィルタ７で積分したときの電圧波形である。電圧波形を実線の太線で示し、電圧の平均値を破線で示す。変調パルス生成部４は、低域パスフィルタ７によって所定の時定数で積分したときに理想の電圧波形になるようにデルタシグマ変調したパルス波形を出力する。したがって、低域フィルタ７を通過すると理想的な電圧波形に復調する。なお、図２（ｂ）の電圧波形は、単純な三角波であるが、変調パルス生成部４が出力するパルス設定を変えれば、任意の電圧波形を得ることが可能である。また、電圧の波形は、変調パルス生成部４が出力するパルス波形により決まるが、振幅の大きさは、レベル設定部５によるパルスの振幅により、低域パスフィルタ７を経由した電圧波形の振幅も決まる。
【００２２】
一般的には、変調パルス生成部４が出力するパルスは、パルス密度変調（ＰＤＭ：Ｐｕｌｓｅ Ｄｅｎｓｉｔｙ Ｍｏｄｕｌａｔｉｏｎ）信号である。
【００２３】
図２（ｃ）は、チャージポンプ回路３ｂの出力電圧とレベル設定部５の出力信号とを加算部６により加算し、低域パスフィルタ７で積分したときの電圧波形である。得られる波形は、図２（ａ）のチャージポンプ回路３ｂの出力電圧を低域パスフィルタ７で積分した電圧と、図２（ｂ）のレベル設定部５の出力電圧を低域パスフィルタ７で積分した電圧と、を単純加算した電圧に実質的に等しい電圧波形が得られる。なお、電圧の平均値は、チャージポンプ回路３ｂが出力電圧の平均値Ｖ１と同じである。したがって、レベル設定部５により与えられる電圧によって、周波数は変動するが、その平均周波数は、レベル設定部５により変調を行わない場合と同一である。
【００２４】
次に、図３（ａ）は、実施例１においてＶＣＯ制御電圧と動作クロック信号の周波数との関係を模式的に説明する図面である。レベル設定部５の電圧によって、ＶＣＯ制御電圧が変動すると、それにつれて電圧制御発振器２の出力する動作クロックＣｋｏの発振周波数も変動する。図３（ａ）のに示すとおり、ＶＣＯ制御電圧が高くなれば動作クロックＣｋｏの発振周波数は高くなり、ＶＣＯの制御電圧が低くなれば動作クロックＣｋｏの発振周波数は低くなる。
【００２５】
図３（ｂ）は、スペクトラム拡散を行う場合と行わない場合の周波数スペクトラムのプロファイルを示す図である。スペクトラム拡散を行わない場合の周波数スペクトラムを破線で、スペクトラム拡散をおこなった場合の周波数スペクトラムを実線で示す。スペクトラム拡散を行わない場合の周波数スペクトラムは、特定の周波数にスペクトラムが集中しているが、スペクトラム拡散を行うと周波数のピークは抑制され、周波数スペクトラムが広がるようになる。
【実施例２】
【００２６】
図４は、実施例２によるスペクトラム拡散クロック生成器１のブロック図である。図４において、実施例１の図１と実質的に同一である部分は同一の符号を付し、その説明も省略する。図４では、図１の変調パルス生成部４が、変調パルス記憶回路４ａに代わっている点が異なる。それ以外は、実施例１の図１のスペクトラム拡散クロック生成器１と同一である。変調パルス記憶回路４ａはあらかじめ準備した変調パルスを記憶しておく記憶回路である。前もって動作クロックＣｋｏのセンター周波数とスペクトラム拡散を行う周波数スペクトラムが決まっていれば、その周波数スペクトラムが得られるように電圧制御発振器２に対して与える電圧波形を求め、その電圧波形から逆に低域パスフィルタ７のフィルタ特性を考慮して、低域パスフィルタ７に入力するデルタシグマ変調したパルス波形を計算によって求める。その求めたパルス波形を変調パルス記憶回路４ａに記憶させておけばよい。その例えば、変調パルス記憶回路４ａはＲＯＭで実現できる。具体的には、ＲＯＭの１アドレス毎に出力するパルス列を格納しておいて、そのパルス列を順次アドレスを更新して読み出すことにより所望の変調パルス列を生成することができる。
【００２７】
また、ＲＯＭに代えて、変調パルス記憶回路４ａとして、フラッシュメモリやＲＡＭを用いることもできる。フラッシュメモリやＲＡＭであれば、スペクトラム拡散クロック生成器を備えた半導体装置の製造後においても、変調パルスを変えることができる。
【実施例３】
【００２８】
図５は、実施例３によるスペクトラム拡散クロック生成器１のブロック図である。図５のスペクトラム拡散クロック生成器１は、実施例１の低域パスフィルタ７を第１低域パスフィルタ７としたときに、レベル設定部５によって振幅が設定されたパルス信号ＭＰを濾波する第２低域パスフィルタ８をさらに備え、加算部６が、帰還制御部３が生成した電圧と第２低域パスフィルタ８により濾波したパルス信号とを加算する。この実施例３の構成によれば、デルタシグマ変調を復調する第２低域パスフィルタ８の周波数特性とチャージポンプ回路３ｂの出力に設ける第１低域パスフィルタ７の周波数特性とを変えることができる。すなわち、デルタシグマ変調出力の遮断周波数とチャージポンプ出力の遮断周波数を異なった周波数に設定することもできる。
【実施例４】
【００２９】
図６は、実施例４によるスペクトラム拡散クロック生成器１のブロック図である。図６のスペクトラム拡散クロック生成器１は、実施例２によるスペクトラム拡散クロック生成器と、実施例３によるスペクトラム拡散クロック生成器とを組み合わせたスペクトラム拡散クロック生成器である。すなわち、図６を実施例１の図１と対比すると変調パルス生成部４として実施例２と同じ変調パルス記憶回路４ａが用いられている。また、実施例３と同様に、レベル設定部５と加算部６との間に第２低域パスフィルタを設けている。この様な構成にすることによって、変調パルス記憶回路４ａを用いることによって簡単にデルタシグマ変調パルスを得ることができるようにするとともに、デルタシグマ変調したパルス信号を復調する低域パスフィルタ８の周波数特性と、チャージポンプ回路３ｂの出力信号の平滑化を行う低域パスフィルタ７の周波数特性を異なった特性とすることができる。
【実施例５】
【００３０】
図７は、スペクトラム拡散クロック生成器１を半導体チップ上に形成する場合に特に適した実施例である。図７では、実施例１の変調パルス生成部４が半導体チップ上には設けられておらず、半導体チップの外部等からデルタシグマ変調を行うパルスを入力することができるように変調パルス入力部４ｂを設けている。したがって、図７のスペクトラム拡散クロック生成器１は、クロック生成器１自体に変調パルス生成部４を設けなくとも、外部からデルタシグマ変調を行ったパルスを入力することによって、スペクトラム拡散をした動作クロックＣｋｏが得られる。なお、半導体装置にスペクトラム拡散クロック生成器１を内蔵する場合、半導体装置の少なくとも一部の回路にクロック生成器１が生成した動作クロックＣｋｏを供給し、その回路を動作クロックＣｋｏに同期して動作させることができる。また、半導体チップ上に実施例１乃至４のいずれかに記載のスペクトラム拡散クロック生成器１を変調パルス生成部４又は変調パルス記憶回路４ａまで含めて設けてもよいことはもちろんである。
【００３１】
以上、実施例について説明したが、本発明は上記実施例の構成にのみ制限されるものでなく、本発明の範囲内で当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
【符号の説明】
【００３２】
１：クロック生成器
２：電圧制御発振器
３：帰還制御部
３ａ：周波数位相比較器
３ｂ：チャージポンプ回路
３ｃ：分周器
４：変調パルス生成部
４ａ：変調パルス記憶回路
４ｂ：変調パルス入力部
５：レベル設定部
６：加算部
７：低域パスフィルタ（第１低域パスフィルタ）
８：第２低域パスフィルタ
Ｃｋｏ：動作クロック
Ｃｋｒ：基準クロック
ＭＰ：パルス信号（ＳＳＣＧ変調波形のデルタシグマ変調波形）
【技術分野】
【０００１】
本発明は、スペクトラム拡散クロック生成器に関する。特に、半導体装置に用いられる動作クロックのスペクトルを拡散させるスペクトラム拡散クロック生成器（Ｓｐｒｅａｄ Ｓｐｅｃｔｒｕｍ Ｃｌｏｃｋ Ｇｅｎａｒａｔｏｒ。略してＳＳＣＧ）に関する。
【背景技術】
【０００２】
ＬＳＩの動作周波数が向上し、ＥＭＩ（Ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ Ｉｎｔｅｒｆｅｒｅｎｃｅ：電磁干渉）対策の重要性が高まっている。プリンター、パソコン用途、ディジタル民生機器にＥＭＩ対策としてＳＳＣＧ ＰＬＬ（位相ロックループ）が搭載されることが多い。ＬＳＩ内部クロックが特定の周波数を持つことで、スペクトラムの特定の周波数にピークを持ち放射電磁雑音の原因となっている。ＳＳＣＧによりクロックの周波数をわずかに変化させることでスペクトラムのエネルギーを他の周波数へ分散させ、特定の周波数に存在したピーク値を下げることができる。
【０００３】
特許文献１には、従来のスペクトラム拡散クロック生成器（ＳＳＣＧ）が記載されている。図８は、特許文献１の図６に記載されている従来のスペクトラム拡散クロック生成器のブロック図である。図８のクロック生成器は、ＰＬＬのフィードバックループ内の分周器の分周比を変化させることにより動作クロックの周波数を変化させており、リファレンスクロック側に分周器３５、フィードバックループ側に分周器４２を持っている。また、それぞれの分周比がルックアップテーブル４６と４７で設定される。分周器３５，４２の分周比をＰＬＬ動作中にルックアップテーブル４６と４７により切り替えることで、ＶＣＯ出力クロックのスペクトラムを拡散している。
【０００４】
また、図９は、特許文献１の図７に記載されている別な従来のスペクトラム拡散クロック生成器で、アナログ変調回路５２で変調波形を生成し、ＶＣＯ（Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｅｄ Ｏｓｃｉｌｌａｔｏｒ：電圧制御発振器）５１の制御電圧に加えＶＣＯの出力クロックのスペクトラムを拡散している。アナログ変調回路は、三角波生成部とｌｏｇ、ａｎｔｉ−ｌｏｇ増幅器で変調波形を生成する。なお、図９のクロック生成器では、位相比較器３７による位相比較結果をフィルタ３８によって平滑化してから、アナログ変調回路５２により変調電圧を加算し、ＶＣＯ ２（５１）に制御電圧を与えている。
【０００５】
また、図１０は、特許文献１の図８に記載されているさらに別な従来のスペクトラム拡散クロック生成器である。図１０では、ＬＣ回路による基準クロック発振回路７２を用い、その基準クロック発振回路７２の発振周波数をアナログ変調回路により直接変調をかけている。
【０００６】
さらに、図１１は、特許文献１の図９に記載されているまた別の従来のスペクトラム拡散クロック生成器である。図１１では、図９のアナログ変調回路５２に代えて、ＲＯＭ８２とＤＡコンバータ８３によって変調波形を生成し、フィルタ３８の制御電圧に加算し、ＶＣＯ ２（５１）の発振周波数に変調をかけている。なお、図１１においても、位相比較器３７の位相比較結果をフィルタ３８により平滑化した後、ＤＡコンバータによる変調電圧を加算している。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】米国特許第５４８８６２７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
以下の分析は本発明により与えられる。図８のようにＰＬＬの分周比を変える構成の場合、分周比を変えるための回路が必要になる。また、図１０のように基準クロックの周波数に変調をかけると、基準周波数そのものがずれてしまうので、好ましくない場合がある。さらに、図９のようにアナログ変調回路を用いるとアナログ回路の特性変動の影響を受けやすい。また、任意の変調特性を得ることは容易ではない。図１１のようにＤＡコンバータを用いれば、比較的安定した特性が得られ、また、任意の変調特性を有するクロック生成器を得ることができるが、変調の精度を上げようとすると、回路規模が大きくなる。
【課題を解決するための手段】
【０００９】
本発明の１つの側面によるスペクトラム拡散クロック生成器は、動作クロックを生成する電圧制御発振器と、前記動作クロックの位相と基準クロックの位相とを比較し比較結果により前記電圧制御発振器の発振の基準となる電圧を生成する帰還制御部と、前記動作クロックの周波数に変動を与える成分をデルタシグマ変調したパルス信号として生成する変調パルス生成部と、前記パルス信号の振幅を設定するレベル設定部と、前記帰還制御部が生成した電圧と前記レベル設定部によって振幅が設定された前記パルス信号とを加算する加算部と、前記加算部の出力信号を濾波して前記電圧制御発振器に与える制御電圧を生成する低域パスフィルタと、を備える。
【００１０】
また、本発明の他の側面による半導体装置は、動作クロックを生成する電圧制御発振器と、前記動作クロックの位相と基準クロックの位相とを比較し比較結果により前記電圧制御発振器の発振の基準となる電圧を生成する帰還制御部と、前記動作クロックの周波数に変動を与える成分をデルタシグマ変調したパルス信号を入力して、前記パルス信号の振幅を設定するレベル設定部と、前記帰還制御部が生成した電圧と前記レベル設定部によって振幅が設定された前記パルス信号とを加算する加算部と、前記加算部の出力信号を濾波して前記電圧制御発振器に与える制御電圧を生成する低域パスフィルタと、を備えたスペクトラム拡散クロック生成器と、前記動作クロックに同期して動作するクロック同期回路と、を含む。
【発明の効果】
【００１１】
本発明によれば、比較的簡単な構成により、回路特性の変動を受けにくく、かつ任意の変調特性を有するスペクトラム拡散クロック生成器が得られる。
【図面の簡単な説明】
【００１２】
【図１】本発明の一実施例によるスペクトラム拡散クロック生成器のブロック図である。
【図２】一実施例において、（ａ）はロック時のチャージポンプ回路の出力電圧を低域パスフィルタで積分したときの電圧波形であり、（ｂ）はレベル設定部からの出力信号を低域フィルタで積分したときの電圧波形であり、（ｃ）はチャージポンプ回路の出力電圧とレベル設定部の出力信号とを加算部により加算し、低域フィルタで積分したときの電圧波形である。
【図３】（ａ）は、一実施例においてＶＣＯ制御電圧と動作クロック信号の周波数との関係を模式的に説明する図面であり、（ｂ）はスペクトラム拡散を行う場合と行わない場合の周波数スペクトラムを説明する図面である。
【図４】本発明の別な実施例によるスペクトラム拡散クロック生成器のブロック図である。
【図５】さらに別な実施例によるスペクトラム拡散クロック生成器のブロック図である。
【図６】さらに他の実施例によるスペクトラム拡散クロック生成器のブロック図である。
【図７】さらに他の実施例によるスペクトラム拡散クロック生成器のブロック図である。
【図８】特許文献１の図６に記載されている従来のスペクトラム拡散クロック生成器のブロック図である。
【図９】特許文献１の図７に記載されている従来のスペクトラム拡散クロック生成器のブロック図である。
【図１０】特許文献１の図８に記載されている従来のスペクトラム拡散クロック生成器のブロック図である。
【図１１】特許文献１の図９に記載されている従来のスペクトラム拡散クロック生成器のブロック図である。
【発明を実施するための形態】
【００１３】
最初に本発明の概要について、必要に応じて図面を参照して説明する。なお、概要の説明において引用する図面及び図面の符号は実施形態の一例として示すものであり、それにより本発明による実施形態のバリエーションを制限するものではない。
【００１４】
本発明のスペクトラム拡散クロック生成器１は、図１、図４〜図６に示すように、動作クロックＣｋｏを生成する電圧制御発振器２と、動作クロックＣｋｏの位相と基準クロックＣｋｒの位相とを比較し比較結果により電圧制御発振器２の発振の基準となる電圧を生成する帰還制御部３と、動作クロックＣｋｏの周波数に変動を与える成分をデルタシグマ変調したパルス信号として生成する変調パルス生成部（４、４ａ）と、パルス信号の振幅を設定するレベル設定部５と、帰還制御部３が生成した電圧とレベル設定部５によって振幅が設定されたパルス信号とを加算する加算部６と、加算部６の出力信号を濾波して電圧制御発振器２に与える制御電圧を生成する低域パスフィルタ７と、を備える。上記構成によれば、デルタシグマ変調した周波数の変動成分を低域パスフィルタ７によってスペクトラム拡散を行うための制御電圧に復調し、電圧制御発振器２に与えるので、一般的なＤＡコンバータを用いるより回路を小型化できる。また、デルタシグマ変調したパルスを用いるのでディジタル回路等により比較的簡単に任意の周波数特性のクロック生成器が得られる。また、ＰＬＬの帰還制御系には、低域パスフィルタが必要となるが、低域パスフィルタ７をデルタシグマ変調した信号の復調と帰還制御電圧の平滑化とに共用することもできる。また、低域パスフィルタ７の周波数特性に合わせて、デルタシグマ変調することが好ましい。さらに、変調パルス生成部（４、４ａ）による変調パルスの生成は、例えば、図４、図６に示すように、あらかじめ所望のパルス信号を変調パルス記憶回路４ａに記憶させておいてそれを出力しても良いし、ハードウエアやソフトウェアによるディジタル信号処理によってパルスを生成してもよい。また、変調パルス生成部４は、電圧制御発振器２を設けた半導体チップの外に設けられていてもよい。さらに、レベル設定部５によって周波数に変動を与える変動の大きさが設定できる。
【００１５】
また、パルス信号は、動作クロックの周波数に変動を与える成分をパルス密度変調したパルス信号である。したがって、ディジタル処理によって任意の周波数特性が得られるようにデルタシグマ変調することができる。低域パスフィルタ７によって積分し、復調したときに所望の周波数変動成分が得られればよい。要は、低域パスフィルタ７を通過した後に所望の周波数変動成分が得られればよい。
【００１６】
さらに、図５、図６のように、低域パスフィルタを第１低域パスフィルタ７としたときに、レベル設定部５によって振幅が設定されたパルス信号を濾波する第２低域パスフィルタ８をさらに備え、加算部６が、帰還制御部３が生成した電圧と第２低域パスフィルタ８により濾波したパルス信号とを加算する。このようにすると、デルタシグマ変調された周波数変動成分は第２低域パスフィルタ８と第１低域パスフィルタ７によって復調されることになる。第１低域パスフィルタ７の他に第２低域パスフィルタ８を設けることによってＰＬＬ帰還制御系の低域パスフィルタ特性と周波数変動成分復調用の低域パスフィルタ特性を変えることもできる。
【００１７】
また、図７に示すように、本発明の一実施形態の半導体装置は、動作クロックを生成する電圧制御発振器２と、動作クロックＣｋｏの位相と基準クロックＣｋｒの位相とを比較し比較結果により電圧制御発振器２の発振の基準となる電圧を生成する帰還制御部３と、動作クロックＣｋｏの周波数に変動を与える成分をデルタシグマ変調したパルス信号ＭＰを入力してパルス信号の振幅を設定するレベル設定部５と、帰還制御部３が生成した電圧とレベル設定部５によって振幅が設定されたパルス信号とを加算する加算部６と、加算部６の出力信号を濾波して電圧制御発振器２に与える制御電圧を生成する低域パスフィルタ７と、を備えたスペクトラム拡散クロック生成器１と、動作クロックに同期して動作するクロック同期回路と、を含む。すなわち、図には特に記載していないが、半導体装置に設けたクロック生成器１が生成する動作クロックは半導体装置の内部回路の動作クロックとして供給され、少なくとも一部の内部回路は、動作クロックに同期して動作する。なお、デルタシグマ変調されたパルス信号は、半導体装置の内部で生成してもよいし、図７のように変調パルス入力部４ｂを設け、外部から変調パルスそのものや、変調パルスデータを入力してもよい。以下、実施例について、図面を参照してさらに詳しく説明する。
【実施例１】
【００１８】
図１は、実施例１によるスペクトラム拡散クロック生成器１のブロック図である。図１において、電圧制御発振器２と、帰還制御部３と、低域パスフィルタ７は、一般的なＰＬＬ回路を構成する。帰還制御部３には、周波数位相比較器３ａと、チャージポンプ回路３ｂと、分周器３ｃとを備えている。周波数位相比較器３ａは、基準クロックＣｋｒと動作クロックＣｋｏを分周器３ｃにより分周した信号を入力し、両者の周波数や位相を比較し、その比較結果によってチャージポンプ回路３ｂを制御する。チャージポンプ回路３ｂは、周波数位相比較結果によって、パルスを出力する。低域パスフィルタ７はこのパルスを平滑化して電圧制御発振器（ＶＣＯ）２の制御電圧を得ている。電圧制御発振器２は、制御電圧によって発振周波数が制御されるので、動作クロックＣｋｏは、基準クロックＣｋｒに同期し、かつ、分周器３ｃの分周比倍の高い周波数のクロックとなる。この電圧制御発振器２と帰還制御部３と低域パスフィルタ７とで構成されるＰＬＬ回路は、一度基準クロックＣｋｒと動作クロックＣｋｏの周波数位相が揃うと、動作クロックＣｋｏは安定した一定の周波数で発振し、その状態は外部から設定条件が変わらない限り維持される。
【００１９】
変調パルス生成部４、レベル設定部５、加算部６は、このＰＬＬ回路で発振する動作クロックＣｋｏの発振周波数に変動を与え、周波数スペクトラムを拡散させるための部分である。変調パルス生成部４は、ＰＬＬ回路の発振周波数に変動を与えるための電圧成分をデルタシグマ変調したパルス信号ＭＰを生成する。このパルス信号ＭＰとして出力するパルス波形は、電圧制御発振器２の発振周波数をスペクトラム拡散生成器（ＳＳＣＧ）により変調させるための波形をさらにデルタシグマ変調したパルス波形となる。レベル設定部５は、変調パルス生成部４によって生成したパルスの振幅を設定する。このレベル設定部５によって、設定される振幅により動作クロックＣｋｏの発振周波数に変動を与える大きさを指定することができる。加算部６は、帰還制御部３（チャージポンプ回路３ｂ）が生成した電圧とレベル設定部５によって振幅が設定されたパルス信号とを加算する。したがって、低域パスフィルタ７は、この加算部６によって加算された電圧信号を平滑化して電圧制御発振器２の制御電圧を生成する。
【００２０】
次に、電圧制御発振器２に印加される制御電圧について図２を用いて説明する。図２（ａ）はロック時のチャージポンプ回路３ｂの出力電圧を低域パスフィルタ７で積分した電圧波形である。この図２（ａ）では、レベル設定部５の電圧はゼロであり、チャージポンプ回路３ｂの出力電圧がそのまま低域パスフィルタ７に入力されるとする。電圧制御発振器２、帰還制御部３、低域パスフィルタ７によるＰＬＬ回路がロックしているときは、チャージポンプ回路３ｂの出力も安定しており、低域パスフィルタ７が出力する電圧制御発振器２の制御電圧は、一定の固定電圧になる。
【００２１】
次に、図２（ｂ）は、レベル設定部５の出力信号のみを低域フィルタ７で積分したときの電圧波形である。電圧波形を実線の太線で示し、電圧の平均値を破線で示す。変調パルス生成部４は、低域パスフィルタ７によって所定の時定数で積分したときに理想の電圧波形になるようにデルタシグマ変調したパルス波形を出力する。したがって、低域フィルタ７を通過すると理想的な電圧波形に復調する。なお、図２（ｂ）の電圧波形は、単純な三角波であるが、変調パルス生成部４が出力するパルス設定を変えれば、任意の電圧波形を得ることが可能である。また、電圧の波形は、変調パルス生成部４が出力するパルス波形により決まるが、振幅の大きさは、レベル設定部５によるパルスの振幅により、低域パスフィルタ７を経由した電圧波形の振幅も決まる。
【００２２】
一般的には、変調パルス生成部４が出力するパルスは、パルス密度変調（ＰＤＭ：Ｐｕｌｓｅ Ｄｅｎｓｉｔｙ Ｍｏｄｕｌａｔｉｏｎ）信号である。
【００２３】
図２（ｃ）は、チャージポンプ回路３ｂの出力電圧とレベル設定部５の出力信号とを加算部６により加算し、低域パスフィルタ７で積分したときの電圧波形である。得られる波形は、図２（ａ）のチャージポンプ回路３ｂの出力電圧を低域パスフィルタ７で積分した電圧と、図２（ｂ）のレベル設定部５の出力電圧を低域パスフィルタ７で積分した電圧と、を単純加算した電圧に実質的に等しい電圧波形が得られる。なお、電圧の平均値は、チャージポンプ回路３ｂが出力電圧の平均値Ｖ１と同じである。したがって、レベル設定部５により与えられる電圧によって、周波数は変動するが、その平均周波数は、レベル設定部５により変調を行わない場合と同一である。
【００２４】
次に、図３（ａ）は、実施例１においてＶＣＯ制御電圧と動作クロック信号の周波数との関係を模式的に説明する図面である。レベル設定部５の電圧によって、ＶＣＯ制御電圧が変動すると、それにつれて電圧制御発振器２の出力する動作クロックＣｋｏの発振周波数も変動する。図３（ａ）のに示すとおり、ＶＣＯ制御電圧が高くなれば動作クロックＣｋｏの発振周波数は高くなり、ＶＣＯの制御電圧が低くなれば動作クロックＣｋｏの発振周波数は低くなる。
【００２５】
図３（ｂ）は、スペクトラム拡散を行う場合と行わない場合の周波数スペクトラムのプロファイルを示す図である。スペクトラム拡散を行わない場合の周波数スペクトラムを破線で、スペクトラム拡散をおこなった場合の周波数スペクトラムを実線で示す。スペクトラム拡散を行わない場合の周波数スペクトラムは、特定の周波数にスペクトラムが集中しているが、スペクトラム拡散を行うと周波数のピークは抑制され、周波数スペクトラムが広がるようになる。
【実施例２】
【００２６】
図４は、実施例２によるスペクトラム拡散クロック生成器１のブロック図である。図４において、実施例１の図１と実質的に同一である部分は同一の符号を付し、その説明も省略する。図４では、図１の変調パルス生成部４が、変調パルス記憶回路４ａに代わっている点が異なる。それ以外は、実施例１の図１のスペクトラム拡散クロック生成器１と同一である。変調パルス記憶回路４ａはあらかじめ準備した変調パルスを記憶しておく記憶回路である。前もって動作クロックＣｋｏのセンター周波数とスペクトラム拡散を行う周波数スペクトラムが決まっていれば、その周波数スペクトラムが得られるように電圧制御発振器２に対して与える電圧波形を求め、その電圧波形から逆に低域パスフィルタ７のフィルタ特性を考慮して、低域パスフィルタ７に入力するデルタシグマ変調したパルス波形を計算によって求める。その求めたパルス波形を変調パルス記憶回路４ａに記憶させておけばよい。その例えば、変調パルス記憶回路４ａはＲＯＭで実現できる。具体的には、ＲＯＭの１アドレス毎に出力するパルス列を格納しておいて、そのパルス列を順次アドレスを更新して読み出すことにより所望の変調パルス列を生成することができる。
【００２７】
また、ＲＯＭに代えて、変調パルス記憶回路４ａとして、フラッシュメモリやＲＡＭを用いることもできる。フラッシュメモリやＲＡＭであれば、スペクトラム拡散クロック生成器を備えた半導体装置の製造後においても、変調パルスを変えることができる。
【実施例３】
【００２８】
図５は、実施例３によるスペクトラム拡散クロック生成器１のブロック図である。図５のスペクトラム拡散クロック生成器１は、実施例１の低域パスフィルタ７を第１低域パスフィルタ７としたときに、レベル設定部５によって振幅が設定されたパルス信号ＭＰを濾波する第２低域パスフィルタ８をさらに備え、加算部６が、帰還制御部３が生成した電圧と第２低域パスフィルタ８により濾波したパルス信号とを加算する。この実施例３の構成によれば、デルタシグマ変調を復調する第２低域パスフィルタ８の周波数特性とチャージポンプ回路３ｂの出力に設ける第１低域パスフィルタ７の周波数特性とを変えることができる。すなわち、デルタシグマ変調出力の遮断周波数とチャージポンプ出力の遮断周波数を異なった周波数に設定することもできる。
【実施例４】
【００２９】
図６は、実施例４によるスペクトラム拡散クロック生成器１のブロック図である。図６のスペクトラム拡散クロック生成器１は、実施例２によるスペクトラム拡散クロック生成器と、実施例３によるスペクトラム拡散クロック生成器とを組み合わせたスペクトラム拡散クロック生成器である。すなわち、図６を実施例１の図１と対比すると変調パルス生成部４として実施例２と同じ変調パルス記憶回路４ａが用いられている。また、実施例３と同様に、レベル設定部５と加算部６との間に第２低域パスフィルタを設けている。この様な構成にすることによって、変調パルス記憶回路４ａを用いることによって簡単にデルタシグマ変調パルスを得ることができるようにするとともに、デルタシグマ変調したパルス信号を復調する低域パスフィルタ８の周波数特性と、チャージポンプ回路３ｂの出力信号の平滑化を行う低域パスフィルタ７の周波数特性を異なった特性とすることができる。
【実施例５】
【００３０】
図７は、スペクトラム拡散クロック生成器１を半導体チップ上に形成する場合に特に適した実施例である。図７では、実施例１の変調パルス生成部４が半導体チップ上には設けられておらず、半導体チップの外部等からデルタシグマ変調を行うパルスを入力することができるように変調パルス入力部４ｂを設けている。したがって、図７のスペクトラム拡散クロック生成器１は、クロック生成器１自体に変調パルス生成部４を設けなくとも、外部からデルタシグマ変調を行ったパルスを入力することによって、スペクトラム拡散をした動作クロックＣｋｏが得られる。なお、半導体装置にスペクトラム拡散クロック生成器１を内蔵する場合、半導体装置の少なくとも一部の回路にクロック生成器１が生成した動作クロックＣｋｏを供給し、その回路を動作クロックＣｋｏに同期して動作させることができる。また、半導体チップ上に実施例１乃至４のいずれかに記載のスペクトラム拡散クロック生成器１を変調パルス生成部４又は変調パルス記憶回路４ａまで含めて設けてもよいことはもちろんである。
【００３１】
以上、実施例について説明したが、本発明は上記実施例の構成にのみ制限されるものでなく、本発明の範囲内で当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
【符号の説明】
【００３２】
１：クロック生成器
２：電圧制御発振器
３：帰還制御部
３ａ：周波数位相比較器
３ｂ：チャージポンプ回路
３ｃ：分周器
４：変調パルス生成部
４ａ：変調パルス記憶回路
４ｂ：変調パルス入力部
５：レベル設定部
６：加算部
７：低域パスフィルタ（第１低域パスフィルタ）
８：第２低域パスフィルタ
Ｃｋｏ：動作クロック
Ｃｋｒ：基準クロック
ＭＰ：パルス信号（ＳＳＣＧ変調波形のデルタシグマ変調波形）
【特許請求の範囲】
【請求項１】
動作クロックを生成する電圧制御発振器と、
前記動作クロックの位相と基準クロックの位相とを比較し比較結果により前記電圧制御発振器の発振の基準となる電圧を生成する帰還制御部と、
前記動作クロックの周波数に変動を与える成分をデルタシグマ変調したパルス信号として生成する変調パルス生成部と、
前記パルス信号の振幅を設定するレベル設定部と、
前記帰還制御部が生成した電圧と前記レベル設定部によって振幅が設定された前記パルス信号とを加算する加算部と、
前記加算部の出力信号を濾波して前記電圧制御発振器に与える制御電圧を生成する低域パスフィルタと、
を備えることを特徴とするスペクトラム拡散クロック生成器。
【請求項２】
前記パルス信号は、前記動作クロックの周波数に変動を与える成分をパルス密度変調したパルス信号であることを特徴とする請求項１記載のスペクトラム拡散クロック生成器。
【請求項３】
前記低域パスフィルタを第１低域パスフィルタとしたときに、
前記レベル設定部によって振幅が設定されたパルス信号を濾波する第２低域パスフィルタをさらに備え、
前記加算部が、前記帰還制御部が生成した電圧と前記第２低域パスフィルタにより濾波したパルス信号とを加算することを特徴とする請求項１又は２記載のスペクトラム拡散クロック生成器。
【請求項４】
前記変調パルス生成部が、あらかじめ生成されたパルス信号を記憶する記憶回路で構成されていることを特徴とする請求項１乃至３いずれか１項記載のスペクトラム拡散クロック生成器。
【請求項５】
動作クロックを生成する電圧制御発振器と、
前記動作クロックの位相と基準クロックの位相とを比較し比較結果により前記電圧制御発振器の発振の基準となる電圧を生成する帰還制御部と、
前記動作クロックの周波数に変動を与える成分をデルタシグマ変調したパルス信号を入力して、前記パルス信号の振幅を設定するレベル設定部と、
前記帰還制御部が生成した電圧と前記レベル設定部によって振幅が設定された前記パルス信号とを加算する加算部と、
前記加算部の出力信号を濾波して前記電圧制御発振器に与える制御電圧を生成する低域パスフィルタと、
を備えたスペクトラム拡散クロック生成器と、
前記動作クロックに同期して動作するクロック同期回路と、
を含むことを特徴とする半導体装置。
【請求項６】
前記レベル設定部に入力するパルス信号を生成する変調パルス生成部をさらに含むことを特徴とする請求項５記載の半導体装置。
【請求項７】
前記変調パルス生成部が、あらかじめ生成されたパルス信号を記憶する記憶回路で構成されていることを特徴とする請求項５又は６記載の半導体装置。
【請求項８】
前記低域パスフィルタを第１低域パスフィルタとしたときに、
前記レベル設定部によって振幅が設定されたパルス信号を濾波する第２低域パスフィルタをさらに備え、
前記加算部が、前記帰還制御部が生成した電圧と前記第２低域パスフィルタにより濾波したパルス信号とを加算することを特徴とする請求項５乃至７いずれか１項記載の半導体装置。
【請求項１】
動作クロックを生成する電圧制御発振器と、
前記動作クロックの位相と基準クロックの位相とを比較し比較結果により前記電圧制御発振器の発振の基準となる電圧を生成する帰還制御部と、
前記動作クロックの周波数に変動を与える成分をデルタシグマ変調したパルス信号として生成する変調パルス生成部と、
前記パルス信号の振幅を設定するレベル設定部と、
前記帰還制御部が生成した電圧と前記レベル設定部によって振幅が設定された前記パルス信号とを加算する加算部と、
前記加算部の出力信号を濾波して前記電圧制御発振器に与える制御電圧を生成する低域パスフィルタと、
を備えることを特徴とするスペクトラム拡散クロック生成器。
【請求項２】
前記パルス信号は、前記動作クロックの周波数に変動を与える成分をパルス密度変調したパルス信号であることを特徴とする請求項１記載のスペクトラム拡散クロック生成器。
【請求項３】
前記低域パスフィルタを第１低域パスフィルタとしたときに、
前記レベル設定部によって振幅が設定されたパルス信号を濾波する第２低域パスフィルタをさらに備え、
前記加算部が、前記帰還制御部が生成した電圧と前記第２低域パスフィルタにより濾波したパルス信号とを加算することを特徴とする請求項１又は２記載のスペクトラム拡散クロック生成器。
【請求項４】
前記変調パルス生成部が、あらかじめ生成されたパルス信号を記憶する記憶回路で構成されていることを特徴とする請求項１乃至３いずれか１項記載のスペクトラム拡散クロック生成器。
【請求項５】
動作クロックを生成する電圧制御発振器と、
前記動作クロックの位相と基準クロックの位相とを比較し比較結果により前記電圧制御発振器の発振の基準となる電圧を生成する帰還制御部と、
前記動作クロックの周波数に変動を与える成分をデルタシグマ変調したパルス信号を入力して、前記パルス信号の振幅を設定するレベル設定部と、
前記帰還制御部が生成した電圧と前記レベル設定部によって振幅が設定された前記パルス信号とを加算する加算部と、
前記加算部の出力信号を濾波して前記電圧制御発振器に与える制御電圧を生成する低域パスフィルタと、
を備えたスペクトラム拡散クロック生成器と、
前記動作クロックに同期して動作するクロック同期回路と、
を含むことを特徴とする半導体装置。
【請求項６】
前記レベル設定部に入力するパルス信号を生成する変調パルス生成部をさらに含むことを特徴とする請求項５記載の半導体装置。
【請求項７】
前記変調パルス生成部が、あらかじめ生成されたパルス信号を記憶する記憶回路で構成されていることを特徴とする請求項５又は６記載の半導体装置。
【請求項８】
前記低域パスフィルタを第１低域パスフィルタとしたときに、
前記レベル設定部によって振幅が設定されたパルス信号を濾波する第２低域パスフィルタをさらに備え、
前記加算部が、前記帰還制御部が生成した電圧と前記第２低域パスフィルタにより濾波したパルス信号とを加算することを特徴とする請求項５乃至７いずれか１項記載の半導体装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【公開番号】特開２０１０−２８８０７３（Ｐ２０１０−２８８０７３Ａ）
【公開日】平成２２年１２月２４日（２０１０．１２．２４）
【国際特許分類】
【出願番号】特願２００９−１４０２３５（Ｐ２００９−１４０２３５）
【出願日】平成２１年６月１１日（２００９．６．１１）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
【公開日】平成２２年１２月２４日（２０１０．１２．２４）
【国際特許分類】
【出願日】平成２１年６月１１日（２００９．６．１１）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
[ Back to top ]