チップ部品の電極形成方法
【課題】 チップ体の外部電極について、導電性膜層が溶融はんだに吸い出されるはんだ喰われを防止でき、高い信頼性が得られるチップ部品の電極形成方法を提供すること
【解決手段】 セラミック材料によるワーク板１０に多数のチップ体を配列状態に作り込むチップ部品の製造において、ワーク板１０には孔部３０を格子状に配列させて設け、当該孔部３０を分断する配列に切り込み溝を形成する。孔部３０に対してスクリーン印刷により導体ペーストを塗布し、当該内壁へ導電性膜層２１を形成させる印刷形成を行う。次に、孔部３０に対してスクリーン印刷によりガラスペースト等の絶縁ペーストを塗布し、当該内壁へ絶縁性膜層２２を形成させる印刷形成を行い、当該絶縁性膜層２２により下側の導電性膜層２１を覆う。導電性膜層と絶縁性膜層とは交互に多層に形成する。
【解決手段】 セラミック材料によるワーク板１０に多数のチップ体を配列状態に作り込むチップ部品の製造において、ワーク板１０には孔部３０を格子状に配列させて設け、当該孔部３０を分断する配列に切り込み溝を形成する。孔部３０に対してスクリーン印刷により導体ペーストを塗布し、当該内壁へ導電性膜層２１を形成させる印刷形成を行う。次に、孔部３０に対してスクリーン印刷によりガラスペースト等の絶縁ペーストを塗布し、当該内壁へ絶縁性膜層２２を形成させる印刷形成を行い、当該絶縁性膜層２２により下側の導電性膜層２１を覆う。導電性膜層と絶縁性膜層とは交互に多層に形成する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、チップ部品の電極形成方法に関するもので、より具体的には、セラミック材料からなるチップ体の表面に複数を配列させて設ける外部電極の改良に関する。
【背景技術】
【０００２】
周知のように、チップ部品と呼ばれる電子部品は、表面実装に使用するためリード端子を廃して小片形状に小型化しており、チップ体の表面に形成した外部電極を、基板表面へ接触させて直接にはんだ付けすることになる。チップ部品は、抵抗，インダクタ，コンデンサなどがあり、これらは単体の機能素子として構成することもあるが、チップ体に複数を配列させて設け、いわゆるアレイ型に構成することも行われている。
【０００３】
本発明に係る図１および図２を援用して説明するが、図１はチップ部品の一例を示す斜視図であり、アレイ型に構成した集合抵抗を示している。このチップ部品は、セラミック材料によるチップ体１の内部に複数の抵抗を有し、チップ体１の表面には外部電極２を複数並べて設け、これら外部電極２が各抵抗の端部へそれぞれ接続する構成になっている。チップ体１は側面に縦向きの溝部３を有し、導電性膜層を溝部３の内面および当該内面からチップ体１の上下面へ連なり延長させて形成し、これを外部電極２としている。
【０００４】
チップ体１は生産性を上げるため、図２に示すように、セラミック材料によるワーク板１０に複数を配列させた形態に形成し、外部電極２の形成を完了した後に、縦横に交差する切り込み溝１１に沿って分割し、各単体を得るようになっている。この場合、ワーク板１０には貫通する孔部３０を格子状に配列させて設け、切り込み溝１１は孔部３０を分断する配列に形成している。したがって、製造過程にあるワーク板１０上では縦向きの溝部３は隣接チップと一体で孔部３０の形態であり、この孔部３０に対して外部電極２の形成を行っている。
【０００５】
具体的には、孔部３０に対してスクリーン印刷により導体ペーストを塗布し、当該内壁へ導電性膜層を形成させる印刷形成を行う。このとき、ワーク板１０の裏側からブロア等により吸引し、表側から印刷中の導体ペーストが孔部３０内の途中に詰まることを防止している。
【０００６】
しかし、そうした吸引によるスクリーン印刷では、形成した膜層が薄くなってしまう傾向にある。このため、回路基板へチップ部品を実装する際に、溝部３の導電性膜層が基板側の溶融はんだに吸い出されてしまい、はんだ喰われを起こす問題がある。
【０００７】
そこで、係る問題の対策には、例えば特許文献１などにある技術提案を適用する考えがある。特許文献１によれば、ワーク板１０の孔部３０に対して電極の形成を行うのではなく、単体チップに分割した溝部３に対して導電性膜層を形成する。つまり、複数本のワイヤを溝部３と同一ピッチに配列して導体ペーストの転写用具とし、それらワイヤは導体ペーストを溜めた浴槽へ浸せきし、そして溝部３へ押し当てる転写により導体ペーストを塗布する。これにより、膜厚を均一に形成でき、はんだ喰われを防止できると記載されている。
【特許文献１】特開平２−７３６０８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、そうした従来の電極形成方法では以下に示すような問題がある。特許文献１にある技術提案を適用するには、スクリーン印刷装置とともに、ワイヤおよび導体ペースト浴槽（ディッピング浴槽）といった転写装置が必要となり、設備が大がかりでコストがかかる。
【０００９】
また、チップ体１の上下面への電極形成はワイヤによる転写では形成できない。この場合、ワイヤによる転写が完了した後、チップ体１の上下面に対してスクリーン印刷により導体ペーストを塗布し、溝部３と連なる上下面の導体パターンを形成する印刷工程が必要となり、工数が増えるため生産性が低下する。
【００１０】
この発明は上述した課題を解決するもので、その目的は、一般的なスクリーン印刷装置により電極形成が行えて設備コストは低く抑えることができ、チップ体の外部電極について、導電性膜層が溶融はんだに吸い出されるはんだ喰われを防止でき、高い信頼性が得られるチップ部品の電極形成方法を提供することにある。
【課題を解決するための手段】
【００１１】
上述した目的を達成するために、本発明に係るチップ部品の電極形成方法は、セラミック材料によるワーク板には貫通する孔部を格子状に配列させて設けるとともに、当該孔部を分断する配列に切り込み溝を形成し、孔部に対して導体ペーストを塗布し、当該内壁へ導電性膜層を形成させ、次に孔部に臨む導体ペーストを塗布し、当該孔部と連なり延長する導電性膜層を形成させ、孔部について電極形成を完了した後に、切り込み溝に沿ってワーク板を分割して各単体を得るチップ部品の電極形成方法において、孔部の内壁へ導電性膜層を形成させる印刷形成を行った次に、孔部に対してガラスペースト等の絶縁ペーストを塗布し、当該内壁へ絶縁性膜層を形成させる印刷形成を行い、当該絶縁性膜層により下側の導電性膜層を覆うことにする（請求項１）。
【００１２】
また、本発明に係るチップ部品の電極形成方法は、孔部に対して行なう塗布は、導体ペースト，絶縁ペーストを交互に用いて塗布を行い、導電性膜層と絶縁性膜層とは印刷工程を順次に繰り返して行うことにより交互に多層に形成する（請求項２）。
【００１３】
また、本発明のチップ部品は、チップ体の内部に機能素子を構成する内部電極を設けると共に、そのチップ体の表面に外部電極を設けたチップ部品において、前記外部電極は、導電性膜層と、絶縁性膜層が繰り返し交互に多層に形成されるとともに、導電性膜層が最外層に形成されるように構成した（請求項３）。
【００１４】
したがって本発明では、外部電極の形成において、最下層の導電性膜層を絶縁性膜層で覆うので最下層を保護することができ、回路基板へ実装する際は、導電性膜層が基板側の溶融はんだに吸い出されることがない。そして外部電極は、導電性膜層と絶縁性膜層とを交互に多層に形成するので、下層側の保護を確実に行える。
【００１５】
外部電極は所定のペーストの塗布処理を順次に行うことで形成でき、一般的なスクリーン印刷装置や、ディスペンサ装置等により電極形成が行える。このため、転写装置など他の設備は必要なく、単にスクリーン印刷その他の塗布処理を順次に行うだけなので電極形成が容易と言える。
【発明の効果】
【００１６】
本発明に係るチップ部品の電極形成方法では、外部電極の形成において、最下層の導電性膜層を絶縁性膜層で覆うので最下層を保護することができ、チップ体の外部電極について、導電性膜層が溶融はんだに吸い出されるはんだ喰われを防止でき、その結果、信頼性を高く得ることができる。
【００１７】
そして外部電極は、導電性膜層と絶縁性膜層とを交互に多層に形成した場合、下層側の保護を確実に行える。外部電極は塗布処理を順次に行うことで形成でき、一般的なスクリーン印刷装置等により電極形成が行える。このため、転写装置など他の設備は必要なく、設備コストは低く抑えることができ、単に塗布処理を順次に行うだけなので電極形成が容易と言える。
【発明を実施するための最良の形態】
【００１８】
図１は本発明の好適な一実施の形態を示している。本形態においてチップ部品は、アレイ型の集合抵抗になっており、セラミック材料によるチップ体１の内部に複数の抵抗を有し、チップ体１の表面には外部電極２を複数並べて設け、これら外部電極２が各抵抗の端部へそれぞれ接続する構成になっている。チップ体１は側面に縦向きの溝部３を有し、導電性膜層を溝部３の内面および当該内面からチップ体１の上下面へ連なり延長させて形成し、これを外部電極２としている。
【００１９】
チップ体１は生産性を上げるため、図２に示すように、セラミック材料によるワーク板１０に複数を配列させた形態に形成し、外部電極２の形成を完了した後に、縦横に交差する切り込み溝１１に沿って分割し、各単体を得るようになっている。
【００２０】
セラミック材料には、例えばガラスを添加して低温焼結化した誘電体セラミックを使用する。例えば、ホウケイ酸ガラスをアルミナに対して体積で７０：３０の比率に混合した誘電体材料を使用し、これにバインダとしてＰＶＢやアクリル樹脂など、および可塑剤としてＤＢＰなどを添加し、混練して絶縁ぺーストとすることができ、これをスクリーン印刷することによりシート状のワーク板１０を形成する。
【００２１】
導体ペーストには銀パラジウムなどの銀ペーストを使用することができ、上述したワーク板１０へ適宜に印刷することにより導体パターンを形成する。
【００２２】
（外部電極の形成方法）
ワーク板１０には、貫通する孔部３０を格子状に配列させて設けるとともに、それら孔部３０に対して縦横に交差する所定パターンに切り込み溝１１を設ける。切り込み溝１１は孔部３０を分断する配列であって、板厚の１／２から１／３程度の深さに切り込んで形成し、いわゆるハーフカットの状態とする。切り込み溝１１に囲まれる内側はチップ部品の各単体（チップ体１）であり、当該部分には複数の抵抗体を配列させて設ける。したがって、製造過程にあるワーク板１０上では縦向きの溝部３は隣接チップと一体で孔部３０の形態であり、この孔部３０に対して外部電極２の形成を行っている。
【００２３】
このワーク板１０は加熱炉に通して所定温度で焼き固め、その後、格子状に配列した孔部３０内に外部電極２の形成を行う。これにはまず、孔部３０に対してスクリーン印刷により導体ペーストを塗布する。このとき、ワーク板１０の裏側からブロア等により吸引し、表側から印刷中の導体ペーストが孔部の途中に詰まることを防止する。これは図３（ａ）に示すように外部電極２の第１膜層２１となり、チップ体１内部の抵抗との接続を得るため導電性膜層とする必要がある。
【００２４】
塗布した導体ペーストの乾燥を所定に行った後、第２膜層（絶縁性）を形成するため、今度は孔部３０に対してスクリーン印刷によりガラスペースト等の絶縁ペーストを塗布する。この際もワーク板１０の裏側からブロア等により吸引し、表側から印刷中の絶縁ペーストが孔部の途中に詰まることを防止する。これは図３（ｂ）に示すように外部電極２の第２膜層２２となり、絶縁性膜層とする。
【００２５】
そして、孔部３０に対してスクリーン印刷は、導体ペースト，絶縁ペーストを交互に用いて塗布を行い、導電性膜層と絶縁性膜層とは印刷工程を順次に繰り返して行うことにより交互に多層に形成する。
【００２６】
孔部３０に対して導電性，絶縁性膜層を交互に形成した後は、このワーク板１０は加熱炉に通して所定温度で焼き固めることができ、あるいは所定に乾燥させるだけでもよい。何れにしても次に、チップ体１の上下面に対して孔部３０に臨むスクリーン印刷により導体ペーストを塗布し、孔部３０と連なる上下面の導体パターン２０を形成する。この上下面の導体パターン２０は図３（ｃ）に示すように、孔部３０側へ幾分入り込む状態に形成し、孔部３０の内壁の導電性膜層と接続が確実に得られるようにしている。
【００２７】
チップ体１の上下面の導体パターン２０を形成した後、ワーク板１０は加熱炉に通して所定温度で焼き固め、切り込み溝１１に沿って分割し、各単体を得る。
【００２８】
このように、外部電極２の形成では、最下層の導電性膜層２１を絶縁性膜層２２で覆うので最下層を保護することができる。このため、回路基板へ実装する際は、導電性膜層２１が基板側の溶融はんだに吸い出されることがなく、チップ体１の内部との導通を確保でき、はんだ喰われを防止できる。そして外部電極２は、導電性膜層と絶縁性膜層とを交互に多層に形成するので、下層側の保護を確実に行える。したがって、はんだ喰われの防止をより確実にすることができ、その結果、高い信頼性が得られる。
【００２９】
なお、図３には３層の構成例を示したが、はんだ喰われの防止には基本的には、導電性膜層２１を絶縁性膜層２２で覆う２層の構成を採ればよい。また、図３に示す構成例のように、最外層を導電性膜層２３とすることでは、チップ体１の側面で導電体部位が露出するので、はんだ付けが有利になり、実装時のはんだ付けを確実に行い得る。
【００３０】
この場合、外部電極２は、スクリーン印刷を順次行うことで形成でき、一般的なスクリーン印刷装置により電極形成が行える。このため、転写装置など他の設備は必要なく、設備コストは低く抑えることができる。また、単にスクリーン印刷を順次に行うだけなので電極形成が容易と言える。
【００３１】
上述した実施形態では、外部電極の形成にスクリーン印刷を用いたが、本発明はこれに限ることはなく、たとえばディスペンサ装置等を用いて所定の所定のペーストを塗布しても良い。これにより安価に形成することができる。
【図面の簡単な説明】
【００３２】
【図１】本発明に係るチップ部品の一例を示す斜視図であり、アレイ型に構成した集合抵抗を示している。
【図２】セラミック材料によるワーク板を説明する平面図である。
【図３】ワーク板における孔部を拡大して示す断面図であり、本発明に係る電極形成を（ａ），（ｂ），（ｃ）と順に示している。
【符号の説明】
【００３３】
１ チップ体
２ 外部電極
３ 溝部
１０ ワーク板
１１ 切り込み溝
２０ 導体パターン
２１ 第１膜層
２２ 第２膜層
２３ 第３膜層
３０ 孔部
【技術分野】
【０００１】
本発明は、チップ部品の電極形成方法に関するもので、より具体的には、セラミック材料からなるチップ体の表面に複数を配列させて設ける外部電極の改良に関する。
【背景技術】
【０００２】
周知のように、チップ部品と呼ばれる電子部品は、表面実装に使用するためリード端子を廃して小片形状に小型化しており、チップ体の表面に形成した外部電極を、基板表面へ接触させて直接にはんだ付けすることになる。チップ部品は、抵抗，インダクタ，コンデンサなどがあり、これらは単体の機能素子として構成することもあるが、チップ体に複数を配列させて設け、いわゆるアレイ型に構成することも行われている。
【０００３】
本発明に係る図１および図２を援用して説明するが、図１はチップ部品の一例を示す斜視図であり、アレイ型に構成した集合抵抗を示している。このチップ部品は、セラミック材料によるチップ体１の内部に複数の抵抗を有し、チップ体１の表面には外部電極２を複数並べて設け、これら外部電極２が各抵抗の端部へそれぞれ接続する構成になっている。チップ体１は側面に縦向きの溝部３を有し、導電性膜層を溝部３の内面および当該内面からチップ体１の上下面へ連なり延長させて形成し、これを外部電極２としている。
【０００４】
チップ体１は生産性を上げるため、図２に示すように、セラミック材料によるワーク板１０に複数を配列させた形態に形成し、外部電極２の形成を完了した後に、縦横に交差する切り込み溝１１に沿って分割し、各単体を得るようになっている。この場合、ワーク板１０には貫通する孔部３０を格子状に配列させて設け、切り込み溝１１は孔部３０を分断する配列に形成している。したがって、製造過程にあるワーク板１０上では縦向きの溝部３は隣接チップと一体で孔部３０の形態であり、この孔部３０に対して外部電極２の形成を行っている。
【０００５】
具体的には、孔部３０に対してスクリーン印刷により導体ペーストを塗布し、当該内壁へ導電性膜層を形成させる印刷形成を行う。このとき、ワーク板１０の裏側からブロア等により吸引し、表側から印刷中の導体ペーストが孔部３０内の途中に詰まることを防止している。
【０００６】
しかし、そうした吸引によるスクリーン印刷では、形成した膜層が薄くなってしまう傾向にある。このため、回路基板へチップ部品を実装する際に、溝部３の導電性膜層が基板側の溶融はんだに吸い出されてしまい、はんだ喰われを起こす問題がある。
【０００７】
そこで、係る問題の対策には、例えば特許文献１などにある技術提案を適用する考えがある。特許文献１によれば、ワーク板１０の孔部３０に対して電極の形成を行うのではなく、単体チップに分割した溝部３に対して導電性膜層を形成する。つまり、複数本のワイヤを溝部３と同一ピッチに配列して導体ペーストの転写用具とし、それらワイヤは導体ペーストを溜めた浴槽へ浸せきし、そして溝部３へ押し当てる転写により導体ペーストを塗布する。これにより、膜厚を均一に形成でき、はんだ喰われを防止できると記載されている。
【特許文献１】特開平２−７３６０８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、そうした従来の電極形成方法では以下に示すような問題がある。特許文献１にある技術提案を適用するには、スクリーン印刷装置とともに、ワイヤおよび導体ペースト浴槽（ディッピング浴槽）といった転写装置が必要となり、設備が大がかりでコストがかかる。
【０００９】
また、チップ体１の上下面への電極形成はワイヤによる転写では形成できない。この場合、ワイヤによる転写が完了した後、チップ体１の上下面に対してスクリーン印刷により導体ペーストを塗布し、溝部３と連なる上下面の導体パターンを形成する印刷工程が必要となり、工数が増えるため生産性が低下する。
【００１０】
この発明は上述した課題を解決するもので、その目的は、一般的なスクリーン印刷装置により電極形成が行えて設備コストは低く抑えることができ、チップ体の外部電極について、導電性膜層が溶融はんだに吸い出されるはんだ喰われを防止でき、高い信頼性が得られるチップ部品の電極形成方法を提供することにある。
【課題を解決するための手段】
【００１１】
上述した目的を達成するために、本発明に係るチップ部品の電極形成方法は、セラミック材料によるワーク板には貫通する孔部を格子状に配列させて設けるとともに、当該孔部を分断する配列に切り込み溝を形成し、孔部に対して導体ペーストを塗布し、当該内壁へ導電性膜層を形成させ、次に孔部に臨む導体ペーストを塗布し、当該孔部と連なり延長する導電性膜層を形成させ、孔部について電極形成を完了した後に、切り込み溝に沿ってワーク板を分割して各単体を得るチップ部品の電極形成方法において、孔部の内壁へ導電性膜層を形成させる印刷形成を行った次に、孔部に対してガラスペースト等の絶縁ペーストを塗布し、当該内壁へ絶縁性膜層を形成させる印刷形成を行い、当該絶縁性膜層により下側の導電性膜層を覆うことにする（請求項１）。
【００１２】
また、本発明に係るチップ部品の電極形成方法は、孔部に対して行なう塗布は、導体ペースト，絶縁ペーストを交互に用いて塗布を行い、導電性膜層と絶縁性膜層とは印刷工程を順次に繰り返して行うことにより交互に多層に形成する（請求項２）。
【００１３】
また、本発明のチップ部品は、チップ体の内部に機能素子を構成する内部電極を設けると共に、そのチップ体の表面に外部電極を設けたチップ部品において、前記外部電極は、導電性膜層と、絶縁性膜層が繰り返し交互に多層に形成されるとともに、導電性膜層が最外層に形成されるように構成した（請求項３）。
【００１４】
したがって本発明では、外部電極の形成において、最下層の導電性膜層を絶縁性膜層で覆うので最下層を保護することができ、回路基板へ実装する際は、導電性膜層が基板側の溶融はんだに吸い出されることがない。そして外部電極は、導電性膜層と絶縁性膜層とを交互に多層に形成するので、下層側の保護を確実に行える。
【００１５】
外部電極は所定のペーストの塗布処理を順次に行うことで形成でき、一般的なスクリーン印刷装置や、ディスペンサ装置等により電極形成が行える。このため、転写装置など他の設備は必要なく、単にスクリーン印刷その他の塗布処理を順次に行うだけなので電極形成が容易と言える。
【発明の効果】
【００１６】
本発明に係るチップ部品の電極形成方法では、外部電極の形成において、最下層の導電性膜層を絶縁性膜層で覆うので最下層を保護することができ、チップ体の外部電極について、導電性膜層が溶融はんだに吸い出されるはんだ喰われを防止でき、その結果、信頼性を高く得ることができる。
【００１７】
そして外部電極は、導電性膜層と絶縁性膜層とを交互に多層に形成した場合、下層側の保護を確実に行える。外部電極は塗布処理を順次に行うことで形成でき、一般的なスクリーン印刷装置等により電極形成が行える。このため、転写装置など他の設備は必要なく、設備コストは低く抑えることができ、単に塗布処理を順次に行うだけなので電極形成が容易と言える。
【発明を実施するための最良の形態】
【００１８】
図１は本発明の好適な一実施の形態を示している。本形態においてチップ部品は、アレイ型の集合抵抗になっており、セラミック材料によるチップ体１の内部に複数の抵抗を有し、チップ体１の表面には外部電極２を複数並べて設け、これら外部電極２が各抵抗の端部へそれぞれ接続する構成になっている。チップ体１は側面に縦向きの溝部３を有し、導電性膜層を溝部３の内面および当該内面からチップ体１の上下面へ連なり延長させて形成し、これを外部電極２としている。
【００１９】
チップ体１は生産性を上げるため、図２に示すように、セラミック材料によるワーク板１０に複数を配列させた形態に形成し、外部電極２の形成を完了した後に、縦横に交差する切り込み溝１１に沿って分割し、各単体を得るようになっている。
【００２０】
セラミック材料には、例えばガラスを添加して低温焼結化した誘電体セラミックを使用する。例えば、ホウケイ酸ガラスをアルミナに対して体積で７０：３０の比率に混合した誘電体材料を使用し、これにバインダとしてＰＶＢやアクリル樹脂など、および可塑剤としてＤＢＰなどを添加し、混練して絶縁ぺーストとすることができ、これをスクリーン印刷することによりシート状のワーク板１０を形成する。
【００２１】
導体ペーストには銀パラジウムなどの銀ペーストを使用することができ、上述したワーク板１０へ適宜に印刷することにより導体パターンを形成する。
【００２２】
（外部電極の形成方法）
ワーク板１０には、貫通する孔部３０を格子状に配列させて設けるとともに、それら孔部３０に対して縦横に交差する所定パターンに切り込み溝１１を設ける。切り込み溝１１は孔部３０を分断する配列であって、板厚の１／２から１／３程度の深さに切り込んで形成し、いわゆるハーフカットの状態とする。切り込み溝１１に囲まれる内側はチップ部品の各単体（チップ体１）であり、当該部分には複数の抵抗体を配列させて設ける。したがって、製造過程にあるワーク板１０上では縦向きの溝部３は隣接チップと一体で孔部３０の形態であり、この孔部３０に対して外部電極２の形成を行っている。
【００２３】
このワーク板１０は加熱炉に通して所定温度で焼き固め、その後、格子状に配列した孔部３０内に外部電極２の形成を行う。これにはまず、孔部３０に対してスクリーン印刷により導体ペーストを塗布する。このとき、ワーク板１０の裏側からブロア等により吸引し、表側から印刷中の導体ペーストが孔部の途中に詰まることを防止する。これは図３（ａ）に示すように外部電極２の第１膜層２１となり、チップ体１内部の抵抗との接続を得るため導電性膜層とする必要がある。
【００２４】
塗布した導体ペーストの乾燥を所定に行った後、第２膜層（絶縁性）を形成するため、今度は孔部３０に対してスクリーン印刷によりガラスペースト等の絶縁ペーストを塗布する。この際もワーク板１０の裏側からブロア等により吸引し、表側から印刷中の絶縁ペーストが孔部の途中に詰まることを防止する。これは図３（ｂ）に示すように外部電極２の第２膜層２２となり、絶縁性膜層とする。
【００２５】
そして、孔部３０に対してスクリーン印刷は、導体ペースト，絶縁ペーストを交互に用いて塗布を行い、導電性膜層と絶縁性膜層とは印刷工程を順次に繰り返して行うことにより交互に多層に形成する。
【００２６】
孔部３０に対して導電性，絶縁性膜層を交互に形成した後は、このワーク板１０は加熱炉に通して所定温度で焼き固めることができ、あるいは所定に乾燥させるだけでもよい。何れにしても次に、チップ体１の上下面に対して孔部３０に臨むスクリーン印刷により導体ペーストを塗布し、孔部３０と連なる上下面の導体パターン２０を形成する。この上下面の導体パターン２０は図３（ｃ）に示すように、孔部３０側へ幾分入り込む状態に形成し、孔部３０の内壁の導電性膜層と接続が確実に得られるようにしている。
【００２７】
チップ体１の上下面の導体パターン２０を形成した後、ワーク板１０は加熱炉に通して所定温度で焼き固め、切り込み溝１１に沿って分割し、各単体を得る。
【００２８】
このように、外部電極２の形成では、最下層の導電性膜層２１を絶縁性膜層２２で覆うので最下層を保護することができる。このため、回路基板へ実装する際は、導電性膜層２１が基板側の溶融はんだに吸い出されることがなく、チップ体１の内部との導通を確保でき、はんだ喰われを防止できる。そして外部電極２は、導電性膜層と絶縁性膜層とを交互に多層に形成するので、下層側の保護を確実に行える。したがって、はんだ喰われの防止をより確実にすることができ、その結果、高い信頼性が得られる。
【００２９】
なお、図３には３層の構成例を示したが、はんだ喰われの防止には基本的には、導電性膜層２１を絶縁性膜層２２で覆う２層の構成を採ればよい。また、図３に示す構成例のように、最外層を導電性膜層２３とすることでは、チップ体１の側面で導電体部位が露出するので、はんだ付けが有利になり、実装時のはんだ付けを確実に行い得る。
【００３０】
この場合、外部電極２は、スクリーン印刷を順次行うことで形成でき、一般的なスクリーン印刷装置により電極形成が行える。このため、転写装置など他の設備は必要なく、設備コストは低く抑えることができる。また、単にスクリーン印刷を順次に行うだけなので電極形成が容易と言える。
【００３１】
上述した実施形態では、外部電極の形成にスクリーン印刷を用いたが、本発明はこれに限ることはなく、たとえばディスペンサ装置等を用いて所定の所定のペーストを塗布しても良い。これにより安価に形成することができる。
【図面の簡単な説明】
【００３２】
【図１】本発明に係るチップ部品の一例を示す斜視図であり、アレイ型に構成した集合抵抗を示している。
【図２】セラミック材料によるワーク板を説明する平面図である。
【図３】ワーク板における孔部を拡大して示す断面図であり、本発明に係る電極形成を（ａ），（ｂ），（ｃ）と順に示している。
【符号の説明】
【００３３】
１ チップ体
２ 外部電極
３ 溝部
１０ ワーク板
１１ 切り込み溝
２０ 導体パターン
２１ 第１膜層
２２ 第２膜層
２３ 第３膜層
３０ 孔部
【特許請求の範囲】
【請求項１】
セラミック材料によるワーク板には、貫通する孔部を格子状に配列させて設けるとともに、当該孔部を分断する配列に切り込み溝を形成し、前記孔部に対して導体ペーストを塗布し、当該内壁へ導電性膜層を形成させ、次に前記孔部に対して導体ペーストを塗布し、当該孔部と連なり延長する導電性膜層を形成させ、前記孔部について電極形成を完了した後に、前記切り込み溝に沿って前記ワーク板を分割して各単体を得るチップ部品の電極形成方法において、
前記孔部の内壁へ導電性膜層を形成させ、次に、前記孔部に対してガラスペースト等の絶縁ペーストを塗布して当該内壁へ絶縁性膜層を形成させ、当該絶縁性膜層により下側の導電性膜層を覆うことを特徴とするチップ部品の電極形成方法。
【請求項２】
前記孔部に対して行なう塗布は、導体ペースト，絶縁ペーストを交互に用いて塗布を行い、導電性膜層と絶縁性膜層とは印刷工程を順次に繰り返して行うことにより交互に多層に形成することを特徴とする請求項１に記載のチップ部品の電極形成方法。
【請求項３】
チップ体の内部に機能素子を構成する内部電極を設けると共に、
そのチップ体の表面に外部電極を設けたチップ部品において、
前記外部電極は、導電性膜層と、絶縁性膜層が繰り返し交互に多層に形成されるとともに、導電性膜層が最外層に形成されるように構成されたことを特徴とするチップ部品。
【請求項１】
セラミック材料によるワーク板には、貫通する孔部を格子状に配列させて設けるとともに、当該孔部を分断する配列に切り込み溝を形成し、前記孔部に対して導体ペーストを塗布し、当該内壁へ導電性膜層を形成させ、次に前記孔部に対して導体ペーストを塗布し、当該孔部と連なり延長する導電性膜層を形成させ、前記孔部について電極形成を完了した後に、前記切り込み溝に沿って前記ワーク板を分割して各単体を得るチップ部品の電極形成方法において、
前記孔部の内壁へ導電性膜層を形成させ、次に、前記孔部に対してガラスペースト等の絶縁ペーストを塗布して当該内壁へ絶縁性膜層を形成させ、当該絶縁性膜層により下側の導電性膜層を覆うことを特徴とするチップ部品の電極形成方法。
【請求項２】
前記孔部に対して行なう塗布は、導体ペースト，絶縁ペーストを交互に用いて塗布を行い、導電性膜層と絶縁性膜層とは印刷工程を順次に繰り返して行うことにより交互に多層に形成することを特徴とする請求項１に記載のチップ部品の電極形成方法。
【請求項３】
チップ体の内部に機能素子を構成する内部電極を設けると共に、
そのチップ体の表面に外部電極を設けたチップ部品において、
前記外部電極は、導電性膜層と、絶縁性膜層が繰り返し交互に多層に形成されるとともに、導電性膜層が最外層に形成されるように構成されたことを特徴とするチップ部品。
【図１】
【図２】
【図３】
【図２】
【図３】
【公開番号】特開２００８−１６６４８１（Ｐ２００８−１６６４８１Ａ）
【公開日】平成２０年７月１７日（２００８．７．１７）
【国際特許分類】
【出願番号】特願２００６−３５４２４２（Ｐ２００６−３５４２４２）
【出願日】平成１８年１２月２８日（２００６．１２．２８）
【出願人】（０００２３７７２１）ＦＤＫ株式会社 (449)
【Ｆターム（参考）】
【公開日】平成２０年７月１７日（２００８．７．１７）
【国際特許分類】
【出願日】平成１８年１２月２８日（２００６．１２．２８）
【出願人】（０００２３７７２１）ＦＤＫ株式会社 (449)
【Ｆターム（参考）】
[ Back to top ]