バックアップ装置及び半導体試験装置
【課題】電源供給が遮断された場合であっても記憶装置に記憶された必要なデータを効果的にバックアップすることができるバックアップ装置等を提供する。
【解決手段】バックアップ装置２０は、メモリ１１やレジスタ１２のバックアップを行う必要がない非バックアップ部Ｐ１１，Ｐ２１に対して補助電源２ｂからの電源を供給する電源線Ｌ１，Ｌ２とは別途に設けられ、バックアップを行う必要があるバックアップ部Ｐ１２，Ｐ２２に対して補助電源２ｂからの電源を供給するバックアップ電源供給線Ｌ１０と、バックアップ部Ｐ１２，Ｐ２２に記憶されたデータをバックアップするための保持用電源２１と、バックアップ電源供給線Ｌ１０を監視し、補助電源２ｂからの電源供給が遮断された場合にバックアップ部Ｐ１２，Ｐ２２に対する電源供給を保持用電源２１からの電源供給に切り替える切替回路２２とを備える。
【解決手段】バックアップ装置２０は、メモリ１１やレジスタ１２のバックアップを行う必要がない非バックアップ部Ｐ１１，Ｐ２１に対して補助電源２ｂからの電源を供給する電源線Ｌ１，Ｌ２とは別途に設けられ、バックアップを行う必要があるバックアップ部Ｐ１２，Ｐ２２に対して補助電源２ｂからの電源を供給するバックアップ電源供給線Ｌ１０と、バックアップ部Ｐ１２，Ｐ２２に記憶されたデータをバックアップするための保持用電源２１と、バックアップ電源供給線Ｌ１０を監視し、補助電源２ｂからの電源供給が遮断された場合にバックアップ部Ｐ１２，Ｐ２２に対する電源供給を保持用電源２１からの電源供給に切り替える切替回路２２とを備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、記憶装置に記憶されたデータのバックアップを行うバックアップ装置及び当該装置を備える半導体試験装置に関する。
【背景技術】
【０００２】
半導体試験装置は、被試験対象である半導体デバイス（以下、ＤＵＴ（Device Under Test）という）に試験信号を印加し、ＤＵＴから得られる信号と所定の期待値とを比較することでＤＵＴの試験を行うものであり、電源等を備える試験装置本体とＤＵＴが載置されるテストヘッドとに大別される。以下の特許文献１には、テストヘッド上にプローブカード、パフォーマンスボード等が設けられており、これらに試験装置本体の電源から電力が供給される構成が開示されている。
【０００３】
尚、上記のプローブカードとは、半導体ウェハの検査工程において、半導体ウェハに形成されている半導体デバイスを試験するために用いられる治具である。また、上記のパフォーマンスボードとは、テストヘッドの上部に設けられたコンタクトピン（ポゴピン）を介してテストヘッドと電気的に接続され、テストヘッドから送信される各種信号をプローブカード等に伝送する基板である。
【０００４】
また、以下の特許文献２には、試験装置本体とＤＵＴとを接続する接続用基板に、接続用基板におけるＤＵＴのピン毎の遅延時間を示すデータを格納する不揮発性のメモリと、そのメモリがアクセスされたことを示すフラグが書き込まれるフラグレジスタとを設け、メモリに格納されたデータを用いてスキュー調整を行う技術が開示されている。
【特許文献１】特開２００７−３２２３７２号公報
【特許文献２】特許第２８３１７８０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、近年においては半導体デバイスが高機能化・高速化しており、試験装置本体やテストヘッドに設けられた機能のみでは賄いきれない機能を備える回路を、上述した特許文献２の如く、プローブカード等に追加した上で試験を行う機会が増えている。ここで、上記のプローブカード等はＤＵＴの種類に応じて頻繁に交換されるが、交換時における回路の破壊を防止するためにプローブカード等への電源供給を停止した上で交換する必要がある。また、試験プログラムの試験（デバッグ）を行う場合には、プローブカード等の電源供給のみを停止した状態で行うことがある。このため、試験装置本体には、主電源とは別に、ユーザの所望に応じて電源の遮断・供給を行うことができる「ＳＡパワー」と呼ばれる補助電源が設けられている。
【０００６】
しかしながら、プローブカード等に設けられる回路には、メモリ（例えば、ＤＲＡＭ（Dynamic Random Access Memory））やレジスタ等の揮発性の記憶装置が設けられていることがあり、プローブカード等への電源供給を停止してしまうと、これらに記憶されているデータが消去されてしまう。このため、プローブカード等の交換を終えて試験を開始する前に、再度これらの記憶装置にデータを記憶させる必要があり、その分だけ試験時間が長くなるという問題がある。
【０００７】
ここで、上述した特許文献２の如く、不揮発性のメモリを設ければプローブカード等への電源供給を遮断しても記憶されているデータは保持される。しかしながら、不揮発性のメモリは、一般的にＤＲＡＭ等に比べて書き込み速度及び読み出し速度が共に遅いため、全てのメモリを不揮発性のメモリにすることは困難である。
【０００８】
本発明は上記事情に鑑みてなされたものであり、電源供給が遮断された場合であっても記憶装置に記憶された必要なデータを効果的にバックアップすることができるバックアップ装置、及び当該装置を備える半導体試験装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記課題を解決するために、本発明のバックアップ装置は、記憶装置（１１、１２）に記憶されたデータのバックアップを行うバックアップ装置（２０）において、前記記憶装置のバックアップを行う必要がない第１部分（Ｐ１１、Ｐ２１）に対して電源装置（２ｂ）からの電源を供給する第１供給路（Ｌ１、Ｌ２）とは別途に設けられ、前記記憶装置のバックアップを行う必要がある第２部分（Ｐ２１、Ｐ２２）に対して前記電源装置からの電源を供給する第２供給路（Ｌ１０）と、前記記憶装置の第２部分に記憶されたデータをバックアップするための保持用電源（２１）と、前記第２供給路を介した前記電源装置からの電源供給を監視し、当該電源供給が遮断された場合に、前記記憶装置の第２部分への電源供給を前記第２供給路を介した前記保持用電源からの電源供給に切り替える切替部（２２）とを備えることを特徴としている。
この発明によると、電源装置からの電源は第１供給路及び第２供給路を介して記憶装置の第１部分及び第２部分にそれぞれ供給されているが、第２供給路を介した電源装置からの電源供給が遮断された場合には、バックアップの必要がある記憶装置の第２部分への電源供給が第２供給路を介した保持用電源からの電源供給に切り替えられる。
また、本発明のバックアップ装置は、前記保持用電源が、充電可能な電源であり、前記切替部は、前記電源装置から前記記憶装置の第２部分への電源供給が行われている場合には、前記電源装置から供給される電源を用いて前記保持用電源の充電を行うことを特徴としている。
また、本発明のバックアップ装置は、前記切替部が、前記電源供給の切り替えを行った場合には、その旨を示す信号を外部に出力することを特徴としている。
また、本発明のバックアップ装置は、前記記憶装置が、前記第２部分に揮発性メモリ（３１）と不揮発性メモリ（３２）とを備えており、前記電源装置から前記第２部分への電源供給が遮断された場合に、前記揮発性メモリに記憶されたデータを前記不揮発性メモリに書き込むことを特徴としている。
また、本発明のバックアップ装置は、前記記憶装置が、前記電源装置から前記第２部分への電源供給が再開された場合に、前記不揮発メモリに記憶されたデータを前記揮発性メモリに書き込むことを特徴としている。
本発明の半導体試験装置は、試験対象の半導体デバイス（８）が載置されるテストヘッド（３）を備える半導体試験装置（１）において、前記テストヘッド及び前記半導体デバイスに電気的に接続される治具（７）及び補助基板（５）の少なくとも一方に設けられた記憶装置に記憶されたデータをバックアップする上記の何れかに記載のバックアップ装置を備えることを特徴としている。
【発明の効果】
【００１０】
本発明によれば、電源装置からの電源を第１供給路及び第２供給路を介して記憶装置の第１部分及び第２部分にそれぞれ供給しているが、第２供給路を介した電源装置からの電源供給が遮断された場合には、バックアップの必要がある記憶装置の第２部分への電源供給を第２供給路を介した保持用電源からの電源供給に切り替えているため、電源供給が遮断された場合であっても記憶装置に記憶された必要なデータを効果的にバックアップすることができるという効果がある。
【発明を実施するための最良の形態】
【００１１】
以下、図面を参照して本発明の一実施形態によるバックアップ装置及び半導体試験装置について詳細に説明する。図１は、本発明の一実施形態による半導体試験装置の全体構成の概要を示す図である。図１に示す通り、本実施形態による半導体試験装置１は、試験装置本体２とテストヘッド３とを備えており、テストヘッド３上に載置されるＤＵＴ８に試験信号を印加し、ＤＵＴ８から出力される信号と所定の期待値とを比較してＤＵＴ８の試験を行う。尚、図１では、ＤＵＴ８がテストヘッド３の上方に配置されている状態を図示しているが、半導体ウェハに形成されている半導体デバイスを試験する場合には、テストヘッド３を回転させてＤＵＴ８をテストヘッド３の下方に配置するのが一般的である。
【００１２】
試験装置本体２は、主電源２ａ及び補助電源２ｂ（電源装置）並びに制御部（図示省略）等を備えており、半導体試験装置１の動作を統括的に制御する。ここで、補助電源２ｂは、後述するパフォーマンスボード５及びプローブカード７に対して電源供給を行うものであり、ユーザの所望に応じて電源の遮断・供給を行うことが可能である。テストヘッド３は、ＤＵＴ８に対するインターフェイスとしてのピンエレクトロニクスカードと呼ばれるプリント基板（図示省略）を内部に複数備えており、試験装置本体２の制御の下で、ＤＵＴ８に対する試験信号の印加、及びＤＵＴ８から出力される試験信号と所定の期待値との比較等を行う。尚、試験装置本体２とテストヘッド３とはケーブル４によって接続されている。
【００１３】
テストヘッド３上には、パフォーマンスボード５、コンタクトリング６、及びプローブカード７が設けられている。パフォーマンスボード５は、テストヘッド３の上部に設けられたコンタクトピンを介してテストヘッド５と電気的に接続され、テストヘッド５から送信される各種信号をコンタクトリング６を伝送するとともに、コンタクトリング６からの信号をテストヘッド５に伝送する基板である。コンタクトリング６は、パフォーマンスボード５とプローブカード７とを電気的に接続するものである。プローブカード７は、ＤＵＴ８（半導体ウェハに形成された半導体デバイス）との電気的接続をとるための治具である。
【００１４】
次に、以上の構成の半導体試験装置の動作について簡単に説明する。ＤＵＴ８の試験を行う場合には、まず図示しないプローバにより、ＤＵＴ８をプローブカード７のプローブに電気的に接続する。接続が終了すると、テストヘッド３から、コンタクトピンを介して、試験信号がパフォーマンスボード５に出力される。そして、この試験信号は、パフォーマンスボード５、コンタクトリング６、及びプローブカード７を順に介してＤＵＴ８に印加される。これにより、ＤＵＴ８からは印加された試験信号に応じた信号が出力される。ＤＵＴ８から出力された信号は、プローブカード７、コンタクトリング６、及びパフォーマンスボード５を順に介してテストヘッド３に入力され、所定の期待値と比較されてＤＵＴ８のパス／フェイルが判定される。以上の動作が終了すると、再びプローバによりＤＵＴ８の接続切替えが行われる。
【００１５】
ここで、ＤＵＴ８の試験においては、ＤＵＴ８の種類に応じてパフォーマンスボード５やプローブカード７の交換が行われる。即ち、ＤＵＴ８の試験を行う上で必要な回路が設けられたパフォーマンスボード５等に交換する作業がユーザによって行われる。このとき、パフォーマンスボード５等に設けられた回路の破壊を防止するために、ユーザは補助電源２ｂからパフォーマンスボード５等への電源供給を停止した上で交換作業を行う。パフォーマンスボード５等に設けられた回路には各種データを記憶するメモリやレジスタを備えているが、電源供給停止によりそれらのデータが消去されてしまう。このため、パフォーマンスボード５等には、記憶された各種データのバックアップを行うバックアップ装置を備える。以下、本発明の一実施形態によるバックアップ装置について説明する。
【００１６】
図２は、本発明の一実施形態によるバックアップ装置の要部構成を示すブロック図である。尚、図２においてはパフォーマンスボード５上のバックアップ装置を例に挙げて説明するが、プローブカード７上のバックアップ装置も同様の構成である。図５に示す通り、パフォーマンスボード５上には、各種データを記憶するメモリ１１、レジスタ１２、ロジック回路１３、及びアナログ回路１４が設けられている。
【００１７】
メモリ１１はＤＲＡＭ等の揮発性のメモリであり、その内部はバックアップを行う必要がない非バックアップ部Ｐ１１（第１部分）と、バックアップを行う必要があるバックアップ部Ｐ１２（第２部分）とに区分されている。具体的に、メモリ１１は、ＤＲＡＭチップを内部に複数備えており、バックアップが行われるＤＲＡＭチップとバックアップが行われないＤＲＡＭチップとを設定することで、上記の第１部分Ｐ１１と第２部分Ｐ１２との区分がなされる。
【００１８】
レジスタ１２も、メモリ１１と同様に揮発性を有しており、その内部がバックアップを行う必要がない非バックアップ部Ｐ２１（第１部分）と、バックアップを行う必要があるバックアップ部Ｐ２２（第２部分）とに区分されている。ロジック回路１３はＤＵＴ８の試験を行う上で必要のある機能を提供するディジタル回路であり、アナログ回路１４は同機能を提供するアナログの回路である。メモリ１１の非バックアップ部Ｐ１１、レジスタ１２の非バックアップ部Ｐ２１、ロジック回路１３、及びアナログ回路１４には、試験装置本体２が備える補助電源２ｂからの電源が供給される電源線Ｌ１〜Ｌ４（第１供給路）がそれぞれ接続されている。
【００１９】
本実施形態のバックアップ装置２０は、メモリ１１及びレジスタ１２のバックアップ部Ｐ１２，Ｐ２２に記憶されたデータのバックアップのみを行う。これは、不要なデータをバックアップせずに、試験時間を短縮し得る必要最小限のデータをバックアップすることで、大規模化及びコストの大幅な上昇を招くことなく効果的に試験時間を短縮するためである。このため、本実施形態のバックアップ装置２０は、バックアップ電源供給線Ｌ１０（第２供給路）、保持用電源２１、及び切り替え回路２２（切替部）を備える。
【００２０】
バックアップ電源供給線Ｌ１０は、補助電源２ｂからの電源が供給される電源線と、メモリ１１及びレジスタのバックアップ部Ｐ１２，Ｐ２２とにそれぞれ接続されており、補助電源２ｂからの電源又は保持用電源２１からの電源をメモリ１１及びレジスタ１２のバックアップ部Ｐ１２，Ｐ２２にそれぞれ供給する。保持用電源２１は、メモリ１１及びレジスタ１２のバックアップ部Ｐ１２，Ｐ２２をバックアップするための電源である。この保持用電源２１としては、例えば充電可能であって大容量の電気二重層コンデンサを用いることができる。ここで、保持用電源２１の容量は、メモリ１１及びレジスタ１２のバックアップ部Ｐ１２，Ｐ２２に記憶されたデータを、１時間〜数時間程度バックアップ可能な容量に設定される。
【００２１】
切り替え回路２２は、バックアップ電源供給線Ｌ１０を介した補助電源２ｂからの電源供給を監視し、この電源供給が遮断された場合に、メモリ１１及びレジスタ１２のバックアップ部Ｐ１２，Ｐ２２への電源供給を、バックアップ電源供給線Ｌ１０を介した保持用電源２１からの電源供給に切り替える。尚、かかる切り替えを行った場合には、切り替え回路２２は、その旨を示す信号を出力して試験装置本体２に設けられた不図示の制御部に通知する。また、切り替え回路２２は、補助電源２ｂからメモリ１１及びレジスタ１２のバックアップ部Ｐ１２，Ｐ２２への電源供給が行われている場合には、補助電源２ｂから供給される電源を用いて保持用電源２１の充電を行う。
【００２２】
上記構成において、ＤＵＴ８の試験が行われている最中には、パフォーマンスボード５等に対して試験装置本体２に設けられた補助電源２ｂからの電源供給が行われる。これにより、電源線Ｌ１〜Ｌ４を介してメモリ１１及びレジスタ１２の非バックアップ部Ｐ１１，Ｐ２１、ロジック回路１３、及びアナログ回路１４に対してそれぞれ電源が供給される。また、このときには、切り替え回路２２によって、バックアップ電源供給線Ｌ１０に対する補助電源２ｂからの電源供給が監視される。このため、補助電源２ｂからの電源は、バックアップ電源供給線Ｌ１０を介してメモリ１１及びレジスタ１２のバックアップ部Ｐ１２，Ｐ２２にもそれぞれ供給され、保持用電源２１の充電も行われる。
【００２３】
これに対し、ユーザが所定の操作を行うと、補助電源２ｂからパフォーマンスボード５に対する電源供給が遮断される。これにより、電源線Ｌ１〜Ｌ４を介したメモリ１１及びレジスタ１２の非バックアップ部Ｐ１１，Ｐ２１、ロジック回路１３、及びアナログ回路１４に対する電源供給が遮断され、メモリ１１及びレジスタ１２の非バックアップ部Ｐ１１，Ｐ２１に記憶されたデータは消去される。
【００２４】
このとき、切り替え回路２２は、バックアップ電源供給線Ｌ１０に対する補助電源２ｂからの電源供給が遮断された旨を監視し、これによりメモリ１１及びレジスタ１２のバックアップ部Ｐ１２，Ｐ２２への電源供給を、バックアップ電源供給線Ｌ１０を介した保持用電源２１からの電源供給に切り替える。かかる切り替えにより、メモリ１１及びレジスタ１２のバックアップ部Ｐ１２，Ｐ２２に記憶されているデータが消去されることなくバックアップされる。また、上記の切り替えを行うと、切り替え回路２２は、切り替えを行った旨を示す信号を出力して試験装置本体２に設けられた不図示の制御部に通知する。
【００２５】
次に、ユーザが所定の操作を行うと、補助電源２ｂからパフォーマンスボード５に対する電源供給が再開される。これにより、電源線Ｌ１〜Ｌ４を介してメモリ１１及びレジスタ１２の非バックアップ部Ｐ１１，Ｐ２１、ロジック回路１３、及びアナログ回路１４に対してそれぞれ電源が供給される。また、電源供給の再開によって、切り替え回路２２によりバックアップ電源供給線Ｌ１０に対する補助電源２ｂからの電源供給が再び監視される。これにより、切り替え回路２２は、バックアップ電源供給線Ｌ１０を介した補助電源２ｂからの電源を、再びメモリ１１及びレジスタ１２のバックアップ部Ｐ１２，Ｐ２２に供給し、保持用電源２１の充電も行う。
【００２６】
補助電源２ｂからパフォーマンスボード５に対する電源供給が再開された時点で、試験装置本体２の制御部（図示省略）は、切り替え回路２２からの信号（電源供給の切り替えを行った旨を示す信号）の有無を確認する。上記の信号が有った場合には、バックアップ装置２０によって必要なデータがバックアップされ、初期設定が不要であることを試験装置本体２の制御部（図示省略）が知ることができる。
【００２７】
以上説明した通り、本実施形態では、メモリ１１及びレジスタ１２のバックアップ部Ｐ１２，Ｐ２２に接続されたバックアップ電源供給線Ｌ１０を介した補助電源２ｂからの電源供給を監視し、この電源供給が遮断された場合には、メモリ１１及びレジスタ１２のバックアップ部Ｐ１２，Ｐ２２への電源供給をバックアップ電源供給線Ｌ１０を介した保持用電源２１からの電源供給に切り替えている。このため、電源供給が遮断された場合であっても、メモリ１１及びレジスタ１２のバックアップ部Ｐ１２，Ｐ２２に記憶された必要なデータを効果的にバックアップすることができる。
【００２８】
これにより、消去されたデータを再度メモリ１１及びレジスタ１２に記憶させる必要がなく、ＤＵＴ８の試験を開始するまでの時間を短縮することができ、この結果としてＤＵＴ８の試験に要する時間を短縮できる。また、本実施形態では、メモリ１１及びレジスタ１２に記憶されたデータの全てではなく、バックアップ部Ｐ１２，Ｐ２２に記憶された必要最小限のデータをバックアップしているため、大規模化及びコストの大幅な上昇を招くこともない。
【００２９】
次に、本実施形態の変形例について説明する。図３は、本発明の一実施形態の変形例を示す図である。図３に示す通り、本変形例においては、メモリ１１は、バックアップ部Ｐ１２に揮発性メモリ３１と不揮発性メモリ３２とを備える。揮発性メモリ３１は、ＤＲＡＭ等の揮発性のメモリであり、ＤＵＴ８の試験に必要な各種データを記憶する。不揮発性メモリ３２は、補助電源２ｂからの電源供給が遮断された場合に揮発性メモリ３１に記憶されたデータを保存するメモリである。不揮発性メモリ３２の容量は揮発性メモリ３１の容量以上に設定される。尚、図３においては、揮発性メモリ２１及び不揮発性メモリ３２に対するデータの読み出し及び書き込みを制御するコントローラの図示は省略している。
【００３０】
上記構成において、ＤＵＴ８の試験が行われている最中には、前述した第１実施形態と同様に、補助電源２ｂからの電源がバックアップ電源供給線Ｌ１０を介してメモリ１１のバックアップ部Ｐ１２に供給される。また、ユーザが所定の操作を行うことによって、補助電源２ｂからパフォーマンスボード５に対する電源供給が遮断されると、切り替え回路２２の切り替えにより、メモリ１１のバックアップ部Ｐ１２対して保持用電源２１からの電源供給が行われる。以上の切り替えが行われると、揮発性メモリ３１に記憶されたデータが不揮発性メモリ３２に書き込まれる。これにより、揮発性メモリ３１に記憶されたデータのバックアップが行われる。
【００３１】
次に、ユーザが所定の操作を行うことによって、補助電源２ｂからパフォーマンスボード５に対する電源供給が再開されると、切り替え回路２２の切り替えによって、補助電源２ｂからの電源が再びメモリ１１のバックアップ部Ｐ１２に供給される。すると、不揮発性メモリ３２に記憶されたデータが揮発性メモリ３１に書き込まれ、ＤＵＴ８の試験に必要な各種データが揮発性メモリ３１に設定される。
【００３２】
以上の通り、本変形例では、補助電源２ｂからの電源供給が遮断された場合には、前述した実施形態と同様に、メモリ１１のバックアップ部Ｐ１２への電源供給をバックアップ電源供給線Ｌ１０を介した保持用電源２１からの電源供給に切り替えるが、かかる切り替えが行われた場合に、揮発性メモリ３１に記憶されているデータを不揮発性メモリ３２に書き込んでいる。このため、本変形例では、揮発性メモリ３１に記憶されたデータの不揮発性メモリ３２への書き込みが完了するまでの間だけメモリ１１のバックアップ部Ｐ１２をバックアップすれば良く、保持用電源２１の容量を低減することができる。
【００３３】
また、本変形例では、補助電源２ｂからの電源供給が再開された場合には、不揮発性メモリ３２のデータが揮発性メモリ３１に自動的に書き戻される。このため、揮発性メモリ３１に書き込むべきデータを試験装置本体２からテストヘッド３に転送して書き込むといった処理を行う必要がないため、ＤＵＴ８の試験に要する時間が長くなることもない。尚、以上の変形例では、メモリ１１のバックアップ部Ｐ１２に揮発性メモリ３１及び不揮発性メモリ３２が設けられている構成について説明したが、レジスタ１２のバックアップ部Ｐ２２も同様の構成にすることができる。
【００３４】
以上、本発明の実施形態によるバックアップ装置及び半導体試験装置について説明したが、本発明は上述した実施形態に制限されることなく、本発明の範囲内で自由に変更が可能である。例えば、上記実施形態では、半導体試験装置に設けられたバックアップ装置を例に挙げて説明したが、本発明のバックアップ装置は、半導体試験装置以外にメモリやレジスタのバックアップが必要な任意の装置に適用することができる。
【図面の簡単な説明】
【００３５】
【図１】本発明の一実施形態による半導体試験装置の全体構成の概要を示す図である。
【図２】本発明の一実施形態によるバックアップ装置の要部構成を示すブロック図である。
【図３】本発明の一実施形態の変形例を示す図である。
【符号の説明】
【００３６】
１ 半導体試験装置
２ｂ 補助電源
３ テストヘッド
８ ＤＵＴ
５ パフォーマンスボード
７ プローブカード
１１ メモリ
１２ レジスタ
２０ バックアップ装置
２１ 保持用電源
２２ 切り替え回路
３１ 揮発性メモリ
３２ 不揮発性メモリ
Ｌ１，Ｌ２ 電源線
Ｌ１０ バックアップ電源供給線
Ｐ１１，Ｐ２１ 非バックアップ部
Ｐ１２，Ｐ２２ バックアップ部
【技術分野】
【０００１】
本発明は、記憶装置に記憶されたデータのバックアップを行うバックアップ装置及び当該装置を備える半導体試験装置に関する。
【背景技術】
【０００２】
半導体試験装置は、被試験対象である半導体デバイス（以下、ＤＵＴ（Device Under Test）という）に試験信号を印加し、ＤＵＴから得られる信号と所定の期待値とを比較することでＤＵＴの試験を行うものであり、電源等を備える試験装置本体とＤＵＴが載置されるテストヘッドとに大別される。以下の特許文献１には、テストヘッド上にプローブカード、パフォーマンスボード等が設けられており、これらに試験装置本体の電源から電力が供給される構成が開示されている。
【０００３】
尚、上記のプローブカードとは、半導体ウェハの検査工程において、半導体ウェハに形成されている半導体デバイスを試験するために用いられる治具である。また、上記のパフォーマンスボードとは、テストヘッドの上部に設けられたコンタクトピン（ポゴピン）を介してテストヘッドと電気的に接続され、テストヘッドから送信される各種信号をプローブカード等に伝送する基板である。
【０００４】
また、以下の特許文献２には、試験装置本体とＤＵＴとを接続する接続用基板に、接続用基板におけるＤＵＴのピン毎の遅延時間を示すデータを格納する不揮発性のメモリと、そのメモリがアクセスされたことを示すフラグが書き込まれるフラグレジスタとを設け、メモリに格納されたデータを用いてスキュー調整を行う技術が開示されている。
【特許文献１】特開２００７−３２２３７２号公報
【特許文献２】特許第２８３１７８０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、近年においては半導体デバイスが高機能化・高速化しており、試験装置本体やテストヘッドに設けられた機能のみでは賄いきれない機能を備える回路を、上述した特許文献２の如く、プローブカード等に追加した上で試験を行う機会が増えている。ここで、上記のプローブカード等はＤＵＴの種類に応じて頻繁に交換されるが、交換時における回路の破壊を防止するためにプローブカード等への電源供給を停止した上で交換する必要がある。また、試験プログラムの試験（デバッグ）を行う場合には、プローブカード等の電源供給のみを停止した状態で行うことがある。このため、試験装置本体には、主電源とは別に、ユーザの所望に応じて電源の遮断・供給を行うことができる「ＳＡパワー」と呼ばれる補助電源が設けられている。
【０００６】
しかしながら、プローブカード等に設けられる回路には、メモリ（例えば、ＤＲＡＭ（Dynamic Random Access Memory））やレジスタ等の揮発性の記憶装置が設けられていることがあり、プローブカード等への電源供給を停止してしまうと、これらに記憶されているデータが消去されてしまう。このため、プローブカード等の交換を終えて試験を開始する前に、再度これらの記憶装置にデータを記憶させる必要があり、その分だけ試験時間が長くなるという問題がある。
【０００７】
ここで、上述した特許文献２の如く、不揮発性のメモリを設ければプローブカード等への電源供給を遮断しても記憶されているデータは保持される。しかしながら、不揮発性のメモリは、一般的にＤＲＡＭ等に比べて書き込み速度及び読み出し速度が共に遅いため、全てのメモリを不揮発性のメモリにすることは困難である。
【０００８】
本発明は上記事情に鑑みてなされたものであり、電源供給が遮断された場合であっても記憶装置に記憶された必要なデータを効果的にバックアップすることができるバックアップ装置、及び当該装置を備える半導体試験装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記課題を解決するために、本発明のバックアップ装置は、記憶装置（１１、１２）に記憶されたデータのバックアップを行うバックアップ装置（２０）において、前記記憶装置のバックアップを行う必要がない第１部分（Ｐ１１、Ｐ２１）に対して電源装置（２ｂ）からの電源を供給する第１供給路（Ｌ１、Ｌ２）とは別途に設けられ、前記記憶装置のバックアップを行う必要がある第２部分（Ｐ２１、Ｐ２２）に対して前記電源装置からの電源を供給する第２供給路（Ｌ１０）と、前記記憶装置の第２部分に記憶されたデータをバックアップするための保持用電源（２１）と、前記第２供給路を介した前記電源装置からの電源供給を監視し、当該電源供給が遮断された場合に、前記記憶装置の第２部分への電源供給を前記第２供給路を介した前記保持用電源からの電源供給に切り替える切替部（２２）とを備えることを特徴としている。
この発明によると、電源装置からの電源は第１供給路及び第２供給路を介して記憶装置の第１部分及び第２部分にそれぞれ供給されているが、第２供給路を介した電源装置からの電源供給が遮断された場合には、バックアップの必要がある記憶装置の第２部分への電源供給が第２供給路を介した保持用電源からの電源供給に切り替えられる。
また、本発明のバックアップ装置は、前記保持用電源が、充電可能な電源であり、前記切替部は、前記電源装置から前記記憶装置の第２部分への電源供給が行われている場合には、前記電源装置から供給される電源を用いて前記保持用電源の充電を行うことを特徴としている。
また、本発明のバックアップ装置は、前記切替部が、前記電源供給の切り替えを行った場合には、その旨を示す信号を外部に出力することを特徴としている。
また、本発明のバックアップ装置は、前記記憶装置が、前記第２部分に揮発性メモリ（３１）と不揮発性メモリ（３２）とを備えており、前記電源装置から前記第２部分への電源供給が遮断された場合に、前記揮発性メモリに記憶されたデータを前記不揮発性メモリに書き込むことを特徴としている。
また、本発明のバックアップ装置は、前記記憶装置が、前記電源装置から前記第２部分への電源供給が再開された場合に、前記不揮発メモリに記憶されたデータを前記揮発性メモリに書き込むことを特徴としている。
本発明の半導体試験装置は、試験対象の半導体デバイス（８）が載置されるテストヘッド（３）を備える半導体試験装置（１）において、前記テストヘッド及び前記半導体デバイスに電気的に接続される治具（７）及び補助基板（５）の少なくとも一方に設けられた記憶装置に記憶されたデータをバックアップする上記の何れかに記載のバックアップ装置を備えることを特徴としている。
【発明の効果】
【００１０】
本発明によれば、電源装置からの電源を第１供給路及び第２供給路を介して記憶装置の第１部分及び第２部分にそれぞれ供給しているが、第２供給路を介した電源装置からの電源供給が遮断された場合には、バックアップの必要がある記憶装置の第２部分への電源供給を第２供給路を介した保持用電源からの電源供給に切り替えているため、電源供給が遮断された場合であっても記憶装置に記憶された必要なデータを効果的にバックアップすることができるという効果がある。
【発明を実施するための最良の形態】
【００１１】
以下、図面を参照して本発明の一実施形態によるバックアップ装置及び半導体試験装置について詳細に説明する。図１は、本発明の一実施形態による半導体試験装置の全体構成の概要を示す図である。図１に示す通り、本実施形態による半導体試験装置１は、試験装置本体２とテストヘッド３とを備えており、テストヘッド３上に載置されるＤＵＴ８に試験信号を印加し、ＤＵＴ８から出力される信号と所定の期待値とを比較してＤＵＴ８の試験を行う。尚、図１では、ＤＵＴ８がテストヘッド３の上方に配置されている状態を図示しているが、半導体ウェハに形成されている半導体デバイスを試験する場合には、テストヘッド３を回転させてＤＵＴ８をテストヘッド３の下方に配置するのが一般的である。
【００１２】
試験装置本体２は、主電源２ａ及び補助電源２ｂ（電源装置）並びに制御部（図示省略）等を備えており、半導体試験装置１の動作を統括的に制御する。ここで、補助電源２ｂは、後述するパフォーマンスボード５及びプローブカード７に対して電源供給を行うものであり、ユーザの所望に応じて電源の遮断・供給を行うことが可能である。テストヘッド３は、ＤＵＴ８に対するインターフェイスとしてのピンエレクトロニクスカードと呼ばれるプリント基板（図示省略）を内部に複数備えており、試験装置本体２の制御の下で、ＤＵＴ８に対する試験信号の印加、及びＤＵＴ８から出力される試験信号と所定の期待値との比較等を行う。尚、試験装置本体２とテストヘッド３とはケーブル４によって接続されている。
【００１３】
テストヘッド３上には、パフォーマンスボード５、コンタクトリング６、及びプローブカード７が設けられている。パフォーマンスボード５は、テストヘッド３の上部に設けられたコンタクトピンを介してテストヘッド５と電気的に接続され、テストヘッド５から送信される各種信号をコンタクトリング６を伝送するとともに、コンタクトリング６からの信号をテストヘッド５に伝送する基板である。コンタクトリング６は、パフォーマンスボード５とプローブカード７とを電気的に接続するものである。プローブカード７は、ＤＵＴ８（半導体ウェハに形成された半導体デバイス）との電気的接続をとるための治具である。
【００１４】
次に、以上の構成の半導体試験装置の動作について簡単に説明する。ＤＵＴ８の試験を行う場合には、まず図示しないプローバにより、ＤＵＴ８をプローブカード７のプローブに電気的に接続する。接続が終了すると、テストヘッド３から、コンタクトピンを介して、試験信号がパフォーマンスボード５に出力される。そして、この試験信号は、パフォーマンスボード５、コンタクトリング６、及びプローブカード７を順に介してＤＵＴ８に印加される。これにより、ＤＵＴ８からは印加された試験信号に応じた信号が出力される。ＤＵＴ８から出力された信号は、プローブカード７、コンタクトリング６、及びパフォーマンスボード５を順に介してテストヘッド３に入力され、所定の期待値と比較されてＤＵＴ８のパス／フェイルが判定される。以上の動作が終了すると、再びプローバによりＤＵＴ８の接続切替えが行われる。
【００１５】
ここで、ＤＵＴ８の試験においては、ＤＵＴ８の種類に応じてパフォーマンスボード５やプローブカード７の交換が行われる。即ち、ＤＵＴ８の試験を行う上で必要な回路が設けられたパフォーマンスボード５等に交換する作業がユーザによって行われる。このとき、パフォーマンスボード５等に設けられた回路の破壊を防止するために、ユーザは補助電源２ｂからパフォーマンスボード５等への電源供給を停止した上で交換作業を行う。パフォーマンスボード５等に設けられた回路には各種データを記憶するメモリやレジスタを備えているが、電源供給停止によりそれらのデータが消去されてしまう。このため、パフォーマンスボード５等には、記憶された各種データのバックアップを行うバックアップ装置を備える。以下、本発明の一実施形態によるバックアップ装置について説明する。
【００１６】
図２は、本発明の一実施形態によるバックアップ装置の要部構成を示すブロック図である。尚、図２においてはパフォーマンスボード５上のバックアップ装置を例に挙げて説明するが、プローブカード７上のバックアップ装置も同様の構成である。図５に示す通り、パフォーマンスボード５上には、各種データを記憶するメモリ１１、レジスタ１２、ロジック回路１３、及びアナログ回路１４が設けられている。
【００１７】
メモリ１１はＤＲＡＭ等の揮発性のメモリであり、その内部はバックアップを行う必要がない非バックアップ部Ｐ１１（第１部分）と、バックアップを行う必要があるバックアップ部Ｐ１２（第２部分）とに区分されている。具体的に、メモリ１１は、ＤＲＡＭチップを内部に複数備えており、バックアップが行われるＤＲＡＭチップとバックアップが行われないＤＲＡＭチップとを設定することで、上記の第１部分Ｐ１１と第２部分Ｐ１２との区分がなされる。
【００１８】
レジスタ１２も、メモリ１１と同様に揮発性を有しており、その内部がバックアップを行う必要がない非バックアップ部Ｐ２１（第１部分）と、バックアップを行う必要があるバックアップ部Ｐ２２（第２部分）とに区分されている。ロジック回路１３はＤＵＴ８の試験を行う上で必要のある機能を提供するディジタル回路であり、アナログ回路１４は同機能を提供するアナログの回路である。メモリ１１の非バックアップ部Ｐ１１、レジスタ１２の非バックアップ部Ｐ２１、ロジック回路１３、及びアナログ回路１４には、試験装置本体２が備える補助電源２ｂからの電源が供給される電源線Ｌ１〜Ｌ４（第１供給路）がそれぞれ接続されている。
【００１９】
本実施形態のバックアップ装置２０は、メモリ１１及びレジスタ１２のバックアップ部Ｐ１２，Ｐ２２に記憶されたデータのバックアップのみを行う。これは、不要なデータをバックアップせずに、試験時間を短縮し得る必要最小限のデータをバックアップすることで、大規模化及びコストの大幅な上昇を招くことなく効果的に試験時間を短縮するためである。このため、本実施形態のバックアップ装置２０は、バックアップ電源供給線Ｌ１０（第２供給路）、保持用電源２１、及び切り替え回路２２（切替部）を備える。
【００２０】
バックアップ電源供給線Ｌ１０は、補助電源２ｂからの電源が供給される電源線と、メモリ１１及びレジスタのバックアップ部Ｐ１２，Ｐ２２とにそれぞれ接続されており、補助電源２ｂからの電源又は保持用電源２１からの電源をメモリ１１及びレジスタ１２のバックアップ部Ｐ１２，Ｐ２２にそれぞれ供給する。保持用電源２１は、メモリ１１及びレジスタ１２のバックアップ部Ｐ１２，Ｐ２２をバックアップするための電源である。この保持用電源２１としては、例えば充電可能であって大容量の電気二重層コンデンサを用いることができる。ここで、保持用電源２１の容量は、メモリ１１及びレジスタ１２のバックアップ部Ｐ１２，Ｐ２２に記憶されたデータを、１時間〜数時間程度バックアップ可能な容量に設定される。
【００２１】
切り替え回路２２は、バックアップ電源供給線Ｌ１０を介した補助電源２ｂからの電源供給を監視し、この電源供給が遮断された場合に、メモリ１１及びレジスタ１２のバックアップ部Ｐ１２，Ｐ２２への電源供給を、バックアップ電源供給線Ｌ１０を介した保持用電源２１からの電源供給に切り替える。尚、かかる切り替えを行った場合には、切り替え回路２２は、その旨を示す信号を出力して試験装置本体２に設けられた不図示の制御部に通知する。また、切り替え回路２２は、補助電源２ｂからメモリ１１及びレジスタ１２のバックアップ部Ｐ１２，Ｐ２２への電源供給が行われている場合には、補助電源２ｂから供給される電源を用いて保持用電源２１の充電を行う。
【００２２】
上記構成において、ＤＵＴ８の試験が行われている最中には、パフォーマンスボード５等に対して試験装置本体２に設けられた補助電源２ｂからの電源供給が行われる。これにより、電源線Ｌ１〜Ｌ４を介してメモリ１１及びレジスタ１２の非バックアップ部Ｐ１１，Ｐ２１、ロジック回路１３、及びアナログ回路１４に対してそれぞれ電源が供給される。また、このときには、切り替え回路２２によって、バックアップ電源供給線Ｌ１０に対する補助電源２ｂからの電源供給が監視される。このため、補助電源２ｂからの電源は、バックアップ電源供給線Ｌ１０を介してメモリ１１及びレジスタ１２のバックアップ部Ｐ１２，Ｐ２２にもそれぞれ供給され、保持用電源２１の充電も行われる。
【００２３】
これに対し、ユーザが所定の操作を行うと、補助電源２ｂからパフォーマンスボード５に対する電源供給が遮断される。これにより、電源線Ｌ１〜Ｌ４を介したメモリ１１及びレジスタ１２の非バックアップ部Ｐ１１，Ｐ２１、ロジック回路１３、及びアナログ回路１４に対する電源供給が遮断され、メモリ１１及びレジスタ１２の非バックアップ部Ｐ１１，Ｐ２１に記憶されたデータは消去される。
【００２４】
このとき、切り替え回路２２は、バックアップ電源供給線Ｌ１０に対する補助電源２ｂからの電源供給が遮断された旨を監視し、これによりメモリ１１及びレジスタ１２のバックアップ部Ｐ１２，Ｐ２２への電源供給を、バックアップ電源供給線Ｌ１０を介した保持用電源２１からの電源供給に切り替える。かかる切り替えにより、メモリ１１及びレジスタ１２のバックアップ部Ｐ１２，Ｐ２２に記憶されているデータが消去されることなくバックアップされる。また、上記の切り替えを行うと、切り替え回路２２は、切り替えを行った旨を示す信号を出力して試験装置本体２に設けられた不図示の制御部に通知する。
【００２５】
次に、ユーザが所定の操作を行うと、補助電源２ｂからパフォーマンスボード５に対する電源供給が再開される。これにより、電源線Ｌ１〜Ｌ４を介してメモリ１１及びレジスタ１２の非バックアップ部Ｐ１１，Ｐ２１、ロジック回路１３、及びアナログ回路１４に対してそれぞれ電源が供給される。また、電源供給の再開によって、切り替え回路２２によりバックアップ電源供給線Ｌ１０に対する補助電源２ｂからの電源供給が再び監視される。これにより、切り替え回路２２は、バックアップ電源供給線Ｌ１０を介した補助電源２ｂからの電源を、再びメモリ１１及びレジスタ１２のバックアップ部Ｐ１２，Ｐ２２に供給し、保持用電源２１の充電も行う。
【００２６】
補助電源２ｂからパフォーマンスボード５に対する電源供給が再開された時点で、試験装置本体２の制御部（図示省略）は、切り替え回路２２からの信号（電源供給の切り替えを行った旨を示す信号）の有無を確認する。上記の信号が有った場合には、バックアップ装置２０によって必要なデータがバックアップされ、初期設定が不要であることを試験装置本体２の制御部（図示省略）が知ることができる。
【００２７】
以上説明した通り、本実施形態では、メモリ１１及びレジスタ１２のバックアップ部Ｐ１２，Ｐ２２に接続されたバックアップ電源供給線Ｌ１０を介した補助電源２ｂからの電源供給を監視し、この電源供給が遮断された場合には、メモリ１１及びレジスタ１２のバックアップ部Ｐ１２，Ｐ２２への電源供給をバックアップ電源供給線Ｌ１０を介した保持用電源２１からの電源供給に切り替えている。このため、電源供給が遮断された場合であっても、メモリ１１及びレジスタ１２のバックアップ部Ｐ１２，Ｐ２２に記憶された必要なデータを効果的にバックアップすることができる。
【００２８】
これにより、消去されたデータを再度メモリ１１及びレジスタ１２に記憶させる必要がなく、ＤＵＴ８の試験を開始するまでの時間を短縮することができ、この結果としてＤＵＴ８の試験に要する時間を短縮できる。また、本実施形態では、メモリ１１及びレジスタ１２に記憶されたデータの全てではなく、バックアップ部Ｐ１２，Ｐ２２に記憶された必要最小限のデータをバックアップしているため、大規模化及びコストの大幅な上昇を招くこともない。
【００２９】
次に、本実施形態の変形例について説明する。図３は、本発明の一実施形態の変形例を示す図である。図３に示す通り、本変形例においては、メモリ１１は、バックアップ部Ｐ１２に揮発性メモリ３１と不揮発性メモリ３２とを備える。揮発性メモリ３１は、ＤＲＡＭ等の揮発性のメモリであり、ＤＵＴ８の試験に必要な各種データを記憶する。不揮発性メモリ３２は、補助電源２ｂからの電源供給が遮断された場合に揮発性メモリ３１に記憶されたデータを保存するメモリである。不揮発性メモリ３２の容量は揮発性メモリ３１の容量以上に設定される。尚、図３においては、揮発性メモリ２１及び不揮発性メモリ３２に対するデータの読み出し及び書き込みを制御するコントローラの図示は省略している。
【００３０】
上記構成において、ＤＵＴ８の試験が行われている最中には、前述した第１実施形態と同様に、補助電源２ｂからの電源がバックアップ電源供給線Ｌ１０を介してメモリ１１のバックアップ部Ｐ１２に供給される。また、ユーザが所定の操作を行うことによって、補助電源２ｂからパフォーマンスボード５に対する電源供給が遮断されると、切り替え回路２２の切り替えにより、メモリ１１のバックアップ部Ｐ１２対して保持用電源２１からの電源供給が行われる。以上の切り替えが行われると、揮発性メモリ３１に記憶されたデータが不揮発性メモリ３２に書き込まれる。これにより、揮発性メモリ３１に記憶されたデータのバックアップが行われる。
【００３１】
次に、ユーザが所定の操作を行うことによって、補助電源２ｂからパフォーマンスボード５に対する電源供給が再開されると、切り替え回路２２の切り替えによって、補助電源２ｂからの電源が再びメモリ１１のバックアップ部Ｐ１２に供給される。すると、不揮発性メモリ３２に記憶されたデータが揮発性メモリ３１に書き込まれ、ＤＵＴ８の試験に必要な各種データが揮発性メモリ３１に設定される。
【００３２】
以上の通り、本変形例では、補助電源２ｂからの電源供給が遮断された場合には、前述した実施形態と同様に、メモリ１１のバックアップ部Ｐ１２への電源供給をバックアップ電源供給線Ｌ１０を介した保持用電源２１からの電源供給に切り替えるが、かかる切り替えが行われた場合に、揮発性メモリ３１に記憶されているデータを不揮発性メモリ３２に書き込んでいる。このため、本変形例では、揮発性メモリ３１に記憶されたデータの不揮発性メモリ３２への書き込みが完了するまでの間だけメモリ１１のバックアップ部Ｐ１２をバックアップすれば良く、保持用電源２１の容量を低減することができる。
【００３３】
また、本変形例では、補助電源２ｂからの電源供給が再開された場合には、不揮発性メモリ３２のデータが揮発性メモリ３１に自動的に書き戻される。このため、揮発性メモリ３１に書き込むべきデータを試験装置本体２からテストヘッド３に転送して書き込むといった処理を行う必要がないため、ＤＵＴ８の試験に要する時間が長くなることもない。尚、以上の変形例では、メモリ１１のバックアップ部Ｐ１２に揮発性メモリ３１及び不揮発性メモリ３２が設けられている構成について説明したが、レジスタ１２のバックアップ部Ｐ２２も同様の構成にすることができる。
【００３４】
以上、本発明の実施形態によるバックアップ装置及び半導体試験装置について説明したが、本発明は上述した実施形態に制限されることなく、本発明の範囲内で自由に変更が可能である。例えば、上記実施形態では、半導体試験装置に設けられたバックアップ装置を例に挙げて説明したが、本発明のバックアップ装置は、半導体試験装置以外にメモリやレジスタのバックアップが必要な任意の装置に適用することができる。
【図面の簡単な説明】
【００３５】
【図１】本発明の一実施形態による半導体試験装置の全体構成の概要を示す図である。
【図２】本発明の一実施形態によるバックアップ装置の要部構成を示すブロック図である。
【図３】本発明の一実施形態の変形例を示す図である。
【符号の説明】
【００３６】
１ 半導体試験装置
２ｂ 補助電源
３ テストヘッド
８ ＤＵＴ
５ パフォーマンスボード
７ プローブカード
１１ メモリ
１２ レジスタ
２０ バックアップ装置
２１ 保持用電源
２２ 切り替え回路
３１ 揮発性メモリ
３２ 不揮発性メモリ
Ｌ１，Ｌ２ 電源線
Ｌ１０ バックアップ電源供給線
Ｐ１１，Ｐ２１ 非バックアップ部
Ｐ１２，Ｐ２２ バックアップ部
【特許請求の範囲】
【請求項１】
記憶装置に記憶されたデータのバックアップを行うバックアップ装置において、
前記記憶装置のバックアップを行う必要がない第１部分に対して電源装置からの電源を供給する第１供給路とは別途に設けられ、前記記憶装置のバックアップを行う必要がある第２部分に対して前記電源装置からの電源を供給する第２供給路と、
前記記憶装置の第２部分に記憶されたデータをバックアップするための保持用電源と、
前記第２供給路を介した前記電源装置からの電源供給を監視し、当該電源供給が遮断された場合に、前記記憶装置の第２部分への電源供給を前記第２供給路を介した前記保持用電源からの電源供給に切り替える切替部と
を備えることを特徴とするバックアップ装置。
【請求項２】
前記保持用電源は、充電可能な電源であり、
前記切替部は、前記電源装置から前記記憶装置の第２部分への電源供給が行われている場合には、前記電源装置から供給される電源を用いて前記保持用電源の充電を行うことを特徴とする請求項１記載のバックアップ装置。
【請求項３】
前記切替部は、前記電源供給の切り替えを行った場合には、その旨を示す信号を外部に出力することを特徴とする請求項１又は請求項２記載のバックアップ装置。
【請求項４】
前記記憶装置は、前記第２部分に揮発性メモリと不揮発性メモリとを備えており、
前記電源装置から前記第２部分への電源供給が遮断された場合に、前記揮発性メモリに記憶されたデータを前記不揮発性メモリに書き込む
ことを特徴とする請求項１から請求項３の何れか一項に記載のバックアップ装置。
【請求項５】
前記記憶装置は、前記電源装置から前記第２部分への電源供給が再開された場合に、前記不揮発メモリに記憶されたデータを前記揮発性メモリに書き込む
ことを特徴とする請求項４記載のバックアップ装置。
【請求項６】
試験対象の半導体デバイスが載置されるテストヘッドを備える半導体試験装置において、
前記テストヘッド及び前記半導体デバイスに電気的に接続される治具及び補助基板の少なくとも一方に設けられた記憶装置に記憶されたデータをバックアップする請求項１から請求項５の何れか一項に記載のバックアップ装置を備えることを特徴とする半導体試験装置。
【請求項１】
記憶装置に記憶されたデータのバックアップを行うバックアップ装置において、
前記記憶装置のバックアップを行う必要がない第１部分に対して電源装置からの電源を供給する第１供給路とは別途に設けられ、前記記憶装置のバックアップを行う必要がある第２部分に対して前記電源装置からの電源を供給する第２供給路と、
前記記憶装置の第２部分に記憶されたデータをバックアップするための保持用電源と、
前記第２供給路を介した前記電源装置からの電源供給を監視し、当該電源供給が遮断された場合に、前記記憶装置の第２部分への電源供給を前記第２供給路を介した前記保持用電源からの電源供給に切り替える切替部と
を備えることを特徴とするバックアップ装置。
【請求項２】
前記保持用電源は、充電可能な電源であり、
前記切替部は、前記電源装置から前記記憶装置の第２部分への電源供給が行われている場合には、前記電源装置から供給される電源を用いて前記保持用電源の充電を行うことを特徴とする請求項１記載のバックアップ装置。
【請求項３】
前記切替部は、前記電源供給の切り替えを行った場合には、その旨を示す信号を外部に出力することを特徴とする請求項１又は請求項２記載のバックアップ装置。
【請求項４】
前記記憶装置は、前記第２部分に揮発性メモリと不揮発性メモリとを備えており、
前記電源装置から前記第２部分への電源供給が遮断された場合に、前記揮発性メモリに記憶されたデータを前記不揮発性メモリに書き込む
ことを特徴とする請求項１から請求項３の何れか一項に記載のバックアップ装置。
【請求項５】
前記記憶装置は、前記電源装置から前記第２部分への電源供給が再開された場合に、前記不揮発メモリに記憶されたデータを前記揮発性メモリに書き込む
ことを特徴とする請求項４記載のバックアップ装置。
【請求項６】
試験対象の半導体デバイスが載置されるテストヘッドを備える半導体試験装置において、
前記テストヘッド及び前記半導体デバイスに電気的に接続される治具及び補助基板の少なくとも一方に設けられた記憶装置に記憶されたデータをバックアップする請求項１から請求項５の何れか一項に記載のバックアップ装置を備えることを特徴とする半導体試験装置。
【図１】
【図２】
【図３】
【図２】
【図３】
【公開番号】特開２００９−２５８７８９（Ｐ２００９−２５８７８９Ａ）
【公開日】平成２１年１１月５日（２００９．１１．５）
【国際特許分類】
【出願番号】特願２００８−１０３７３３（Ｐ２００８−１０３７３３）
【出願日】平成２０年４月１１日（２００８．４．１１）
【出願人】（０００００６５０７）横河電機株式会社 (4,443)
【Ｆターム（参考）】
【公開日】平成２１年１１月５日（２００９．１１．５）
【国際特許分類】
【出願日】平成２０年４月１１日（２００８．４．１１）
【出願人】（０００００６５０７）横河電機株式会社 (4,443)
【Ｆターム（参考）】
[ Back to top ]