パルス合成回路
【課題】取り付けられた２個の磁気検出素子が出力するパルス信号の位相差を用いずに、後段の処理装置でモータの回転状態を検出することができ、また、パルス信号の配線数を減らして１つの信号とすることにより、モータ装置から引き出すパルス信号の配線の取り回しを容易にしたパルス合成回路を提供する。
【解決手段】Ａ相パルスの変化するタイミングより後にＢ相パルスが変化する第１の状態と、Ａ相パルスの変化するタイミングより前にＢ相パルスが変化する第２の状態との、いずれか一方の状態のときは、Ａ相パルスが変化するタイミングを示すパルスを含む、モータの回転方向を表す回転パルスを出力し、第１の状態、または第２の状態の、他方の状態のときは、Ａ相パルスが変化するタイミングを示すパルスを含む、モータの回転方向を表す信号を反転させた回転パルスを出力する。
【解決手段】Ａ相パルスの変化するタイミングより後にＢ相パルスが変化する第１の状態と、Ａ相パルスの変化するタイミングより前にＢ相パルスが変化する第２の状態との、いずれか一方の状態のときは、Ａ相パルスが変化するタイミングを示すパルスを含む、モータの回転方向を表す回転パルスを出力し、第１の状態、または第２の状態の、他方の状態のときは、Ａ相パルスが変化するタイミングを示すパルスを含む、モータの回転方向を表す信号を反転させた回転パルスを出力する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、モータの回転状態を示すパルスを合成するパルス合成回路に関する。
【背景技術】
【０００２】
挟み込み検出機能を持った車両用開閉体（例えば、車両のパワーウインド、パワースライドドア、サンルーフ、等）において、車両開閉体以外の物の挟み込みを検出するためには、車両開閉体の進行方向や進行速度を検出する必要がある。この車両開閉体の進行方向や進行速度の検出は、車両開閉体を動作させているモータの回転の状態、すなわち回転方向や回転速度を測定することによって行われ、車両開閉体以外の物の挟み込みの検出は、モータの回転の状態を検出した結果に基づいて判断される。例えば、パワーウインドが閉まる方向に制御している状態でモータの回転速度が低下した場合は、車両開閉体以外の物を挟み込んでいると判断することができる。
【０００３】
この車両開閉体を動作させているモータの回転方向や回転速度を検出するため、従来の車両開閉体を動作させるモータ装置には、モータの回転に伴い回転する永久磁石の磁界を検出して電気信号として出力する、例えば、ホール素子等の磁気検出素子が取り付けられている（特許文献１参照）。
【０００４】
図７（ａ）は、従来の車両開閉体を動作させるモータ装置において、モータの回転方向や回転速度を検出するための磁気検出素子が取り付けられている状態を示した概略図である。図７（ａ）に示すモータ１０は、回転軸１１と、この回転軸１１に固定された永久磁石１２と、この永久磁石１２の回転方向に沿って配置された磁気検出素子１３と、磁気検出素子１４と、から構成されている。
この磁気検出素子１３と磁気検出素子１４は、予め定められた間隔で２カ所に取り付けられ、それぞれの取り付けられた場所において回転する永久磁石１２の磁界の変化を検出し、例えば、永久磁石１２のＮ極が検出されているときは、“Ｈｉｇｈ”レベルの電気信号、また、永久磁石１２のＳ極が検出されているときは、“Ｌｏｗ”レベルの電気信号として出力する。
【０００５】
図７（ｂ）は、この磁気検出素子１３と磁気検出素子１４が出力した電気信号の変化を示す図である。図７（ａ）に示したモータが時計方向（以下、「ＣＷ：ＣｌｏｃｋＷｉｓｅ」という）に回転しているとき、例えば、永久磁石１２がＮ極→Ｓ極→Ｎ極と変化するとき、磁気検出素子１３と磁気検出素子１４は、“Ｈｉｇｈ”レベル→“Ｌｏｗ”レベル→“Ｈｉｇｈ”レベルというように変化するパルス信号を出力する。また、２個の磁気検出素子は、予め定められた間隔を持って取り付けられているため、磁気検出素子１３が出力するＡ相パルス信号出力に遅れて、磁気検出素子１４が、磁気検出素子１３と同様なＢ相パルス信号を出力する（図７（ｂ）上段参照）。すなわち、モータが時計回りで回転している（以下、モータの時計回りの回転を「ＣＷ回転」という）場合は、Ａ相パルス信号に対してＢ相パルス信号が遅れた位相差を持っている。
【０００６】
また、モータが反時計方向（以下、「ＣＣＷ：Ｃｏｕｎｔｅｒ ＣｌｏｃｋＷｉｓｅ」という）に回転しているときは、磁気検出素子１４が出力するＢ相パルス信号に遅れて、磁気検出素子１３が、磁気検出素子１４と同様なＡ相パルス信号を出力する（図７（ｂ）下段参照）。すなわち、モータが反時計回りで回転している（以下、モータの反時計回りの回転を「ＣＣＷ回転」という）場合は、Ｂ相パルス信号に対してＡ相パルス信号が遅れた位相差を持っている。
【０００７】
この予め定められた間隔で取り付けられ２個の磁気検出素子の出力するパルス信号の位相差を検出することによって、車両開閉体を動作させているモータの回転方向や回転速度の検出が行われる。すなわち、モータが停止状態から回転を始めたとき、Ａ相パルス信号に対してＢ相パルス信号が遅れた位相差を持っている場合は、モータがＣＷ回転していると判断し、また、Ｂ相パルス信号に対してＡ相パルス信号が遅れた位相差を持っている場合は、モータがＣＣＷ回転していると判断する。
また、Ａ相パルス信号およびＢ相パルス信号の周期は、モータの回転速度の判断に用いられる。
【特許文献１】特開平５−８００６６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
ところで、この車両開閉体を動作させるモータ装置を小型化するためには、取り付ける２個の磁気検出素子の取り付け間隔を小さくすることが考えられる。
しかしながら、車両開閉体を動作させるモータの回転状態を判断する処理装置は、取り付けられている２個の磁気検出素子が出力するパルス信号の位相差を利用してモータの回転状態を判断している。このため、モータの回転状態の判断精度は、処理装置によって行われるパルス信号の位相差の検出精度（分解能）に大きく影響されるので、２個の磁気検出素子を取り付ける位置は、パルス信号の位相差を判断する処理装置の処理性能、すなわち、分解能によって決定されている。また、２個の磁気検出素子の取り付け位置の精度も要求されている。
【０００９】
このことにより、２個の磁気検出素子の取り付け位置の間隔を小さくすることができない。また、モータ装置からは、２個の磁気検出素子から出力されるそれぞれのパルス信号の配線を引き出す必要があるという問題がある。
【００１０】
また、２個の磁気検出素子から出力されるパルス信号の配線の取り回しを容易にする等により、加工性を向上させることも考えられるが、それに伴う加工のコストが増加してしまうという問題がある。
【００１１】
本発明は、上記の課題認識に基づいてなされたものであり、モータ装置を小型化する場合において、取り付けられた２個の磁気検出素子が出力するパルス信号の位相差を用いずに、後段の処理装置でモータの回転状態を検出することが可能な、モータの回転状態を示す信号を出力することができるパルス合成回路を提供することを目的としている。
また、２個の磁気検出素子が出力するパルス信号の配線数を減らして１つの信号とすることにより、モータ装置から引き出すパルス信号の配線の取り回しを容易にしたパルス合成回路を提供することを目的としている。
【課題を解決するための手段】
【００１２】
上記の課題を解決するため、請求項１に記載した発明のパルス合成回路（例えば、実施の形態におけるパルス合成回路２０）は、永久磁石（例えば、実施の形態における永久磁石１２）が固定された回転軸（例えば、実施の形態における回転軸１１）と、前記永久磁石の回転方向に沿って配置され、前記永久磁石の磁界に応じた第１のパルス信号（例えば、実施の形態におけるＡ相パルス）を出力する第１の磁気検出素子（例えば、実施の形態における磁気検出素子１３）と、前記永久磁石の回転方向に沿って、前記第１の磁気検出素子と予め定められた間隔で配置され、前記永久磁石の磁界に応じた第２のパルス信号（例えば、実施の形態におけるＢ相パルス）を出力する第２の磁気検出素子（例えば、実施の形態における磁気検出素子１４）と、を備えたモータ（例えば、実施の形態におけるモータ１０）の前記回転軸の回転状態を示す信号を生成するパルス合成回路において、前記第１のパルス信号の変化するタイミングより後に前記第２のパルス信号が変化する第１の状態と、前記第１のパルス信号の変化するタイミングより前に前記第２のパルス信号が変化する第２の状態との、いずれか一方の状態のときは、前記第１のパルス信号が変化するタイミングを示すパルスを含む、前記モータの回転方向を表す信号（例えば、実施の形態における回転パルス）を出力し、前記第１の状態、または前記第２の状態の、他方の状態のときは、前記第１のパルス信号が変化するタイミングを示すパルスを含む、前記モータの回転方向を表す信号を反転させた信号を出力する、ことを特徴とする。
このことにより、第１のパルス信号の変化に対して第２のパルス信号の変化が後であるか、先であるかによって異なるモータの回転方向を表す信号を出力する。また、出力するパルス信号を１つの信号として出力する。
【００１３】
請求項２に記載した発明のパルス合成回路は、前記第１のパルス信号と、前記第２のパルス信号とに基づいて、前記回転軸が第１の方向に回転している場合は、前記第１のパルス信号が変化するタイミングを示すパルスを含み、前記回転軸が前記第１の方向と反対の第２の方向に回転している場合は、一定の値である第１の回転パルス信号（例えば、実施の形態におけるＣＷパルス）と、前記回転軸が前記第１の方向と反対の第２の方向に回転している場合は、前記第１のパルス信号が変化するタイミングを示すパルスを含み、前記回転軸が第１の方向に回転している場合は、一定の値である第２の回転パルス信号（例えば、実施の形態におけるＣＣＷパルス）と、を生成するパルス生成手段（例えば、実施の形態におけるパルス生成部２１）と、前記パルス生成手段によって生成された前記第１の回転パルス信号または前記第２の回転パルス信号に基づいて、前記回転軸が第１の方向に回転している場合は、前記第１の回転パルス信号からなり、前記回転軸が前記第１の方向と反対の第２の方向に回転している場合は、前記第２の回転パルス信号の反転信号からなる前記回転方向を表す信号を生成するパルス合成手段（例えば、実施の形態におけるパルス合成部２２）と、を備えることを特徴とする。
このことにより、第１のパルス信号と第２のパルス信号とに基づいて、モータの回転軸の回転方向によって、モータの回転軸の回転方向を表す第１の回転パルス信号と、第２の回転パルス信号を生成し、その生成した信号を合成した１つの信号を出力する。
【００１４】
請求項３に記載した発明のパルス合成回路の前記パルス生成手段は、前記第１のパルス信号に対して前記第２のパルス信号の位相が遅れている場合は、前記第１のパルス信号が変化するタイミングを示すパルスを含み、前記第１のパルス信号に対して前記第２のパルス信号の位相が進んでいる場合は、一定の値である前記第１の回転パルス信号と、前記第１のパルス信号に対して前記第２のパルス信号の位相が遅れている場合は、一定の値であり、前記第１のパルス信号に対して前記第２のパルス信号の位相が進んでいる場合は、前記第１のパルス信号が変化するタイミングを示すパルスを含む前記第２の回転パルス信号と、を生成し、前記パルス合成手段は、前記第１の回転パルス信号に前記第１のパルス信号が変化するタイミングを示すパルスが含まれる場合は、前記第１の回転パルス信号を出力し、前記第２の回転パルス信号に前記第１のパルス信号が変化するタイミングを示すパルスが含まれる場合は、前記第２の回転パルス信号を反転させた信号を出力する、ことを特徴とする。
このことにより、第１のパルス信号の変化するタイミングで、第２のパルス信号が第１のパルス信号に対して遅れているのか、進んでいるのかによって、第１のパルス信号に同期した、モータの回転軸の回転方向を表す信号を生成し、その生成した信号を回転軸の回転方向に応じて異なる基準レベルを持つ１つの回転パルス信号に合成して出力する。
【発明の効果】
【００１５】
請求項１に記載した発明によれば、第１のパルス信号の変化に対して第２のパルス信号の変化が後であるか、先であるかによって異なるモータの回転方向を表す信号を出力する。これによって、後段の処理装置でモータの回転状態を検出することが可能な、モータの回転状態を示す信号を出力することができる。
また、出力するパルス信号を１つの信号として出力する。これによって、モータ装置から引き出すパルス信号の配線の取り回しが容易となり、モータ装置の加工性を向上して、加工に伴うコスト増加を防ぐことができる。
【００１６】
請求項２に記載した発明によれば、第１のパルス信号と第２のパルス信号とに基づいて、モータの回転軸の回転方向を表す信号を生成し、その生成した信号を合成した１つの信号を出力する。これによって、１つの信号で後段の処理装置がモータの回転状態を検出することが可能な、モータの回転状態を示す信号を出力することができる。また、モータ装置から引き出すパルス信号の配線の取り回しを容易にすることができる。
【００１７】
請求項３に記載した発明によれば、第１のパルス信号の変化するタイミングで、第２のパルス信号が第１のパルス信号に対して遅れているのか、進んでいるのかによって、第１のパルス信号に同期した、モータの回転軸の回転方向を表す信号を生成し、その生成した信号を回転軸の回転方向に応じて異なる基準レベルを持つ１つの回転パルス信号に合成して出力する。これによって、１つの回転パルス信号の基準レベルを確認することによってモータの回転方向を検出することが可能なモータの回転状態を示す信号を、後段の処理装置に出力することができる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の実施形態について、図面を参照して説明する。図１は、本実施形態によるパルス合成回路を備えたモータ装置の概略構成を示したブロック図である。図１において、本実施形態のモータ装置は、モータ１０、パルス合成回路２０から構成される。また、モータ１０は、図示しないウォームが形成された回転軸１１と、この回転軸１１に固定された永久磁石１２と、この永久磁石１２の近傍に配置された磁気検出素子１３と、永久磁石１２の近傍で磁気検出素子１３から予め定められた間隔に配置された磁気検出素子１４と、から構成されている。なお、磁気検出素子１３と、磁気検出素子１４とは、例えば、ホール素子等の磁界センサである。また、パルス合成回路２０は、パルス生成部２１、パルス合成部２２から構成される。
また、図２は、モータ１０が回転することによって出力されるパルス生成部２１と、モータ装置の出力パルス、すなわち、パルス合成部２２から出力される出力パルスを示したタイミングチャートである。
【００１９】
磁気検出素子１３は、モータ１０の回転軸１１および永久磁石１２が回転することによって変化する永久磁石１２の磁界を検出し、検出した磁界に応じて、例えば、永久磁石のＮ極が検出されているときは、“Ｈｉｇｈ”レベル、また、永久磁石のＳ極が検出されているときは、“Ｌｏｗ”レベルとなるＡ相パルスを出力する。
磁気検出素子１４は、磁気検出素子１３と同様に永久磁石１２の磁界を検出し、検出した磁界に応じたＢ相パルスを出力する。
回転軸１１がＣＷ回転を開始すると、図２（ａ）に示すように、Ａ相パルスに遅れて、Ｂ相パルスが出力される。また、逆に、回転軸１１がＣＣＷ回転を開始すると、図２（ｂ）に示すように、Ｂ相パルスに遅れて、Ａ相パルスが出力される。
この回転軸１１の回転に応じて出力されるＡ相パルスと、Ｂ相パルスとを、パルス合成回路２０に出力する。
【００２０】
パルス合成回路２０は、磁気検出素子１３から入力されたＡ相パルスと、磁気検出素子１４から入力されたＢ相パルスとから、回転軸１１の回転方向に応じた回転パルスを出力するブロックである。
【００２１】
パルス生成部２１は、磁気検出素子１３から入力されたＡ相パルスと、磁気検出素子１４から入力されたＢ相パルスとから、回転軸１１の回転方向に応じた２種類の回転方向パルスを出力するブロックである。
パルス生成部２１は、磁気検出素子１３から入力されたＡ相パルスの立ち上がりエッジと、立ち下がりエッジのタイミングで、回転軸１１が回転している方向を示す２種類の回転方向パルスとしてＡ相パルスに同期したパルス信号を出力する。
パルス生成部２１は、回転軸１１がＣＷ回転を開始すると、図２（ａ）に示すように、時計方向の回転を示すパルス（以下、「ＣＷパルス」という）をパルス合成部２２に出力する。なお、ＣＷ回転時に出力される反時計方向の回転を示すパルス（以下、「ＣＣＷパルス」という）は、図２（ａ）に示すように、“Ｌｏｗ”レベルで固定される。
また、パルス生成部２１は、回転軸１１がＣＣＷ回転を開始すると、図２（ｂ）に示すように、反時計方向の回転を示すＣＣＷパルスをパルス合成部２２に出力する。なお、ＣＣＷ回転時に出力されるＣＷパルスは、図２（ｂ）に示すように、“Ｌｏｗ”レベルで固定される。
【００２２】
パルス合成部２２は、パルス生成部２１から入力されたＣＷパルスと、ＣＣＷパルスとを合成した１つの回転パルスを、パルス合成回路２０、すなわち、本実施形態のモータ装置の出力として、外部に出力するブロックである。
パルス合成部２２は、回転軸１１がＣＷ回転をしているときは、図２（ａ）に示すように、パルス生成部２１から入力されたＣＷパルスを、回転パルスとして出力する。また、回転軸１１がＣＣＷ回転しているときは、図２（ｂ）に示すように、パルス生成部２１から入力されたＣＣＷパルスを反転したパルス信号を、回転パルスとして出力する。
【００２３】
＜第１実施形態＞
次に、本実施形態のパルス合成回路２０の詳細な構成および動作について説明する。図３は、本実施形態によるパルス合成回路２０の構成を示したブロック図である。図３において、パルス合成回路２０は、上述したようにパルス生成部２１、パルス合成部２２から構成される。
また、図４は、本実施形態によるパルス合成回路２０内の各部の信号を示したタイミングチャートである。なお、図４は、パルス合成回路２０を備えたモータ装置の回転軸１１が、ＣＷ回転からＣＣＷ回転に移行する例を示している。
【００２４】
パルス生成部２１は、Ｄ型フリップフロップＤＦＦ１，ＤＦＦ２、論理否定ゲートＩＮＶ１〜ＩＮＶ６、排他的論理和ゲートＸＯＲ１、立ち上がりエッジモノマルチＭＭ１，ＭＭ２、論理和ゲートＯＲ１〜ＯＲ３、論理積ゲートＡＮＤ１〜ＡＮＤ４から構成される。
【００２５】
排他的論理和ゲートＸＯＲ１には、磁気検出素子１３から出力されたＡ相パルスと、磁気検出素子１４から出力されたＢ相パルスとが入力される。排他的論理和ゲートＸＯＲ１は、図４に示すようにＡ相パルスとＢ相パルスが同じレベル、すなわち、“Ｈｉｇｈ”レベル同士、または、“Ｌｏｗ”レベル同士であるときに、“Ｌｏｗ”レベルを出力する。また排他的論理和ゲートＸＯＲ１は、Ａ相パルスとＢ相パルスが異なるレベル、すなわち、Ａ相パルスまたはＢ相パルスのいずれか一方が“Ｈｉｇｈ”レベルであり、他方が“Ｌｏｗ”レベルであるときに、“Ｈｉｇｈ”レベルを出力する。
この排他的論理和ゲートＸＯＲ１の出力が、Ｄ型フリップフロップＤＦＦ１のリセット信号として、クリア端子に入力される。
【００２６】
論理否定ゲートＩＮＶ２は、排他的論理和ゲートＸＯＲ１から出力されたリセット信号が入力され、図４に示すように、入力されたリセット信号の反転信号を出力する。この論理否定ゲートＩＮＶ２の出力が、Ｄ型フリップフロップＤＦＦ２のリセット信号として、クリア端子に入力される。
【００２７】
論理否定ゲートＩＮＶ１は、磁気検出素子１３から出力されたＡ相パルスが入力され、図４に示すように、入力されたＡ相パルスの反転信号を出力する。この論理否定ゲートＩＮＶ１の出力が、Ｄ型フリップフロップＤＦＦ１のクロック端子に入力される。
【００２８】
Ｄ型フリップフロップＤＦＦ１は、クロック端子に論理否定ゲートＩＮＶ１から出力されたＡ相パルスの反転信号が入力され、データ端子に磁気検出素子１４から出力されたＢ相パルスが入力され、クリア端子に排他的論理和ゲートＸＯＲ１から出力されたリセット信号が入力される。
Ｄ型フリップフロップＤＦＦ１は、クロック端子に入力された信号（以下、「クロック信号」という）の立ち上がりで、データ端子に入力された信号（以下、「データ信号」という）を取り込み、取り込んだデータ信号の値を出力し、次のクロック信号の立ち上がりまでその値を保持する。すなわち、図４のｔ２タイミング、ｔ４タイミング、およびｔ７タイミングに示すように、Ａ相パルスの立ち下がりのタイミングで、Ｂ相パルスの値を取り込み、次のＡ相パルスの立ち下がりまでその値を保持する。また、Ｄ型フリップフロップＤＦＦ１は、クリア端子に入力されたリセット信号の“Ｌｏｗ”レベルで、保持している値を初期化して、“Ｌｏｗ”レベルを出力する。
Ｄ型フリップフロップＤＦＦ１の出力は、論理否定ゲートＩＮＶ５、および論理積ゲートＡＮＤ２に入力される。
【００２９】
Ｄ型フリップフロップＤＦＦ２は、クロック端子にＡ相パルスが入力され、データ端子に磁気検出素子１４から出力されたＢ相パルスが入力され、クリア端子に論理否定ゲートＩＮＶ２から出力された信号が入力される。
Ｄ型フリップフロップＤＦＦ２は、Ｄ型フリップフロップＤＦＦ１と同様に、クロック信号の立ち上がりで、データ信号を取り込み、取り込んだデータ信号の値を出力し、次のクロック端子の立ち上がりまでその値を保持する。すなわち、図４のｔ３タイミング、ｔ６タイミング、およびｔ８タイミングに示すように、Ａ相パルスの立ち上がりのタイミングで、Ｂ相パルスの値を取り込み、次のＡ相パルスの立ち上がりまでその値を保持する。また、Ｄ型フリップフロップＤＦＦ２は、クリア端子に入力されたリセット信号の“Ｌｏｗ”レベルで、保持している値を初期化して、“Ｌｏｗ”レベルを出力する。
Ｄ型フリップフロップＤＦＦ２の出力は、論理否定ゲートＩＮＶ６、および論理積ゲートＡＮＤ３に入力される。
【００３０】
論理否定ゲートＩＮＶ３は、磁気検出素子１３から出力されたＡ相パルスが入力され、図４に示すように、入力されたＡ相パルスの反転信号を出力する。この論理否定ゲートＩＮＶ３の出力が、立ち上がりエッジモノマルチＭＭ２に入力される。
【００３１】
立ち上がりエッジモノマルチＭＭ１は、磁気検出素子１３から出力されたＡ相パルスが入力され、入力されたＡ相パルスの立ち上がりのタイミングで、予め定められたレベル幅の“Ｈｉｇｈ”レベルパルスを論理和ゲートＯＲ１に出力する。
【００３２】
立ち上がりエッジモノマルチＭＭ２は、論理否定ゲートＩＮＶ３から出力されたＡ相パルスの反転信号が入力され、入力されたＡ相パルスの反転信号の立ち上がりのタイミング、すなわち、Ａ相パルスの立ち下がりのタイミングで、予め定められたレベル幅の“Ｈｉｇｈ”レベルパルスを論理和ゲートＯＲ１に出力する。
【００３３】
論理和ゲートＯＲ１は、立ち上がりエッジモノマルチＭＭ１から出力された“Ｈｉｇｈ”レベルパルスと、立ち上がりエッジモノマルチＭＭ２から出力された“Ｈｉｇｈ”レベルパルスとが入力され、それぞれの入力信号を合成し、図４に示すような、Ａ相パルスの立ち上がりのタイミングと、立ち下がりのタイミングの位置を示すエッジパルスを出力する。
論理和ゲートＯＲ１の出力は、論理積ゲートＡＮＤ１〜ＡＮＤ４に入力される。
【００３４】
論理否定ゲートＩＮＶ４は、磁気検出素子１３から出力されたＡ相パルスが入力され、図４に示すように、入力されたＡ相パルスの反転信号を出力する。この論理否定ゲートＩＮＶ４の出力が、論理積ゲートＡＮＤ２、およびＡＮＤ４に入力される。
論理否定ゲートＩＮＶ５は、Ｄ型フリップフロップＤＦＦ１から出力された信号が入力され、図４に示すように、入力されたＤ型フリップフロップＤＦＦ１の出力信号の反転信号を出力する。この論理否定ゲートＩＮＶ５の出力が、論理積ゲートＡＮＤ４に入力される。
論理否定ゲートＩＮＶ６は、Ｄ型フリップフロップＤＦＦ２から出力された信号が入力され、図４に示すように、入力されたＤ型フリップフロップＤＦＦ２の出力信号の反転信号を出力する。この論理否定ゲートＩＮＶ６の出力が、論理積ゲートＡＮＤ１に入力される。
【００３５】
論理積ゲートＡＮＤ１は、磁気検出素子１３から出力されたＡ相パルスと、論理否定ゲートＩＮＶ６から出力されたＤ型フリップフロップＤＦＦ２の出力信号の反転信号と、論理和ゲートＯＲ１から出力されたエッジパルスとが入力され、図４のｔ３タイミングに示すようにＡ相パルスと、Ｄ型フリップフロップＤＦＦ２の出力信号の反転信号とが“Ｈｉｇｈ”レベルであるときのエッジパルスを論理和ゲートＯＲ２に出力する。
【００３６】
論理積ゲートＡＮＤ２は、論理否定ゲートＩＮＶ４から出力されたＡ相パルスの反転信号と、Ｄ型フリップフロップＤＦＦ１の出力信号と、論理和ゲートＯＲ１から出力されたエッジパルスとが入力され、図４のｔ２タイミング、およびｔ４タイミングに示すようにＡ相パルスの反転信号と、Ｄ型フリップフロップＤＦＦ１の出力信号とが“Ｈｉｇｈ”レベルであるとき、すなわち、Ａ相パルスが“Ｌｏｗ”レベルであり、Ｄ型フリップフロップＤＦＦ１の出力信号が“Ｈｉｇｈ”レベルであるときのエッジパルスを論理和ゲートＯＲ２に出力する。
【００３７】
論理和ゲートＯＲ２は、論理積ゲートＡＮＤ１から出力されたエッジパルスと、論理積ゲートＡＮＤ２から出力されたエッジパルスとが入力され、それぞれの入力信号を合成し、図４に示すような、ＣＷパルス（時計方向パルス）を出力する。
この論理和ゲートＯＲ２の出力が、パルス合成部２２に出力される。
【００３８】
論理積ゲートＡＮＤ３は、磁気検出素子１３から出力されたＡ相パルスと、Ｄ型フリップフロップＤＦＦ２の出力信号と、論理和ゲートＯＲ１から出力されたエッジパルスとが入力され、図４のｔ６タイミング、およびｔ８タイミングに示すようにＡ相パルスと、Ｄ型フリップフロップＤＦＦ２の出力信号とが“Ｈｉｇｈ”レベルであるときのエッジパルスを論理和ゲートＯＲ３に出力する。
【００３９】
論理積ゲートＡＮＤ４は、論理否定ゲートＩＮＶ４から出力されたＡ相パルスの反転信号と、論理否定ゲートＩＮＶ５から出力されたＤ型フリップフロップＤＦＦ１の出力信号の反転信号と、論理和ゲートＯＲ１から出力されたエッジパルスとが入力され、図４のｔ７タイミングに示すようにＡ相パルスの反転信号と、Ｄ型フリップフロップＤＦＦ１の出力信号の反転信号とが“Ｈｉｇｈ”レベルであるとき、すなわち、Ａ相パルスが“Ｌｏｗ”レベルであり、Ｄ型フリップフロップＤＦＦ１の出力信号の反転信号が“Ｈｉｇｈ”レベルであるときのエッジパルスを論理和ゲートＯＲ３に出力する。
【００４０】
論理和ゲートＯＲ３は、論理積ゲートＡＮＤ３から出力されたエッジパルスと、論理積ゲートＡＮＤ４から出力されたエッジパルスとが入力され、それぞれの入力信号を合成し、図４に示すような、ＣＣＷパルス（反時計方向パルス）を出力する。
この論理和ゲートＯＲ３の出力が、パルス合成部２２に出力される。
【００４１】
パルス合成部２２は、ＲＳ型フリップフロップＲＳＦＦ１、論理否定ゲートＩＮＶ７、論理積ゲートＡＮＤ５、論理和ゲートＯＲ４から構成される。
【００４２】
ＲＳ型フリップフロップＲＳＦＦ１は、セット端子にパルス生成部２１から出力されたＣＣＷパルスが入力され、リセット端子にパルス生成部２１から出力されたＣＷパルスが入力される。
ＲＳ型フリップフロップＲＳＦＦ１は、セット端子に入力された信号（以下、「セット信号」という）が“Ｈｉｇｈ”レベルのときに、図４のｔ５タイミングに示すように、“Ｈｉｇｈ”レベルを出力して保持する。また、ＲＳ型フリップフロップＲＳＦＦ１は、リセット端子に入力された信号（以下、「リセット信号」という）が“Ｈｉｇｈ”レベルのときに、図４のｔ１タイミングに示すように、“Ｌｏｗ”レベルを出力して保持する。
このことによって、図４のｔ１タイミング、およびｔ５タイミングに示すように、ＣＷ回転時に“Ｌｏｗ”レベルとなり、ＣＣＷ回転時に“Ｈｉｇｈ”レベルとなる信号（以下、「回転方向信号」という）を出力する。
ＲＳ型フリップフロップＲＳＦＦ１の出力は、論理積ゲートＡＮＤ５に入力される。
【００４３】
論理否定ゲートＩＮＶ７は、パルス生成部２１から出力されたＣＣＷパルスが入力され、入力されたＣＣＷパルスの反転信号を出力する。この論理否定ゲートＩＮＶ７の出力が、論理積ゲートＡＮＤ５に入力される。
【００４４】
論理積ゲートＡＮＤ５は、論理否定ゲートＩＮＶ７から出力されたＣＣＷパルスの反転信号と、ＲＳ型フリップフロップＲＳＦＦ１から出力された回転方向信号とが入力され、図４に示すように回転方向信号が“Ｈｉｇｈ”レベルであるときにＣＣＷパルスの反転信号を論理和ゲートＯＲ４に出力する。
このことにより、ＣＣＷ回転時のみ、ＣＣＷパルスを反転することとなる。
【００４５】
論理和ゲートＯＲ４は、パルス生成部２１から出力されたＣＷパルスと、論理積ゲートＡＮＤ５から出力されたＣＣＷ回転時のみ反転したＣＣＷパルスとが入力され、それぞれの入力信号を合成し、図４に示すような、回転パルスを出力する。
この論理和ゲートＯＲ４の出力が、パルス合成回路２０、すなわち、本実施形態によるパルス合成回路を備えたモータ装置の出力する回転パルスとなる。
【００４６】
上記に述べたとおり、本発明の第１の実施形態によれば、回転軸１１の回転に応じた回転パルスが出力される。
すなわち、ＣＷ回転時は、回転パルスの基準レベルが“Ｌｏｗ”レベルであり、ＣＣＷ回転時は、回転パルスの基準レベルが“Ｈｉｇｈ”レベルである１つの回転パルスが出力される。
【００４７】
＜第２実施形態＞
次に、本発明の第２の実施形態のパルス合成回路２０の詳細な構成および動作について説明する。図５は、本実施形態によるパルス合成回路２０の構成を示したブロック図である。図５において、パルス合成回路２０は、上述したようにパルス生成部２１、パルス合成部２２から構成される。
また、図６は、本実施形態によるパルス合成回路２０内のパルス生成部２１と、パルス合成部２２から出力される出力パルス、すなわち、本実施形態によるパルス合成回路２０を備えたモータ装置の出力パルスを示したタイミングチャートである。なお、図６は、磁気検出素子１４から出力されたＢ相パルスの変化点で各パルスを出力する例を示している。
【００４８】
パルス生成部２１は、論理否定ゲートＩＮＶ１１〜ＩＮＶ１４、論理和ゲートＯＲ１１，ＯＲ１２、パルス生成回路２１１〜２１４から構成される。また、パルス生成回路２１１は、立ち上がりエッジモノマルチＭＭ２〜ＭＭ２４、ＲＳ型フリップフロップＲＳＦＦ２１、論理否定ゲートＩＮＶ２１，ＩＮＶ２２、論理和ゲートＯＲ２１、論理積ゲートＡＮＤ２１から構成される。なお、パルス生成回路２１２〜２１４は、パルス生成回路２１１と同じ構成である。
【００４９】
まず、パルス生成回路の動作を、パルス生成回路２１１を例にとって説明する。また、パルス生成回路のＡＩ端子に入力される信号をＡＩ信号、ＢＩ端子に入力される信号をＢＩ信号とする。パルス生成回路は、ＡＩ信号が“Ｈｉｇｈ”レベルのときのＢＩ信号の立ち上がりのタイミングの位置を表すパルス信号をＰＯ端子に出力する回路である。
なお、パルス生成回路２１２〜２１４は、パルス生成回路２１１と同じ構成で、同じ動作をするため、説明は省略する。
【００５０】
立ち上がりエッジモノマルチＭＭ２１は、ＡＩ信号が入力され、入力されたＡＩ信号の立ち上がりのタイミングで、予め定められたレベル幅の“Ｈｉｇｈ”レベルとなるパルス（以下、「ＡＩ立ち上がりタイミングパルス」という）を出力する。
立ち上がりエッジモノマルチＭＭ２１の出力は、ＲＳ型フリップフロップＲＳＦＦ２１のセット端子に入力される。
【００５１】
立ち上がりエッジモノマルチＭＭ２２は、ＢＩ信号が入力され、入力されたＢＩ信号の立ち上がりのタイミングで、予め定められたレベル幅の“Ｈｉｇｈ”レベルとなるパルス（以下、「ＢＩ立ち上がりタイミングパルス」という）を論理和ゲートＯＲ２１と、論理積ゲートＡＮＤ２１とに出力する。
【００５２】
論理否定ゲートＩＮＶ２１は、ＢＩ信号が入力され、入力されたＢＩ信号の反転信号を出力する。この論理否定ゲートＩＮＶ２１の出力が、立ち上がりエッジモノマルチＭＭ２３に入力される。
【００５３】
立ち上がりエッジモノマルチＭＭ２３は、論理否定ゲートＩＮＶ２１から出力されたＢＩ信号の反転信号が入力され、入力されたＢＩ信号の反転信号の立ち上がりのタイミング、すなわち、ＢＩ信号の立ち下がりのタイミングで、予め定められたレベル幅の“Ｈｉｇｈ”レベルとなるパルス（以下、「ＢＩ立ち下がりタイミングパルス」という）を論理和ゲートＯＲ２１に出力する。
【００５４】
論理和ゲートＯＲ２１は、立ち上がりエッジモノマルチＭＭ２２から出力されたＢＩ立ち上がりタイミングパルスと、立ち上がりエッジモノマルチＭＭ２３から出力されたＢＩ立ち下がりタイミングパルスパルスとが入力され、それぞれの入力信号を合成し、ＢＩ信号の立ち上がりのタイミングと、立ち下がりのタイミングの位置を示すパルス（以下、「ＢＩエッジパルス」という）を出力する。
論理和ゲートＯＲ２１の出力は、論理否定ゲートＩＮＶ２２に入力される。
【００５５】
論理否定ゲートＩＮＶ２２は、論理和ゲートＯＲ２１から出力されたＢＩエッジパルスが入力され、入力されたＢＩエッジパルスの反転信号を出力する。この論理否定ゲートＩＮＶ２２の出力が、立ち上がりエッジモノマルチＭＭ２４に入力される。
【００５６】
立ち上がりエッジモノマルチＭＭ２４は、論理否定ゲートＩＮＶ２２から出力されたＢＩエッジパルスの反転信号が入力され、入力されたＢＩエッジパルスの反転信号の立ち上がりのタイミング、すなわち、ＢＩエッジパルスの立ち下がりのタイミングで、予め定められたレベル幅の“Ｈｉｇｈ”レベルとなるパルスを出力する。
このことにより、立ち上がりエッジモノマルチＭＭ２４は、ＢＩ信号の立ち上がりのタイミングで、立ち上がりエッジモノマルチＭＭ２２が出力する“Ｈｉｇｈ”レベルの幅の時間が遅れ、ＢＩ信号の立ち下がりのタイミングで、立ち上がりエッジモノマルチＭＭ２３が出力する“Ｈｉｇｈ”レベルの幅の時間が遅れたパルス（以下、「ＢＩ遅れエッジパルス」という）を出力することとなる。
立ち上がりエッジモノマルチＭＭ２４の出力は、ＲＳ型フリップフロップＲＳＦＦ２１のリセット端子に入力される。
【００５７】
ＲＳ型フリップフロップＲＳＦＦ２１は、セット端子に立ち上がりエッジモノマルチＭＭ２１から出力されたＡＩ立ち上がりタイミングパルスが入力され、リセット端子に立ち上がりエッジモノマルチＭＭ２４から出力されたＢＩ遅れエッジパルスが入力される。
ＲＳ型フリップフロップＲＳＦＦ２１は、セット端子に入力されたＡＩ立ち上がりタイミングパルスの立ち上がりのタイミングから、リセット端子に入力されたＢＩ遅れエッジパルスの立ち下がりのタイミングまでが“Ｈｉｇｈ”レベルとなる信号を論理積ゲートＡＮＤ２１に出力する。
【００５８】
論理積ゲートＡＮＤ１は、ＲＳ型フリップフロップＲＳＦＦ２１から出力された信号と、立ち上がりエッジモノマルチＭＭ２２から出力されたＢＩ立ち上がりタイミングパルスとが入力され、ＲＳ型フリップフロップＲＳＦＦ２１から出力された信号が“Ｈｉｇｈ”レベルであるときのＢＩ立ち上がりタイミングパルスをパルス生成回路２１１の出力としてＰＯ端子に出力する。
このことによって、ＡＩ信号が“Ｈｉｇｈ”レベルのときのＢＩ信号の立ち上がりのタイミングの位置を表すパルス信号を出力する。
【００５９】
次に、パルス生成部２１の動作を説明する。
論理否定ゲートＩＮＶ１１は、磁気検出素子１３から出力されたＡ相パルスが入力され、入力されたＡ相パルスの反転信号を出力する。この論理否定ゲートＩＮＶ１１の出力が、パルス生成回路２１２のＡＩ端子に入力される。
論理否定ゲートＩＮＶ１２は、磁気検出素子１４から出力されたＢ相パルスが入力され、入力されたＢ相パルスの反転信号を出力する。この論理否定ゲートＩＮＶ１２の出力が、パルス生成回路２１２のＢＩ端子に入力される。
論理否定ゲートＩＮＶ１３は、磁気検出素子１４から出力されたＢ相パルスが入力され、入力されたＢ相パルスの反転信号を出力する。この論理否定ゲートＩＮＶ１３の出力が、パルス生成回路２１３のＢＩ端子に入力される。
論理否定ゲートＩＮＶ１４は、磁気検出素子１３から出力されたＡ相パルスが入力され、入力されたＡ相パルスの反転信号を出力する。この論理否定ゲートＩＮＶ１４の出力が、パルス生成回路２１４のＡＩ端子に入力される。
【００６０】
パルス生成回路２１１は、ＡＩ端子に磁気検出素子１３から出力されたＡ相パルスが入力され、ＢＩ端子に磁気検出素子１４から出力されたＢ相パルスが入力される。このことにより、パルス生成回路２１１は、Ａ相パルスが“Ｈｉｇｈ”レベルのときのＢ相パルスの立ち上がりのタイミングの位置を表すパルスを論理和ゲートＯＲ１１に出力する。
【００６１】
パルス生成回路２１２は、ＡＩ端子に論理否定ゲートＩＮＶ１１から出力されたＡ相パルスの反転信号が入力され、ＢＩ端子に論理否定ゲートＩＮＶ１２から出力されたＢ相パルスの反転信号が入力される。このことにより、パルス生成回路２１２は、Ａ相パルスが“Ｌｏｗ”レベルのときのＢ相パルスの立ち下がりのタイミングの位置を表すパルスを論理和ゲートＯＲ１１に出力する。
【００６２】
論理和ゲートＯＲ１１は、パルス生成回路２１１から出力されたパルス信号と、パルス生成回路２１２から出力されたパルス信号とが入力され、それぞれのパルス信号を合成し、図６に示すような、ＣＷパルス（時計方向パルス）を出力する。
この論理和ゲートＯＲ１１の出力が、パルス合成部２２に出力される。
【００６３】
パルス生成回路２１３は、ＡＩ端子に磁気検出素子１３から出力されたＡ相パルスが入力され、ＢＩ端子に論理否定ゲートＩＮＶ１３から出力されたＢ相パルスの反転信号が入力される。このことにより、パルス生成回路２１３は、Ａ相パルスが“Ｈｉｇｈ”レベルのときのＢ相パルスの立ち下がりのタイミングの位置を表すパルスを論理和ゲートＯＲ１２に出力する。
【００６４】
パルス生成回路２１４は、ＡＩ端子に論理否定ゲートＩＮＶ１４から出力されたＡ相パルスの反転信号が入力され、ＢＩ端子に磁気検出素子１４から出力されたＢ相パルスが入力される。このことにより、パルス生成回路２１４は、Ａ相パルスが“Ｌｏｗ”レベルのときのＢ相パルスの立ち上がりのタイミングの位置を表すパルスを論理和ゲートＯＲ１２に出力する。
【００６５】
論理和ゲートＯＲ１２は、パルス生成回路２１３から出力されたパルス信号と、パルス生成回路２１４から出力されたパルス信号とが入力され、それぞれのパルス信号を合成し、図６に示すような、ＣＣＷパルス（反時計方向パルス）を出力する。
この論理和ゲートＯＲ１２の出力が、パルス合成部２２に出力される。
【００６６】
パルス合成部２２は、図３に示したパルス合成部２２と同様である。パルス合成部２２は、パルス生成部２１から出力されたＣＷパルスと、ＣＣＷパルスとから、図３に示したパルス合成部２２と同様にＣＷ回転時はＣＷパルスとなり、ＣＣＷ回転時は反転したＣＣＷパルスとなる、図６に示すような、回転パルスを出力する。
このパルス合成部２２の出力が、パルス合成回路２０、すなわち、本実施形態によるパルス合成回路を備えたモータ装置の出力する回転パルスとなる。
【００６７】
上記に述べたとおり、本発明の第２の実施形態においても、回転軸１１の回転に応じた回転パルスが出力される。
すなわち、ＣＷ回転時は、回転パルスの基準レベルが“Ｌｏｗ”レベルであり、ＣＣＷ回転時は、回転パルスの基準レベルが“Ｈｉｇｈ”レベルである１つの回転パルスが出力される。
【００６８】
上記に述べたとおり、本発明を実施するための最良の形態によれば、２個の磁気検出素子が出力するパルス信号の配線数を減らして１つの信号とした場合でも、モータ１０の回転状態を検出することができる回転信号を出力することができる。このことにより、後段の処理装置では、この回転パルス信号の基準レベルによってモータ装置の回転方向を判断することができる。
また、本発明のパルス合成回路を備えたモータ装置から出力される回転パルスの周期は、モータの回転速度を表しているので、後段の処理装置は、車両開閉体以外の物の挟み込みを検出するための車両開閉体の進行速度を判断することができる。
【００６９】
なお、本発明の実施形態の説明においては、回転軸１１が、ＣＷ回転からＣＣＷ回転に移行する例を示した図４を用いて説明したが、例えば、回転軸１１が、ＣＣＷ回転からＣＷ回転に移行する場合でも、磁気検出素子１４から出力されたＢ相パルスが先に変化するのみであり、図４と同様に考えることができる。
また、磁気検出素子１３と、磁気検出素子１４との間で、永久磁石１２のＳ極とＮ極との境界の位置が停止した場合においても、磁気検出素子１３と、磁気検出素子１４から出力されるＡ相パルス、およびＢ相パルスのいずれかが先に変化するのみであり、図４と同様に考えることができる。
【００７０】
また、本発明の実施形態においては、説明のために含まれる冗長な回路ゲートが存在するが、回路の最適化によって回路規模を削減することもできる。
【００７１】
以上、本発明の実施形態について、図面を参照して説明してきたが、具体的な構成はこの実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲においての種々の変更も含まれる。
例えば、本実施形態と同様の出力波形が得られる回路構成であれば、本実施形態と異なる回路構成に変更することもできる。また、出力波形の論理を逆にした回路構成とすることもできる。
【図面の簡単な説明】
【００７２】
【図１】本発明の実施形態によるパルス合成回路を備えたモータ装置の概略構成を示したブロック図である。
【図２】本実施形態においてモータが回転することによって出力されるパルス合成回路の出力パルスを示したタイミングチャートである。
【図３】本実施形態によるパルス合成回路の構成を示したブロック図である。
【図４】本実施形態によるパルス合成回路内の信号を示したタイミングチャートである。
【図５】本実施形態によるパルス合成回路の第２の実施形態の構成を示したブロック図である。
【図６】本実施形態においてモータが回転することによって出力される第２の実施形態のモータ装置の出力パルスを示したタイミングチャートである。
【図７】従来のモータ装置の概略構成、および出力パルスを示した図である。
【符号の説明】
【００７３】
１０・・・モータ、
１１・・・回転軸、
１２・・・永久磁石、
１３・・・磁気検出素子（第１の磁気検出素子）、
１４・・・磁気検出素子（第２の磁気検出素子）、
２０・・・パルス合成回路、
２１・・・パルス生成部（パルス生成手段）、
２２・・・パルス合成部（パルス合成手段）、
２１１，２１２，２１３，２１４・・・パルス生成回路、
ＤＦＦ１，ＤＦＦ２・・・Ｄ型フリップフロップ、
ＲＳＦＦ１，ＲＳＦＦ２１・・・ＲＳ型フリップフロップ、
ＩＮＶ１，ＩＮＶ２，ＩＮＶ３，ＩＮＶ４，ＩＮＶ５，ＩＮＶ６，ＩＮＶ７，ＩＮＶ１１，ＩＮＶ１２，ＩＮＶ１３，ＩＮＶ１４，ＩＮＶ２１，ＩＮＶ２２・・・論理否定ゲート、
ＸＯＲ１・・・排他的論理和ゲート、
ＭＭ１，ＭＭ２，ＭＭ２１，ＭＭ２２，ＭＭ２３，ＭＭ２４・・・立ち上がりエッジモノマルチ、
ＯＲ１，ＯＲ２，ＯＲ３，ＯＲ４，ＯＲ１１，ＯＲ１２，ＯＲ２１・・・論理和ゲート、
ＡＮＤ１，ＡＮＤ２，ＡＮＤ３，ＡＮＤ４，ＡＮＤ５，ＡＮＤ２１・・・論理積ゲート、
【技術分野】
【０００１】
本発明は、モータの回転状態を示すパルスを合成するパルス合成回路に関する。
【背景技術】
【０００２】
挟み込み検出機能を持った車両用開閉体（例えば、車両のパワーウインド、パワースライドドア、サンルーフ、等）において、車両開閉体以外の物の挟み込みを検出するためには、車両開閉体の進行方向や進行速度を検出する必要がある。この車両開閉体の進行方向や進行速度の検出は、車両開閉体を動作させているモータの回転の状態、すなわち回転方向や回転速度を測定することによって行われ、車両開閉体以外の物の挟み込みの検出は、モータの回転の状態を検出した結果に基づいて判断される。例えば、パワーウインドが閉まる方向に制御している状態でモータの回転速度が低下した場合は、車両開閉体以外の物を挟み込んでいると判断することができる。
【０００３】
この車両開閉体を動作させているモータの回転方向や回転速度を検出するため、従来の車両開閉体を動作させるモータ装置には、モータの回転に伴い回転する永久磁石の磁界を検出して電気信号として出力する、例えば、ホール素子等の磁気検出素子が取り付けられている（特許文献１参照）。
【０００４】
図７（ａ）は、従来の車両開閉体を動作させるモータ装置において、モータの回転方向や回転速度を検出するための磁気検出素子が取り付けられている状態を示した概略図である。図７（ａ）に示すモータ１０は、回転軸１１と、この回転軸１１に固定された永久磁石１２と、この永久磁石１２の回転方向に沿って配置された磁気検出素子１３と、磁気検出素子１４と、から構成されている。
この磁気検出素子１３と磁気検出素子１４は、予め定められた間隔で２カ所に取り付けられ、それぞれの取り付けられた場所において回転する永久磁石１２の磁界の変化を検出し、例えば、永久磁石１２のＮ極が検出されているときは、“Ｈｉｇｈ”レベルの電気信号、また、永久磁石１２のＳ極が検出されているときは、“Ｌｏｗ”レベルの電気信号として出力する。
【０００５】
図７（ｂ）は、この磁気検出素子１３と磁気検出素子１４が出力した電気信号の変化を示す図である。図７（ａ）に示したモータが時計方向（以下、「ＣＷ：ＣｌｏｃｋＷｉｓｅ」という）に回転しているとき、例えば、永久磁石１２がＮ極→Ｓ極→Ｎ極と変化するとき、磁気検出素子１３と磁気検出素子１４は、“Ｈｉｇｈ”レベル→“Ｌｏｗ”レベル→“Ｈｉｇｈ”レベルというように変化するパルス信号を出力する。また、２個の磁気検出素子は、予め定められた間隔を持って取り付けられているため、磁気検出素子１３が出力するＡ相パルス信号出力に遅れて、磁気検出素子１４が、磁気検出素子１３と同様なＢ相パルス信号を出力する（図７（ｂ）上段参照）。すなわち、モータが時計回りで回転している（以下、モータの時計回りの回転を「ＣＷ回転」という）場合は、Ａ相パルス信号に対してＢ相パルス信号が遅れた位相差を持っている。
【０００６】
また、モータが反時計方向（以下、「ＣＣＷ：Ｃｏｕｎｔｅｒ ＣｌｏｃｋＷｉｓｅ」という）に回転しているときは、磁気検出素子１４が出力するＢ相パルス信号に遅れて、磁気検出素子１３が、磁気検出素子１４と同様なＡ相パルス信号を出力する（図７（ｂ）下段参照）。すなわち、モータが反時計回りで回転している（以下、モータの反時計回りの回転を「ＣＣＷ回転」という）場合は、Ｂ相パルス信号に対してＡ相パルス信号が遅れた位相差を持っている。
【０００７】
この予め定められた間隔で取り付けられ２個の磁気検出素子の出力するパルス信号の位相差を検出することによって、車両開閉体を動作させているモータの回転方向や回転速度の検出が行われる。すなわち、モータが停止状態から回転を始めたとき、Ａ相パルス信号に対してＢ相パルス信号が遅れた位相差を持っている場合は、モータがＣＷ回転していると判断し、また、Ｂ相パルス信号に対してＡ相パルス信号が遅れた位相差を持っている場合は、モータがＣＣＷ回転していると判断する。
また、Ａ相パルス信号およびＢ相パルス信号の周期は、モータの回転速度の判断に用いられる。
【特許文献１】特開平５−８００６６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
ところで、この車両開閉体を動作させるモータ装置を小型化するためには、取り付ける２個の磁気検出素子の取り付け間隔を小さくすることが考えられる。
しかしながら、車両開閉体を動作させるモータの回転状態を判断する処理装置は、取り付けられている２個の磁気検出素子が出力するパルス信号の位相差を利用してモータの回転状態を判断している。このため、モータの回転状態の判断精度は、処理装置によって行われるパルス信号の位相差の検出精度（分解能）に大きく影響されるので、２個の磁気検出素子を取り付ける位置は、パルス信号の位相差を判断する処理装置の処理性能、すなわち、分解能によって決定されている。また、２個の磁気検出素子の取り付け位置の精度も要求されている。
【０００９】
このことにより、２個の磁気検出素子の取り付け位置の間隔を小さくすることができない。また、モータ装置からは、２個の磁気検出素子から出力されるそれぞれのパルス信号の配線を引き出す必要があるという問題がある。
【００１０】
また、２個の磁気検出素子から出力されるパルス信号の配線の取り回しを容易にする等により、加工性を向上させることも考えられるが、それに伴う加工のコストが増加してしまうという問題がある。
【００１１】
本発明は、上記の課題認識に基づいてなされたものであり、モータ装置を小型化する場合において、取り付けられた２個の磁気検出素子が出力するパルス信号の位相差を用いずに、後段の処理装置でモータの回転状態を検出することが可能な、モータの回転状態を示す信号を出力することができるパルス合成回路を提供することを目的としている。
また、２個の磁気検出素子が出力するパルス信号の配線数を減らして１つの信号とすることにより、モータ装置から引き出すパルス信号の配線の取り回しを容易にしたパルス合成回路を提供することを目的としている。
【課題を解決するための手段】
【００１２】
上記の課題を解決するため、請求項１に記載した発明のパルス合成回路（例えば、実施の形態におけるパルス合成回路２０）は、永久磁石（例えば、実施の形態における永久磁石１２）が固定された回転軸（例えば、実施の形態における回転軸１１）と、前記永久磁石の回転方向に沿って配置され、前記永久磁石の磁界に応じた第１のパルス信号（例えば、実施の形態におけるＡ相パルス）を出力する第１の磁気検出素子（例えば、実施の形態における磁気検出素子１３）と、前記永久磁石の回転方向に沿って、前記第１の磁気検出素子と予め定められた間隔で配置され、前記永久磁石の磁界に応じた第２のパルス信号（例えば、実施の形態におけるＢ相パルス）を出力する第２の磁気検出素子（例えば、実施の形態における磁気検出素子１４）と、を備えたモータ（例えば、実施の形態におけるモータ１０）の前記回転軸の回転状態を示す信号を生成するパルス合成回路において、前記第１のパルス信号の変化するタイミングより後に前記第２のパルス信号が変化する第１の状態と、前記第１のパルス信号の変化するタイミングより前に前記第２のパルス信号が変化する第２の状態との、いずれか一方の状態のときは、前記第１のパルス信号が変化するタイミングを示すパルスを含む、前記モータの回転方向を表す信号（例えば、実施の形態における回転パルス）を出力し、前記第１の状態、または前記第２の状態の、他方の状態のときは、前記第１のパルス信号が変化するタイミングを示すパルスを含む、前記モータの回転方向を表す信号を反転させた信号を出力する、ことを特徴とする。
このことにより、第１のパルス信号の変化に対して第２のパルス信号の変化が後であるか、先であるかによって異なるモータの回転方向を表す信号を出力する。また、出力するパルス信号を１つの信号として出力する。
【００１３】
請求項２に記載した発明のパルス合成回路は、前記第１のパルス信号と、前記第２のパルス信号とに基づいて、前記回転軸が第１の方向に回転している場合は、前記第１のパルス信号が変化するタイミングを示すパルスを含み、前記回転軸が前記第１の方向と反対の第２の方向に回転している場合は、一定の値である第１の回転パルス信号（例えば、実施の形態におけるＣＷパルス）と、前記回転軸が前記第１の方向と反対の第２の方向に回転している場合は、前記第１のパルス信号が変化するタイミングを示すパルスを含み、前記回転軸が第１の方向に回転している場合は、一定の値である第２の回転パルス信号（例えば、実施の形態におけるＣＣＷパルス）と、を生成するパルス生成手段（例えば、実施の形態におけるパルス生成部２１）と、前記パルス生成手段によって生成された前記第１の回転パルス信号または前記第２の回転パルス信号に基づいて、前記回転軸が第１の方向に回転している場合は、前記第１の回転パルス信号からなり、前記回転軸が前記第１の方向と反対の第２の方向に回転している場合は、前記第２の回転パルス信号の反転信号からなる前記回転方向を表す信号を生成するパルス合成手段（例えば、実施の形態におけるパルス合成部２２）と、を備えることを特徴とする。
このことにより、第１のパルス信号と第２のパルス信号とに基づいて、モータの回転軸の回転方向によって、モータの回転軸の回転方向を表す第１の回転パルス信号と、第２の回転パルス信号を生成し、その生成した信号を合成した１つの信号を出力する。
【００１４】
請求項３に記載した発明のパルス合成回路の前記パルス生成手段は、前記第１のパルス信号に対して前記第２のパルス信号の位相が遅れている場合は、前記第１のパルス信号が変化するタイミングを示すパルスを含み、前記第１のパルス信号に対して前記第２のパルス信号の位相が進んでいる場合は、一定の値である前記第１の回転パルス信号と、前記第１のパルス信号に対して前記第２のパルス信号の位相が遅れている場合は、一定の値であり、前記第１のパルス信号に対して前記第２のパルス信号の位相が進んでいる場合は、前記第１のパルス信号が変化するタイミングを示すパルスを含む前記第２の回転パルス信号と、を生成し、前記パルス合成手段は、前記第１の回転パルス信号に前記第１のパルス信号が変化するタイミングを示すパルスが含まれる場合は、前記第１の回転パルス信号を出力し、前記第２の回転パルス信号に前記第１のパルス信号が変化するタイミングを示すパルスが含まれる場合は、前記第２の回転パルス信号を反転させた信号を出力する、ことを特徴とする。
このことにより、第１のパルス信号の変化するタイミングで、第２のパルス信号が第１のパルス信号に対して遅れているのか、進んでいるのかによって、第１のパルス信号に同期した、モータの回転軸の回転方向を表す信号を生成し、その生成した信号を回転軸の回転方向に応じて異なる基準レベルを持つ１つの回転パルス信号に合成して出力する。
【発明の効果】
【００１５】
請求項１に記載した発明によれば、第１のパルス信号の変化に対して第２のパルス信号の変化が後であるか、先であるかによって異なるモータの回転方向を表す信号を出力する。これによって、後段の処理装置でモータの回転状態を検出することが可能な、モータの回転状態を示す信号を出力することができる。
また、出力するパルス信号を１つの信号として出力する。これによって、モータ装置から引き出すパルス信号の配線の取り回しが容易となり、モータ装置の加工性を向上して、加工に伴うコスト増加を防ぐことができる。
【００１６】
請求項２に記載した発明によれば、第１のパルス信号と第２のパルス信号とに基づいて、モータの回転軸の回転方向を表す信号を生成し、その生成した信号を合成した１つの信号を出力する。これによって、１つの信号で後段の処理装置がモータの回転状態を検出することが可能な、モータの回転状態を示す信号を出力することができる。また、モータ装置から引き出すパルス信号の配線の取り回しを容易にすることができる。
【００１７】
請求項３に記載した発明によれば、第１のパルス信号の変化するタイミングで、第２のパルス信号が第１のパルス信号に対して遅れているのか、進んでいるのかによって、第１のパルス信号に同期した、モータの回転軸の回転方向を表す信号を生成し、その生成した信号を回転軸の回転方向に応じて異なる基準レベルを持つ１つの回転パルス信号に合成して出力する。これによって、１つの回転パルス信号の基準レベルを確認することによってモータの回転方向を検出することが可能なモータの回転状態を示す信号を、後段の処理装置に出力することができる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の実施形態について、図面を参照して説明する。図１は、本実施形態によるパルス合成回路を備えたモータ装置の概略構成を示したブロック図である。図１において、本実施形態のモータ装置は、モータ１０、パルス合成回路２０から構成される。また、モータ１０は、図示しないウォームが形成された回転軸１１と、この回転軸１１に固定された永久磁石１２と、この永久磁石１２の近傍に配置された磁気検出素子１３と、永久磁石１２の近傍で磁気検出素子１３から予め定められた間隔に配置された磁気検出素子１４と、から構成されている。なお、磁気検出素子１３と、磁気検出素子１４とは、例えば、ホール素子等の磁界センサである。また、パルス合成回路２０は、パルス生成部２１、パルス合成部２２から構成される。
また、図２は、モータ１０が回転することによって出力されるパルス生成部２１と、モータ装置の出力パルス、すなわち、パルス合成部２２から出力される出力パルスを示したタイミングチャートである。
【００１９】
磁気検出素子１３は、モータ１０の回転軸１１および永久磁石１２が回転することによって変化する永久磁石１２の磁界を検出し、検出した磁界に応じて、例えば、永久磁石のＮ極が検出されているときは、“Ｈｉｇｈ”レベル、また、永久磁石のＳ極が検出されているときは、“Ｌｏｗ”レベルとなるＡ相パルスを出力する。
磁気検出素子１４は、磁気検出素子１３と同様に永久磁石１２の磁界を検出し、検出した磁界に応じたＢ相パルスを出力する。
回転軸１１がＣＷ回転を開始すると、図２（ａ）に示すように、Ａ相パルスに遅れて、Ｂ相パルスが出力される。また、逆に、回転軸１１がＣＣＷ回転を開始すると、図２（ｂ）に示すように、Ｂ相パルスに遅れて、Ａ相パルスが出力される。
この回転軸１１の回転に応じて出力されるＡ相パルスと、Ｂ相パルスとを、パルス合成回路２０に出力する。
【００２０】
パルス合成回路２０は、磁気検出素子１３から入力されたＡ相パルスと、磁気検出素子１４から入力されたＢ相パルスとから、回転軸１１の回転方向に応じた回転パルスを出力するブロックである。
【００２１】
パルス生成部２１は、磁気検出素子１３から入力されたＡ相パルスと、磁気検出素子１４から入力されたＢ相パルスとから、回転軸１１の回転方向に応じた２種類の回転方向パルスを出力するブロックである。
パルス生成部２１は、磁気検出素子１３から入力されたＡ相パルスの立ち上がりエッジと、立ち下がりエッジのタイミングで、回転軸１１が回転している方向を示す２種類の回転方向パルスとしてＡ相パルスに同期したパルス信号を出力する。
パルス生成部２１は、回転軸１１がＣＷ回転を開始すると、図２（ａ）に示すように、時計方向の回転を示すパルス（以下、「ＣＷパルス」という）をパルス合成部２２に出力する。なお、ＣＷ回転時に出力される反時計方向の回転を示すパルス（以下、「ＣＣＷパルス」という）は、図２（ａ）に示すように、“Ｌｏｗ”レベルで固定される。
また、パルス生成部２１は、回転軸１１がＣＣＷ回転を開始すると、図２（ｂ）に示すように、反時計方向の回転を示すＣＣＷパルスをパルス合成部２２に出力する。なお、ＣＣＷ回転時に出力されるＣＷパルスは、図２（ｂ）に示すように、“Ｌｏｗ”レベルで固定される。
【００２２】
パルス合成部２２は、パルス生成部２１から入力されたＣＷパルスと、ＣＣＷパルスとを合成した１つの回転パルスを、パルス合成回路２０、すなわち、本実施形態のモータ装置の出力として、外部に出力するブロックである。
パルス合成部２２は、回転軸１１がＣＷ回転をしているときは、図２（ａ）に示すように、パルス生成部２１から入力されたＣＷパルスを、回転パルスとして出力する。また、回転軸１１がＣＣＷ回転しているときは、図２（ｂ）に示すように、パルス生成部２１から入力されたＣＣＷパルスを反転したパルス信号を、回転パルスとして出力する。
【００２３】
＜第１実施形態＞
次に、本実施形態のパルス合成回路２０の詳細な構成および動作について説明する。図３は、本実施形態によるパルス合成回路２０の構成を示したブロック図である。図３において、パルス合成回路２０は、上述したようにパルス生成部２１、パルス合成部２２から構成される。
また、図４は、本実施形態によるパルス合成回路２０内の各部の信号を示したタイミングチャートである。なお、図４は、パルス合成回路２０を備えたモータ装置の回転軸１１が、ＣＷ回転からＣＣＷ回転に移行する例を示している。
【００２４】
パルス生成部２１は、Ｄ型フリップフロップＤＦＦ１，ＤＦＦ２、論理否定ゲートＩＮＶ１〜ＩＮＶ６、排他的論理和ゲートＸＯＲ１、立ち上がりエッジモノマルチＭＭ１，ＭＭ２、論理和ゲートＯＲ１〜ＯＲ３、論理積ゲートＡＮＤ１〜ＡＮＤ４から構成される。
【００２５】
排他的論理和ゲートＸＯＲ１には、磁気検出素子１３から出力されたＡ相パルスと、磁気検出素子１４から出力されたＢ相パルスとが入力される。排他的論理和ゲートＸＯＲ１は、図４に示すようにＡ相パルスとＢ相パルスが同じレベル、すなわち、“Ｈｉｇｈ”レベル同士、または、“Ｌｏｗ”レベル同士であるときに、“Ｌｏｗ”レベルを出力する。また排他的論理和ゲートＸＯＲ１は、Ａ相パルスとＢ相パルスが異なるレベル、すなわち、Ａ相パルスまたはＢ相パルスのいずれか一方が“Ｈｉｇｈ”レベルであり、他方が“Ｌｏｗ”レベルであるときに、“Ｈｉｇｈ”レベルを出力する。
この排他的論理和ゲートＸＯＲ１の出力が、Ｄ型フリップフロップＤＦＦ１のリセット信号として、クリア端子に入力される。
【００２６】
論理否定ゲートＩＮＶ２は、排他的論理和ゲートＸＯＲ１から出力されたリセット信号が入力され、図４に示すように、入力されたリセット信号の反転信号を出力する。この論理否定ゲートＩＮＶ２の出力が、Ｄ型フリップフロップＤＦＦ２のリセット信号として、クリア端子に入力される。
【００２７】
論理否定ゲートＩＮＶ１は、磁気検出素子１３から出力されたＡ相パルスが入力され、図４に示すように、入力されたＡ相パルスの反転信号を出力する。この論理否定ゲートＩＮＶ１の出力が、Ｄ型フリップフロップＤＦＦ１のクロック端子に入力される。
【００２８】
Ｄ型フリップフロップＤＦＦ１は、クロック端子に論理否定ゲートＩＮＶ１から出力されたＡ相パルスの反転信号が入力され、データ端子に磁気検出素子１４から出力されたＢ相パルスが入力され、クリア端子に排他的論理和ゲートＸＯＲ１から出力されたリセット信号が入力される。
Ｄ型フリップフロップＤＦＦ１は、クロック端子に入力された信号（以下、「クロック信号」という）の立ち上がりで、データ端子に入力された信号（以下、「データ信号」という）を取り込み、取り込んだデータ信号の値を出力し、次のクロック信号の立ち上がりまでその値を保持する。すなわち、図４のｔ２タイミング、ｔ４タイミング、およびｔ７タイミングに示すように、Ａ相パルスの立ち下がりのタイミングで、Ｂ相パルスの値を取り込み、次のＡ相パルスの立ち下がりまでその値を保持する。また、Ｄ型フリップフロップＤＦＦ１は、クリア端子に入力されたリセット信号の“Ｌｏｗ”レベルで、保持している値を初期化して、“Ｌｏｗ”レベルを出力する。
Ｄ型フリップフロップＤＦＦ１の出力は、論理否定ゲートＩＮＶ５、および論理積ゲートＡＮＤ２に入力される。
【００２９】
Ｄ型フリップフロップＤＦＦ２は、クロック端子にＡ相パルスが入力され、データ端子に磁気検出素子１４から出力されたＢ相パルスが入力され、クリア端子に論理否定ゲートＩＮＶ２から出力された信号が入力される。
Ｄ型フリップフロップＤＦＦ２は、Ｄ型フリップフロップＤＦＦ１と同様に、クロック信号の立ち上がりで、データ信号を取り込み、取り込んだデータ信号の値を出力し、次のクロック端子の立ち上がりまでその値を保持する。すなわち、図４のｔ３タイミング、ｔ６タイミング、およびｔ８タイミングに示すように、Ａ相パルスの立ち上がりのタイミングで、Ｂ相パルスの値を取り込み、次のＡ相パルスの立ち上がりまでその値を保持する。また、Ｄ型フリップフロップＤＦＦ２は、クリア端子に入力されたリセット信号の“Ｌｏｗ”レベルで、保持している値を初期化して、“Ｌｏｗ”レベルを出力する。
Ｄ型フリップフロップＤＦＦ２の出力は、論理否定ゲートＩＮＶ６、および論理積ゲートＡＮＤ３に入力される。
【００３０】
論理否定ゲートＩＮＶ３は、磁気検出素子１３から出力されたＡ相パルスが入力され、図４に示すように、入力されたＡ相パルスの反転信号を出力する。この論理否定ゲートＩＮＶ３の出力が、立ち上がりエッジモノマルチＭＭ２に入力される。
【００３１】
立ち上がりエッジモノマルチＭＭ１は、磁気検出素子１３から出力されたＡ相パルスが入力され、入力されたＡ相パルスの立ち上がりのタイミングで、予め定められたレベル幅の“Ｈｉｇｈ”レベルパルスを論理和ゲートＯＲ１に出力する。
【００３２】
立ち上がりエッジモノマルチＭＭ２は、論理否定ゲートＩＮＶ３から出力されたＡ相パルスの反転信号が入力され、入力されたＡ相パルスの反転信号の立ち上がりのタイミング、すなわち、Ａ相パルスの立ち下がりのタイミングで、予め定められたレベル幅の“Ｈｉｇｈ”レベルパルスを論理和ゲートＯＲ１に出力する。
【００３３】
論理和ゲートＯＲ１は、立ち上がりエッジモノマルチＭＭ１から出力された“Ｈｉｇｈ”レベルパルスと、立ち上がりエッジモノマルチＭＭ２から出力された“Ｈｉｇｈ”レベルパルスとが入力され、それぞれの入力信号を合成し、図４に示すような、Ａ相パルスの立ち上がりのタイミングと、立ち下がりのタイミングの位置を示すエッジパルスを出力する。
論理和ゲートＯＲ１の出力は、論理積ゲートＡＮＤ１〜ＡＮＤ４に入力される。
【００３４】
論理否定ゲートＩＮＶ４は、磁気検出素子１３から出力されたＡ相パルスが入力され、図４に示すように、入力されたＡ相パルスの反転信号を出力する。この論理否定ゲートＩＮＶ４の出力が、論理積ゲートＡＮＤ２、およびＡＮＤ４に入力される。
論理否定ゲートＩＮＶ５は、Ｄ型フリップフロップＤＦＦ１から出力された信号が入力され、図４に示すように、入力されたＤ型フリップフロップＤＦＦ１の出力信号の反転信号を出力する。この論理否定ゲートＩＮＶ５の出力が、論理積ゲートＡＮＤ４に入力される。
論理否定ゲートＩＮＶ６は、Ｄ型フリップフロップＤＦＦ２から出力された信号が入力され、図４に示すように、入力されたＤ型フリップフロップＤＦＦ２の出力信号の反転信号を出力する。この論理否定ゲートＩＮＶ６の出力が、論理積ゲートＡＮＤ１に入力される。
【００３５】
論理積ゲートＡＮＤ１は、磁気検出素子１３から出力されたＡ相パルスと、論理否定ゲートＩＮＶ６から出力されたＤ型フリップフロップＤＦＦ２の出力信号の反転信号と、論理和ゲートＯＲ１から出力されたエッジパルスとが入力され、図４のｔ３タイミングに示すようにＡ相パルスと、Ｄ型フリップフロップＤＦＦ２の出力信号の反転信号とが“Ｈｉｇｈ”レベルであるときのエッジパルスを論理和ゲートＯＲ２に出力する。
【００３６】
論理積ゲートＡＮＤ２は、論理否定ゲートＩＮＶ４から出力されたＡ相パルスの反転信号と、Ｄ型フリップフロップＤＦＦ１の出力信号と、論理和ゲートＯＲ１から出力されたエッジパルスとが入力され、図４のｔ２タイミング、およびｔ４タイミングに示すようにＡ相パルスの反転信号と、Ｄ型フリップフロップＤＦＦ１の出力信号とが“Ｈｉｇｈ”レベルであるとき、すなわち、Ａ相パルスが“Ｌｏｗ”レベルであり、Ｄ型フリップフロップＤＦＦ１の出力信号が“Ｈｉｇｈ”レベルであるときのエッジパルスを論理和ゲートＯＲ２に出力する。
【００３７】
論理和ゲートＯＲ２は、論理積ゲートＡＮＤ１から出力されたエッジパルスと、論理積ゲートＡＮＤ２から出力されたエッジパルスとが入力され、それぞれの入力信号を合成し、図４に示すような、ＣＷパルス（時計方向パルス）を出力する。
この論理和ゲートＯＲ２の出力が、パルス合成部２２に出力される。
【００３８】
論理積ゲートＡＮＤ３は、磁気検出素子１３から出力されたＡ相パルスと、Ｄ型フリップフロップＤＦＦ２の出力信号と、論理和ゲートＯＲ１から出力されたエッジパルスとが入力され、図４のｔ６タイミング、およびｔ８タイミングに示すようにＡ相パルスと、Ｄ型フリップフロップＤＦＦ２の出力信号とが“Ｈｉｇｈ”レベルであるときのエッジパルスを論理和ゲートＯＲ３に出力する。
【００３９】
論理積ゲートＡＮＤ４は、論理否定ゲートＩＮＶ４から出力されたＡ相パルスの反転信号と、論理否定ゲートＩＮＶ５から出力されたＤ型フリップフロップＤＦＦ１の出力信号の反転信号と、論理和ゲートＯＲ１から出力されたエッジパルスとが入力され、図４のｔ７タイミングに示すようにＡ相パルスの反転信号と、Ｄ型フリップフロップＤＦＦ１の出力信号の反転信号とが“Ｈｉｇｈ”レベルであるとき、すなわち、Ａ相パルスが“Ｌｏｗ”レベルであり、Ｄ型フリップフロップＤＦＦ１の出力信号の反転信号が“Ｈｉｇｈ”レベルであるときのエッジパルスを論理和ゲートＯＲ３に出力する。
【００４０】
論理和ゲートＯＲ３は、論理積ゲートＡＮＤ３から出力されたエッジパルスと、論理積ゲートＡＮＤ４から出力されたエッジパルスとが入力され、それぞれの入力信号を合成し、図４に示すような、ＣＣＷパルス（反時計方向パルス）を出力する。
この論理和ゲートＯＲ３の出力が、パルス合成部２２に出力される。
【００４１】
パルス合成部２２は、ＲＳ型フリップフロップＲＳＦＦ１、論理否定ゲートＩＮＶ７、論理積ゲートＡＮＤ５、論理和ゲートＯＲ４から構成される。
【００４２】
ＲＳ型フリップフロップＲＳＦＦ１は、セット端子にパルス生成部２１から出力されたＣＣＷパルスが入力され、リセット端子にパルス生成部２１から出力されたＣＷパルスが入力される。
ＲＳ型フリップフロップＲＳＦＦ１は、セット端子に入力された信号（以下、「セット信号」という）が“Ｈｉｇｈ”レベルのときに、図４のｔ５タイミングに示すように、“Ｈｉｇｈ”レベルを出力して保持する。また、ＲＳ型フリップフロップＲＳＦＦ１は、リセット端子に入力された信号（以下、「リセット信号」という）が“Ｈｉｇｈ”レベルのときに、図４のｔ１タイミングに示すように、“Ｌｏｗ”レベルを出力して保持する。
このことによって、図４のｔ１タイミング、およびｔ５タイミングに示すように、ＣＷ回転時に“Ｌｏｗ”レベルとなり、ＣＣＷ回転時に“Ｈｉｇｈ”レベルとなる信号（以下、「回転方向信号」という）を出力する。
ＲＳ型フリップフロップＲＳＦＦ１の出力は、論理積ゲートＡＮＤ５に入力される。
【００４３】
論理否定ゲートＩＮＶ７は、パルス生成部２１から出力されたＣＣＷパルスが入力され、入力されたＣＣＷパルスの反転信号を出力する。この論理否定ゲートＩＮＶ７の出力が、論理積ゲートＡＮＤ５に入力される。
【００４４】
論理積ゲートＡＮＤ５は、論理否定ゲートＩＮＶ７から出力されたＣＣＷパルスの反転信号と、ＲＳ型フリップフロップＲＳＦＦ１から出力された回転方向信号とが入力され、図４に示すように回転方向信号が“Ｈｉｇｈ”レベルであるときにＣＣＷパルスの反転信号を論理和ゲートＯＲ４に出力する。
このことにより、ＣＣＷ回転時のみ、ＣＣＷパルスを反転することとなる。
【００４５】
論理和ゲートＯＲ４は、パルス生成部２１から出力されたＣＷパルスと、論理積ゲートＡＮＤ５から出力されたＣＣＷ回転時のみ反転したＣＣＷパルスとが入力され、それぞれの入力信号を合成し、図４に示すような、回転パルスを出力する。
この論理和ゲートＯＲ４の出力が、パルス合成回路２０、すなわち、本実施形態によるパルス合成回路を備えたモータ装置の出力する回転パルスとなる。
【００４６】
上記に述べたとおり、本発明の第１の実施形態によれば、回転軸１１の回転に応じた回転パルスが出力される。
すなわち、ＣＷ回転時は、回転パルスの基準レベルが“Ｌｏｗ”レベルであり、ＣＣＷ回転時は、回転パルスの基準レベルが“Ｈｉｇｈ”レベルである１つの回転パルスが出力される。
【００４７】
＜第２実施形態＞
次に、本発明の第２の実施形態のパルス合成回路２０の詳細な構成および動作について説明する。図５は、本実施形態によるパルス合成回路２０の構成を示したブロック図である。図５において、パルス合成回路２０は、上述したようにパルス生成部２１、パルス合成部２２から構成される。
また、図６は、本実施形態によるパルス合成回路２０内のパルス生成部２１と、パルス合成部２２から出力される出力パルス、すなわち、本実施形態によるパルス合成回路２０を備えたモータ装置の出力パルスを示したタイミングチャートである。なお、図６は、磁気検出素子１４から出力されたＢ相パルスの変化点で各パルスを出力する例を示している。
【００４８】
パルス生成部２１は、論理否定ゲートＩＮＶ１１〜ＩＮＶ１４、論理和ゲートＯＲ１１，ＯＲ１２、パルス生成回路２１１〜２１４から構成される。また、パルス生成回路２１１は、立ち上がりエッジモノマルチＭＭ２〜ＭＭ２４、ＲＳ型フリップフロップＲＳＦＦ２１、論理否定ゲートＩＮＶ２１，ＩＮＶ２２、論理和ゲートＯＲ２１、論理積ゲートＡＮＤ２１から構成される。なお、パルス生成回路２１２〜２１４は、パルス生成回路２１１と同じ構成である。
【００４９】
まず、パルス生成回路の動作を、パルス生成回路２１１を例にとって説明する。また、パルス生成回路のＡＩ端子に入力される信号をＡＩ信号、ＢＩ端子に入力される信号をＢＩ信号とする。パルス生成回路は、ＡＩ信号が“Ｈｉｇｈ”レベルのときのＢＩ信号の立ち上がりのタイミングの位置を表すパルス信号をＰＯ端子に出力する回路である。
なお、パルス生成回路２１２〜２１４は、パルス生成回路２１１と同じ構成で、同じ動作をするため、説明は省略する。
【００５０】
立ち上がりエッジモノマルチＭＭ２１は、ＡＩ信号が入力され、入力されたＡＩ信号の立ち上がりのタイミングで、予め定められたレベル幅の“Ｈｉｇｈ”レベルとなるパルス（以下、「ＡＩ立ち上がりタイミングパルス」という）を出力する。
立ち上がりエッジモノマルチＭＭ２１の出力は、ＲＳ型フリップフロップＲＳＦＦ２１のセット端子に入力される。
【００５１】
立ち上がりエッジモノマルチＭＭ２２は、ＢＩ信号が入力され、入力されたＢＩ信号の立ち上がりのタイミングで、予め定められたレベル幅の“Ｈｉｇｈ”レベルとなるパルス（以下、「ＢＩ立ち上がりタイミングパルス」という）を論理和ゲートＯＲ２１と、論理積ゲートＡＮＤ２１とに出力する。
【００５２】
論理否定ゲートＩＮＶ２１は、ＢＩ信号が入力され、入力されたＢＩ信号の反転信号を出力する。この論理否定ゲートＩＮＶ２１の出力が、立ち上がりエッジモノマルチＭＭ２３に入力される。
【００５３】
立ち上がりエッジモノマルチＭＭ２３は、論理否定ゲートＩＮＶ２１から出力されたＢＩ信号の反転信号が入力され、入力されたＢＩ信号の反転信号の立ち上がりのタイミング、すなわち、ＢＩ信号の立ち下がりのタイミングで、予め定められたレベル幅の“Ｈｉｇｈ”レベルとなるパルス（以下、「ＢＩ立ち下がりタイミングパルス」という）を論理和ゲートＯＲ２１に出力する。
【００５４】
論理和ゲートＯＲ２１は、立ち上がりエッジモノマルチＭＭ２２から出力されたＢＩ立ち上がりタイミングパルスと、立ち上がりエッジモノマルチＭＭ２３から出力されたＢＩ立ち下がりタイミングパルスパルスとが入力され、それぞれの入力信号を合成し、ＢＩ信号の立ち上がりのタイミングと、立ち下がりのタイミングの位置を示すパルス（以下、「ＢＩエッジパルス」という）を出力する。
論理和ゲートＯＲ２１の出力は、論理否定ゲートＩＮＶ２２に入力される。
【００５５】
論理否定ゲートＩＮＶ２２は、論理和ゲートＯＲ２１から出力されたＢＩエッジパルスが入力され、入力されたＢＩエッジパルスの反転信号を出力する。この論理否定ゲートＩＮＶ２２の出力が、立ち上がりエッジモノマルチＭＭ２４に入力される。
【００５６】
立ち上がりエッジモノマルチＭＭ２４は、論理否定ゲートＩＮＶ２２から出力されたＢＩエッジパルスの反転信号が入力され、入力されたＢＩエッジパルスの反転信号の立ち上がりのタイミング、すなわち、ＢＩエッジパルスの立ち下がりのタイミングで、予め定められたレベル幅の“Ｈｉｇｈ”レベルとなるパルスを出力する。
このことにより、立ち上がりエッジモノマルチＭＭ２４は、ＢＩ信号の立ち上がりのタイミングで、立ち上がりエッジモノマルチＭＭ２２が出力する“Ｈｉｇｈ”レベルの幅の時間が遅れ、ＢＩ信号の立ち下がりのタイミングで、立ち上がりエッジモノマルチＭＭ２３が出力する“Ｈｉｇｈ”レベルの幅の時間が遅れたパルス（以下、「ＢＩ遅れエッジパルス」という）を出力することとなる。
立ち上がりエッジモノマルチＭＭ２４の出力は、ＲＳ型フリップフロップＲＳＦＦ２１のリセット端子に入力される。
【００５７】
ＲＳ型フリップフロップＲＳＦＦ２１は、セット端子に立ち上がりエッジモノマルチＭＭ２１から出力されたＡＩ立ち上がりタイミングパルスが入力され、リセット端子に立ち上がりエッジモノマルチＭＭ２４から出力されたＢＩ遅れエッジパルスが入力される。
ＲＳ型フリップフロップＲＳＦＦ２１は、セット端子に入力されたＡＩ立ち上がりタイミングパルスの立ち上がりのタイミングから、リセット端子に入力されたＢＩ遅れエッジパルスの立ち下がりのタイミングまでが“Ｈｉｇｈ”レベルとなる信号を論理積ゲートＡＮＤ２１に出力する。
【００５８】
論理積ゲートＡＮＤ１は、ＲＳ型フリップフロップＲＳＦＦ２１から出力された信号と、立ち上がりエッジモノマルチＭＭ２２から出力されたＢＩ立ち上がりタイミングパルスとが入力され、ＲＳ型フリップフロップＲＳＦＦ２１から出力された信号が“Ｈｉｇｈ”レベルであるときのＢＩ立ち上がりタイミングパルスをパルス生成回路２１１の出力としてＰＯ端子に出力する。
このことによって、ＡＩ信号が“Ｈｉｇｈ”レベルのときのＢＩ信号の立ち上がりのタイミングの位置を表すパルス信号を出力する。
【００５９】
次に、パルス生成部２１の動作を説明する。
論理否定ゲートＩＮＶ１１は、磁気検出素子１３から出力されたＡ相パルスが入力され、入力されたＡ相パルスの反転信号を出力する。この論理否定ゲートＩＮＶ１１の出力が、パルス生成回路２１２のＡＩ端子に入力される。
論理否定ゲートＩＮＶ１２は、磁気検出素子１４から出力されたＢ相パルスが入力され、入力されたＢ相パルスの反転信号を出力する。この論理否定ゲートＩＮＶ１２の出力が、パルス生成回路２１２のＢＩ端子に入力される。
論理否定ゲートＩＮＶ１３は、磁気検出素子１４から出力されたＢ相パルスが入力され、入力されたＢ相パルスの反転信号を出力する。この論理否定ゲートＩＮＶ１３の出力が、パルス生成回路２１３のＢＩ端子に入力される。
論理否定ゲートＩＮＶ１４は、磁気検出素子１３から出力されたＡ相パルスが入力され、入力されたＡ相パルスの反転信号を出力する。この論理否定ゲートＩＮＶ１４の出力が、パルス生成回路２１４のＡＩ端子に入力される。
【００６０】
パルス生成回路２１１は、ＡＩ端子に磁気検出素子１３から出力されたＡ相パルスが入力され、ＢＩ端子に磁気検出素子１４から出力されたＢ相パルスが入力される。このことにより、パルス生成回路２１１は、Ａ相パルスが“Ｈｉｇｈ”レベルのときのＢ相パルスの立ち上がりのタイミングの位置を表すパルスを論理和ゲートＯＲ１１に出力する。
【００６１】
パルス生成回路２１２は、ＡＩ端子に論理否定ゲートＩＮＶ１１から出力されたＡ相パルスの反転信号が入力され、ＢＩ端子に論理否定ゲートＩＮＶ１２から出力されたＢ相パルスの反転信号が入力される。このことにより、パルス生成回路２１２は、Ａ相パルスが“Ｌｏｗ”レベルのときのＢ相パルスの立ち下がりのタイミングの位置を表すパルスを論理和ゲートＯＲ１１に出力する。
【００６２】
論理和ゲートＯＲ１１は、パルス生成回路２１１から出力されたパルス信号と、パルス生成回路２１２から出力されたパルス信号とが入力され、それぞれのパルス信号を合成し、図６に示すような、ＣＷパルス（時計方向パルス）を出力する。
この論理和ゲートＯＲ１１の出力が、パルス合成部２２に出力される。
【００６３】
パルス生成回路２１３は、ＡＩ端子に磁気検出素子１３から出力されたＡ相パルスが入力され、ＢＩ端子に論理否定ゲートＩＮＶ１３から出力されたＢ相パルスの反転信号が入力される。このことにより、パルス生成回路２１３は、Ａ相パルスが“Ｈｉｇｈ”レベルのときのＢ相パルスの立ち下がりのタイミングの位置を表すパルスを論理和ゲートＯＲ１２に出力する。
【００６４】
パルス生成回路２１４は、ＡＩ端子に論理否定ゲートＩＮＶ１４から出力されたＡ相パルスの反転信号が入力され、ＢＩ端子に磁気検出素子１４から出力されたＢ相パルスが入力される。このことにより、パルス生成回路２１４は、Ａ相パルスが“Ｌｏｗ”レベルのときのＢ相パルスの立ち上がりのタイミングの位置を表すパルスを論理和ゲートＯＲ１２に出力する。
【００６５】
論理和ゲートＯＲ１２は、パルス生成回路２１３から出力されたパルス信号と、パルス生成回路２１４から出力されたパルス信号とが入力され、それぞれのパルス信号を合成し、図６に示すような、ＣＣＷパルス（反時計方向パルス）を出力する。
この論理和ゲートＯＲ１２の出力が、パルス合成部２２に出力される。
【００６６】
パルス合成部２２は、図３に示したパルス合成部２２と同様である。パルス合成部２２は、パルス生成部２１から出力されたＣＷパルスと、ＣＣＷパルスとから、図３に示したパルス合成部２２と同様にＣＷ回転時はＣＷパルスとなり、ＣＣＷ回転時は反転したＣＣＷパルスとなる、図６に示すような、回転パルスを出力する。
このパルス合成部２２の出力が、パルス合成回路２０、すなわち、本実施形態によるパルス合成回路を備えたモータ装置の出力する回転パルスとなる。
【００６７】
上記に述べたとおり、本発明の第２の実施形態においても、回転軸１１の回転に応じた回転パルスが出力される。
すなわち、ＣＷ回転時は、回転パルスの基準レベルが“Ｌｏｗ”レベルであり、ＣＣＷ回転時は、回転パルスの基準レベルが“Ｈｉｇｈ”レベルである１つの回転パルスが出力される。
【００６８】
上記に述べたとおり、本発明を実施するための最良の形態によれば、２個の磁気検出素子が出力するパルス信号の配線数を減らして１つの信号とした場合でも、モータ１０の回転状態を検出することができる回転信号を出力することができる。このことにより、後段の処理装置では、この回転パルス信号の基準レベルによってモータ装置の回転方向を判断することができる。
また、本発明のパルス合成回路を備えたモータ装置から出力される回転パルスの周期は、モータの回転速度を表しているので、後段の処理装置は、車両開閉体以外の物の挟み込みを検出するための車両開閉体の進行速度を判断することができる。
【００６９】
なお、本発明の実施形態の説明においては、回転軸１１が、ＣＷ回転からＣＣＷ回転に移行する例を示した図４を用いて説明したが、例えば、回転軸１１が、ＣＣＷ回転からＣＷ回転に移行する場合でも、磁気検出素子１４から出力されたＢ相パルスが先に変化するのみであり、図４と同様に考えることができる。
また、磁気検出素子１３と、磁気検出素子１４との間で、永久磁石１２のＳ極とＮ極との境界の位置が停止した場合においても、磁気検出素子１３と、磁気検出素子１４から出力されるＡ相パルス、およびＢ相パルスのいずれかが先に変化するのみであり、図４と同様に考えることができる。
【００７０】
また、本発明の実施形態においては、説明のために含まれる冗長な回路ゲートが存在するが、回路の最適化によって回路規模を削減することもできる。
【００７１】
以上、本発明の実施形態について、図面を参照して説明してきたが、具体的な構成はこの実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲においての種々の変更も含まれる。
例えば、本実施形態と同様の出力波形が得られる回路構成であれば、本実施形態と異なる回路構成に変更することもできる。また、出力波形の論理を逆にした回路構成とすることもできる。
【図面の簡単な説明】
【００７２】
【図１】本発明の実施形態によるパルス合成回路を備えたモータ装置の概略構成を示したブロック図である。
【図２】本実施形態においてモータが回転することによって出力されるパルス合成回路の出力パルスを示したタイミングチャートである。
【図３】本実施形態によるパルス合成回路の構成を示したブロック図である。
【図４】本実施形態によるパルス合成回路内の信号を示したタイミングチャートである。
【図５】本実施形態によるパルス合成回路の第２の実施形態の構成を示したブロック図である。
【図６】本実施形態においてモータが回転することによって出力される第２の実施形態のモータ装置の出力パルスを示したタイミングチャートである。
【図７】従来のモータ装置の概略構成、および出力パルスを示した図である。
【符号の説明】
【００７３】
１０・・・モータ、
１１・・・回転軸、
１２・・・永久磁石、
１３・・・磁気検出素子（第１の磁気検出素子）、
１４・・・磁気検出素子（第２の磁気検出素子）、
２０・・・パルス合成回路、
２１・・・パルス生成部（パルス生成手段）、
２２・・・パルス合成部（パルス合成手段）、
２１１，２１２，２１３，２１４・・・パルス生成回路、
ＤＦＦ１，ＤＦＦ２・・・Ｄ型フリップフロップ、
ＲＳＦＦ１，ＲＳＦＦ２１・・・ＲＳ型フリップフロップ、
ＩＮＶ１，ＩＮＶ２，ＩＮＶ３，ＩＮＶ４，ＩＮＶ５，ＩＮＶ６，ＩＮＶ７，ＩＮＶ１１，ＩＮＶ１２，ＩＮＶ１３，ＩＮＶ１４，ＩＮＶ２１，ＩＮＶ２２・・・論理否定ゲート、
ＸＯＲ１・・・排他的論理和ゲート、
ＭＭ１，ＭＭ２，ＭＭ２１，ＭＭ２２，ＭＭ２３，ＭＭ２４・・・立ち上がりエッジモノマルチ、
ＯＲ１，ＯＲ２，ＯＲ３，ＯＲ４，ＯＲ１１，ＯＲ１２，ＯＲ２１・・・論理和ゲート、
ＡＮＤ１，ＡＮＤ２，ＡＮＤ３，ＡＮＤ４，ＡＮＤ５，ＡＮＤ２１・・・論理積ゲート、
【特許請求の範囲】
【請求項１】
永久磁石が固定された回転軸と、前記永久磁石の回転方向に沿って配置され、前記永久磁石の磁界に応じた第１のパルス信号を出力する第１の磁気検出素子と、前記永久磁石の回転方向に沿って、前記第１の磁気検出素子と予め定められた間隔で配置され、前記永久磁石の磁界に応じた第２のパルス信号を出力する第２の磁気検出素子と、を備えたモータの前記回転軸の回転状態を示す信号を生成するパルス合成回路において、
前記第１のパルス信号の変化するタイミングより後に前記第２のパルス信号が変化する第１の状態と、前記第１のパルス信号の変化するタイミングより前に前記第２のパルス信号が変化する第２の状態との、いずれか一方の状態のときは、前記第１のパルス信号が変化するタイミングを示すパルスを含む、前記モータの回転方向を表す信号を出力し、
前記第１の状態、または前記第２の状態の、他方の状態のときは、前記第１のパルス信号が変化するタイミングを示すパルスを含む、前記モータの回転方向を表す信号を反転させた信号を出力する、
ことを特徴とするパルス合成回路。
【請求項２】
前記第１のパルス信号と、前記第２のパルス信号とに基づいて、前記回転軸が第１の方向に回転している場合は、前記第１のパルス信号が変化するタイミングを示すパルスを含み、前記回転軸が前記第１の方向と反対の第２の方向に回転している場合は、一定の値である第１の回転パルス信号と、前記回転軸が前記第１の方向と反対の第２の方向に回転している場合は、前記第１のパルス信号が変化するタイミングを示すパルスを含み、前記回転軸が第１の方向に回転している場合は、一定の値である第２の回転パルス信号と、を生成するパルス生成手段と、
前記パルス生成手段によって生成された前記第１の回転パルス信号または前記第２の回転パルス信号に基づいて、前記回転軸が第１の方向に回転している場合は、前記第１の回転パルス信号からなり、前記回転軸が前記第１の方向と反対の第２の方向に回転している場合は、前記第２の回転パルス信号の反転信号からなる前記回転方向を表す信号を生成するパルス合成手段と、
を備えることを特徴とする請求項１に記載のパルス合成回路。
【請求項３】
前記パルス生成手段は、
前記第１のパルス信号に対して前記第２のパルス信号の位相が遅れている場合は、前記第１のパルス信号が変化するタイミングを示すパルスを含み、前記第１のパルス信号に対して前記第２のパルス信号の位相が進んでいる場合は、一定の値である前記第１の回転パルス信号と、
前記第１のパルス信号に対して前記第２のパルス信号の位相が遅れている場合は、一定の値であり、前記第１のパルス信号に対して前記第２のパルス信号の位相が進んでいる場合は、前記第１のパルス信号が変化するタイミングを示すパルスを含む前記第２の回転パルス信号と、
を生成し、
前記パルス合成手段は、
前記第１の回転パルス信号に前記第１のパルス信号が変化するタイミングを示すパルスが含まれる場合は、前記第１の回転パルス信号を出力し、
前記第２の回転パルス信号に前記第１のパルス信号が変化するタイミングを示すパルスが含まれる場合は、前記第２の回転パルス信号を反転させた信号を出力する、
ことを特徴とする請求項２に記載のパルス合成回路。
【請求項１】
永久磁石が固定された回転軸と、前記永久磁石の回転方向に沿って配置され、前記永久磁石の磁界に応じた第１のパルス信号を出力する第１の磁気検出素子と、前記永久磁石の回転方向に沿って、前記第１の磁気検出素子と予め定められた間隔で配置され、前記永久磁石の磁界に応じた第２のパルス信号を出力する第２の磁気検出素子と、を備えたモータの前記回転軸の回転状態を示す信号を生成するパルス合成回路において、
前記第１のパルス信号の変化するタイミングより後に前記第２のパルス信号が変化する第１の状態と、前記第１のパルス信号の変化するタイミングより前に前記第２のパルス信号が変化する第２の状態との、いずれか一方の状態のときは、前記第１のパルス信号が変化するタイミングを示すパルスを含む、前記モータの回転方向を表す信号を出力し、
前記第１の状態、または前記第２の状態の、他方の状態のときは、前記第１のパルス信号が変化するタイミングを示すパルスを含む、前記モータの回転方向を表す信号を反転させた信号を出力する、
ことを特徴とするパルス合成回路。
【請求項２】
前記第１のパルス信号と、前記第２のパルス信号とに基づいて、前記回転軸が第１の方向に回転している場合は、前記第１のパルス信号が変化するタイミングを示すパルスを含み、前記回転軸が前記第１の方向と反対の第２の方向に回転している場合は、一定の値である第１の回転パルス信号と、前記回転軸が前記第１の方向と反対の第２の方向に回転している場合は、前記第１のパルス信号が変化するタイミングを示すパルスを含み、前記回転軸が第１の方向に回転している場合は、一定の値である第２の回転パルス信号と、を生成するパルス生成手段と、
前記パルス生成手段によって生成された前記第１の回転パルス信号または前記第２の回転パルス信号に基づいて、前記回転軸が第１の方向に回転している場合は、前記第１の回転パルス信号からなり、前記回転軸が前記第１の方向と反対の第２の方向に回転している場合は、前記第２の回転パルス信号の反転信号からなる前記回転方向を表す信号を生成するパルス合成手段と、
を備えることを特徴とする請求項１に記載のパルス合成回路。
【請求項３】
前記パルス生成手段は、
前記第１のパルス信号に対して前記第２のパルス信号の位相が遅れている場合は、前記第１のパルス信号が変化するタイミングを示すパルスを含み、前記第１のパルス信号に対して前記第２のパルス信号の位相が進んでいる場合は、一定の値である前記第１の回転パルス信号と、
前記第１のパルス信号に対して前記第２のパルス信号の位相が遅れている場合は、一定の値であり、前記第１のパルス信号に対して前記第２のパルス信号の位相が進んでいる場合は、前記第１のパルス信号が変化するタイミングを示すパルスを含む前記第２の回転パルス信号と、
を生成し、
前記パルス合成手段は、
前記第１の回転パルス信号に前記第１のパルス信号が変化するタイミングを示すパルスが含まれる場合は、前記第１の回転パルス信号を出力し、
前記第２の回転パルス信号に前記第１のパルス信号が変化するタイミングを示すパルスが含まれる場合は、前記第２の回転パルス信号を反転させた信号を出力する、
ことを特徴とする請求項２に記載のパルス合成回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２０１０−１３９４２７（Ｐ２０１０−１３９４２７Ａ）
【公開日】平成２２年６月２４日（２０１０．６．２４）
【国際特許分類】
【出願番号】特願２００８−３１７１７３（Ｐ２００８−３１７１７３）
【出願日】平成２０年１２月１２日（２００８．１２．１２）
【出願人】（０００１４４０２７）株式会社ミツバ (2,083)
【Ｆターム（参考）】
【公開日】平成２２年６月２４日（２０１０．６．２４）
【国際特許分類】
【出願日】平成２０年１２月１２日（２００８．１２．１２）
【出願人】（０００１４４０２７）株式会社ミツバ (2,083)
【Ｆターム（参考）】
[ Back to top ]