フリッカ雑音のテストシステム
【課題】小型のデバイスのフリッカ雑音の特性を明らかにするために、測定システムの構成素子の周波数応答特性を良好にしたり、このシステムに悪影響を及ぼすおそれのある電気雑音を排除又は制御したり、試験状態にあるデバイスに対する直流測定を正確にしたフリッカ雑音試験システムを提供する。
【解決手段】被試験装置の各端子にそれぞれ選択的に接続しうる保護された信号経路及び保護されていない信号経路を有している。選択された信号経路は、ケーブルの接続を分断したりプローブを切り換えたりすることをせずに、端子に接続しうるようにする。
【解決手段】被試験装置の各端子にそれぞれ選択的に接続しうる保護された信号経路及び保護されていない信号経路を有している。選択された信号経路は、ケーブルの接続を分断したりプローブを切り換えたりすることをせずに、端子に接続しうるようにする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、低雑音測定用のプローブ装置に関するものである。
【背景技術】
【０００２】
集積回路のような電子デバイスの機能特性及び性能の双方、又はいずれか一方を決定することがしばしば望まれる。電子デバイスに関する関心の高い性能特性の１つは、電子デバイスそれ自体又は電子デバイスが組み合わされたものの雑音レベルである。信号経路における各デバイスの雑音の影響は、全体として信号を検出する能力を妨げることがないように十分に低くあるべきである。一般的に、雑音のレベルは、デバイスの信号対雑音比と称される。雑音のレベルは、場合によっては、接地電位のような既知の電位に対するものである。
【０００３】
デバイスの雑音、例えばデバイスのコレクタやドレインで観測された雑音のレベルは、デバイス又はデバイスが組み合わされたものの特性を表わすのに用いられる。例えば、理想的な増幅器は、増幅器自体で雑音は発生せず、入力をある出力レベルまで単に増幅するだけである。例えば、１０ｄＢの増幅器は、その入力端で何らかの雑音を含んだ信号を１０ｄＢ分増幅させる。従って、雑音は増幅器の出力端において１０ｄＢ分高くなるにも係らず、全体の信号対雑音比は変わらない。しかし、デバイス自体が追加の雑音を発生させるおそれがあり、この雑音が入力雑音に加えられると、信号対雑音比は減少する。従って、全体の雑音レベルを下げるためには、デバイス自体によって加えられる雑音の量を減らすことが望ましい。
【０００４】
熱雑音は、概してジョンソン雑音と称され、導電材料における電子の熱運動によって発生させられる。この熱雑音は、概して、導電体内の電荷の熱運動により発生させられ、この導電体の絶対温度に比例する。熱雑音は、増幅器のようなデバイスの、信号レベルが低い入力回路内で発生する傾向がある。熱雑音レベルは、所定の温度で回路が達成できる雑音の最小値を制限する傾向がある。熱雑音は、周波数スペクトルの全体に亘って比較的均一になる傾向があり、ｋ（ボルツマン定数）及びＴ（ケルビン温度）に依存する。
【０００５】
ショット雑音は、一般的にポテンシャル障壁（電圧差）が存在しているところで発生する。かかるポテンシャル障壁の一例は、ＰＮ接合ダイオードである。ショット雑音は、電子及びホールが障壁を超えるときに発生する。一方、抵抗内にはポテンシャル障壁が存在しないので、抵抗は通常ショット雑音を発生しない。抵抗を流れる電流は、一般的にこのような信号変動を生じない。しかし、ダイオード及びダイオードに類似のデバイスを流れる電流では、小さな信号変動が生じる。この信号変動は、電子（すなわち、電荷）が一度に量子、つまり１つの電子の形態で到達することによるものである。従って、電流は連続ではなく、電子の電荷の量により制限される。
【０００６】
１／ｆ（ｆ分の１）の雑音は、概してフリッカ雑音と称され、核放射線、導体内の電子の流れといった様々な自然現象や、自然環境においてさえ見られるものである。フリッカ雑音は、半導体の結晶表面の欠陥に関連がある。雑音電力は、バイアス電流に比例する傾向があり、フリッカ雑音は、熱雑音やショット雑音とは異なり周波数の増大に応じて減少する。フリッカ雑音はデバイス特有となる傾向があるため、フリッカ雑音の正確な数学モデルは存在しない。しかし、フリッカ雑音は、低周波数で概して１／ｆで示されるように周波数に対し反比例する傾向がある。フリッカ雑音は、本来は、不規則である傾向にあるが、周波数スペクトルは均一ではないので、真の白色雑音だとみなされない。フリッカ雑音は、概して、フリッカ雑音の測定に時間がかかればかかるほど、測定時の変動は大きくなるという特性を有する傾向にある。同様に、フリッカ雑音の測定に時間がかからなければかからないほど、測定時の変動は小さくなる。時間が（１／周波数）に関連するので、このフリッカ雑音は、１／ｆ雑音といわれている。
【０００７】
フリッカ雑音は、ＦＥＴ及びバルクカーボン抵抗においてより顕著となる傾向にある。フリッカ雑音は、ＭＯＳＦＥＴ、ＣＭＯＳ、バイポーラ接合トランジスタ、インダクタ等を含む多くの他の種類のデバイスにおいても存在する。フリッカ雑音は、折点周波数ＦＬにより特徴づけられうるものであり、この折点周波数ＦＬとは、フリッカ雑音が、概して白色雑音と等しくなる点の周波数である。図１、２及び３を参照するに、これらの図には、周波数全体に対するフリッカ雑音のグラフが、折点周波数ＦＬと共に示されている。
【０００８】
フリッカ雑音は、デバイスの形状が小さくなるほど及び動作電圧が低くなるほど、顕著になる。高い周波数で、高いデータ転送速度を有する低電圧デジタル回路では、フリッカ雑音は論理エラーの主な発生原因となり、従って、フリッカ雑音の正確な測定の重要性を高める。デバイスのサイズが小さくなるほど、フリッカ雑音は増加し、フリッカ雑音が増加するほど、フリッカ雑音のバンド幅も広がる。従来では、フリッカ雑音の試験は、ＫＨｚの周波数領域で行われていたが、大きなフリッカ雑音を発生する小さなデバイスでは、フリッカ雑音スペクトルの特性をより完全に明らかにするために、フリッカ雑音試験システムが概して３０ＭＨｚまでの周波数でフリッカ雑音を測定できるようにすることが望ましい。本発明の前述した及びその他の目的、特徴及び効果は、添付図面と関連する以下の詳細な説明を参照することにより、一層容易に理解されるものである。
【図面の簡単な説明】
【０００９】
【図１】図１は、フリッカ雑音を示すグラフ線図である。
【図２】図２は、フリッカ雑音を示すグラフ線図である。
【図３】図３は、フリッカ雑音を示すグラフ線図である。
【図４】図４は、本発明に従って構成されたウェハプローブステーションの一実施形態の部分的な正面図である。
【図５】図５は、図４のウェハプローブステーションの頂面図である。
【図５Ａ】図５Ａは、環境制御室を部分的に開放した図４のウェハプローブステーションの部分的頂面図である。
【図６】図６は、図４のプローブステーションを部分的に断面として示す部分的な正面図である。
【図６Ａ】図６Ａは、図６の６Ａ−６Ａ線に沿った拡大断面図である。
【図７】図７は、電動式位置調整機構を環境制御室の底面を貫通させた封止アセンブリの頂面図である。
【図８】図８Ａは、図４の８Ａ−８Ａ線に沿った詳細な拡大上面図である。図８Ｂは、図４の８Ｂ−８Ｂ線に沿った拡大断面図である。
【図９】図９は、図６の９−９線に沿ったチャックアセンブリを部分的で且つ詳細に示す頂面図である。
【図１０】図１０は、図９のチャックアセンブリを部分的に断面として示す正面図である。
【図１１】図１１は、プローブホルダ及びプローブを部分的に断面として示す側面図である。
【図１２】図１２は、図１１の１２−１２線に沿って部分的に断面として示す底面図である。
【図１３】図１３は、電界効果トランジスタ（ＦＥＴ）特性を示すグラフ線図である。
【図１４】図１４は、バイポーラ接合トランジスタ（ＢＪＴ）特性を示すグラフ線図である。
【図１５】図１５は、カーボン抵抗を示す線図である。
【図１６】図１６は、被試験デバイスである電界効果トランジスタ（ＦＥＴ）と一組の試験プローブチップとを示す線図である。
【図１７】図１７は、３端子被試験デバイスと、一組のプローブと、電源ユニットと、負荷ユニットと、基板バイアスユニットとを有するフリッカ雑音試験システムを示す線図である。
【図１８】図１８は、図１５のフリッカ雑音試験システムの電源ユニットを示す線図である。
【図１９】図１９は、図１５のフリッカ雑音試験システムの負荷ユニットを示す線図である。
【図２０】図２０は、図１５のフリッカ雑音試験システムの基板バイアスユニットを示す線図である。
【図２１】図２１は、保護されたストリップ線路の断面図である。
【図２２】図２２は、フリッカ雑音試験システムの一構成例を示す線図である。
【図２３】図２３は、被試験デバイスとしてのバイポーラ接合トランジスタ（ＢＪＴ）と一組の接触試験プローブチップとを示す線図である。
【図２４】図２４は、４端子被試験デバイスと、一組のプローブと、電源ユニットと、負荷ユニットと、ソースバイアスユニットと、基板バイアスユニットとを有する他のフリッカ雑音試験システムを示す線図である。
【発明を実施するための形態】
【００１０】
フリッカ雑音は、デバイスのサイズが小型になるほど増大し、フリッカ雑音が増大すると、フリッカ雑音のバンド幅、つまりフリッカ雑音の特性を完全に明らかにするために必要な測定範囲が広がる。小型のデバイスのフリッカ雑音の特性を明らかにするためには、測定システムの構成素子の周波数応答特性を良好にしたり、このシステムに悪影響を及ぼすおそれのある電気雑音を排除又は制御したり、試験状態にあるデバイスに対する直流測定を正確にしたりする必要がある。
【００１１】
集積回路（ＩＣ）は、半導体材料または半導体ウェハの上及び中に化学的にエッチングされた超小型回路を含む。通常、単一のウェハ上にいくつかのＩＣを製造し、その後ウェハプローブステーションで性能及び機能の試験を行った後、個々の回路に切り離す。ＩＣの試験ポイントは、通常、直交格子座標に沿って並べられ、プローブカード上では複数のプローブによって又は東西南北に配置では単一のプローブによって、試験しうる。同様に、複合デバイスにおけるＩＣは、一般的に直交座標に沿って配置される。ウェハ上の複数のデバイスに対してフリッカ雑音を測定することは、統計的な有意性を確立するための十分なデータを得るために、且つウェハ上の様々な位置でのフリッカ雑音の変動を観測するために望ましい。プローブステーションは、ＩＣが複合デバイスに組み込まれる前及び組み込まれた後の双方でＩＣの性能及び機能を試験するためにも用いられる。
【００１２】
図４、５及び６を参照するに、プローブステーションの一実施形態は、多数のジャッキ１４ａ、１４ｂ、１４ｃ、１４ｄを介して載置台（プラテン）１２を支持するベース（基部）１０（部分的に図示）を具えている。これらの多数のジャッキは、後述する目的のために、載置台をベースに対して垂直方向で僅か（１インチ（２．５４ｃｍ）の約１０分の１）ずつ選択的に上下させる。プローブステーションのベース１０によって、方形のプランジャ１８を有する電動式ポジショナ１６も支持されている。この方形のプランジャ１８は、試験状態にあるウェハ又はその他の被試験装置（ＤＵＴ）を支持するための可動式のチャックアセンブリ２０を支持している。チャックアセンブリ２０は、載置台１２内の大きな孔２２の中を自由に通ることができ、この孔２２は、チャックアセンブリが、載置台とは無関係にポジショナ１６によってＸ、Ｙ及びＺ軸に沿って、すなわち相互に直交する２つの軸Ｘ及びＹに沿って水平方向に、且つＺ軸に沿って垂直方向に移動させうるものである。同様に、載置台１２は、ジャッキ１４により垂直に動かされる場合も、チャックアセンブリ２０及びポジショナ１６とは無関係に移動する。
【００１３】
載置台１２の上には、複数の個々のプローブポジショナ（そのうちの１つのみを２４で示す）が装着されており、各プローブポジショナが延長部材２６を有し、この延長部材２６にはプローブホルダ２８が装着されており、このプローブホルダ２８は、チャックアセンブリ２０上に装着されたウェハ及びその他の試験デバイスに接触させるためのプローブ３０を支持している。プローブポジショナ２４は、プローブホルダ２８の位置、従って、プローブ３０の位置を、チャックアセンブリ２０に対して、Ｘ、Ｙ及びＺ軸に沿って調整するためのマイクロメータ調整装置３４、３６及び３８を有している。Ｚ軸を、ここでは漠然と、プローブホルダ２８とチャックアセンブリ２０との間の「アプローチ軸」と称する。しかし、垂直でも線形でもないアプローチ方向に沿って、プローブチップとウェハ又はその他の試験デバイスとが互いに接触する場合には、このアプローチ方向も、「アプローチ軸」という用語の意味に含まれるものである。更なるマクロメータ調整装置４０は、チャックアセンブリ２０により支持されているウェハ又はその他の試験デバイスに対するプローブの平面性を調整するためにプローブホルダ２８の傾きを調整する。各々がそれぞれのプローブを支持する１２個の個々のプローブポジショナ２４を、車輪のスポークのようにチャックアセンブリに向って放射状に収束するように載置台１２上でチャックアセンブリ２０の周りに配置することができる。かかる配置では、個々のポジショナ２４は、それぞれ独立して自身のプローブをＸ、Ｙ及びＺ方向に調整することができ、一方ジャッキ１４は、載置台１２を、従って、全てのプローブポジショナ２４及びこれらのプローブを一体に上下させるように動作させることができる。
【００１４】
不所望な電気的雑音は、フリッカ雑音を測定する上で重大な障害となる。雑音は様々な原因で発生するおそれがあるので、プローブステーションには、試験環境を雑音から隔離するために一般的に環境制御室が設けられている。環境制御室は、載置台１２にしっかりと取り付けられている上側ボックス部４２と、ベース１０にしっかりと取り付けられている下側ボックス部４４とから構成されている。両ボックス部は、ＥＭＩ（電磁障害）を遮蔽するために鋼鉄又はその他の適切な導電性材料でできている。ジャッキ１４が載置台１２を上下させるように動作した際に、２つのボックス部４２及び４４間の垂直方向の移動が僅かとなるようにするために、導電性弾性発泡体ガスケット４６、好ましくは銀又はカーボン含浸シリコンで構成された導電性発泡体ガスケット４６を、環境制御室の前端部の接合部で周囲的に下側ボックス部４４と載置台１２との間に配置させ、その結果、２つのボックス部４２及び４４間で垂直方向の相対的な移動が生じることにかかわらず、ＥＭＩ封止と、実質的なハーメチック封止と、光の封止との全てが維持されるようにする。上側ボックス部４２は載置台１２にしっかりと取り付けるが、同様なガスケット４７を、上側ボックス部４２と載置台の上面との間に配置して封止機能を最大にするのが好ましい。
【００１５】
図８Ａ及び図８Ｂを参照するに、上側ボックス部４２の上面には、八角形の鋼鉄製ボックス４８が設けられている。この八角形の鋼鉄製ボックス４８は、サイドパネル４９ａ及び４９ｂのような８つのサイドパネルを有し、それぞれのプローブポジショナ２４の延長部材２６は、サイドパネルを貫通して動くことができる。各パネルは、上記のガスケットの材料に類似しうる弾性発泡体のシート５０がそれぞれ配置されている中空ハウジングを具えている。この弾性発泡体には、スリット５２のようなスリットが、各パネルハウジングの内面及び外面に形成されているスロット５４と整列されるように、垂直方向で部分的に形成され、各プローブポジショナ２４の各延長部材２６がパネルハウジングを貫通移動しうるようになっている。発泡体にスリットが形成されていることにより、環境制御室に得られたＥＭＩ封止と、実質的なハーメチック封止と、光の封止とを保った状態で、各プローブポジショナの延長部材２６を、Ｘ、Ｙ及びＺ軸方向に移動させることができる。４つのパネルでは、Ｘ及びＹ軸方向の移動の範囲を広げるために、発泡体シート５０が、スロット５４を有する一組の鋼鉄製プレート５５間に挟まれている。かかるプレートは、パネルハウジングの内面及び外面に形成された大きなスロット５６で規定された移動範囲内で、パネルハウジング内を横方向に摺動しうる。
【００１６】
八角形のボックス４８の上には、円形の観察孔５８が設けられ、この円形の観察孔５８は、その内部に埋め込まれた円形の透明な密閉窓６０を有している。ブラケット６２は、この透明な密閉窓を介して光を通過させるか、遮断するかを選択するための有孔摺動シャッタ６４を保持している。セットアップ時又は動作時に、ウェハ又は他の試験デバイスを拡大表示したり、正確なプローブ配置のためにプローブの先端を拡大表示したりするために、ＣＲＴモニタに接続された立体鏡（図示せず）を、透明な密閉窓の上に配置することができる。あるいはまた、透明な密閉窓６０を取り除いて、発泡体ガスケットにより囲まれた顕微鏡レンズ（図示せず）を観察孔５８に貫通させ、発泡体ガスケットがＥＭＩ封止、ハーメチック封止及び光の封止を実現するようにしうる。
【００１７】
環境制御室の上側ボックス部４２は、ヒンジ結合された鋼鉄製ドア６８を有し、この鋼鉄製ドア６８は、図５Ａに示されるようにヒンジ７０の枢軸を中心として外側に回動する。ヒンジは、上側ボックス部の頂面と密接して重なり合う摺動周縁封止部６８ａを形成するように、上側ボックス部４２の頂面に向かって下方にドア６８を押圧する。ドアが開き、チャックアセンブリ２０を、図５Ａに示されるように開くドアの下側のポジショナ１６により移動しうる状態になると、チャックアセンブリを、装填したり取り出したりするアクセスを行いうる。
【００１８】
図６及び７を参照するに、環境制御室の完全密閉状態は、互いに摺動可能に積み重ねられた一連の４つの密閉プレート７２、７４、７６及び７８を設けることにより、電動式ポジショナ１６による位置調整（位置決め）移動の全体に亘っても同様に維持される。これらプレートの大きさは、各プレート７２、７４、７６及び７８内に形成された中央孔７２ａ、７４ａ、７６ａ及び７８ａ並びに下側ボックス部４４の底面４４ａ内に形成された孔７９ａの各大きさが順に大きくなるように、上から下に向かって大きくなる。最上部のプレート７２の中央孔７２ａは、垂直方向に移動しうるプランジャ１８の軸受ハウジング１８ａの周りに密接に嵌合している。その下のプレート、つまりプレート７４は、上方に突出した周縁部７４ｂを有し、この周縁部７４ｂは、プレート７２がプレート７４の頂面に亘って摺動することができる範囲を制限している。プレート７４の中央孔７４ａは、ポジショナ１６がプランジャ１８及びプランジャ１８の軸受ハウジング１８ａを、最上部のプレート７２の縁がプレート７４の周縁部７４ｂに接触するまで、Ｘ及びＹ軸に沿って横方向に移動させうる寸法とする。しかし、かかる接触が生じた際に、孔７４ａが最上部プレート７２によって覆われなくならないようにこの孔７４ａの寸法を十分小さくし、従って、プランジャ１８及びその軸受ハウジングのＸ及びＹ軸に沿った動きに関わらず、プレート７２及び７４間で、密閉は維持されるようにする。更に、プレート７２が周縁部７４ｂに接触する方向へプランジャ１８及び軸受ハウジングを更に移動させると、プレート７４が、その１つ下のプレート７６の周縁部７６ｂの方向に摺動することになる。プレート７６の中央孔７６ａは、プレート７４が周縁部７６ｂに接触する程度に十分大きくするが、プレート７４が孔７６ａを覆わなくならないように十分小さくし、これにより同様にプレート７４及び７６間の密閉を維持するようにする。プランジャ１８及び軸受ハウジングを同じ方向に更に移動させることにより、プレート７６及び７８をこれらの下側のプレートに対し同様に摺動させ、孔７８ａ及び７９ａが覆われなくならずに、これらプレートが周縁部７８ｂ及び下側ボックス部４４の側面にそれぞれ接触するようになる。大きさを順次大きくした中央孔及び摺動プレートの組み合わせにより、プランジャ１８は、ポジショナ１６によりＸ及びＹ軸に沿って全範囲に亘って移動することができ、しかも、かかる位置調整移動に関わらず、環境制御室は密閉された状態に維持される。この構造により実現されるＥＭＩ封止は、ポジショナ１６の電気モータに対しても効果的である。その理由は、ポジショナ１６の電気モータは、摺動プレートの下側に位置している為である。
【００１９】
図６、９及び１０を特に参照するに、チャックアセンブリ２０は、環境制御室が有っても無くても使用しうる独特なモジュール構造をしている。プランジャ１８は、調整プレート７９を支持し、この調整プレート７９は、アプローチの軸線に沿って、プローブから順々に離れて位置する第１、第２及び第３のチャックアセンブリ構成要素８０、８１及び８３を支持している。構成要素８３は、導電性で方形の台又はシールド（遮蔽体）８３であり、これに、円形の導電性構成要素８０及び８１が着脱自在に装着されている。構成要素８０は、平坦で上を向いているウェハ支持面８２を有し、このウェハ支持面８２には、垂直方向の孔８４のアレイが開けられている。これらの孔は、Ｏリング８８により分離された区画室にそれぞれ連通しており、これらの区画室は、個別に制御される真空弁（図示せず）を介して真空源に通じている真空ライン９０ａ、９０ｂ及び９０ｃ（図９）に個別に接続されている。それぞれの真空ラインは、ウェハを保持するために、それぞれの区画室及びこれらの孔を真空源に接続したり、或いはウェハを除去するために、孔を真空源から分離させたりするのを、従来のように選択的に行う。それぞれの区画室及びこれらの対応する孔を別々に操作しうることにより、チャックは、様々な直径のウェハを保持することができるようになる。
【００２０】
ウェハ又はその他のＤＵＴが構成要素８０により支持されている間に、同時に接点基板又は校正基板を支持する目的で、円形の構成要素８０及び８１に加えて、構成要素８３の隅部には予備チャック９２及び９４のような予備チャックを、ねじ（図示せず）により構成要素８０及び８３とは独立させて着脱自在に装着する。予備チャック９２及び９４の各々は、独自の別個の上向きの平面１００及び１０２をそれぞれ有し、これらの平面は、構成要素８０の表面８２と平行関係にある。真空孔１０４は、平面１００及び１０２を貫通して各予備チャックの本体内部の区画室とそれぞれ連通している。これらの区画室のそれぞれは、個別の真空ライン及び個別に独立動作する真空弁（図示せず）を介して真空源に通じていて、各真空弁は、構成要素８０の孔８４の作用とは独立して、真空源に対し孔１０４のそれぞれの組をそれぞれ接続又は分離し、ウェハ又はその他の試験デバイスから独立して、平面１００及び１０２にそれぞれ位置する接点基板又は校正基板を選択的に保持したり取り外したりする。設けるのが任意である金属シールド１０６は、構成要素８３の縁から上方に突出させて、他の構成要素８０、８１及び予備チャック９２、９４を囲むようにする。
【００２１】
チャックアセンブリの全ての構成要素８０、８１及び８３と、チャックアセンブリの付加的な構成要素７９とは、導電性金属で構成され、ねじ９６のような金属製のねじによって着脱自在に相互連結されているが、これらの構成素子は互いに電気絶縁されている。図６及び６Ａを参照するに、この電気絶縁は、弾性誘電体のＯリング８８に加えて、誘電体のスペーサ８５及び誘電体のワッシャ８６が設けられていることにより実現されている。このようにすることにより、ねじ９６を、各ねじによって互いに結合させる２つの構成要素のうち下側の構成要素に開けた特大の孔（ねじにとっては大きすぎる孔）に貫通させ、このことによりねじの軸部とこの下側の構成要素との間の電気的接触を避けるという事実と相俟って、望ましい電気絶縁を実現する。図６から明らかなように、誘電体スペーサ８５は、チャックアセンブリの相互連結された構成要素の対向する表面の面積のうちほんの僅かに亘って延在しており、従って、対向する表面間にはそれぞれの表面積の大部分に亘って空隙が存在することになる。かかる空隙は、チャックアセンブリのそれぞれの構成要素間の空隙における誘電率を最小化し、このことに対応して、構成要素間の静電容量や、電流がある構成要素から他の構成要素に漏洩するおそれを最小化する。スペーサ８５及びワッシャ８６は、高い寸法安定性及び高い体積抵抗率と対応する可能な限り低い誘電率を有する金属で構成するのが好ましい。スペーサ及びワッシャに適切な材料は、ガラスエポキシ樹脂やイー・アイ・デュポン（E. I. DuPont）社によりデルリン（Delrin：登録商標）という名称で市販されているアセタールホモポリマ樹脂である。
【００２２】
図９及び１０を参照するに、チャックアセンブリ２０は、一般に１０８及び１１０で示す着脱自在の一対の電気コネクタアセンブリをも有している。電気コネクタアセンブリ１０８及び１１０は、互いに電気的に絶縁されている少なくとも２つの導電性コネクタ構成要素１０８ａ、１０８ｂ及び１１０ａ、１１０ｂをそれぞれ有している。コネクタ構成要素１０８ｂ及び１１０ｂは、それぞれコネクタ構成要素１０８ａ及び１１０ａを保護するように同軸的に囲むのが好ましい。必要に応じて、コネクタアセンブリ１０８及び１１０は、図１０に示されるように、コネクタ構成要素１０８ｂ及び１１０ｂをそれぞれ囲むような外側のシールド１０８ｃ、１１０ｃをそれぞれ含むような三軸構成とすることもできる。必要に応じて、外側のシールド１０８ｃ及び１１０ｃは、遮蔽ボックス１１２及びコネクタ支持ブラケット１１３を介してチャックアセンブリの構成要素８３に電気的に接続しうる。しかし、かかる電気的接続は、特に周囲にＥＭＩを遮蔽するボックス部４２、４４が存在する場合には任意的なことである。いずれにせよ、コネクタ構成要素１０８ａ及び１１０ａは、コネクタプレート１１４に並列に電気接続され、このコネクタプレート１１４は、曲面である接触面１１４ａに沿うように、ねじ１１４ｂ及び１１４ｃによってチャックアセンブリの構成要素８０の湾曲縁に密接した状態で且つ着脱自在に連結されている。一方、コネクタ構成要素１０８ｂ及び１１０ｂはコネクタプレート１１６に並列に接続されており、このコネクタプレート１１６も同様に構成要素８１に密接した状態で且つ着脱自在に連結されている。コネクタ構成要素は、ボックス１１２にあけた方形の開口部１１２ａを自由に貫通し、ボックス１１２、従って、構成要素８３から電気的に絶縁され、且つ互いに電気的に絶縁される。ねじ１１８のような位置決めねじは、コネクタ構成要素を、コネクタプレート１１４及び１１６のそれぞれに着脱自在に固定する。
【００２３】
同軸又は図示されているように三軸ケーブル１１８及び１２０は、着脱自在の電気コネクタアセンブリ１０８及び１１０の一部を形成し、同様に、これらの三軸の着脱自在のコネクタ１２２及び１２４も電気コネクタアセンブリ１０８及び１１０の一部を形成しており、これらの三軸コネクタ１２２及び１２４は、環境制御室の下側ボックス部４４の壁部を貫通している為、これら三軸コネクタ１２２及び１２４の外側のシールドが環境制御室と電気的に接続されている。これらの三軸コネクタ１２２及び１２４には、更なる三軸ケーブル１２２ａ及び１２４ａを着脱自在に接続できる。これらの三軸ケーブル１２２ａ及び１２４ａは、試験アプリケーションに応じた適切な試験機器、例えば、ヒューレットパッカード社の４１４２ＢモジュールＤＣ電源／モニタ又はヒューレットパッカード社の４２８４ＡプレシジョンＬＣＲメータから得られる。ケーブル１１８及び１２０が単なる同軸ケーブルであるか又は２つの導体のみを有する他の型のケーブルである場合、一方の導体が、コネクタ１０８ａ又はコネクタ１１０ａをそれぞれ有するコネクタ１２２又は１２４のそれぞれの内部（信号）コネクタ構成要素を接続しており、他方の導体が、コネクタ構成要素１０８ｂ又は１１０ｂをそれぞれ有するコネクタ１２２又は１２４の中間（保護）コネクタ構成要素をそれぞれ接続している。
【００２４】
いずれにせよ、着脱自在のコネクタアセンブリ１０８、１１０は、これらと２つのコネクタプレート１１４、１１６と相互接続されている為に、即座に使用できる信号及び保護接続を、即座に使用できる保護されたケルビン接続とともに、チャックアセンブリの構成要素８０及び８１にそれぞれ提供する。チャックアセンブリの保護のみが必要となるアプリケーション、例えば試験デバイスから構成要素８０を流れる低電流漏洩の測定では、信号ラインが、コネクタ構成要素１０８ａ及びコネクタプレート１１４を介してチャックアセンブリの構成要素８０に提供されるとともに、保護ラインが、コネクタ構成要素１０８ｂ及びコネクタプレート１１６を介して構成要素８１に提供されるようにするために、オペレータが、信号保護ケーブル１２２ａをヒューレットパッカード社の４１４２ＢモジュールＤＣ電源／モニタのような試験機器から着脱自在のコネクタ１２２に接続することのみが必要となる。あるいはまた、チャックアセンブリへのケルビン接続が、低い静電容量を測定に必要となる場合のような低電圧測定のために望まれる場合には、オペレータは、一対のケーブル１２２ａ及び１２４ａを、ヒューレットパッカード社の４２８４ＡプレシジョンＬＣＲメータのような適切な試験機器からのコネクタ１２２及び１２４にそれぞれ単に取り付けるだけでよい。これにより、電源及び測定ラインが、コネクタ構成要素１０８ａ及び１１０ａ並びにコネクタプレート１１４を介して、構成要素８０に提供され、且つ保護ラインが、コネクタ構成要素１０８ｂ及び１１０ｂ並びにコネクタプレート１１６を介して、構成要素８１に提供される。
【００２５】
図８ｂ、１１及び１２を参照するに、それぞれ個別に移動可能で、プローブ構成要素３０ａの対を有するプローブ３０は、プローブホルダ２８によりそれぞれ支持され、プローブホルダ２８は、プローブポジショナ２４のような様々なプローブポジショナの延長部２６によりそれぞれ支持されている。各プローブポジショナ２４の上には、遮蔽ボックス１２６が載置されており、この遮蔽ボックス１２６の上には、一対の三軸コネクタ１２８、１３０が装着されており、前述したように、三軸ケーブル１３２が適切な試験機器から各三軸コネクタに入り込んでいる。各三軸コネクタは、内側のコネクタ構成要素１２８ａ、１３０ａと、中間のコネクタ構成要素１２８ｂ、１３０ｂと、外側のコネクタ構成要素１２８ｃ、１３０ｃとを同心配置で有している。各外側のコネクタ構成要素１２８ｃ、１３０ｃは、遮蔽ボックス１２６との連結により、終端している。これとは相違し、内側のコネクタ構成要素１２８ａ、１３０ａ及び中間のコネクタ構成要素１２８ｂ、１３０ｂは、保護されたケーブルである一対の同軸ケーブル１３４、１３６の内側及び外側の導体にそれぞれ接続されている。各ケーブル１３４、１３６は、同軸コネクタ１３８、１４０を介して、保護部材１４４により囲まれている中央導体１４２を有するプローブ構成要素３０ａで終端している。同軸ケーブル１３４、１３６を、特に八角形のボックス４８の外側の領域において十分に遮蔽するために、導電性遮蔽チューブ１４６がケーブル１３４、１３６の周りに設けられ、遮蔽ボックス１２６を介して、三軸コネクタ１２８、１３０の外側のコネクタ構成要素１２８ｃ、１３０ｃに電気的に接続されている。遮蔽チューブ１４６は、プローブポジショナ２４の延長部材２６を通した発泡体５０のスリットと同じ発泡体５０のスリットを通過している。従って、それぞれ個別に動くプローブ３０は、それぞれ個別に動く自身のプローブホルダ２８だけではなく、保護された同軸ケーブルに対してそれぞれ個別に動く自身の遮蔽チューブ１４６も有している。各遮蔽チューブは、自身のプローブホルダと一体となって動き、他の位置調整機構２４による他のプローブホルダの動きからは独立している。このようにそれぞれ個別に動くプローブは、通常、遮蔽接続及び保護接続されるようにもうけられておらず、この欠点は上述した構造により解決される為、上述した特徴は、特に有利なものである。従って、各プローブ３０の個々の位置調整能力に係らない完全な遮蔽と矛盾せずに、チャックアセンブリ２０の場合と同じ即座に使用できる保護及びケルビン接続技術に対してプローブ３０を用いることができる。
【００２６】
フリッカ雑音は、デバイスを流れるＤＣ電流に比例し、フリッカ雑音の測定値は、デバイスのＤＣバイアスに密接に関連している。フリッカ雑音の測定に先行して、一般的に、被試験デバイス（ＤＵＴ）のＤＣ特性解析が行われる。ＤＣ測定値は、相互コンダクタンス（Ｇｍ）及びチャネルコンダクタンス（Ｒｍ）を計算するために用いられ、これらのコンダクタンスは、フリッカ雑音データを表わすのに用いられる。ＤＣ特性解析では、デバイスがバイアスされ、その性能が測定される。ＤＣ特性解析中、デバイスとテストセットアップの種々の機器との間の信号経路は、ＤＣ電流の正確な測定が小型のデバイス特有のフェムトアンペアの範囲で行えるように、保護する必要がある。
【００２７】
図１３を参照するに、この図１３には一般的なＦＥＴのＩＤ‐ＶＤ特性が示されている。図１４を参照するに、この図１４には一般的なバイポーラトランジスタのＩｃ‐Ｖｃｅ特性が示されている。試験状態にあるトランジスタ又は他の被試験デバイスの動作点を正確に設定するために、そのＤＣ特性を正確に測定する必要がある。一般的には、被試験デバイスのバイアス点特性が決定されるように、電圧レベル及び電流レベルの双方、又はいずれか一方を比較的正確に決定することが要求される。この決定は、一般的に、被試験デバイスに与えられる電圧及び電流の双方、又はいずれか一方を連続的に又は離散的に測定することにより行われる。従って、フリッカ雑音測定では、その後の試験を被試験デバイスの線形領域特性で行なうのが通常望ましい。この特性は、特性曲線の左側では一般的に急勾配になっている。特にフェムトアンペアの範囲での測定が必要となる状況で動作する非常に小型のデバイスにおいて、十分正確な測定を行うためには、電源、負荷及び基板信号のそれぞれの信号経路の１つ以上を、保護された経路とするのが好ましい。従って、被試験デバイスの十分正確なバイアス点を、後のフリッカ雑音測定のために、被試験デバイスの特性曲線を測定することにより決定しうる。更に、信号及びプローブ検査の完全性を維持し、且つ雑音の混入を最少にするためには、ＤＣ特性解析とフリッカ雑音測定との間で配線に変化がないようにするのが極めて望ましいことである。
【００２８】
図１５を参照するに、カーボン抵抗１９０の場合、抵抗性材料は、分子レベルで不連続性を有し、抵抗内の電流経路は、時間とともに変化する傾向にある。わずかな経路変化は、これに対応して時間とともに抵抗値を変化させ、雑音を発生させる傾向にある。
【００２９】
図１６を参照するに、Ｎチャネルの電界効果トランジスタ（ＦＥＴ）２００が、ゲート２０２、ドレイン２０４、ソース２０６及び基板２０８の端子を具えるように図示されている。あらゆるＦＥＴは、図２３に示すようなバイポーラ接合トランジスタ（ＢＪＴ）のベース８０２、コレクタ８０４及びエミッタ８０６にほぼ類似するゲート、ドレイン及びソース端子を有する。このようなバイポーラトランジスタは３端子デバイスとして知られている。ＪＦＥＴと相違し、あらゆるＦＥＴは、本体とか、ベースとか、バルクとか、基板と称される第４の端子２０８も有している。この第４の端子は、トランジスタを動作状態のバイアスする技術的な目的に用いられる。回路設計において、基板端子を重要なことで使用することは珍しいが、基板端子を存在させることは、集積回路の物理的な配置を設定する際に重要なこととなりうる。
【００３０】
端子の名称は、これら端子の機能に関連するものである。ゲート端子２０２は、物理ゲートの開閉を制御するものとして考えうる。このゲートは、ソース２０６とドレイン２０４との間のチャネルを作り上げたり取り除いたりすることにより、それぞれ電子を流したり、電子をせき止めたりする。印加電圧が作用すると、電子は、ソース端子からドレイン端子へ流れる。本体又は基板は、ゲート、ソース及びドレインが位置する半導体のバルクを意味するものである。通常本体の端子は、トランジスタの種類に応じて、回路内で最も高い又は最も低い電圧の点に接続される。本体の端子及びソース端子は、しばしば互いに接続される。その理由は、ソースもしばしば、回路内の最も高い又は最も低い電圧の点に接続されるためである。しかし、トランスミッションゲート及びカスケード回路のように、かかる構成を有さないＦＥＴを使用する場合がしばしばある。
【００３１】
図１７及び１８を参照するに、フリッカ雑音試験システム３００は、適切なプローブポジショナ２４に隣接した載置台１２の上に装着するのが好ましい信号捕捉モジュール１８０を有しうる。この信号捕捉モジュールには、電源ユニット３０２、負荷ユニット３０４及び基板バイアスユニット３０６のスイッチ、抵抗、フィルタ及び増幅器を設けるのが好ましい。フリッカ雑音試験システムは、複数のプローブチップと、被試験デバイス（ＤＵＴ）３５０と、他の関連する構成要素とを有するプローブ３１０をも具えている。３端子ＤＵＴは、通常ソース２０６、ドレイン２０４、ゲート２０２又は同様の端子を有し、ＦＥＴの場合には第４の端子、すなわち、基板２０８の端子をも有している。ソース２０６、ドレイン２０４、ゲート２０２及び基板２０８には、１つ以上のプローブを接続しうる。プローブチップ２１０は、ソース２０６と電気的に相互接続しうる。あるいは、ソースは、一般的にアース電位の点に接続される。プローブチップ２１２は、ドレイン２０４に電気的に相互接続しうる。プローブチップ２１４は、ゲート２０２に電気的に相互接続しうる。プローブチップ２１６は、基板２０８に電気的に相互接続しうる。場合によっては、基板２０８は、ソース２０６に電気的に相互接続されている。このように、被試験デバイスとの各相互接続ラインが、プローブ又は接触用の構成要素に電気的に相互接続される。
【００３２】
図１８を参照するに、被試験デバイス３５０のゲート（又は他の構成要素）には、電源３１２から直流バイアス電圧が与えられる。被試験デバイスがＦＥＴの場合、ベース電流はほぼゼロである。被試験デバイスがバイポーラ接合トランジスタの場合、ベース電流はより大きくなる。フリッカ雑音を、特に小型のデバイスの場合にフェムトアンペアの領域に至るまで、正確に求めるためには、被試験デバイス３５０のゲート２０２に供給された信号を正確に決定することが重要となる。
【００３３】
多くのプローブ検査状況では、（著しく変化することはない）直流信号に関連する漏洩電流は、無視しうるものと考えられる。しかし、フリッカ雑音は、極めて低い信号レベルで発生し、非常に小型のデバイスのフリッカ雑音を測定しようとする場合、信号経路内の極めて小さいレベルの雑音は、測定を不可能とはしないまでも困難とするおそれがある。例えばＤＵＴのＤＣ特性解析のような測定では、信号経路は、関連する保護信号経路で構成しうる。保護信号経路は、円筒状の「保護」導体で同軸引込線のそれぞれの内部コアを囲むことにより、チャネル間の漏洩電流を抑圧するのに用いられる。保護導体は、電源の出力チャネル内の帰還回路により内部コアと等しい電位に維持されている。出力保護導体及び内部導電性コア、つまり信号経路の電位は、互いに実質的に追従するので、これらの導体を分離する内部の誘電体が低い抵抗率を有する材料で形成されているか又は高い抵抗率を有する材料で形成されているかに関係なく、この誘電体を横切って流れる漏洩電流は無視しうる。漏洩電流は依然として各ケーブルの保護導体間を流れるが、このことは、これらの保護導体は内部の導電性コアと違って低いインピーダンスを有するため、一般的に問題とはならない。
【００３４】
他の構造も同様に、関連する信号電流に対する保護信号を供給するために用いられうる。図２１を参照するに、ストリップ線路構造７００の場合、信号経路は、中心導体７０２（例えばフォース信号）とすることができ、保護経路７０４は、信号経路の両側に配置して、通路７０６により、信号経路下の平面内にある保護経路７０８に接続し、保護経路が部分的に信号経路を囲むようにしうる。
【００３５】
図１８を参照するに、フリッカ雑音測定システムの電源ユニット３０２により、直流電源３１２と被試験デバイスのゲート２０２との間を導電接続している。直流電源３１２は、直流電圧源及び直流電流源を具え、測定能力のある電源モニタユニット（ＳＭＵ）とするのが好ましい。一般的に、三軸ケーブル４０２、４０４によって、電源ユニットに接続されているＳＭＵは、保護信号を同軸導体４０６、すなわち保護経路に供給することができ、この保護経路は、信号経路、すなわち直流電圧信号や直流電流信号を供給する三軸ケーブルの中心導体４０８を囲んでいる。直流信号を保護する技術を用いることにより、低いレベルの電流測定能力が、特に多くのデバイスにとって適切であるフェムトアンペア範囲での電流測定能力が著しく改善される。ＤＣ特性解析の測定では、電源ユニットのリレー４１０及び４１２は、ＤＣ位置４１４において動作して、ＳＭＵと電源ユニットとを接続している三軸ケーブル４０２の中心導体４０８と、２つのリレーを接続する導体４１６と、電源ユニットをプローブチップ２１４に導電的に接続している三軸ケーブル４２２の中心導体４２０とを有するゲート信号経路が、電源、すなわちＳＭＵ３１２をＤＵＴのゲート２０２端子に導電的に接続するようにする。電源ユニットの第３のリレー４２４も、ＤＣ位置４１４で導電するように動作し、ＳＭＵから電源ユニットへのケーブル４０２の同軸導体４０６を、電源ユニットをプローブに接続しているケーブル４２２の同軸導体４２６に導電的に接続している。保護信号経路は、リレー４１０とリレー４１２とを接続しているストリップ線路４１８の一部になりうる信号経路４１６を少なくとも部分的に囲んでいる部分４２８をも有している。保護信号経路のこの部分は、ストリップ線路の一部にもすることができ、リレー４１０、４１２の端子での保護機能を提供する部分４３０、４３２まで延在させるのが好ましい。プローブチップ２１４の信号経路は、三軸ケーブル４２２の中心導体４２０によって、ソースユニット３０２の信号経路４１６に接続するのが好ましい。また、プローブチップ２１４からの保護経路は、ＳＭＵを電源ユニットに接続しているケーブルの保護経路４０６に接続されている。このように、電源ユニットに供給される保護信号は、この電源ユニット３０２を介してプローブにおける保護経路へ、そして被試験デバイス３５０に隣接した領域へと、供給される。いずれにしても、直流ゲート信号用の信号経路は、電源ユニットの入力端から出力端への関連する保護信号経路を有し、信号漏洩経路を減少させるようにする必要がある。
【００３６】
図１９を参照するに、ＤＣ測定では、保護信号経路が負荷ユニット３０４にも設けられているのが好ましい。ＤＣ測定では、負荷ユニットのリレー５１０及び５１２は、ＤＣ位置５１４において導通するように動作し、第２のＳＭＵ３１４と負荷ユニットとを接続する三軸ケーブル５０２の中心導体５０８と、２つのリレー５１０及び５１２と負荷ユニットをプローブチップ２１２に導電的に接続している三軸ケーブル５２２の中心導体５２０とを接続している導体５１６とを有する負荷信号経路が、負荷電力となる電源、すなわち第２のＳＭＵ３１４をＤＵＴのドレイン２０４の端子に導電的に接続する。負荷ユニットの第３のリレー５２４も、ＤＣ位置５１４で導通するように動作し、ＳＭＵから負荷ユニットへのケーブル５０２の同軸導体５０６を、負荷ユニットをプローブに接続するケーブル５２２の同軸導体５２６に導電的に接続する。ケーブル５２２の同軸導体５２６は、プローブチップ２１２から負荷ユニットの保護信号経路５２７への負荷保護経路を実現している。保護信号経路は、リレー５１０とリレー５１２とを接続している負荷信号経路５１６を少なくとも部分的に囲んでいる部分５２８を有している。負荷保護信号経路のこの部分は、ストリップ線路の一部とすることができ、リレー５１０、５１２の端子を保護する部分５３２、５３４まで延在させるのが好ましい。このように、負荷ユニットに供給される保護信号は、プローブに対するこの負荷ユニットを介してプローブにおける負荷保護経路へ、及びＤＵＴ３５０のドレインに隣接した領域へ供給される。いずれにしても、直流ドレイン信号用の信号経路は、負荷ユニットの入力端から出力端への関連する保護信号経路を有し、信号漏洩経路を減少させる必要がある。直流信号を保護する技術を用いることにより、低いレベルの電流測定能力、特にフェムトアンペア範囲での電流測定能力を著しく改善させることができる。
【００３７】
図２０を参照するに、基板バイアスユニット３０６も、３つのリレー６１０、６１２及び６２４を有している。これらのリレーは、直流測定動作用の基板バイアス信号経路６１６を構成するように動作させることができる。リレーがＤＣ位置６１４にシフトされると、基板バイアス信号経路６１６は、基板２０８及びＤＵＴのソース端子に接触しているプローブチップ２１０及び２１６に接続されている三軸ケーブル６２６の中心導体６２０から、基板バイアスユニットを第３のＳＭＵ３１６に接続している三軸ケーブル６０２の中心導体６０８に導電的に接続され、この第３のＳＭＵ３１６は、図１７に図示されている場合は、ＤＵＴのソース及び基板に対しアース電位を生じている。基板バイアスユニットの第３のリレー６２４をＤＣ位置６１４にシフトさせることにより、基板バイアスユニットの基板バイアス保護経路６２７の部分を、プローブチップ２１０、２１６に接続されているケーブル６２２の同軸保護導体６２６と、基板バイアスユニットを第３のＳＭＵ３１６に接続している三軸ケーブル６０２の同軸保護導体６０６との間に導電的に接続させる。基板バイアス信号経路の電圧と実質的に等しい電圧を基板バイアス保護経路に加えることにより、信号漏洩が減少する。電源ユニットに供給する保護信号は、プローブに対するこの電源ユニットを介して、プローブにおける保護経路へ、及びＤＵＴに隣接した領域へ供給される。ＤＵＴの基板端子は、多くの場合、アース電位に設定されているが、ＤＵＴの基板端子は、異なる電位に設定しうる。図１７に図示されているように、ソースは、基板と同じ電位の点に接続されている。しかし、図２４を参照するに、ソースは、基板とは異なる電位の点に接続しうる。そして、ソースバイアスユニット３２０により、ＤＵＴのソース端子２０６に対する個別の信号経路と、ＤＣ特性解析のための個別の信号経路用の保護経路３２４とを提供するようにしうる。
【００３８】
電源ユニット、負荷ユニット及び基板バイアスユニットのリレーは、好ましくは１テラオームより大きいオフ抵抗値を有するリードリレーとするのが好ましい。
【００３９】
ＤＵＴのＤＣ特性が定まると、フリッカ雑音を決定するために、一組の測定値を取得しうるようにする。特定の被試験デバイスに応じて、測定経路を、電源ユニット、負荷ユニット及び基板バイアスユニットのいずれか又はこれらの任意の組み合わせに設けることができる。ある場合には、必要に応じて、測定経路を、電源ユニット、負荷ユニット及び基板バイアスユニットと分離させることができる。信号及びプローブ検査の完全性を維持するため及び外部雑音の混入を最小にするためには、フリッカ雑音測定システムを、ケーブル又はプローブの何れも変更すること無しに、ＤＣ特性解析構成からフリッカ雑音測定構成に切り換えうるようにすることが極めて望ましいことである。フリッカ測定システム３００は、電源ユニット、負荷ユニット及び基板バイアスユニットのそれぞれのリレーをＮＯＩＳＥ（雑音）位置にシフトさせることにより、ＤＣ動作モードから雑音測定モードに切り換えうる。一般的には必要とされていないが、保護された信号経路を様々なユニットに設けることができれば、フリッカ雑音測定を行う場合、電源ユニット３０２のリレー４１０、４１２、４２４を雑音位置４４０にシフトさせることにより、電源信号経路と電源信号保護経路とを分断し、雑音信号経路４４２が、第１のＳＭＵ３１２から、ＤＵＴのゲート２０２と導電的に接触しているプローブチップ２１４に接続される。電源ユニットの雑音信号経路４４２は、ＳＭＵ３１２から雑音を遮断するために、高周波信号を減衰させ、ＤＣのみをＤＵＴまで供給させる低域通過フィルタ４４４を有することができる。
【００４０】
多くの場合、フリッカ雑音測定中にＤＵＴのインピーダンスを設定するために、ＤＵＴの１つ以上の端子に抵抗を加えることが望ましい。電源ユニットの低域通過フィルタ４４４の出力端は、ソースインピーダンスが変化するＤＵＴ範囲の条件に対応するために、複数のレジスタ４４６Ａ〜４４６Ｎを有するレジスタアレイ４４６に接続されている。ＤＵＴのゲートにとって望ましい負荷を得るために、アレイの適切な抵抗を、スイッチアレイ４５０の適切なスイッチを作動させることにより、選択しうる。
【００４１】
同様に、負荷ユニット３０４では、雑音信号経路（雑音測定経路）５４２内に低域通過フィルタ５４４を設けることができる。リレー５１０、５１２、５２４を作動させることにより雑音信号経路を選択するとともに負荷信号保護経路を接地させる。フリッカ雑音の測定が求められているので、被試験デバイスに供給される全ての高周波信号を著しく減衰させるために低域通過フィルタ５４４を設けるのが望ましい。低域通過フィルタ５４４の出力端は、ＤＵＴのドレイン２０４に加えられる望ましいインピーダンスを選択できるレジスタアレイ５４６に接続されている。ＤＵＴのドレインに望ましい負荷を与えるために、スイッチアレイ５５０の適切なスイッチを作動させることにより抵抗を選択し、適切な抵抗と信号経路とが相互接続されるようにする。一般的には必要とされていないが、負荷ユニット内で「雑音」信号経路に沿って保護経路を設けることができれば、保護信号経路を、リレー５２４によりアースに切り換えうる。
【００４２】
多くの場合、ドレイン又はコレクタは、フリッカ雑音を測定するための望ましい個所である。従って、負荷ユニット３０４には、被試験デバイスから信号出力を得るための低雑音増幅器（ＬＮＡ）５５２を設けることができる。この増幅器５５２は、抵抗とＤＵＴとの間の雑音測定信号経路と電気的に相互接続し、その結果、ＤＵＴと増幅器との間に大きな抵抗値が存在しなくなるようにするのが好ましい。図示されているように、負荷抵抗は、分圧器が、ドレイン（ＦＥＴ）又はコレクタ（ＢＪＴ）と、バイアス電圧源３１６とから構成されるように、ＤＵＴに対する負荷を提供する。フリッカ雑音の測定は、この分圧器のセンターで行うのが好ましい。比較的高い静電容量を有するブロッキングキャパシタ５６０は、好ましくは３０ＭＨｚまでの周波数を有するフリッカ雑音の測定を可能にする。ＤＵＴにより発生されたフリッカ雑音は、ブロッキングキャパシタを通過し、低雑音増幅器（ＬＮＡ）５５２により増幅される。ＬＮＡは、ＤＵＴからの雑音信号を増幅するが、ＬＮＡ自体の雑音が信号に加わることは、ほとんど又は全くない。
【００４３】
フリッカ雑音は、通常は、デバイスのバイアスにより雑音が自然発生する結果、ある時間間隔に亘って測定される。測定デバイスは、デジタルシグナルアナライザ（ＤＳＡ）５５４又はスペクトラムアナライザのような適切ないかなるデバイスとすることができる。ＤＳＡは、ＬＮＡからの信号を集め、この信号をデジタル形式に変換する。必要であれば、フリッカ雑音を分離し、このフリッカ雑音をディスプレイに表示するために、デジタルデータを後処理しうる。
【００４４】
基板バイアスユニット３０６は、低域通過フィルタ６４４を有するようにすることもできる。フリッカ雑音の測定が求められているので、低域通過フィルタを雑音信号経路（雑音測定経路）６４２内に設け、被試験デバイスに供給される全ての高周波信号を著しく減衰させるようにするのが望ましい。通常、基板に対しては抵抗を設ける必要がないので、所望に応じレジスタアレイを省略することができる。レジスタアレイが存在する場合には、スイッチアレイを用いて抵抗アレイから抵抗を取り出し、所望の負荷をＤＵＴに与えることができる。「雑音」信号経路６４２は、リレー６１０、６１２、６２４を、雑音位置６４０に切り換え、この雑音信号経路を、プローブ及びＳＭＵにそれぞれ接続されている同軸ケーブルの中心導体６２０及び６０８に接続することにより選択される。一般的には必要とされていないが、保護経路が基板ユニット内で「雑音」信号経路に沿って設けることができれば、代表的な基板ユニットにおいて、保護信号経路は、リレー６２４を雑音位置６４０にシフトさせることによりアースに接続させる。
【００４５】
フリッカ雑音試験システムの一構成例を図２２に示す。
【００４６】
このフリッカ雑音測定システムでは、小型のＤＵＴを表わす３０ＭＨｚまでの周波数でのフリッカ雑音を正確に測定することが可能となる。
【００４７】
上記の詳細な説明では、本発明を完全に理解するための多数の具体的説明が記載した。しかしながら、当業者は、これらの具体的説明なしに本発明を実施しうるものである。周知の方法、周知の手段、周知の構成要素及び周知の回路については、本発明を複雑で不明瞭とするのを回避するために、詳細に説明しなかった。
【００４８】
本明細書において使用した用語及び表現は、説明の都合上用いたものであり、これらは本発明を限定するためのものではない。かかる用語及び表現の使用に発明があるものではなく、図面とともに記載されている本発明の特徴の均等物の排除を意図するものではなく、本発明の範囲は、以下の特許請求の範囲によってのみ限定されるものである。
【技術分野】
【０００１】
本発明は、低雑音測定用のプローブ装置に関するものである。
【背景技術】
【０００２】
集積回路のような電子デバイスの機能特性及び性能の双方、又はいずれか一方を決定することがしばしば望まれる。電子デバイスに関する関心の高い性能特性の１つは、電子デバイスそれ自体又は電子デバイスが組み合わされたものの雑音レベルである。信号経路における各デバイスの雑音の影響は、全体として信号を検出する能力を妨げることがないように十分に低くあるべきである。一般的に、雑音のレベルは、デバイスの信号対雑音比と称される。雑音のレベルは、場合によっては、接地電位のような既知の電位に対するものである。
【０００３】
デバイスの雑音、例えばデバイスのコレクタやドレインで観測された雑音のレベルは、デバイス又はデバイスが組み合わされたものの特性を表わすのに用いられる。例えば、理想的な増幅器は、増幅器自体で雑音は発生せず、入力をある出力レベルまで単に増幅するだけである。例えば、１０ｄＢの増幅器は、その入力端で何らかの雑音を含んだ信号を１０ｄＢ分増幅させる。従って、雑音は増幅器の出力端において１０ｄＢ分高くなるにも係らず、全体の信号対雑音比は変わらない。しかし、デバイス自体が追加の雑音を発生させるおそれがあり、この雑音が入力雑音に加えられると、信号対雑音比は減少する。従って、全体の雑音レベルを下げるためには、デバイス自体によって加えられる雑音の量を減らすことが望ましい。
【０００４】
熱雑音は、概してジョンソン雑音と称され、導電材料における電子の熱運動によって発生させられる。この熱雑音は、概して、導電体内の電荷の熱運動により発生させられ、この導電体の絶対温度に比例する。熱雑音は、増幅器のようなデバイスの、信号レベルが低い入力回路内で発生する傾向がある。熱雑音レベルは、所定の温度で回路が達成できる雑音の最小値を制限する傾向がある。熱雑音は、周波数スペクトルの全体に亘って比較的均一になる傾向があり、ｋ（ボルツマン定数）及びＴ（ケルビン温度）に依存する。
【０００５】
ショット雑音は、一般的にポテンシャル障壁（電圧差）が存在しているところで発生する。かかるポテンシャル障壁の一例は、ＰＮ接合ダイオードである。ショット雑音は、電子及びホールが障壁を超えるときに発生する。一方、抵抗内にはポテンシャル障壁が存在しないので、抵抗は通常ショット雑音を発生しない。抵抗を流れる電流は、一般的にこのような信号変動を生じない。しかし、ダイオード及びダイオードに類似のデバイスを流れる電流では、小さな信号変動が生じる。この信号変動は、電子（すなわち、電荷）が一度に量子、つまり１つの電子の形態で到達することによるものである。従って、電流は連続ではなく、電子の電荷の量により制限される。
【０００６】
１／ｆ（ｆ分の１）の雑音は、概してフリッカ雑音と称され、核放射線、導体内の電子の流れといった様々な自然現象や、自然環境においてさえ見られるものである。フリッカ雑音は、半導体の結晶表面の欠陥に関連がある。雑音電力は、バイアス電流に比例する傾向があり、フリッカ雑音は、熱雑音やショット雑音とは異なり周波数の増大に応じて減少する。フリッカ雑音はデバイス特有となる傾向があるため、フリッカ雑音の正確な数学モデルは存在しない。しかし、フリッカ雑音は、低周波数で概して１／ｆで示されるように周波数に対し反比例する傾向がある。フリッカ雑音は、本来は、不規則である傾向にあるが、周波数スペクトルは均一ではないので、真の白色雑音だとみなされない。フリッカ雑音は、概して、フリッカ雑音の測定に時間がかかればかかるほど、測定時の変動は大きくなるという特性を有する傾向にある。同様に、フリッカ雑音の測定に時間がかからなければかからないほど、測定時の変動は小さくなる。時間が（１／周波数）に関連するので、このフリッカ雑音は、１／ｆ雑音といわれている。
【０００７】
フリッカ雑音は、ＦＥＴ及びバルクカーボン抵抗においてより顕著となる傾向にある。フリッカ雑音は、ＭＯＳＦＥＴ、ＣＭＯＳ、バイポーラ接合トランジスタ、インダクタ等を含む多くの他の種類のデバイスにおいても存在する。フリッカ雑音は、折点周波数ＦＬにより特徴づけられうるものであり、この折点周波数ＦＬとは、フリッカ雑音が、概して白色雑音と等しくなる点の周波数である。図１、２及び３を参照するに、これらの図には、周波数全体に対するフリッカ雑音のグラフが、折点周波数ＦＬと共に示されている。
【０００８】
フリッカ雑音は、デバイスの形状が小さくなるほど及び動作電圧が低くなるほど、顕著になる。高い周波数で、高いデータ転送速度を有する低電圧デジタル回路では、フリッカ雑音は論理エラーの主な発生原因となり、従って、フリッカ雑音の正確な測定の重要性を高める。デバイスのサイズが小さくなるほど、フリッカ雑音は増加し、フリッカ雑音が増加するほど、フリッカ雑音のバンド幅も広がる。従来では、フリッカ雑音の試験は、ＫＨｚの周波数領域で行われていたが、大きなフリッカ雑音を発生する小さなデバイスでは、フリッカ雑音スペクトルの特性をより完全に明らかにするために、フリッカ雑音試験システムが概して３０ＭＨｚまでの周波数でフリッカ雑音を測定できるようにすることが望ましい。本発明の前述した及びその他の目的、特徴及び効果は、添付図面と関連する以下の詳細な説明を参照することにより、一層容易に理解されるものである。
【図面の簡単な説明】
【０００９】
【図１】図１は、フリッカ雑音を示すグラフ線図である。
【図２】図２は、フリッカ雑音を示すグラフ線図である。
【図３】図３は、フリッカ雑音を示すグラフ線図である。
【図４】図４は、本発明に従って構成されたウェハプローブステーションの一実施形態の部分的な正面図である。
【図５】図５は、図４のウェハプローブステーションの頂面図である。
【図５Ａ】図５Ａは、環境制御室を部分的に開放した図４のウェハプローブステーションの部分的頂面図である。
【図６】図６は、図４のプローブステーションを部分的に断面として示す部分的な正面図である。
【図６Ａ】図６Ａは、図６の６Ａ−６Ａ線に沿った拡大断面図である。
【図７】図７は、電動式位置調整機構を環境制御室の底面を貫通させた封止アセンブリの頂面図である。
【図８】図８Ａは、図４の８Ａ−８Ａ線に沿った詳細な拡大上面図である。図８Ｂは、図４の８Ｂ−８Ｂ線に沿った拡大断面図である。
【図９】図９は、図６の９−９線に沿ったチャックアセンブリを部分的で且つ詳細に示す頂面図である。
【図１０】図１０は、図９のチャックアセンブリを部分的に断面として示す正面図である。
【図１１】図１１は、プローブホルダ及びプローブを部分的に断面として示す側面図である。
【図１２】図１２は、図１１の１２−１２線に沿って部分的に断面として示す底面図である。
【図１３】図１３は、電界効果トランジスタ（ＦＥＴ）特性を示すグラフ線図である。
【図１４】図１４は、バイポーラ接合トランジスタ（ＢＪＴ）特性を示すグラフ線図である。
【図１５】図１５は、カーボン抵抗を示す線図である。
【図１６】図１６は、被試験デバイスである電界効果トランジスタ（ＦＥＴ）と一組の試験プローブチップとを示す線図である。
【図１７】図１７は、３端子被試験デバイスと、一組のプローブと、電源ユニットと、負荷ユニットと、基板バイアスユニットとを有するフリッカ雑音試験システムを示す線図である。
【図１８】図１８は、図１５のフリッカ雑音試験システムの電源ユニットを示す線図である。
【図１９】図１９は、図１５のフリッカ雑音試験システムの負荷ユニットを示す線図である。
【図２０】図２０は、図１５のフリッカ雑音試験システムの基板バイアスユニットを示す線図である。
【図２１】図２１は、保護されたストリップ線路の断面図である。
【図２２】図２２は、フリッカ雑音試験システムの一構成例を示す線図である。
【図２３】図２３は、被試験デバイスとしてのバイポーラ接合トランジスタ（ＢＪＴ）と一組の接触試験プローブチップとを示す線図である。
【図２４】図２４は、４端子被試験デバイスと、一組のプローブと、電源ユニットと、負荷ユニットと、ソースバイアスユニットと、基板バイアスユニットとを有する他のフリッカ雑音試験システムを示す線図である。
【発明を実施するための形態】
【００１０】
フリッカ雑音は、デバイスのサイズが小型になるほど増大し、フリッカ雑音が増大すると、フリッカ雑音のバンド幅、つまりフリッカ雑音の特性を完全に明らかにするために必要な測定範囲が広がる。小型のデバイスのフリッカ雑音の特性を明らかにするためには、測定システムの構成素子の周波数応答特性を良好にしたり、このシステムに悪影響を及ぼすおそれのある電気雑音を排除又は制御したり、試験状態にあるデバイスに対する直流測定を正確にしたりする必要がある。
【００１１】
集積回路（ＩＣ）は、半導体材料または半導体ウェハの上及び中に化学的にエッチングされた超小型回路を含む。通常、単一のウェハ上にいくつかのＩＣを製造し、その後ウェハプローブステーションで性能及び機能の試験を行った後、個々の回路に切り離す。ＩＣの試験ポイントは、通常、直交格子座標に沿って並べられ、プローブカード上では複数のプローブによって又は東西南北に配置では単一のプローブによって、試験しうる。同様に、複合デバイスにおけるＩＣは、一般的に直交座標に沿って配置される。ウェハ上の複数のデバイスに対してフリッカ雑音を測定することは、統計的な有意性を確立するための十分なデータを得るために、且つウェハ上の様々な位置でのフリッカ雑音の変動を観測するために望ましい。プローブステーションは、ＩＣが複合デバイスに組み込まれる前及び組み込まれた後の双方でＩＣの性能及び機能を試験するためにも用いられる。
【００１２】
図４、５及び６を参照するに、プローブステーションの一実施形態は、多数のジャッキ１４ａ、１４ｂ、１４ｃ、１４ｄを介して載置台（プラテン）１２を支持するベース（基部）１０（部分的に図示）を具えている。これらの多数のジャッキは、後述する目的のために、載置台をベースに対して垂直方向で僅か（１インチ（２．５４ｃｍ）の約１０分の１）ずつ選択的に上下させる。プローブステーションのベース１０によって、方形のプランジャ１８を有する電動式ポジショナ１６も支持されている。この方形のプランジャ１８は、試験状態にあるウェハ又はその他の被試験装置（ＤＵＴ）を支持するための可動式のチャックアセンブリ２０を支持している。チャックアセンブリ２０は、載置台１２内の大きな孔２２の中を自由に通ることができ、この孔２２は、チャックアセンブリが、載置台とは無関係にポジショナ１６によってＸ、Ｙ及びＺ軸に沿って、すなわち相互に直交する２つの軸Ｘ及びＹに沿って水平方向に、且つＺ軸に沿って垂直方向に移動させうるものである。同様に、載置台１２は、ジャッキ１４により垂直に動かされる場合も、チャックアセンブリ２０及びポジショナ１６とは無関係に移動する。
【００１３】
載置台１２の上には、複数の個々のプローブポジショナ（そのうちの１つのみを２４で示す）が装着されており、各プローブポジショナが延長部材２６を有し、この延長部材２６にはプローブホルダ２８が装着されており、このプローブホルダ２８は、チャックアセンブリ２０上に装着されたウェハ及びその他の試験デバイスに接触させるためのプローブ３０を支持している。プローブポジショナ２４は、プローブホルダ２８の位置、従って、プローブ３０の位置を、チャックアセンブリ２０に対して、Ｘ、Ｙ及びＺ軸に沿って調整するためのマイクロメータ調整装置３４、３６及び３８を有している。Ｚ軸を、ここでは漠然と、プローブホルダ２８とチャックアセンブリ２０との間の「アプローチ軸」と称する。しかし、垂直でも線形でもないアプローチ方向に沿って、プローブチップとウェハ又はその他の試験デバイスとが互いに接触する場合には、このアプローチ方向も、「アプローチ軸」という用語の意味に含まれるものである。更なるマクロメータ調整装置４０は、チャックアセンブリ２０により支持されているウェハ又はその他の試験デバイスに対するプローブの平面性を調整するためにプローブホルダ２８の傾きを調整する。各々がそれぞれのプローブを支持する１２個の個々のプローブポジショナ２４を、車輪のスポークのようにチャックアセンブリに向って放射状に収束するように載置台１２上でチャックアセンブリ２０の周りに配置することができる。かかる配置では、個々のポジショナ２４は、それぞれ独立して自身のプローブをＸ、Ｙ及びＺ方向に調整することができ、一方ジャッキ１４は、載置台１２を、従って、全てのプローブポジショナ２４及びこれらのプローブを一体に上下させるように動作させることができる。
【００１４】
不所望な電気的雑音は、フリッカ雑音を測定する上で重大な障害となる。雑音は様々な原因で発生するおそれがあるので、プローブステーションには、試験環境を雑音から隔離するために一般的に環境制御室が設けられている。環境制御室は、載置台１２にしっかりと取り付けられている上側ボックス部４２と、ベース１０にしっかりと取り付けられている下側ボックス部４４とから構成されている。両ボックス部は、ＥＭＩ（電磁障害）を遮蔽するために鋼鉄又はその他の適切な導電性材料でできている。ジャッキ１４が載置台１２を上下させるように動作した際に、２つのボックス部４２及び４４間の垂直方向の移動が僅かとなるようにするために、導電性弾性発泡体ガスケット４６、好ましくは銀又はカーボン含浸シリコンで構成された導電性発泡体ガスケット４６を、環境制御室の前端部の接合部で周囲的に下側ボックス部４４と載置台１２との間に配置させ、その結果、２つのボックス部４２及び４４間で垂直方向の相対的な移動が生じることにかかわらず、ＥＭＩ封止と、実質的なハーメチック封止と、光の封止との全てが維持されるようにする。上側ボックス部４２は載置台１２にしっかりと取り付けるが、同様なガスケット４７を、上側ボックス部４２と載置台の上面との間に配置して封止機能を最大にするのが好ましい。
【００１５】
図８Ａ及び図８Ｂを参照するに、上側ボックス部４２の上面には、八角形の鋼鉄製ボックス４８が設けられている。この八角形の鋼鉄製ボックス４８は、サイドパネル４９ａ及び４９ｂのような８つのサイドパネルを有し、それぞれのプローブポジショナ２４の延長部材２６は、サイドパネルを貫通して動くことができる。各パネルは、上記のガスケットの材料に類似しうる弾性発泡体のシート５０がそれぞれ配置されている中空ハウジングを具えている。この弾性発泡体には、スリット５２のようなスリットが、各パネルハウジングの内面及び外面に形成されているスロット５４と整列されるように、垂直方向で部分的に形成され、各プローブポジショナ２４の各延長部材２６がパネルハウジングを貫通移動しうるようになっている。発泡体にスリットが形成されていることにより、環境制御室に得られたＥＭＩ封止と、実質的なハーメチック封止と、光の封止とを保った状態で、各プローブポジショナの延長部材２６を、Ｘ、Ｙ及びＺ軸方向に移動させることができる。４つのパネルでは、Ｘ及びＹ軸方向の移動の範囲を広げるために、発泡体シート５０が、スロット５４を有する一組の鋼鉄製プレート５５間に挟まれている。かかるプレートは、パネルハウジングの内面及び外面に形成された大きなスロット５６で規定された移動範囲内で、パネルハウジング内を横方向に摺動しうる。
【００１６】
八角形のボックス４８の上には、円形の観察孔５８が設けられ、この円形の観察孔５８は、その内部に埋め込まれた円形の透明な密閉窓６０を有している。ブラケット６２は、この透明な密閉窓を介して光を通過させるか、遮断するかを選択するための有孔摺動シャッタ６４を保持している。セットアップ時又は動作時に、ウェハ又は他の試験デバイスを拡大表示したり、正確なプローブ配置のためにプローブの先端を拡大表示したりするために、ＣＲＴモニタに接続された立体鏡（図示せず）を、透明な密閉窓の上に配置することができる。あるいはまた、透明な密閉窓６０を取り除いて、発泡体ガスケットにより囲まれた顕微鏡レンズ（図示せず）を観察孔５８に貫通させ、発泡体ガスケットがＥＭＩ封止、ハーメチック封止及び光の封止を実現するようにしうる。
【００１７】
環境制御室の上側ボックス部４２は、ヒンジ結合された鋼鉄製ドア６８を有し、この鋼鉄製ドア６８は、図５Ａに示されるようにヒンジ７０の枢軸を中心として外側に回動する。ヒンジは、上側ボックス部の頂面と密接して重なり合う摺動周縁封止部６８ａを形成するように、上側ボックス部４２の頂面に向かって下方にドア６８を押圧する。ドアが開き、チャックアセンブリ２０を、図５Ａに示されるように開くドアの下側のポジショナ１６により移動しうる状態になると、チャックアセンブリを、装填したり取り出したりするアクセスを行いうる。
【００１８】
図６及び７を参照するに、環境制御室の完全密閉状態は、互いに摺動可能に積み重ねられた一連の４つの密閉プレート７２、７４、７６及び７８を設けることにより、電動式ポジショナ１６による位置調整（位置決め）移動の全体に亘っても同様に維持される。これらプレートの大きさは、各プレート７２、７４、７６及び７８内に形成された中央孔７２ａ、７４ａ、７６ａ及び７８ａ並びに下側ボックス部４４の底面４４ａ内に形成された孔７９ａの各大きさが順に大きくなるように、上から下に向かって大きくなる。最上部のプレート７２の中央孔７２ａは、垂直方向に移動しうるプランジャ１８の軸受ハウジング１８ａの周りに密接に嵌合している。その下のプレート、つまりプレート７４は、上方に突出した周縁部７４ｂを有し、この周縁部７４ｂは、プレート７２がプレート７４の頂面に亘って摺動することができる範囲を制限している。プレート７４の中央孔７４ａは、ポジショナ１６がプランジャ１８及びプランジャ１８の軸受ハウジング１８ａを、最上部のプレート７２の縁がプレート７４の周縁部７４ｂに接触するまで、Ｘ及びＹ軸に沿って横方向に移動させうる寸法とする。しかし、かかる接触が生じた際に、孔７４ａが最上部プレート７２によって覆われなくならないようにこの孔７４ａの寸法を十分小さくし、従って、プランジャ１８及びその軸受ハウジングのＸ及びＹ軸に沿った動きに関わらず、プレート７２及び７４間で、密閉は維持されるようにする。更に、プレート７２が周縁部７４ｂに接触する方向へプランジャ１８及び軸受ハウジングを更に移動させると、プレート７４が、その１つ下のプレート７６の周縁部７６ｂの方向に摺動することになる。プレート７６の中央孔７６ａは、プレート７４が周縁部７６ｂに接触する程度に十分大きくするが、プレート７４が孔７６ａを覆わなくならないように十分小さくし、これにより同様にプレート７４及び７６間の密閉を維持するようにする。プランジャ１８及び軸受ハウジングを同じ方向に更に移動させることにより、プレート７６及び７８をこれらの下側のプレートに対し同様に摺動させ、孔７８ａ及び７９ａが覆われなくならずに、これらプレートが周縁部７８ｂ及び下側ボックス部４４の側面にそれぞれ接触するようになる。大きさを順次大きくした中央孔及び摺動プレートの組み合わせにより、プランジャ１８は、ポジショナ１６によりＸ及びＹ軸に沿って全範囲に亘って移動することができ、しかも、かかる位置調整移動に関わらず、環境制御室は密閉された状態に維持される。この構造により実現されるＥＭＩ封止は、ポジショナ１６の電気モータに対しても効果的である。その理由は、ポジショナ１６の電気モータは、摺動プレートの下側に位置している為である。
【００１９】
図６、９及び１０を特に参照するに、チャックアセンブリ２０は、環境制御室が有っても無くても使用しうる独特なモジュール構造をしている。プランジャ１８は、調整プレート７９を支持し、この調整プレート７９は、アプローチの軸線に沿って、プローブから順々に離れて位置する第１、第２及び第３のチャックアセンブリ構成要素８０、８１及び８３を支持している。構成要素８３は、導電性で方形の台又はシールド（遮蔽体）８３であり、これに、円形の導電性構成要素８０及び８１が着脱自在に装着されている。構成要素８０は、平坦で上を向いているウェハ支持面８２を有し、このウェハ支持面８２には、垂直方向の孔８４のアレイが開けられている。これらの孔は、Ｏリング８８により分離された区画室にそれぞれ連通しており、これらの区画室は、個別に制御される真空弁（図示せず）を介して真空源に通じている真空ライン９０ａ、９０ｂ及び９０ｃ（図９）に個別に接続されている。それぞれの真空ラインは、ウェハを保持するために、それぞれの区画室及びこれらの孔を真空源に接続したり、或いはウェハを除去するために、孔を真空源から分離させたりするのを、従来のように選択的に行う。それぞれの区画室及びこれらの対応する孔を別々に操作しうることにより、チャックは、様々な直径のウェハを保持することができるようになる。
【００２０】
ウェハ又はその他のＤＵＴが構成要素８０により支持されている間に、同時に接点基板又は校正基板を支持する目的で、円形の構成要素８０及び８１に加えて、構成要素８３の隅部には予備チャック９２及び９４のような予備チャックを、ねじ（図示せず）により構成要素８０及び８３とは独立させて着脱自在に装着する。予備チャック９２及び９４の各々は、独自の別個の上向きの平面１００及び１０２をそれぞれ有し、これらの平面は、構成要素８０の表面８２と平行関係にある。真空孔１０４は、平面１００及び１０２を貫通して各予備チャックの本体内部の区画室とそれぞれ連通している。これらの区画室のそれぞれは、個別の真空ライン及び個別に独立動作する真空弁（図示せず）を介して真空源に通じていて、各真空弁は、構成要素８０の孔８４の作用とは独立して、真空源に対し孔１０４のそれぞれの組をそれぞれ接続又は分離し、ウェハ又はその他の試験デバイスから独立して、平面１００及び１０２にそれぞれ位置する接点基板又は校正基板を選択的に保持したり取り外したりする。設けるのが任意である金属シールド１０６は、構成要素８３の縁から上方に突出させて、他の構成要素８０、８１及び予備チャック９２、９４を囲むようにする。
【００２１】
チャックアセンブリの全ての構成要素８０、８１及び８３と、チャックアセンブリの付加的な構成要素７９とは、導電性金属で構成され、ねじ９６のような金属製のねじによって着脱自在に相互連結されているが、これらの構成素子は互いに電気絶縁されている。図６及び６Ａを参照するに、この電気絶縁は、弾性誘電体のＯリング８８に加えて、誘電体のスペーサ８５及び誘電体のワッシャ８６が設けられていることにより実現されている。このようにすることにより、ねじ９６を、各ねじによって互いに結合させる２つの構成要素のうち下側の構成要素に開けた特大の孔（ねじにとっては大きすぎる孔）に貫通させ、このことによりねじの軸部とこの下側の構成要素との間の電気的接触を避けるという事実と相俟って、望ましい電気絶縁を実現する。図６から明らかなように、誘電体スペーサ８５は、チャックアセンブリの相互連結された構成要素の対向する表面の面積のうちほんの僅かに亘って延在しており、従って、対向する表面間にはそれぞれの表面積の大部分に亘って空隙が存在することになる。かかる空隙は、チャックアセンブリのそれぞれの構成要素間の空隙における誘電率を最小化し、このことに対応して、構成要素間の静電容量や、電流がある構成要素から他の構成要素に漏洩するおそれを最小化する。スペーサ８５及びワッシャ８６は、高い寸法安定性及び高い体積抵抗率と対応する可能な限り低い誘電率を有する金属で構成するのが好ましい。スペーサ及びワッシャに適切な材料は、ガラスエポキシ樹脂やイー・アイ・デュポン（E. I. DuPont）社によりデルリン（Delrin：登録商標）という名称で市販されているアセタールホモポリマ樹脂である。
【００２２】
図９及び１０を参照するに、チャックアセンブリ２０は、一般に１０８及び１１０で示す着脱自在の一対の電気コネクタアセンブリをも有している。電気コネクタアセンブリ１０８及び１１０は、互いに電気的に絶縁されている少なくとも２つの導電性コネクタ構成要素１０８ａ、１０８ｂ及び１１０ａ、１１０ｂをそれぞれ有している。コネクタ構成要素１０８ｂ及び１１０ｂは、それぞれコネクタ構成要素１０８ａ及び１１０ａを保護するように同軸的に囲むのが好ましい。必要に応じて、コネクタアセンブリ１０８及び１１０は、図１０に示されるように、コネクタ構成要素１０８ｂ及び１１０ｂをそれぞれ囲むような外側のシールド１０８ｃ、１１０ｃをそれぞれ含むような三軸構成とすることもできる。必要に応じて、外側のシールド１０８ｃ及び１１０ｃは、遮蔽ボックス１１２及びコネクタ支持ブラケット１１３を介してチャックアセンブリの構成要素８３に電気的に接続しうる。しかし、かかる電気的接続は、特に周囲にＥＭＩを遮蔽するボックス部４２、４４が存在する場合には任意的なことである。いずれにせよ、コネクタ構成要素１０８ａ及び１１０ａは、コネクタプレート１１４に並列に電気接続され、このコネクタプレート１１４は、曲面である接触面１１４ａに沿うように、ねじ１１４ｂ及び１１４ｃによってチャックアセンブリの構成要素８０の湾曲縁に密接した状態で且つ着脱自在に連結されている。一方、コネクタ構成要素１０８ｂ及び１１０ｂはコネクタプレート１１６に並列に接続されており、このコネクタプレート１１６も同様に構成要素８１に密接した状態で且つ着脱自在に連結されている。コネクタ構成要素は、ボックス１１２にあけた方形の開口部１１２ａを自由に貫通し、ボックス１１２、従って、構成要素８３から電気的に絶縁され、且つ互いに電気的に絶縁される。ねじ１１８のような位置決めねじは、コネクタ構成要素を、コネクタプレート１１４及び１１６のそれぞれに着脱自在に固定する。
【００２３】
同軸又は図示されているように三軸ケーブル１１８及び１２０は、着脱自在の電気コネクタアセンブリ１０８及び１１０の一部を形成し、同様に、これらの三軸の着脱自在のコネクタ１２２及び１２４も電気コネクタアセンブリ１０８及び１１０の一部を形成しており、これらの三軸コネクタ１２２及び１２４は、環境制御室の下側ボックス部４４の壁部を貫通している為、これら三軸コネクタ１２２及び１２４の外側のシールドが環境制御室と電気的に接続されている。これらの三軸コネクタ１２２及び１２４には、更なる三軸ケーブル１２２ａ及び１２４ａを着脱自在に接続できる。これらの三軸ケーブル１２２ａ及び１２４ａは、試験アプリケーションに応じた適切な試験機器、例えば、ヒューレットパッカード社の４１４２ＢモジュールＤＣ電源／モニタ又はヒューレットパッカード社の４２８４ＡプレシジョンＬＣＲメータから得られる。ケーブル１１８及び１２０が単なる同軸ケーブルであるか又は２つの導体のみを有する他の型のケーブルである場合、一方の導体が、コネクタ１０８ａ又はコネクタ１１０ａをそれぞれ有するコネクタ１２２又は１２４のそれぞれの内部（信号）コネクタ構成要素を接続しており、他方の導体が、コネクタ構成要素１０８ｂ又は１１０ｂをそれぞれ有するコネクタ１２２又は１２４の中間（保護）コネクタ構成要素をそれぞれ接続している。
【００２４】
いずれにせよ、着脱自在のコネクタアセンブリ１０８、１１０は、これらと２つのコネクタプレート１１４、１１６と相互接続されている為に、即座に使用できる信号及び保護接続を、即座に使用できる保護されたケルビン接続とともに、チャックアセンブリの構成要素８０及び８１にそれぞれ提供する。チャックアセンブリの保護のみが必要となるアプリケーション、例えば試験デバイスから構成要素８０を流れる低電流漏洩の測定では、信号ラインが、コネクタ構成要素１０８ａ及びコネクタプレート１１４を介してチャックアセンブリの構成要素８０に提供されるとともに、保護ラインが、コネクタ構成要素１０８ｂ及びコネクタプレート１１６を介して構成要素８１に提供されるようにするために、オペレータが、信号保護ケーブル１２２ａをヒューレットパッカード社の４１４２ＢモジュールＤＣ電源／モニタのような試験機器から着脱自在のコネクタ１２２に接続することのみが必要となる。あるいはまた、チャックアセンブリへのケルビン接続が、低い静電容量を測定に必要となる場合のような低電圧測定のために望まれる場合には、オペレータは、一対のケーブル１２２ａ及び１２４ａを、ヒューレットパッカード社の４２８４ＡプレシジョンＬＣＲメータのような適切な試験機器からのコネクタ１２２及び１２４にそれぞれ単に取り付けるだけでよい。これにより、電源及び測定ラインが、コネクタ構成要素１０８ａ及び１１０ａ並びにコネクタプレート１１４を介して、構成要素８０に提供され、且つ保護ラインが、コネクタ構成要素１０８ｂ及び１１０ｂ並びにコネクタプレート１１６を介して、構成要素８１に提供される。
【００２５】
図８ｂ、１１及び１２を参照するに、それぞれ個別に移動可能で、プローブ構成要素３０ａの対を有するプローブ３０は、プローブホルダ２８によりそれぞれ支持され、プローブホルダ２８は、プローブポジショナ２４のような様々なプローブポジショナの延長部２６によりそれぞれ支持されている。各プローブポジショナ２４の上には、遮蔽ボックス１２６が載置されており、この遮蔽ボックス１２６の上には、一対の三軸コネクタ１２８、１３０が装着されており、前述したように、三軸ケーブル１３２が適切な試験機器から各三軸コネクタに入り込んでいる。各三軸コネクタは、内側のコネクタ構成要素１２８ａ、１３０ａと、中間のコネクタ構成要素１２８ｂ、１３０ｂと、外側のコネクタ構成要素１２８ｃ、１３０ｃとを同心配置で有している。各外側のコネクタ構成要素１２８ｃ、１３０ｃは、遮蔽ボックス１２６との連結により、終端している。これとは相違し、内側のコネクタ構成要素１２８ａ、１３０ａ及び中間のコネクタ構成要素１２８ｂ、１３０ｂは、保護されたケーブルである一対の同軸ケーブル１３４、１３６の内側及び外側の導体にそれぞれ接続されている。各ケーブル１３４、１３６は、同軸コネクタ１３８、１４０を介して、保護部材１４４により囲まれている中央導体１４２を有するプローブ構成要素３０ａで終端している。同軸ケーブル１３４、１３６を、特に八角形のボックス４８の外側の領域において十分に遮蔽するために、導電性遮蔽チューブ１４６がケーブル１３４、１３６の周りに設けられ、遮蔽ボックス１２６を介して、三軸コネクタ１２８、１３０の外側のコネクタ構成要素１２８ｃ、１３０ｃに電気的に接続されている。遮蔽チューブ１４６は、プローブポジショナ２４の延長部材２６を通した発泡体５０のスリットと同じ発泡体５０のスリットを通過している。従って、それぞれ個別に動くプローブ３０は、それぞれ個別に動く自身のプローブホルダ２８だけではなく、保護された同軸ケーブルに対してそれぞれ個別に動く自身の遮蔽チューブ１４６も有している。各遮蔽チューブは、自身のプローブホルダと一体となって動き、他の位置調整機構２４による他のプローブホルダの動きからは独立している。このようにそれぞれ個別に動くプローブは、通常、遮蔽接続及び保護接続されるようにもうけられておらず、この欠点は上述した構造により解決される為、上述した特徴は、特に有利なものである。従って、各プローブ３０の個々の位置調整能力に係らない完全な遮蔽と矛盾せずに、チャックアセンブリ２０の場合と同じ即座に使用できる保護及びケルビン接続技術に対してプローブ３０を用いることができる。
【００２６】
フリッカ雑音は、デバイスを流れるＤＣ電流に比例し、フリッカ雑音の測定値は、デバイスのＤＣバイアスに密接に関連している。フリッカ雑音の測定に先行して、一般的に、被試験デバイス（ＤＵＴ）のＤＣ特性解析が行われる。ＤＣ測定値は、相互コンダクタンス（Ｇｍ）及びチャネルコンダクタンス（Ｒｍ）を計算するために用いられ、これらのコンダクタンスは、フリッカ雑音データを表わすのに用いられる。ＤＣ特性解析では、デバイスがバイアスされ、その性能が測定される。ＤＣ特性解析中、デバイスとテストセットアップの種々の機器との間の信号経路は、ＤＣ電流の正確な測定が小型のデバイス特有のフェムトアンペアの範囲で行えるように、保護する必要がある。
【００２７】
図１３を参照するに、この図１３には一般的なＦＥＴのＩＤ‐ＶＤ特性が示されている。図１４を参照するに、この図１４には一般的なバイポーラトランジスタのＩｃ‐Ｖｃｅ特性が示されている。試験状態にあるトランジスタ又は他の被試験デバイスの動作点を正確に設定するために、そのＤＣ特性を正確に測定する必要がある。一般的には、被試験デバイスのバイアス点特性が決定されるように、電圧レベル及び電流レベルの双方、又はいずれか一方を比較的正確に決定することが要求される。この決定は、一般的に、被試験デバイスに与えられる電圧及び電流の双方、又はいずれか一方を連続的に又は離散的に測定することにより行われる。従って、フリッカ雑音測定では、その後の試験を被試験デバイスの線形領域特性で行なうのが通常望ましい。この特性は、特性曲線の左側では一般的に急勾配になっている。特にフェムトアンペアの範囲での測定が必要となる状況で動作する非常に小型のデバイスにおいて、十分正確な測定を行うためには、電源、負荷及び基板信号のそれぞれの信号経路の１つ以上を、保護された経路とするのが好ましい。従って、被試験デバイスの十分正確なバイアス点を、後のフリッカ雑音測定のために、被試験デバイスの特性曲線を測定することにより決定しうる。更に、信号及びプローブ検査の完全性を維持し、且つ雑音の混入を最少にするためには、ＤＣ特性解析とフリッカ雑音測定との間で配線に変化がないようにするのが極めて望ましいことである。
【００２８】
図１５を参照するに、カーボン抵抗１９０の場合、抵抗性材料は、分子レベルで不連続性を有し、抵抗内の電流経路は、時間とともに変化する傾向にある。わずかな経路変化は、これに対応して時間とともに抵抗値を変化させ、雑音を発生させる傾向にある。
【００２９】
図１６を参照するに、Ｎチャネルの電界効果トランジスタ（ＦＥＴ）２００が、ゲート２０２、ドレイン２０４、ソース２０６及び基板２０８の端子を具えるように図示されている。あらゆるＦＥＴは、図２３に示すようなバイポーラ接合トランジスタ（ＢＪＴ）のベース８０２、コレクタ８０４及びエミッタ８０６にほぼ類似するゲート、ドレイン及びソース端子を有する。このようなバイポーラトランジスタは３端子デバイスとして知られている。ＪＦＥＴと相違し、あらゆるＦＥＴは、本体とか、ベースとか、バルクとか、基板と称される第４の端子２０８も有している。この第４の端子は、トランジスタを動作状態のバイアスする技術的な目的に用いられる。回路設計において、基板端子を重要なことで使用することは珍しいが、基板端子を存在させることは、集積回路の物理的な配置を設定する際に重要なこととなりうる。
【００３０】
端子の名称は、これら端子の機能に関連するものである。ゲート端子２０２は、物理ゲートの開閉を制御するものとして考えうる。このゲートは、ソース２０６とドレイン２０４との間のチャネルを作り上げたり取り除いたりすることにより、それぞれ電子を流したり、電子をせき止めたりする。印加電圧が作用すると、電子は、ソース端子からドレイン端子へ流れる。本体又は基板は、ゲート、ソース及びドレインが位置する半導体のバルクを意味するものである。通常本体の端子は、トランジスタの種類に応じて、回路内で最も高い又は最も低い電圧の点に接続される。本体の端子及びソース端子は、しばしば互いに接続される。その理由は、ソースもしばしば、回路内の最も高い又は最も低い電圧の点に接続されるためである。しかし、トランスミッションゲート及びカスケード回路のように、かかる構成を有さないＦＥＴを使用する場合がしばしばある。
【００３１】
図１７及び１８を参照するに、フリッカ雑音試験システム３００は、適切なプローブポジショナ２４に隣接した載置台１２の上に装着するのが好ましい信号捕捉モジュール１８０を有しうる。この信号捕捉モジュールには、電源ユニット３０２、負荷ユニット３０４及び基板バイアスユニット３０６のスイッチ、抵抗、フィルタ及び増幅器を設けるのが好ましい。フリッカ雑音試験システムは、複数のプローブチップと、被試験デバイス（ＤＵＴ）３５０と、他の関連する構成要素とを有するプローブ３１０をも具えている。３端子ＤＵＴは、通常ソース２０６、ドレイン２０４、ゲート２０２又は同様の端子を有し、ＦＥＴの場合には第４の端子、すなわち、基板２０８の端子をも有している。ソース２０６、ドレイン２０４、ゲート２０２及び基板２０８には、１つ以上のプローブを接続しうる。プローブチップ２１０は、ソース２０６と電気的に相互接続しうる。あるいは、ソースは、一般的にアース電位の点に接続される。プローブチップ２１２は、ドレイン２０４に電気的に相互接続しうる。プローブチップ２１４は、ゲート２０２に電気的に相互接続しうる。プローブチップ２１６は、基板２０８に電気的に相互接続しうる。場合によっては、基板２０８は、ソース２０６に電気的に相互接続されている。このように、被試験デバイスとの各相互接続ラインが、プローブ又は接触用の構成要素に電気的に相互接続される。
【００３２】
図１８を参照するに、被試験デバイス３５０のゲート（又は他の構成要素）には、電源３１２から直流バイアス電圧が与えられる。被試験デバイスがＦＥＴの場合、ベース電流はほぼゼロである。被試験デバイスがバイポーラ接合トランジスタの場合、ベース電流はより大きくなる。フリッカ雑音を、特に小型のデバイスの場合にフェムトアンペアの領域に至るまで、正確に求めるためには、被試験デバイス３５０のゲート２０２に供給された信号を正確に決定することが重要となる。
【００３３】
多くのプローブ検査状況では、（著しく変化することはない）直流信号に関連する漏洩電流は、無視しうるものと考えられる。しかし、フリッカ雑音は、極めて低い信号レベルで発生し、非常に小型のデバイスのフリッカ雑音を測定しようとする場合、信号経路内の極めて小さいレベルの雑音は、測定を不可能とはしないまでも困難とするおそれがある。例えばＤＵＴのＤＣ特性解析のような測定では、信号経路は、関連する保護信号経路で構成しうる。保護信号経路は、円筒状の「保護」導体で同軸引込線のそれぞれの内部コアを囲むことにより、チャネル間の漏洩電流を抑圧するのに用いられる。保護導体は、電源の出力チャネル内の帰還回路により内部コアと等しい電位に維持されている。出力保護導体及び内部導電性コア、つまり信号経路の電位は、互いに実質的に追従するので、これらの導体を分離する内部の誘電体が低い抵抗率を有する材料で形成されているか又は高い抵抗率を有する材料で形成されているかに関係なく、この誘電体を横切って流れる漏洩電流は無視しうる。漏洩電流は依然として各ケーブルの保護導体間を流れるが、このことは、これらの保護導体は内部の導電性コアと違って低いインピーダンスを有するため、一般的に問題とはならない。
【００３４】
他の構造も同様に、関連する信号電流に対する保護信号を供給するために用いられうる。図２１を参照するに、ストリップ線路構造７００の場合、信号経路は、中心導体７０２（例えばフォース信号）とすることができ、保護経路７０４は、信号経路の両側に配置して、通路７０６により、信号経路下の平面内にある保護経路７０８に接続し、保護経路が部分的に信号経路を囲むようにしうる。
【００３５】
図１８を参照するに、フリッカ雑音測定システムの電源ユニット３０２により、直流電源３１２と被試験デバイスのゲート２０２との間を導電接続している。直流電源３１２は、直流電圧源及び直流電流源を具え、測定能力のある電源モニタユニット（ＳＭＵ）とするのが好ましい。一般的に、三軸ケーブル４０２、４０４によって、電源ユニットに接続されているＳＭＵは、保護信号を同軸導体４０６、すなわち保護経路に供給することができ、この保護経路は、信号経路、すなわち直流電圧信号や直流電流信号を供給する三軸ケーブルの中心導体４０８を囲んでいる。直流信号を保護する技術を用いることにより、低いレベルの電流測定能力が、特に多くのデバイスにとって適切であるフェムトアンペア範囲での電流測定能力が著しく改善される。ＤＣ特性解析の測定では、電源ユニットのリレー４１０及び４１２は、ＤＣ位置４１４において動作して、ＳＭＵと電源ユニットとを接続している三軸ケーブル４０２の中心導体４０８と、２つのリレーを接続する導体４１６と、電源ユニットをプローブチップ２１４に導電的に接続している三軸ケーブル４２２の中心導体４２０とを有するゲート信号経路が、電源、すなわちＳＭＵ３１２をＤＵＴのゲート２０２端子に導電的に接続するようにする。電源ユニットの第３のリレー４２４も、ＤＣ位置４１４で導電するように動作し、ＳＭＵから電源ユニットへのケーブル４０２の同軸導体４０６を、電源ユニットをプローブに接続しているケーブル４２２の同軸導体４２６に導電的に接続している。保護信号経路は、リレー４１０とリレー４１２とを接続しているストリップ線路４１８の一部になりうる信号経路４１６を少なくとも部分的に囲んでいる部分４２８をも有している。保護信号経路のこの部分は、ストリップ線路の一部にもすることができ、リレー４１０、４１２の端子での保護機能を提供する部分４３０、４３２まで延在させるのが好ましい。プローブチップ２１４の信号経路は、三軸ケーブル４２２の中心導体４２０によって、ソースユニット３０２の信号経路４１６に接続するのが好ましい。また、プローブチップ２１４からの保護経路は、ＳＭＵを電源ユニットに接続しているケーブルの保護経路４０６に接続されている。このように、電源ユニットに供給される保護信号は、この電源ユニット３０２を介してプローブにおける保護経路へ、そして被試験デバイス３５０に隣接した領域へと、供給される。いずれにしても、直流ゲート信号用の信号経路は、電源ユニットの入力端から出力端への関連する保護信号経路を有し、信号漏洩経路を減少させるようにする必要がある。
【００３６】
図１９を参照するに、ＤＣ測定では、保護信号経路が負荷ユニット３０４にも設けられているのが好ましい。ＤＣ測定では、負荷ユニットのリレー５１０及び５１２は、ＤＣ位置５１４において導通するように動作し、第２のＳＭＵ３１４と負荷ユニットとを接続する三軸ケーブル５０２の中心導体５０８と、２つのリレー５１０及び５１２と負荷ユニットをプローブチップ２１２に導電的に接続している三軸ケーブル５２２の中心導体５２０とを接続している導体５１６とを有する負荷信号経路が、負荷電力となる電源、すなわち第２のＳＭＵ３１４をＤＵＴのドレイン２０４の端子に導電的に接続する。負荷ユニットの第３のリレー５２４も、ＤＣ位置５１４で導通するように動作し、ＳＭＵから負荷ユニットへのケーブル５０２の同軸導体５０６を、負荷ユニットをプローブに接続するケーブル５２２の同軸導体５２６に導電的に接続する。ケーブル５２２の同軸導体５２６は、プローブチップ２１２から負荷ユニットの保護信号経路５２７への負荷保護経路を実現している。保護信号経路は、リレー５１０とリレー５１２とを接続している負荷信号経路５１６を少なくとも部分的に囲んでいる部分５２８を有している。負荷保護信号経路のこの部分は、ストリップ線路の一部とすることができ、リレー５１０、５１２の端子を保護する部分５３２、５３４まで延在させるのが好ましい。このように、負荷ユニットに供給される保護信号は、プローブに対するこの負荷ユニットを介してプローブにおける負荷保護経路へ、及びＤＵＴ３５０のドレインに隣接した領域へ供給される。いずれにしても、直流ドレイン信号用の信号経路は、負荷ユニットの入力端から出力端への関連する保護信号経路を有し、信号漏洩経路を減少させる必要がある。直流信号を保護する技術を用いることにより、低いレベルの電流測定能力、特にフェムトアンペア範囲での電流測定能力を著しく改善させることができる。
【００３７】
図２０を参照するに、基板バイアスユニット３０６も、３つのリレー６１０、６１２及び６２４を有している。これらのリレーは、直流測定動作用の基板バイアス信号経路６１６を構成するように動作させることができる。リレーがＤＣ位置６１４にシフトされると、基板バイアス信号経路６１６は、基板２０８及びＤＵＴのソース端子に接触しているプローブチップ２１０及び２１６に接続されている三軸ケーブル６２６の中心導体６２０から、基板バイアスユニットを第３のＳＭＵ３１６に接続している三軸ケーブル６０２の中心導体６０８に導電的に接続され、この第３のＳＭＵ３１６は、図１７に図示されている場合は、ＤＵＴのソース及び基板に対しアース電位を生じている。基板バイアスユニットの第３のリレー６２４をＤＣ位置６１４にシフトさせることにより、基板バイアスユニットの基板バイアス保護経路６２７の部分を、プローブチップ２１０、２１６に接続されているケーブル６２２の同軸保護導体６２６と、基板バイアスユニットを第３のＳＭＵ３１６に接続している三軸ケーブル６０２の同軸保護導体６０６との間に導電的に接続させる。基板バイアス信号経路の電圧と実質的に等しい電圧を基板バイアス保護経路に加えることにより、信号漏洩が減少する。電源ユニットに供給する保護信号は、プローブに対するこの電源ユニットを介して、プローブにおける保護経路へ、及びＤＵＴに隣接した領域へ供給される。ＤＵＴの基板端子は、多くの場合、アース電位に設定されているが、ＤＵＴの基板端子は、異なる電位に設定しうる。図１７に図示されているように、ソースは、基板と同じ電位の点に接続されている。しかし、図２４を参照するに、ソースは、基板とは異なる電位の点に接続しうる。そして、ソースバイアスユニット３２０により、ＤＵＴのソース端子２０６に対する個別の信号経路と、ＤＣ特性解析のための個別の信号経路用の保護経路３２４とを提供するようにしうる。
【００３８】
電源ユニット、負荷ユニット及び基板バイアスユニットのリレーは、好ましくは１テラオームより大きいオフ抵抗値を有するリードリレーとするのが好ましい。
【００３９】
ＤＵＴのＤＣ特性が定まると、フリッカ雑音を決定するために、一組の測定値を取得しうるようにする。特定の被試験デバイスに応じて、測定経路を、電源ユニット、負荷ユニット及び基板バイアスユニットのいずれか又はこれらの任意の組み合わせに設けることができる。ある場合には、必要に応じて、測定経路を、電源ユニット、負荷ユニット及び基板バイアスユニットと分離させることができる。信号及びプローブ検査の完全性を維持するため及び外部雑音の混入を最小にするためには、フリッカ雑音測定システムを、ケーブル又はプローブの何れも変更すること無しに、ＤＣ特性解析構成からフリッカ雑音測定構成に切り換えうるようにすることが極めて望ましいことである。フリッカ測定システム３００は、電源ユニット、負荷ユニット及び基板バイアスユニットのそれぞれのリレーをＮＯＩＳＥ（雑音）位置にシフトさせることにより、ＤＣ動作モードから雑音測定モードに切り換えうる。一般的には必要とされていないが、保護された信号経路を様々なユニットに設けることができれば、フリッカ雑音測定を行う場合、電源ユニット３０２のリレー４１０、４１２、４２４を雑音位置４４０にシフトさせることにより、電源信号経路と電源信号保護経路とを分断し、雑音信号経路４４２が、第１のＳＭＵ３１２から、ＤＵＴのゲート２０２と導電的に接触しているプローブチップ２１４に接続される。電源ユニットの雑音信号経路４４２は、ＳＭＵ３１２から雑音を遮断するために、高周波信号を減衰させ、ＤＣのみをＤＵＴまで供給させる低域通過フィルタ４４４を有することができる。
【００４０】
多くの場合、フリッカ雑音測定中にＤＵＴのインピーダンスを設定するために、ＤＵＴの１つ以上の端子に抵抗を加えることが望ましい。電源ユニットの低域通過フィルタ４４４の出力端は、ソースインピーダンスが変化するＤＵＴ範囲の条件に対応するために、複数のレジスタ４４６Ａ〜４４６Ｎを有するレジスタアレイ４４６に接続されている。ＤＵＴのゲートにとって望ましい負荷を得るために、アレイの適切な抵抗を、スイッチアレイ４５０の適切なスイッチを作動させることにより、選択しうる。
【００４１】
同様に、負荷ユニット３０４では、雑音信号経路（雑音測定経路）５４２内に低域通過フィルタ５４４を設けることができる。リレー５１０、５１２、５２４を作動させることにより雑音信号経路を選択するとともに負荷信号保護経路を接地させる。フリッカ雑音の測定が求められているので、被試験デバイスに供給される全ての高周波信号を著しく減衰させるために低域通過フィルタ５４４を設けるのが望ましい。低域通過フィルタ５４４の出力端は、ＤＵＴのドレイン２０４に加えられる望ましいインピーダンスを選択できるレジスタアレイ５４６に接続されている。ＤＵＴのドレインに望ましい負荷を与えるために、スイッチアレイ５５０の適切なスイッチを作動させることにより抵抗を選択し、適切な抵抗と信号経路とが相互接続されるようにする。一般的には必要とされていないが、負荷ユニット内で「雑音」信号経路に沿って保護経路を設けることができれば、保護信号経路を、リレー５２４によりアースに切り換えうる。
【００４２】
多くの場合、ドレイン又はコレクタは、フリッカ雑音を測定するための望ましい個所である。従って、負荷ユニット３０４には、被試験デバイスから信号出力を得るための低雑音増幅器（ＬＮＡ）５５２を設けることができる。この増幅器５５２は、抵抗とＤＵＴとの間の雑音測定信号経路と電気的に相互接続し、その結果、ＤＵＴと増幅器との間に大きな抵抗値が存在しなくなるようにするのが好ましい。図示されているように、負荷抵抗は、分圧器が、ドレイン（ＦＥＴ）又はコレクタ（ＢＪＴ）と、バイアス電圧源３１６とから構成されるように、ＤＵＴに対する負荷を提供する。フリッカ雑音の測定は、この分圧器のセンターで行うのが好ましい。比較的高い静電容量を有するブロッキングキャパシタ５６０は、好ましくは３０ＭＨｚまでの周波数を有するフリッカ雑音の測定を可能にする。ＤＵＴにより発生されたフリッカ雑音は、ブロッキングキャパシタを通過し、低雑音増幅器（ＬＮＡ）５５２により増幅される。ＬＮＡは、ＤＵＴからの雑音信号を増幅するが、ＬＮＡ自体の雑音が信号に加わることは、ほとんど又は全くない。
【００４３】
フリッカ雑音は、通常は、デバイスのバイアスにより雑音が自然発生する結果、ある時間間隔に亘って測定される。測定デバイスは、デジタルシグナルアナライザ（ＤＳＡ）５５４又はスペクトラムアナライザのような適切ないかなるデバイスとすることができる。ＤＳＡは、ＬＮＡからの信号を集め、この信号をデジタル形式に変換する。必要であれば、フリッカ雑音を分離し、このフリッカ雑音をディスプレイに表示するために、デジタルデータを後処理しうる。
【００４４】
基板バイアスユニット３０６は、低域通過フィルタ６４４を有するようにすることもできる。フリッカ雑音の測定が求められているので、低域通過フィルタを雑音信号経路（雑音測定経路）６４２内に設け、被試験デバイスに供給される全ての高周波信号を著しく減衰させるようにするのが望ましい。通常、基板に対しては抵抗を設ける必要がないので、所望に応じレジスタアレイを省略することができる。レジスタアレイが存在する場合には、スイッチアレイを用いて抵抗アレイから抵抗を取り出し、所望の負荷をＤＵＴに与えることができる。「雑音」信号経路６４２は、リレー６１０、６１２、６２４を、雑音位置６４０に切り換え、この雑音信号経路を、プローブ及びＳＭＵにそれぞれ接続されている同軸ケーブルの中心導体６２０及び６０８に接続することにより選択される。一般的には必要とされていないが、保護経路が基板ユニット内で「雑音」信号経路に沿って設けることができれば、代表的な基板ユニットにおいて、保護信号経路は、リレー６２４を雑音位置６４０にシフトさせることによりアースに接続させる。
【００４５】
フリッカ雑音試験システムの一構成例を図２２に示す。
【００４６】
このフリッカ雑音測定システムでは、小型のＤＵＴを表わす３０ＭＨｚまでの周波数でのフリッカ雑音を正確に測定することが可能となる。
【００４７】
上記の詳細な説明では、本発明を完全に理解するための多数の具体的説明が記載した。しかしながら、当業者は、これらの具体的説明なしに本発明を実施しうるものである。周知の方法、周知の手段、周知の構成要素及び周知の回路については、本発明を複雑で不明瞭とするのを回避するために、詳細に説明しなかった。
【００４８】
本明細書において使用した用語及び表現は、説明の都合上用いたものであり、これらは本発明を限定するためのものではない。かかる用語及び表現の使用に発明があるものではなく、図面とともに記載されている本発明の特徴の均等物の排除を意図するものではなく、本発明の範囲は、以下の特許請求の範囲によってのみ限定されるものである。
【特許請求の範囲】
【請求項１】
被試験デバイスの特性を評価する試験装置において、この試験装置は、
（ａ）信号源と前記被試験デバイスの端子とに導電的に接続される保護された第１の信号経路と、
（ｂ）前記信号源と前記被試験デバイスの前記端子とに導電的に接続される保護されていない第２の信号経路とを有し、
前記第１の信号経路は、前記第２の信号経路の一部分を前記信号源及び前記端子から切断することなく、前記信号源を前記端子に導電的に接続するように操作しうるようになっており、前記第２の信号経路は、前記第１の信号経路の一部分を前記信号源及び前記端子から切断することなく、前記信号源を前記端子に導電的に接続するように操作しうるようになっている
試験装置。
【請求項２】
請求項１に記載の試験装置において、前記第２の信号経路は、前記信号源からの信号の高周波成分を取り除くフィルタを有している試験装置。
【請求項３】
請求項２に記載の試験装置において、前記第２の信号経路は更に、前記フィルタと前記端子とを導電的に相互接続する抵抗を有している試験装置。
【請求項４】
請求項２に記載の試験装置において、前記第２の信号経路は、複数の抵抗を有し、個々の抵抗が、複数のスイッチのうちの１つのスイッチの動作によって前記フィルタと前記端子とを導電的に相互接続しうるようになっている試験装置。
【請求項５】
請求項１に記載の試験装置において、この試験装置は更に、
（ａ）第１のリレーと、
（ｂ）この第１のリレーと共に動作し、前記信号源と前記端子とを前記第１の信号経路の一部分と前記第２の信号経路の一部分との一方と相互接続しうる第２のリレーであって、前記信号源と前記端子とを前記第１の信号経路の前記一部分と相互接続した場合に、前記第２の信号経路の前記一部分を前記信号源及び前記端子から分断し、前記信号源と前記端子とを前記第２の信号経路の前記一部分と相互接続した場合に、前記第１の信号経路の前記一部分を前記信号源及び前記端子から分断する当該第２のリレーと、
（ｃ）前記第１の信号経路を前記信号源と前記端子とに相互接続する場合に、前記信号源と前記端子との間の前記第１の信号経路の長手方向の大部分に対しこの第１の信号経路を少なくとも部分的に囲んでいる保護信号経路を前記信号源に接続し、前記第２の信号経路を前記信号源と前記端子とに相互接続する場合に、前記保護信号経路を前記信号源から分断するように動作しうる第３のリレーと
を有している試験装置。
【請求項６】
請求項５に記載の試験装置において、前記第１のリレーと、前記第２のリレーと、前記第３のリレーとのうち少なくとも１つのリレーは、リードリレーを有している試験装置。
【請求項７】
請求項１に記載の試験装置において、前記信号源は、電源モニタユニットを具えている試験装置。
【請求項８】
請求項１に記載の試験装置において、この試験装置は更に、
（ａ）第２の信号源と前記被試験デバイスの第２の端子とに導電的に接続される保護された第３の信号経路と、
（ｂ）前記第２の信号源と前記被試験デバイスの前記第２の端子とに導電的に接続される保護されていない第４の信号経路と
を有し、
前記第３の信号経路は、前記第４の信号経路の一部分を前記第２の信号源及び前記第２の端子から分断することなく、前記第２の信号源を前記第２の端子に導電的に接続するように動作しうるようになっており、前記第４の信号経路は、前記第３の信号経路の一部分を前記第２の信号源及び前記第２の端子から分断することなく、前記第２の信号源を前記第２の端子に導電的に接続するように動作しうるようになっている
試験装置。
【請求項９】
請求項８に記載の試験装置において、この試験装置が更に、
（ａ）第４のリレーと、
（ｂ）この第４のリレーと共に動作し、前記第２の信号源と前記第２の端子とを前記第３の信号経路の一部分と前記第４の信号経路の一部分との一方と相互接続しうる第５のリレーであって、前記第２の信号源と前記第２の端子とを前記第３の信号経路の前記一部分と相互接続した場合に、前記第４の信号経路の前記一部分を前記第２の信号源及び前記第２の端子から分断し、前記第２の信号源と前記第２の端子とを前記第４の信号経路の前記一部分と相互接続した場合に、前記第３の信号経路の前記一部分を前記第２の信号源及び前記第２の端子から分断する当該第５のリレーと、
（ｃ）前記第３の信号経路を前記第２の信号源と前記第２の端子とに相互接続する場合に、前記第２の信号源と前記第２の端子との間の前記第３の信号経路の長手方向の大部分に対しこの第３の信号経路を少なくとも部分的に囲んでいる第２の保護信号経路を前記第２の信号源に接続し、前記第４の信号経路を前記第２の信号源と前記第２の端子とに相互接続する場合に、前記第２の保護信号経路を前記第２の信号源から分断するように動作しうる第６のリレーと
を有している試験装置。
【請求項１０】
請求項８に記載の試験装置において、前記第４の信号経路は、前記第２の端子と前記第２の信号源との間で流れる信号の高周波成分を取り除くフィルタを有している試験装置。
【請求項１１】
請求項８に記載の試験装置において、前記第２の信号源は、第２の電源モニタユニットを具えている試験装置。
【請求項１２】
請求項８に記載の試験装置において、この試験装置は更に、
（ａ）第３の信号源と前記被試験デバイスの第３の端子とに導電的に接続される保護された第５の信号経路と、
（ｂ）前記第３の信号源と前記被試験デバイスの前記第３の端子とに導電的に接続される保護されていない第６の信号経路と
を有し、
前記第５の信号経路は、前記第６の信号経路の一部分を前記第３の信号源及び前記第３の端子から分断することなく、前記第３の信号源を前記第３の端子に導電的に接続するように動作しうるようになっており、前記第６の信号経路は、前記第５の信号経路の一部分を前記第３の信号源及び前記第３の端子から分断することなく、前記第３の信号源を前記第３の端子に導電的に接続するように動作しうるようになっている
試験装置。
【請求項１３】
請求項１２に記載の試験装置において、前記第６の信号経路は、前記第３の信号源からの高周波成分を取り除くフィルタを有している試験装置。
【請求項１４】
請求項１３に記載の試験装置において、前記第６の信号経路は更に、前記フィルタと前記第３の端子とを導電的に接続する抵抗を有している試験装置。
【請求項１５】
請求項１３に記載の試験装置において、前記第６の信号経路は、複数の抵抗を有し、個々の抵抗が、複数のスイッチのうちの１つのスイッチの動作によって前記フィルタと前記第３の端子とに導電的に相互接続しうるようになっている試験装置。
【請求項１６】
請求項１５に記載の試験装置において、この試験装置は更に、
（ａ）前記個々の抵抗と前記第３の端子への接続部との間で前記第６の信号経路へ接続されている入力端と、出力端とを有する低雑音増幅器と、
（ｂ）この低雑音増幅器の前記出力端に接続されている試験機器と
を具えている試験装置。
【請求項１７】
請求項１２に記載の試験装置において、この試験装置が更に、
（ａ）第７のリレーと、
（ｂ）前記第７のリレーと共に動作し、前記第３の信号源と前記第３の端子とを前記第５の信号経路の一部分と前記第６の信号経路の一部分との一方と相互接続しうる第８のリレーであって、前記第３の信号源と前記第３の端子とを前記第５の信号経路の前記一部分と相互接続した場合に、前記第６の信号経路の前記一部分を前記第３の信号源及び前記第３の端子から分断し、前記第３の信号源と前記第３の端子とを、前記第５の信号経路の前記一部分と相互接続した場合に、前記第５の信号経路の前記一部分を前記第３の信号源及び前記第３の端子から分断する当該第８のリレーと、
（ｃ）前記第５の信号経路が前記第３の信号源と前記第３の端子とを相互接続する場合に、前記第３の信号源と前記第３の端子との間の前記第５の信号経路の長手方向の大部分に対しこの第５の信号経路を少なくとも部分的に囲んでいる第３の保護信号経路を前記第３の信号源に接続し、前記第６の信号経路が前記第３の信号源と前記第３の端子とを相互接続する場合に、前記第３の保護信号経路を前記第３の信号源から分断する第９のリレーと
を有している試験装置。
【請求項１８】
請求項１２に記載の試験装置において、前記第３の信号源は第３の電源モニタユニットを具えている試験装置。
【請求項１９】
請求項１７に記載の試験装置において、前記第１の信号経路、前記第２の信号経路、前記第３の信号経路、前記第４の信号経路、前記第５の信号経路及び前記第６の信号経路の一部分と、前記第１のリレー、前記第２のリレー、前記第３のリレー、前記第４のリレー、前記第５のリレー、前記第６のリレー、前記第７のリレー、前記第８のリレー及び前記第９のリレーと、少なくとも２つの抵抗とが、これらの信号経路を前記被試験デバイスの前記第１の端子、第２の端子及び第３の端子に接続するように動作するプローブチップを有するプローブのホルダに固定されている試験装置。
【請求項２０】
請求項１２に記載の試験装置において、この試験装置が更に、
（ａ）第４の信号源と前記被試験デバイスの第４の端子とに導電的に接続される保護された第７の信号経路と、
（ｂ）前記第４の信号源と前記被試験デバイスの前記第４の端子とに導電的に接続される保護されていない第８の信号経路と
を有し、
前記第７の信号経路は、前記第８の信号経路の一部分を前記第４の信号源及び前記第４の端子から分断することなく、前記第４の信号源を前記第４の端子に導電的に接続するように動作しうるようになっており、前記第４の信号経路は、前記第７の信号経路の一部分を前記第４の信号源及び前記第４の端子から分断することなく、前記第４の信号源を前記第４の端子に導電的に接続するように動作しうるようになっている
試験装置。
【請求項２１】
請求項２０に記載の試験装置において、この試験装置が更に、
（ａ）第１０のリレーと、
（ｂ）この第１０のリレーと共に動作し、前記第４の信号源と前記第４の端子とを前記第７の信号経路の一部分と前記第８の信号経路の一部分との一方と相互接続しうる第１１のリレーであって、前記第４の信号源と前記第４の端子とを前記第７の信号経路の前記一部分と相互接続した場合に、前記第８の信号経路の前記一部分を前記第４の信号源及び前記第４の端子から分断し、前記第４の信号源と前記第４の端子とを前記第８の信号経路と相互接続した場合に、前記第７の信号経路の前記一部分を前記第４の信号源及び前記第４の端子から分断する当該第１１のリレーと、
（ｃ）前記第７の信号経路が前記第４の信号源と前記第４の端子とを相互接続する場合に、前記第４の信号源と前記第４の端子との間の前記第７の信号経路の長手方向の大部分に対しこの第７の信号経路を少なくとも部分的に囲んでいる第４の保護信号経路を前記第４の信号源に接続し、前記第８の信号経路が前記第４の信号源と前記第４の端子とを相互接続する場合に、前記第４の保護信号経路を前記第４の信号源から分断する第１２のリレーと
を有している試験装置。
【請求項２２】
請求項２１に記載の試験装置において、前記第８の信号経路は、記前記第４の端子と前記第４の信号源との間で流れる信号の高周波成分を取り除くフィルタを有している試験装置。
【請求項２３】
請求項２１に記載の試験装置において、前記第４の信号源は、第４の電源モニタユニットを具えている試験装置。
【請求項１】
被試験デバイスの特性を評価する試験装置において、この試験装置は、
（ａ）信号源と前記被試験デバイスの端子とに導電的に接続される保護された第１の信号経路と、
（ｂ）前記信号源と前記被試験デバイスの前記端子とに導電的に接続される保護されていない第２の信号経路とを有し、
前記第１の信号経路は、前記第２の信号経路の一部分を前記信号源及び前記端子から切断することなく、前記信号源を前記端子に導電的に接続するように操作しうるようになっており、前記第２の信号経路は、前記第１の信号経路の一部分を前記信号源及び前記端子から切断することなく、前記信号源を前記端子に導電的に接続するように操作しうるようになっている
試験装置。
【請求項２】
請求項１に記載の試験装置において、前記第２の信号経路は、前記信号源からの信号の高周波成分を取り除くフィルタを有している試験装置。
【請求項３】
請求項２に記載の試験装置において、前記第２の信号経路は更に、前記フィルタと前記端子とを導電的に相互接続する抵抗を有している試験装置。
【請求項４】
請求項２に記載の試験装置において、前記第２の信号経路は、複数の抵抗を有し、個々の抵抗が、複数のスイッチのうちの１つのスイッチの動作によって前記フィルタと前記端子とを導電的に相互接続しうるようになっている試験装置。
【請求項５】
請求項１に記載の試験装置において、この試験装置は更に、
（ａ）第１のリレーと、
（ｂ）この第１のリレーと共に動作し、前記信号源と前記端子とを前記第１の信号経路の一部分と前記第２の信号経路の一部分との一方と相互接続しうる第２のリレーであって、前記信号源と前記端子とを前記第１の信号経路の前記一部分と相互接続した場合に、前記第２の信号経路の前記一部分を前記信号源及び前記端子から分断し、前記信号源と前記端子とを前記第２の信号経路の前記一部分と相互接続した場合に、前記第１の信号経路の前記一部分を前記信号源及び前記端子から分断する当該第２のリレーと、
（ｃ）前記第１の信号経路を前記信号源と前記端子とに相互接続する場合に、前記信号源と前記端子との間の前記第１の信号経路の長手方向の大部分に対しこの第１の信号経路を少なくとも部分的に囲んでいる保護信号経路を前記信号源に接続し、前記第２の信号経路を前記信号源と前記端子とに相互接続する場合に、前記保護信号経路を前記信号源から分断するように動作しうる第３のリレーと
を有している試験装置。
【請求項６】
請求項５に記載の試験装置において、前記第１のリレーと、前記第２のリレーと、前記第３のリレーとのうち少なくとも１つのリレーは、リードリレーを有している試験装置。
【請求項７】
請求項１に記載の試験装置において、前記信号源は、電源モニタユニットを具えている試験装置。
【請求項８】
請求項１に記載の試験装置において、この試験装置は更に、
（ａ）第２の信号源と前記被試験デバイスの第２の端子とに導電的に接続される保護された第３の信号経路と、
（ｂ）前記第２の信号源と前記被試験デバイスの前記第２の端子とに導電的に接続される保護されていない第４の信号経路と
を有し、
前記第３の信号経路は、前記第４の信号経路の一部分を前記第２の信号源及び前記第２の端子から分断することなく、前記第２の信号源を前記第２の端子に導電的に接続するように動作しうるようになっており、前記第４の信号経路は、前記第３の信号経路の一部分を前記第２の信号源及び前記第２の端子から分断することなく、前記第２の信号源を前記第２の端子に導電的に接続するように動作しうるようになっている
試験装置。
【請求項９】
請求項８に記載の試験装置において、この試験装置が更に、
（ａ）第４のリレーと、
（ｂ）この第４のリレーと共に動作し、前記第２の信号源と前記第２の端子とを前記第３の信号経路の一部分と前記第４の信号経路の一部分との一方と相互接続しうる第５のリレーであって、前記第２の信号源と前記第２の端子とを前記第３の信号経路の前記一部分と相互接続した場合に、前記第４の信号経路の前記一部分を前記第２の信号源及び前記第２の端子から分断し、前記第２の信号源と前記第２の端子とを前記第４の信号経路の前記一部分と相互接続した場合に、前記第３の信号経路の前記一部分を前記第２の信号源及び前記第２の端子から分断する当該第５のリレーと、
（ｃ）前記第３の信号経路を前記第２の信号源と前記第２の端子とに相互接続する場合に、前記第２の信号源と前記第２の端子との間の前記第３の信号経路の長手方向の大部分に対しこの第３の信号経路を少なくとも部分的に囲んでいる第２の保護信号経路を前記第２の信号源に接続し、前記第４の信号経路を前記第２の信号源と前記第２の端子とに相互接続する場合に、前記第２の保護信号経路を前記第２の信号源から分断するように動作しうる第６のリレーと
を有している試験装置。
【請求項１０】
請求項８に記載の試験装置において、前記第４の信号経路は、前記第２の端子と前記第２の信号源との間で流れる信号の高周波成分を取り除くフィルタを有している試験装置。
【請求項１１】
請求項８に記載の試験装置において、前記第２の信号源は、第２の電源モニタユニットを具えている試験装置。
【請求項１２】
請求項８に記載の試験装置において、この試験装置は更に、
（ａ）第３の信号源と前記被試験デバイスの第３の端子とに導電的に接続される保護された第５の信号経路と、
（ｂ）前記第３の信号源と前記被試験デバイスの前記第３の端子とに導電的に接続される保護されていない第６の信号経路と
を有し、
前記第５の信号経路は、前記第６の信号経路の一部分を前記第３の信号源及び前記第３の端子から分断することなく、前記第３の信号源を前記第３の端子に導電的に接続するように動作しうるようになっており、前記第６の信号経路は、前記第５の信号経路の一部分を前記第３の信号源及び前記第３の端子から分断することなく、前記第３の信号源を前記第３の端子に導電的に接続するように動作しうるようになっている
試験装置。
【請求項１３】
請求項１２に記載の試験装置において、前記第６の信号経路は、前記第３の信号源からの高周波成分を取り除くフィルタを有している試験装置。
【請求項１４】
請求項１３に記載の試験装置において、前記第６の信号経路は更に、前記フィルタと前記第３の端子とを導電的に接続する抵抗を有している試験装置。
【請求項１５】
請求項１３に記載の試験装置において、前記第６の信号経路は、複数の抵抗を有し、個々の抵抗が、複数のスイッチのうちの１つのスイッチの動作によって前記フィルタと前記第３の端子とに導電的に相互接続しうるようになっている試験装置。
【請求項１６】
請求項１５に記載の試験装置において、この試験装置は更に、
（ａ）前記個々の抵抗と前記第３の端子への接続部との間で前記第６の信号経路へ接続されている入力端と、出力端とを有する低雑音増幅器と、
（ｂ）この低雑音増幅器の前記出力端に接続されている試験機器と
を具えている試験装置。
【請求項１７】
請求項１２に記載の試験装置において、この試験装置が更に、
（ａ）第７のリレーと、
（ｂ）前記第７のリレーと共に動作し、前記第３の信号源と前記第３の端子とを前記第５の信号経路の一部分と前記第６の信号経路の一部分との一方と相互接続しうる第８のリレーであって、前記第３の信号源と前記第３の端子とを前記第５の信号経路の前記一部分と相互接続した場合に、前記第６の信号経路の前記一部分を前記第３の信号源及び前記第３の端子から分断し、前記第３の信号源と前記第３の端子とを、前記第５の信号経路の前記一部分と相互接続した場合に、前記第５の信号経路の前記一部分を前記第３の信号源及び前記第３の端子から分断する当該第８のリレーと、
（ｃ）前記第５の信号経路が前記第３の信号源と前記第３の端子とを相互接続する場合に、前記第３の信号源と前記第３の端子との間の前記第５の信号経路の長手方向の大部分に対しこの第５の信号経路を少なくとも部分的に囲んでいる第３の保護信号経路を前記第３の信号源に接続し、前記第６の信号経路が前記第３の信号源と前記第３の端子とを相互接続する場合に、前記第３の保護信号経路を前記第３の信号源から分断する第９のリレーと
を有している試験装置。
【請求項１８】
請求項１２に記載の試験装置において、前記第３の信号源は第３の電源モニタユニットを具えている試験装置。
【請求項１９】
請求項１７に記載の試験装置において、前記第１の信号経路、前記第２の信号経路、前記第３の信号経路、前記第４の信号経路、前記第５の信号経路及び前記第６の信号経路の一部分と、前記第１のリレー、前記第２のリレー、前記第３のリレー、前記第４のリレー、前記第５のリレー、前記第６のリレー、前記第７のリレー、前記第８のリレー及び前記第９のリレーと、少なくとも２つの抵抗とが、これらの信号経路を前記被試験デバイスの前記第１の端子、第２の端子及び第３の端子に接続するように動作するプローブチップを有するプローブのホルダに固定されている試験装置。
【請求項２０】
請求項１２に記載の試験装置において、この試験装置が更に、
（ａ）第４の信号源と前記被試験デバイスの第４の端子とに導電的に接続される保護された第７の信号経路と、
（ｂ）前記第４の信号源と前記被試験デバイスの前記第４の端子とに導電的に接続される保護されていない第８の信号経路と
を有し、
前記第７の信号経路は、前記第８の信号経路の一部分を前記第４の信号源及び前記第４の端子から分断することなく、前記第４の信号源を前記第４の端子に導電的に接続するように動作しうるようになっており、前記第４の信号経路は、前記第７の信号経路の一部分を前記第４の信号源及び前記第４の端子から分断することなく、前記第４の信号源を前記第４の端子に導電的に接続するように動作しうるようになっている
試験装置。
【請求項２１】
請求項２０に記載の試験装置において、この試験装置が更に、
（ａ）第１０のリレーと、
（ｂ）この第１０のリレーと共に動作し、前記第４の信号源と前記第４の端子とを前記第７の信号経路の一部分と前記第８の信号経路の一部分との一方と相互接続しうる第１１のリレーであって、前記第４の信号源と前記第４の端子とを前記第７の信号経路の前記一部分と相互接続した場合に、前記第８の信号経路の前記一部分を前記第４の信号源及び前記第４の端子から分断し、前記第４の信号源と前記第４の端子とを前記第８の信号経路と相互接続した場合に、前記第７の信号経路の前記一部分を前記第４の信号源及び前記第４の端子から分断する当該第１１のリレーと、
（ｃ）前記第７の信号経路が前記第４の信号源と前記第４の端子とを相互接続する場合に、前記第４の信号源と前記第４の端子との間の前記第７の信号経路の長手方向の大部分に対しこの第７の信号経路を少なくとも部分的に囲んでいる第４の保護信号経路を前記第４の信号源に接続し、前記第８の信号経路が前記第４の信号源と前記第４の端子とを相互接続する場合に、前記第４の保護信号経路を前記第４の信号源から分断する第１２のリレーと
を有している試験装置。
【請求項２２】
請求項２１に記載の試験装置において、前記第８の信号経路は、記前記第４の端子と前記第４の信号源との間で流れる信号の高周波成分を取り除くフィルタを有している試験装置。
【請求項２３】
請求項２１に記載の試験装置において、前記第４の信号源は、第４の電源モニタユニットを具えている試験装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図５Ａ】
【図６】
【図６Ａ】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２】
【図３】
【図４】
【図５】
【図５Ａ】
【図６】
【図６Ａ】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【公開番号】特開２０１０−１３３９５４（Ｐ２０１０−１３３９５４Ａ）
【公開日】平成２２年６月１７日（２０１０．６．１７）
【国際特許分類】
【外国語出願】
【出願番号】特願２００９−２６６７７９（Ｐ２００９−２６６７７９）
【出願日】平成２１年１１月２４日（２００９．１１．２４）
【出願人】（５９１０６５２７３）カスケード マイクロテック インコーポレイテッド (22)
【氏名又は名称原語表記】ＣＡＳＣＡＤＥ ＭＩＣＲＯＴＥＣＨ，ＩＮＣＯＲＰＯＲＡＴＥＤ
【Ｆターム（参考）】
【公開日】平成２２年６月１７日（２０１０．６．１７）
【国際特許分類】
【出願番号】特願２００９−２６６７７９（Ｐ２００９−２６６７７９）
【出願日】平成２１年１１月２４日（２００９．１１．２４）
【出願人】（５９１０６５２７３）カスケード マイクロテック インコーポレイテッド (22)
【氏名又は名称原語表記】ＣＡＳＣＡＤＥ ＭＩＣＲＯＴＥＣＨ，ＩＮＣＯＲＰＯＲＡＴＥＤ
【Ｆターム（参考）】
[ Back to top ]