マイクロ共振器システム及びその製造方法
本発明の様々な態様は、レーザ、モジュレータ及び光検出器として使用することができるマイクロ共振器システム、並びにこのマイクロ共振器システムを製造する方法に関する。一態様では、マイクロ共振器システム（１００）は、上表面層（１０４）を有する基板（１０６）、基板（１０６）内に埋め込まれた少なくとも１つの導波路（１１４、１１６）、並びに上層（１１８）、中間層（１２２）、底層（１２０）、電流分離領域（１２８）及び周辺環状領域（１２４、１２６）を有するマイクロディスク（１０２）を備えている。マイクロディスク（１０２）の底層（１２０）は、基板（１０６）の上表面層（１０４）と電気的に連絡しており、周辺環状領域（１２４、１２６）の少なくとも一部が、少なくとも１つの導波路（１１４、１１６）の上に配置されるように位置する。電流分離領域（１２８）は、マイクロディスクの中央領域の少なくとも一部を占有し、周辺環状領域よりも低い屈折率及び大きなバンドギャップを有するように構成されている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の態様は、マイクロ共振器システム、特に、レーザ、モジュレータ（変調器）及び光検出器として使用できるマイクロ共振器システム、並びにこのようなシステムを製造する方法に関する。
【背景技術】
【０００２】
近年、マイクロ電子デバイスの集積回路上の密度は増大しているが、このことは、前記デバイスを相互接続するために使用できる金属製の信号線の密度に関連する技術的障害を招いている。加えて、金属製の信号線の使用によって、電力消費は著しく増大し、ほとんどの回路上に位置する最も長いリンクに同期させることへの困難を招く。信号線を介して電気信号としての情報を伝達するのではなく、この同じ情報を電磁放射線（「ＥＲ」）で符号化して、導波路、例えば光ファイバ、リッジ導波路及びフォトニックフォトニック結晶導波路を介して伝達することができる。ＥＲで符号化された情報を導波路を介して伝達することは、信号線を介して電気信号を伝達することに比べ、多数の利点をもたらす。まず、劣化又は損失は、導波路を介して伝達されたＥＲの方が、信号線を介して伝達された電気信号よりもずっと小さい。次に、導波路は、信号線よりもずっと大きなバンド幅（帯域幅）を有するように製造することができる。例えば、単一のＣｕ又はＡｌワイヤは単一の電気信号しか伝達できないが、単一の光ファイバは、約１００以上に異なって符号化されたＥＲを伝達するように構成することができる。
【０００３】
最近では、材料科学及び半導体製造技術の進歩により、電子デバイス、例えばＣＭＯＳ回路と共に集積してフォトニック集積回路（「ＰＩＣ」）を形成できるフォトニックデバイスを構築することが可能となった。「フォトニック」という用語は、古典的に特徴付けられるＥＲ又は電磁スペクトルにわたる周波数で量子化されたＥＲによって動作可能なデバイスを指す。ＰＩＣは、電子集積回路のフォトニック等価物（photonic equivalent）であり、半導体材料のウェハ上で実行することができる。ＰＩＣを効果的に実行するためには、受動的及び能動的なフォトニック素子が必要となる。導波路及び減衰器は、典型的に従来のエピタキシャル法及びリソグラフィック法を利用して製造することができ且つマイクロ電子デバイス間でのＥＲの伝搬を方向付けるために使用することのできる受動フォトニック素子の例である。物理学者及び技術者は、ＰＩＣで使用可能な能動フォトニック素子の必要性を認識している。
【発明の概要】
【０００４】
様々な本発明の態様は、レーザ、モジュレータ及び光検出器として使用可能なマイクロディスクを備えているマイクロ共振器システム、並びにこのマイクロ共振器システムを製造する方法に関する。本発明の一態様では、マイクロ共振器システムは、上表面層を有する基板、基板内に埋め込まれ且つ基板の上表面層に隣接して位置する少なくとも１つの導波路、並びに上層、中間層、底層、電流分離領域及び周辺環状領域を有するマイクロディスクを備えている。マイクロディスクの底層は、基板の上表面層に装着され且つそれと電気的に連絡しており、周辺環状領域の少なくとも一部が少なくとも１つの導波路上に配置されるように位置している。電流分離領域は、マイクロディスクの中央領域の少なくとも一部を占有するよう構成されており、周辺環状領域よりも低い屈折率及び周辺環状領域よりも大きなバンドギャップを有している。
【図面の簡単な説明】
【０００５】
【図１Ａ】本発明の態様による、第１のマイクロ共振器システムの等角図を示す。
【図１Ｂ】本発明の態様による、第１のマイクロ共振器システムの図１Ａに示す線１Ｂ−１Ｂに沿った断面図を示す。
【図２】本発明の態様による、例示的なマイクロディスクを有する層の断面図を示す。
【図３Ａ】図１に示すマイクロディスクの周辺領域の、電子バンドギャップエネルギーの仮想プロットを示す。
【図３Ｂ】図１に示すマイクロディスクの電流分離領域の、電子バンドギャップエネルギーの仮想プロットを示す。
【図４Ａ】本発明の態様による、図１に示す第１のマイクロ共振器システムのマイクロディスクにおける電流の経路を示す。
【図４Ｂ】本発明の態様による、図１に示す第１のマイクロ共振器システムのマイクロディスクの周辺領域へのウィスパリングギャラリーモード（whispering gallery mode）の実質的な閉じ込めを示す。
【図５Ａ】本発明の態様による、第２のマイクロ共振器システムの等角図を示す。
【図５Ｂ】本発明の態様による、図５Ａに示す第２のマイクロ共振器システムの線５Ｂ−５Ｂに沿った断面図を示す。
【図６Ａ】本発明の態様による、図５に示す第２のマイクロ共振器システムのマイクロディスクにおける電流の経路を示す。
【図６Ｂ】本発明の態様による、図５に示す第２のマイクロ共振器システムのマイクロディスクの周辺領域へのウィスパリングギャラリーモードの実質的な閉じ込めを示す。
【図７Ａ】量子井戸ベースの利得媒質の量子化された電子エネルギー状態に関連するエネルギーレベル線図を示す。
【図７Ｂ】レーザ本発明の態様による、レーザとして動作する、図１に示す第１のマイクロ共振器システムの概略図を示す。
【図８Ａ】本発明の態様による、モジュレータとして動作する、図１に示す第１のマイクロ共振器システムの概略図を示す。
【図８Ｂ】符号化されていない電磁放射線の強度対時間のプロットを示す。
【図８Ｃ】データ符号化された電磁放射線の強度対時間のプロットを示す。
【図９】本発明の態様による、光検出器として動作する、図１に示す第１のマイクロ共振器システムの概略図を示す。
【図１０Ａ】本発明の態様による、図１に示す第１のマイクロ共振器システムの製造方法に関連する等角図を示す。
【図１０Ｂ】本発明の態様による、図１に示す第１のマイクロ共振器システムの製造方法に関連する断面図を示す。
【図１０Ｃ】本発明の態様による、図１に示す第１のマイクロ共振器システムの製造方法に関連する断面図を示す。
【図１０Ｄ】本発明の態様による、図１に示す第１のマイクロ共振器システムの製造方法に関連する等角図を示す。
【図１０Ｅ】本発明の態様による、図１に示す第１のマイクロ共振器システムの製造方法に関連する断面図を示す。
【図１０Ｆ】本発明の態様による、図１に示す第１のマイクロ共振器システムの製造方法に関連する断面図を示す。
【図１０Ｇ】本発明の態様による、図１に示す第１のマイクロ共振器システムの製造方法に関連する等角図を示す。
【図１０Ｈ】本発明の態様による、図１に示す第１のマイクロ共振器システムの製造方法に関連する等角図を示す。
【図１０Ｉ】本発明の態様による、図１に示す第１のマイクロ共振器システムの製造方法に関連する等角図を示す。
【図１０Ｊ】本発明の態様による、図１に示す第１のマイクロ共振器システムの製造方法に関連する断面図を示す。
【図１０Ｋ】本発明の態様による、図１に示す第１のマイクロ共振器システムの製造方法に関連する断面図を示す。
【図１１Ａ】本発明の態様による、図５に示す第２のマイクロ共振器システムの製造方法に関連する断面図を示す。
【図１１Ｂ】本発明の態様による、図５に示す第２のマイクロ共振器システムの製造方法に関連する断面図を示す。
【発明を実施するための形態】
【０００６】
様々な本発明の態様は、レーザ、モジュレータ及び光検出器として使用可能なマイクロディスクを備えているマイクロスケールの共振器（microscale resonator）（「マイクロ共振器」）システム、並びにそのマイクロ共振器システムを製造する方法に関する。以下に説明する様々なマイクロ共振器システムの態様では、同じ材料を有する構造的に類似の複数の構成要素には同じ参照番号を付与しており、記述を簡潔にするために、それらの構造及び機能の説明の繰り返しは避けている。
【０００７】
図１Ａに、本発明の態様による、マイクロ共振器システム１００の等角図を示す。マイクロ共振器システム１００は、基板１０６の上表面層１０４に装着されたマイクロディスク１０２、マイクロディスク１０２の上表面１１０に装着された第１の電極１０８、及び上表面層１０４に装着され且つマイクロディスク１０２に隣接して位置する第２の電極１１２を備えている。マイクロディスク１０２は、マイクロ共振器システム１００のマイクロ共振器であって、特定のＷＧＭを支持（助成）するように構成することができる。基板１０６は、基板１０６を通って延び且つ上表面層１０４に隣接して位置する２つの導波路１１４及び１１６を含む。導波路１１４及び１１６は、マイクロディスク１０２の周辺環状領域の少なくとも一部の下に配置されている。マイクロディスク１０２は、上層１１８、底層１２０、及び上層１１８と底層１２０との間に挟まれた中間層１２２を備えている。底層１２０は、図１Ｂを参照して後述するように、上表面層１０４と同じ材料からなっていてよい。マイクロディスク１０２の層１１８、１２０及び１２２は、図２を参照して以下により詳細に説明する。
【０００８】
図１Ｂに、本発明の態様によるマイクロ共振器システム１００の、図１Ａに示す線１Ｂ−１Ｂに沿った断面図を示す。図１Ｂに示すように、導波路１１４及び１１６は、マイクロディスク１０２の周辺環状領域の部分１２４及び１２６の下に配置されている。マイクロディスク１０２は、マイクロディスク１０２の中央領域の少なくとも一部を占有するように構成された電流分離領域１２８を有する。第２の電極１１２は、上表面層１０４を介して底層１２０と電気的に連絡している。ここでは、単一の第２の電極１１２が基板１０６の上表面層１０４上に配置されているだけだが、本発明の別の態様では、２つ以上の電極が、上表面層１０４上に位置していてよい。
【０００９】
本発明のマイクロ共振器システムの態様のマイクロ共振器が、マイクロディスク１０２のような円形のマイクロディスクに限定されないことに留意されたい。本発明の他の態様では、マイクロディスク１０２は、円形、楕円形であってもよいし、ＷＧＭを支持し且つ共振ＥＲを作り出すために適した他の任意の形状であってもよい。
【００１０】
上層１１８は、「ｐ型半導体」と呼ばれる、電子アクセプタドーパントでドープされたＩＩＩ−Ｖ半導体であってよく、底層１２０は、「ｎ型半導体」と呼ばれる、電子ドナードーパントでドープされたＩＩＩ−Ｖ半導体であってよく、ここで、ローマ数字のＩＩＩ及びＶは、元素周期表の第３及び第５カラムの元素を指す。中間層１２２は、１つ以上の量子井戸を含む。各量子井戸は、異なる種類のＩＩＩ−Ｖ半導体の２つの層間に挟まれた比較的薄いＩＩＩ−Ｖ半導体層であってよい。図２に、本発明の態様によるマイクロディスク１０２を含む複数の層の断面図を示す。図２では、上層１１８は、Ｚｎがドーパントとして使用されていてよいｐ型ＩｎＰであってよく、底層１２０は、Ｓｉがドーパントとして使用されていてよいｎ型ＩｎＰであってよい。中間層１２２は、ＩｎｘＧａ１−ｘＡｓｙＰ１−ｙの３つの量子井戸２０１〜２０３を含み、式中、ｘ及びｙは０〜１である。中間層１２２は、バリア層ＩｎｘＧａ１−ｘＡｓｙＰ１−ｙ２０５〜２０８も含み、式中、ｘ及びｙは０〜１である。パラメータｘ及びｙの選択は、隣接する層と格子整合するように行い、それは当分野で公知である。例えば、ＩｎＰ層１１８及び１２０に格子整合する層では、ｘの値が０．４７になるよう選択される。ｙの選択によって、量子井戸のバンドギャップエネルギーが決定される。量子井戸の動作については、図７Ａを参照して以下に説明する。量子井戸２０１〜２０３は、所望の波長λでＥＲを放出するように構成されていてよく、一方、バリア層２０５〜２０８は、量子井戸内に注入されたキャリア（つまり電子及び正孔）を閉じ込めるように比較的大きなバンドギャップを有するように構成されていてよい。層２０５及び２０６は、量子井戸２０１〜２０３を分離し、層２０７及び２０８は、量子井戸２０１及び２０３を層１１８及び１２０からそれぞれ分離する比較的厚い２つの層である。基板１０６は、ＳｉＯ２、Ｓｉ３Ｎ４又は他の適切な誘電絶縁材料からなっていてよい。導波路１１４及び１１６は、第ＩＶ族元素、例えばＳｉ及びＧｅからなっていてよい。本発明の他の態様では、他の適切なＩＩＩ−Ｖ半導体、例えばＧａＡｓ、ＧａＰ又はＧａＮを使用することができる。
【００１１】
電流分離領域１２８は、マイクロディスク１０２の周辺環状領域に関連する（周辺環状領域の）量子井戸電子バンドギャップよりも大きな電子バンドギャップを有する。図３Ａに、マイクロディスク１０２の周辺領域の３つの量子井戸に関する、電子バンドギャップエネルギーとマイクロディスク１０２の高さｚとの関係のプロット（グラフ）を示す。底層１２０及び上層１１８の電子バンドギャップエネルギーは、それぞれΔＥＢ及びΔＥＴで表す。中間層１２２中の量子井戸は、バンドギャップエネルギーΔＥＱＷを有し、量子井戸層に隣接するバリア層は、より大きなバンドギャップエネルギーΔＥＢａｒを有する。バンドギャップエネルギーΔＥＴ及びΔＥＢは、バンドギャップエネルギーΔＥＢａｒより大きく、電子及び正孔を中間層１２２へ閉じ込めるための二重ヘテロ接合バリアを形成する層１１８及び１２０に対応することに留意されたい。図３Ｂに、マイクロディスク１０２の電流分離領域１２８に関する、電子バンドギャップエネルギーとマイクロディスク１０２の高さｚとの関係のプロット（グラフ）を示す。図３Ｂに示すように、電流分離領域１２８では、点線のエネルギーレベル３０２及び３０４で表されるように、中間層１２２の量子井戸層及びバリア層のバンドギャップエネルギーが消失しているか又は不確定となっている。
【００１２】
電圧を電極１０８及び１１２に印加した時の、マイクロディスク１０２の電流分離領域１２８と周辺領域とでの上記の電子バンドギャップエネルギーの差を、周辺領域内の経路に電流を実質的に閉じ込めるために利用することができる。図４Ａに、本発明の態様による、電極１０８及び１１２間の電流の流れを示す経路４０２を示す。経路４０２は、より大きなバンドギャップの電流分離領域１２８の周りを通って曲がり、電極１０８及び１１２を接続している。電流は、後述のように、マイクロディスク１０２の周辺領域、例えば周辺領域１２６に実質的に閉じ込めることができる。周辺環状領域の電子バンドギャップエネルギーより大きいが、電流分離領域１２８の電子バンドギャップエネルギーを超過することはない電圧を電極１０８及び１１２へ印加することを考える。電圧は十分に大きいので、電流は、周辺領域１２６を通って流れることができるが、電流分離領域１２８を通って流れることはできない。言い換えれば、電流が電流分離領域１２８を通って流れるのに必要な電圧より低い電圧を使用して、電流を周辺領域１２６に実質的に閉じ込めることができる。電流分離領域１２８を避けて通る電流経路、例えば経路４０２は、電極１０８及び１１２間で、電流がそれに沿って流れるためのより低エネルギーの経路を表している。
【００１３】
一般に、マイクロ共振器は、その周囲よりも大きな全体の屈折率を有しているので、マイクロディスクの周面付近で全反射が起こる結果、マイクロディスク内で伝達されるＥＲは、典型的には捕捉される。マイクロディスクの周面付近で捕捉されるＥＲのモードは、「ウィスパリングギャラリーモード（『ＷＧＭ』）」と呼ばれる。ＷＧＭは、マイクロディスクの直径に関係する特定の共振波長λを有する。しかし、典型的なマイクロディスクでは、ＷＧＭの形態の、周面付近でＥＲを閉じ込めない他のモードも存在している。
【００１４】
本発明のマイクロディスク１０２の態様は、マイクロディスク１０２の周辺領域にＥＲを実質的に閉じ込めるために使用することができ、それは、バンドギャップが広くなるほど、電流分離領域１２８が、マイクロディスク１０２の周辺領域よりも低い屈折率を有するようになるからである。図４Ｂに、本発明の態様によるマイクロディスク１０２の周辺領域へのＷＧＭの実質的な閉じ込めを示す。図４Ｂに示すように、マイクロディスク１０２の上面図４０４は、マイクロディスク１０２の周面に沿って描かれた方向矢印を含む。この方向矢印は、マイクロディスク１０２の周面付近で伝搬する仮想のＷＧＭの伝搬方向を表し、方向矢印の長さは、ＷＧＭの波長λに対応する。強度のプロット４０６に、ＷＧＭの強度分布と上面図４０４の線Ａ−Ａに沿った距離との関係を示す。点線の強度曲線４０８及び４１０は、マイクロディスク１０２の周面付近で実質的に閉じ込められたＷＧＭを示す。マイクロディスク１０２の直径を越えて延びる曲線４０８及び４１０の部分は、マイクロディスク１０２の周面に沿ったＷＧＭのエバネッセントを表す。断面図４１２は、ＷＧＭによって占有されている周辺環状領域の部分１２４及び１２６を示す。点線の楕円４１４及び４１６は、ＷＧＭの、導波路１１４及び１１６内へのエバネッセント結合を表す。よって、ＥＲは、より高い屈折率の領域に閉じ込められるので、電流分離領域１２８は、電流及び光の両方の分離を提供する。
【００１５】
図５Ａに、本発明の態様による、第２のマイクロ共振器システム５００の等角図を示す。マイクロ共振器システム５００は、図１に示すマイクロ共振器システム１００と同一であるが、第１の電極１０８が、マイクロリング電極（microring electrode）５０２に置き換えられており、第３の電極（図示せず）が、マイクロディスク１０２に隣接する基板１０６の上表面層１０４上に位置する点が異なる。図５Ｂに、本発明の態様によるマイクロ共振器システム５００の、図５Ａに示す線５Ｂ−５Ｂに沿った断面図を示す。図５Ｂに示すように、マイクロリング電極５０２は、マイクロディスク１０２の上表面の少なくとも一部上に位置し、それを覆っている。第３の電極５０４は、マイクロディスク１０２に隣接して位置し、上表面層１０４を介して底層１２０と電気的に連絡している。
【００１６】
マイクロリング電極５０２は、マイクロディスク１０２の周辺領域の一部上に配置されているので、マイクロリング電極５０２と電極１１２及び５０４との間の電流の流れは、図４Ａに示す経路４０２より直接的な（直線的な）経路を取る。図６Ａに、本発明の態様による、マイクロリング電極５０２と電極１１２及び５０４との間の電流の流れを表す経路６０２及び６０４を示す。経路６０２及び６０４は、マイクロリング電極５０２と第２の電極１１２及び第３の電極５０４との間に電流を流すための、経路４０２よりも直接的な又は低抵抗のルートを表す。図６Ｂに示すように、ＷＧＭの、マイクロディスク１０２の周辺領域への実質的な閉じ込め、並びに導波路１１４及び１１６内へのＷＧＭのエバネッセント結合は、上述の図４Ｂを参照して行った説明と同じである。
【００１７】
マイクロディスク１０２は、導波路１１４及び１１６内で伝達されるコヒーレントＥＲを生成するレーザとして使用することができる。レーザは、３つの基本的な要素、つまり利得媒質又は増幅器、ポンプ及び光キャビティ内でのＥＲのフィードバック（feedback）を備えている。中間層１２２の量子井戸は利得媒質を含み、電極１０８及び１１２に印加される電流又は電圧がポンプであり、フィードバックは、中間層１２２の量子井戸をポンピングすることによって生成したＷＧＭが、マイクロディスク１０２の周面付近を伝搬する際に、全内部反射によって作られる。
【００１８】
利得媒質は、適切なバンドギャップを有する少なくとも１つの量子井戸からなってていよい。量子井戸のサイズ及び量子井戸を囲んでいるバルク材料は、量子井戸における電子状態のエネルギーレベルの間隔を決定する。典型的には、量子井戸は、価電子帯で比較的小さな数の量子化電子エネルギーレベルを、伝導帯でいくつかの量子化正孔エネルギーレベルを有するように構成されている。伝導帯での最も低いエネルギーレベルから価電子帯でのエネルギーレベルへの電子の遷移が、利得媒質の放出波長λを決定する。図７Ａに、幅ａの量子井戸ベースの利得媒質の量子化電子エネルギー状態に関連するエネルギーレベル線図７００を示す。バンドギャップエネルギーＥｇを有するより狭い領域７０２は量子井戸に対応しており、バンドギャップエネルギーＥｇ（−）（Ｅｇバー）を有する比較的広い領域７０４及び７０６は、量子井戸を囲むバルク材料に対応している。図７Ａに示すように、量子井戸は、伝導帯での正孔エネルギーレベル７０８及び価電子帯での３つの電子エネルギーレベル７１０〜７１２を有する。利得媒質は半導体材料を含んでいるので、適切な電子的刺激（誘導）、例えば電気的ポンプによって、電子は価電子帯から伝導帯での量子化されたレベル、例えば正孔エネルギーレベル７０８へと押し上げられる。価電子帯中の正孔と伝導帯中の電子との自然の（自発的な）再結合によって、ｈｃ／λで表されるエネルギーを有する光子が放出され、前記式中、ｈはプランク定数であり、ｃは真空中でのＥＲの速度である。誘導（励起）放出は、ＷＧＭ中の光子によって起こり、それは、利得媒質を励起させ、同じエネルギー又は波長でより多くの光子を生じさせる。自然の及び誘導の照射放出（放射）の両方において、放出されるＥＲのエネルギーは、
【式１】
【００１９】
【００２０】
であり、式中、Ｅ２は、伝導帯へとポンピングされた電子のエネルギーレベル７０８であり、Ｅ１は、伝導帯からの電子と結合する価電子帯の正孔と関連したエネルギーレベル７１０である。電気的ポンプが利得媒質に適用される場合、マイクロディスク１０２内で全内部反射によって起こるフィードバックにより、ＷＧＭの強度が増大する。レーザ発振は、マイクロディスク１０２内で利得が損失に等しくなった時に起こる。マイクロディスク１０２は、利得を有する光キャビティを形成し、導波路１１４及び１１６はマイクロディスク１０２のＥＲを結合する。
【００２１】
図７Ｂに、本発明の態様による、レーザとして動作する図１に示した第１のマイクロ共振器システムの概略図を示す。図７Ｂに示すように、電極１０８及び１１２は、電流源７１０に接続されている。マイクロディスク１０２の量子井戸層は、図７Ａを参照して上述したように、電流源７１０によって供給された適切な大きさの電流でマイクロディスク１０２をポンピングすることによって、利得媒質として動作させることができる。その結果、波長λを有するＷＧＭがマイクロディスク１０２内で生成し、ＷＧＭの強度が増加すると、全内部反射によってＷＧＭはマイクロディスク１０２の周面付近を伝搬する。ＷＧＭは、導波路１１４及び１１６へとエバネッセント結合し、導波路１１４及び１１６内を伝搬する波長λを有するＥＲが得られる。
【００２２】
図８Ａに、本発明の態様による、モジュレータとして動作する図１に示したマイクロ共振器システム１００の概略図を示す。電流源７１０は、データ源８０２に接続されており、このデータ源８０２は、中央処理装置、メモリ又は他のデータ生成デバイスであってよい。ＥＲ源８０４は、導波路１１６に接続されており、図８Ｂに示すように、時間に対して実質的に一定の強度を有するＥＲを放出する。図８Ａを参照すると、マイクロディスク１０２に結合するＥＲの量は、マイクロディスク１０２内での損失、離調、結合係数に依存する。源８０４によって放出されたＥＲの波長λが、マイクロディスク１０２の共振から離調している場合には、ＥＲは、導波路１１６からマイクロディスク１０２へ結合をしない。ＥＲの波長λがマイクロディスク１０２と共振する場合には、ＥＲがマイクロディスク１０２内へとエバネッセンス結合してＷＧＭが作り出されるので、導波路１１６内を伝搬するＥＲの伝達は減少する。導波路１１６内へ伝達されたＥＲの一部は、導波路１１６上に配置されたマイクロディスク１０２の周辺領域へとエバネッセンス結合し、波長λを有するＷＧＭとして周辺領域中を伝搬する。データ源８０２は、電流源７１０によって生じる電流の強度を調節することによって、ＷＧＭ中のデータを符号化する。電極１０８及び１１２間で伝達される電流の強度を調節することによって、マイクロディスク１０２の屈折率は相応して変化する。マイクロディスク１０２の屈折率が変化すると、マイクロディスク１０２の共振波長が変化し、導波路１１６中で伝達されるＥＲの共振波長から離調する。これによって、さらに、導波路１１６からマイクロディスク１０２内へのＥＲの伝達が調節され、続いて、導波路１１６内で伝達されるＥＲの強度が調節される。導波路１１４が存在する場合には、ＥＲは、インプット導波路１１６からマイクロディスク１０２を介して導波路１１４へと伝送することができる。導波路１１４から送られるＥＲの量は、結合強さに依存する。マイクロディスク１０２の屈折率を調節することによって、導波路１１４へと伝達されるＥＲの強度が低下する。マイクロリング１０２内での損失を調整することによっても、導波路１１６中のＥＲの強度を調節することもできる。これは、印加される電圧の適用によって量子井戸のバンドギャップを調節する量子閉じ込めシュタルク効果を利用することによって達成される。マイクロディスク１０２中の損失を増大させることによって、マイクロディスク１０２を通過して導波路１１４及び１１６で伝達される強度が調節される。
【００２３】
図８Ｃに、調節されたＥＲの強度と時間との関係を示し、ここでは、比較的低い強度領域８０６及び８０８は、マイクロディスク１０２上に誘導された比較的高い屈折率に対応している。情報を符号化するために相対強度を使用でき、それは、２進数を相対強度に割り当てることによって行う。例えば、２進数の「０」は、フォトニック信号で、低い強度、例えば強度領域８０６及び８０８で表すことができ、２進数の「１」は、同じフォトニック信号で、比較的高い強度、例えば強度領域８１０及び８１２で表すことができる。
【００２４】
図９に、本発明の態様による光検出器として動作する図１に示す第１のマイクロ共振器システムの概略図を示す。この構成では、量子井戸のバンドギャップは、導波路１１６中で伝達される入力ＥＲの放射源より小さくなるように選択される。電界がマイクロ共振器内に存在するように、逆バイアスを電極に印加することもできる。マイクロ共振器に結合した入射ＥＲは、量子井戸内で吸収され、電子、正孔の対を生成する。マイクロリング内の電界は、電子及び正孔が分離され且つ電流が電極１０８及び１１２で発生するようになっている。情報を符号化する、調節されたＥＲ波長λ（−）（ラムダバー）は、導波路１１６中を伝達される。ＥＲは、マイクロディスク１０２の周辺領域へとエバネッセント結合し、対応する調節されたＷＧＭを生成する。周辺領域中を伝搬するＷＧＭの強度の変動は、これに対応する電極１０８及び１１２間の電流の変動を誘導する。変動する電流は、調節されたＥＲにおいて符号化された同じデータを符号化する電気信号であり、電子計算装置９０２によって処理される。
【００２５】
図１０Ａ〜１０Ｋに、本発明の態様による、図１に示すマイクロ共振器システム１００の製造方法に関連する等角図及び断面図を示す。図１０Ａに、上層１００２、中間層１００４、底層１００６及びリンベースのウェハ１０１０によって支持されたエッチ停止層１００８を含む第１の構造１０００の等角図を示す。層１００２及び１００６は、ｎ型及びｐ型ＩＩＩ−Ｖ半導体、例えばそれぞれＳｉ及びＺｎでドープされたＩｎＰ又はＧａＰからなっていてよい。中間層１００４は、図２を参照して上述したように、少なくとも１つの量子井戸を含む。エッチ停止層１００８は、格子整合したＩｎ０．５３Ｇａ０．４７Ａｓの薄層であってよい。層１００２、１００４及び１００６は、分子線エピタキシ（「ＭＢＥ」）、液相エピタキシ（「ＬＰＥ」）、ハイブリッド気相エピタキシ（「ＨＶＰＥ」）、有機金属気相エピタキシ（「ＭＯＶＰＥ」）、又は他の適切なエピタキシ法を利用して堆積させることができる。図１０Ｂに、層１００２、１００４、１００６、１００８及びウェハ１０１０の断面図を示す。
【００２６】
次に、図１０Ｃの断面図に示すように、スパッタリングを使用して、酸化物層１０１２を上層１００２上に堆積させることができる。酸化物層１０１２は、上層１００２の、図１０Ｇを参照して後述する基板１０６へのウェハ接合を簡単にするために使用することができる。層１０１２は、ＳｉＯ２、Ｓｉ３Ｎ４、又は基板１０６へのウェハ接合を実質的に増大させる他の適切な誘電材料であってよい。
【００２７】
図１０Ｄに、酸化物基板層１０１８上にＳｉ層１０１６を有する、シリコンオンインシュレータ基板（「ＳＯＩ」）ウェハ１０１４を示す。シリコン導波路１１４及び１１６は、後述のように、Ｓｉ層１０１６内に製作することができる。フォトレジストをＳｉ層１０１６上に堆積することができ、このフォトレジストで導波路１１４及び１１６のフォトレジストマスクを、ＵＶリソグラフィを使用してパターニングすることができる。続いて、適切なエッチングシステム、例えば誘導結合型プラズマエッチャ（「ＩＣＰ」）及びＣｌ２／ＨＢｒ／Ｈｅ／Ｏ２をベースとした化学物質による低圧高密度エッチングシステムを使用して、導波路１１４及び１１６をＳｉ層１０１４内に形成することができる。導波路１１４及び１１６をＳｉ層１０１６に形成した後、溶媒を使用してフォトレジストマスクを除去することができ、図１０Ｅに示すように導波路１１４及び１１６が残る。基板１０１８と同じ酸化物材料からなる酸化物層を、液相、化学気相堆積を利用して、導波路１１４及び１１６上に堆積させることができる。化学機械研磨（「ＣＭＰ」）プロセスを使用して、堆積した酸化物を平坦化することができ、これにより、図１０Ｆの基板１０６の断面図に示すような埋め込まれた導波路１１４及び１１６を有する基板１０６が形成される。
【００２８】
次に、図１０Ｇに示すように、第１の構造１０００を反転させ、ウェハ接合使用して、酸化物層１０１２を基板１０６の上表面へ装着する。選択的湿式エッチングを使用して層１０１０を除去することができ、これにより、図１０Ｈに示す第２の構造１０２０が得られる。エッチ停止層１００８は、エッチングプロセスが層１００６に達することを停止するために設けることができる。塩化水素酸も、ＩｎＰベースのウェハ１０１０を除去するために使用することができ、それは、ＩｎＰとエッチ停止層１００８のＩｎＧａＡｓとの間に、エッチング選択性があるからである。
【００２９】
次に、反応性イオンエッチング（「ＲＩＥ」）、化学支援イオンビームエッチング（「ＣＡＩＢＥ」）、又は誘導結合型プラズマ（「ＩＣＰ」）エッチングを使用して、エッチ層１００２、１００４及び１００６を、図１０Ｉに示すようなマイクロディスク１０２の形態へとエッチングすることができる。上表面層１０４を形成するために、基板１０６に隣接する層１００２の一部が残される。
【００３０】
図１０Ｊに、マイクロディスク１０２及び基板１０６の、図１０Ｉに示す線１０Ｊ−１０Ｊに沿った断面図を示す。電流分離領域１２８は、不純物誘導不規則化（ＩＩＤ」）及びアニールを使用して、マイクロディスク１０２の中央領域の少なくとも一部に形成される。ＩＩＤ方法は当分野で公知であり、E. Ｊ． Skogenらによる「Quantum-well-intermixing process for wevelength-agile photonic integrated circuit」、IEEE J.＊of Selected Topics in Quantum Electronics、Vol. 8、No. 4、2002で説明されている。ＩＩＤでは、不純物が導入されると、層１１８、１２０及び１２２の異なる組成が互いに混合される。アニール後、混合された領域のバンドギャップは、より大きなバンドギャップへとシフトする。不純物は、マスキング及び標準的なフォトリソグラフィプロセスの利用によって所望の領域に導入することができる。
【００３１】
ＩＩＤは、不規則化された領域のドーピングレベルを減少させる傾向もあるため、ＩＩＤ後、ドーパントを上層１１８内に注入することができ、それにより、ｐ型半導体上層１１８が形成される。例えば、Ｚｎは、ＩｎＰからなる上層１１８のためのｐ型半導体ドーパントとして働く。図１０Ｋに示すように、第１の電極１０８及び第２の電極１１２を含む材料を、電子線蒸着によって堆積させ、標準的なフォトリソグラフィックプロセスを使用してパターン化し、電極１０８及び１１２を形成する。ｐ型ドーパントを含む金属、例えばＡｕＺｎを第１の電極１０８で使用することができ、それにより、ｐ型コンタクトが得られ、ｎ型ドーパントを含む金属、例えばＡｕＧｅを第２の電極１１２で使用することができ、それにより、ｎ型コンタクト１１２が得られる。
【００３２】
図１１Ａ〜１１Ｂに、本発明の態様による、図５に示すフォトニックシステム５００の製造方法に関連する断面図を示す。マイクロディスク１０２の形成及び基板１０６中の導波路１１４及び１１６の形成は、図１０Ａ〜１０Ｉを参照して上述したように行うことができる。図１１Ａに示すように、マイクロリング電極５０２並びに電極１１２及び５０４を含む材料は、図１０Ｋを参照して上述したように堆積させ、パターン化することができる。ｐ型ドーパントを含む金属を第１の電極１０８に使用して、ｐ型コンタクトを得て、ｎ型ドーパントを含む金属を電極１１２及び５０４に使用して、ｎ型コンタクトを得ることができる。次に、マスク層をマイクロリング電極５０２上に配置し、ＩＩＤを使用して、マイクロディスク１０２内に電流分離領域１２８を形成することができる。ＩＩＤ後、ドーパントを上層１１８に注入し、図１０Ｊを参照して上述したようにｐ型上層１１８を形成することができる。
【００３３】
以上の記述は、説明を目的とするためのものであって、本発明をより深く理解するために具体的な用語を使用している。しかし、本発明を実施するためには、そのような具体的な詳細は必要でないことは、当業者には明らかであろう。本発明の特定の態様の上記記述は、例示及び説明を目的として提示したものである。それらは、開示の正確な形態を全て含む又はそれに限定することを意図していない。明らかに、上記教示に鑑み、多くの変更及び変形が可能である。本発明の原理及びその実用上の応用について最もよく説明するために態様を示し記述したが、それにより、当業者は、行いたい特定の使用に合うよう様々な変更を含め、本発明及び様々な態様を十分に利用することができる。本発明の範囲は、以下の特許請求の範囲及びそれと同等のものによって規定される。
【技術分野】
【０００１】
本発明の態様は、マイクロ共振器システム、特に、レーザ、モジュレータ（変調器）及び光検出器として使用できるマイクロ共振器システム、並びにこのようなシステムを製造する方法に関する。
【背景技術】
【０００２】
近年、マイクロ電子デバイスの集積回路上の密度は増大しているが、このことは、前記デバイスを相互接続するために使用できる金属製の信号線の密度に関連する技術的障害を招いている。加えて、金属製の信号線の使用によって、電力消費は著しく増大し、ほとんどの回路上に位置する最も長いリンクに同期させることへの困難を招く。信号線を介して電気信号としての情報を伝達するのではなく、この同じ情報を電磁放射線（「ＥＲ」）で符号化して、導波路、例えば光ファイバ、リッジ導波路及びフォトニックフォトニック結晶導波路を介して伝達することができる。ＥＲで符号化された情報を導波路を介して伝達することは、信号線を介して電気信号を伝達することに比べ、多数の利点をもたらす。まず、劣化又は損失は、導波路を介して伝達されたＥＲの方が、信号線を介して伝達された電気信号よりもずっと小さい。次に、導波路は、信号線よりもずっと大きなバンド幅（帯域幅）を有するように製造することができる。例えば、単一のＣｕ又はＡｌワイヤは単一の電気信号しか伝達できないが、単一の光ファイバは、約１００以上に異なって符号化されたＥＲを伝達するように構成することができる。
【０００３】
最近では、材料科学及び半導体製造技術の進歩により、電子デバイス、例えばＣＭＯＳ回路と共に集積してフォトニック集積回路（「ＰＩＣ」）を形成できるフォトニックデバイスを構築することが可能となった。「フォトニック」という用語は、古典的に特徴付けられるＥＲ又は電磁スペクトルにわたる周波数で量子化されたＥＲによって動作可能なデバイスを指す。ＰＩＣは、電子集積回路のフォトニック等価物（photonic equivalent）であり、半導体材料のウェハ上で実行することができる。ＰＩＣを効果的に実行するためには、受動的及び能動的なフォトニック素子が必要となる。導波路及び減衰器は、典型的に従来のエピタキシャル法及びリソグラフィック法を利用して製造することができ且つマイクロ電子デバイス間でのＥＲの伝搬を方向付けるために使用することのできる受動フォトニック素子の例である。物理学者及び技術者は、ＰＩＣで使用可能な能動フォトニック素子の必要性を認識している。
【発明の概要】
【０００４】
様々な本発明の態様は、レーザ、モジュレータ及び光検出器として使用可能なマイクロディスクを備えているマイクロ共振器システム、並びにこのマイクロ共振器システムを製造する方法に関する。本発明の一態様では、マイクロ共振器システムは、上表面層を有する基板、基板内に埋め込まれ且つ基板の上表面層に隣接して位置する少なくとも１つの導波路、並びに上層、中間層、底層、電流分離領域及び周辺環状領域を有するマイクロディスクを備えている。マイクロディスクの底層は、基板の上表面層に装着され且つそれと電気的に連絡しており、周辺環状領域の少なくとも一部が少なくとも１つの導波路上に配置されるように位置している。電流分離領域は、マイクロディスクの中央領域の少なくとも一部を占有するよう構成されており、周辺環状領域よりも低い屈折率及び周辺環状領域よりも大きなバンドギャップを有している。
【図面の簡単な説明】
【０００５】
【図１Ａ】本発明の態様による、第１のマイクロ共振器システムの等角図を示す。
【図１Ｂ】本発明の態様による、第１のマイクロ共振器システムの図１Ａに示す線１Ｂ−１Ｂに沿った断面図を示す。
【図２】本発明の態様による、例示的なマイクロディスクを有する層の断面図を示す。
【図３Ａ】図１に示すマイクロディスクの周辺領域の、電子バンドギャップエネルギーの仮想プロットを示す。
【図３Ｂ】図１に示すマイクロディスクの電流分離領域の、電子バンドギャップエネルギーの仮想プロットを示す。
【図４Ａ】本発明の態様による、図１に示す第１のマイクロ共振器システムのマイクロディスクにおける電流の経路を示す。
【図４Ｂ】本発明の態様による、図１に示す第１のマイクロ共振器システムのマイクロディスクの周辺領域へのウィスパリングギャラリーモード（whispering gallery mode）の実質的な閉じ込めを示す。
【図５Ａ】本発明の態様による、第２のマイクロ共振器システムの等角図を示す。
【図５Ｂ】本発明の態様による、図５Ａに示す第２のマイクロ共振器システムの線５Ｂ−５Ｂに沿った断面図を示す。
【図６Ａ】本発明の態様による、図５に示す第２のマイクロ共振器システムのマイクロディスクにおける電流の経路を示す。
【図６Ｂ】本発明の態様による、図５に示す第２のマイクロ共振器システムのマイクロディスクの周辺領域へのウィスパリングギャラリーモードの実質的な閉じ込めを示す。
【図７Ａ】量子井戸ベースの利得媒質の量子化された電子エネルギー状態に関連するエネルギーレベル線図を示す。
【図７Ｂ】レーザ本発明の態様による、レーザとして動作する、図１に示す第１のマイクロ共振器システムの概略図を示す。
【図８Ａ】本発明の態様による、モジュレータとして動作する、図１に示す第１のマイクロ共振器システムの概略図を示す。
【図８Ｂ】符号化されていない電磁放射線の強度対時間のプロットを示す。
【図８Ｃ】データ符号化された電磁放射線の強度対時間のプロットを示す。
【図９】本発明の態様による、光検出器として動作する、図１に示す第１のマイクロ共振器システムの概略図を示す。
【図１０Ａ】本発明の態様による、図１に示す第１のマイクロ共振器システムの製造方法に関連する等角図を示す。
【図１０Ｂ】本発明の態様による、図１に示す第１のマイクロ共振器システムの製造方法に関連する断面図を示す。
【図１０Ｃ】本発明の態様による、図１に示す第１のマイクロ共振器システムの製造方法に関連する断面図を示す。
【図１０Ｄ】本発明の態様による、図１に示す第１のマイクロ共振器システムの製造方法に関連する等角図を示す。
【図１０Ｅ】本発明の態様による、図１に示す第１のマイクロ共振器システムの製造方法に関連する断面図を示す。
【図１０Ｆ】本発明の態様による、図１に示す第１のマイクロ共振器システムの製造方法に関連する断面図を示す。
【図１０Ｇ】本発明の態様による、図１に示す第１のマイクロ共振器システムの製造方法に関連する等角図を示す。
【図１０Ｈ】本発明の態様による、図１に示す第１のマイクロ共振器システムの製造方法に関連する等角図を示す。
【図１０Ｉ】本発明の態様による、図１に示す第１のマイクロ共振器システムの製造方法に関連する等角図を示す。
【図１０Ｊ】本発明の態様による、図１に示す第１のマイクロ共振器システムの製造方法に関連する断面図を示す。
【図１０Ｋ】本発明の態様による、図１に示す第１のマイクロ共振器システムの製造方法に関連する断面図を示す。
【図１１Ａ】本発明の態様による、図５に示す第２のマイクロ共振器システムの製造方法に関連する断面図を示す。
【図１１Ｂ】本発明の態様による、図５に示す第２のマイクロ共振器システムの製造方法に関連する断面図を示す。
【発明を実施するための形態】
【０００６】
様々な本発明の態様は、レーザ、モジュレータ及び光検出器として使用可能なマイクロディスクを備えているマイクロスケールの共振器（microscale resonator）（「マイクロ共振器」）システム、並びにそのマイクロ共振器システムを製造する方法に関する。以下に説明する様々なマイクロ共振器システムの態様では、同じ材料を有する構造的に類似の複数の構成要素には同じ参照番号を付与しており、記述を簡潔にするために、それらの構造及び機能の説明の繰り返しは避けている。
【０００７】
図１Ａに、本発明の態様による、マイクロ共振器システム１００の等角図を示す。マイクロ共振器システム１００は、基板１０６の上表面層１０４に装着されたマイクロディスク１０２、マイクロディスク１０２の上表面１１０に装着された第１の電極１０８、及び上表面層１０４に装着され且つマイクロディスク１０２に隣接して位置する第２の電極１１２を備えている。マイクロディスク１０２は、マイクロ共振器システム１００のマイクロ共振器であって、特定のＷＧＭを支持（助成）するように構成することができる。基板１０６は、基板１０６を通って延び且つ上表面層１０４に隣接して位置する２つの導波路１１４及び１１６を含む。導波路１１４及び１１６は、マイクロディスク１０２の周辺環状領域の少なくとも一部の下に配置されている。マイクロディスク１０２は、上層１１８、底層１２０、及び上層１１８と底層１２０との間に挟まれた中間層１２２を備えている。底層１２０は、図１Ｂを参照して後述するように、上表面層１０４と同じ材料からなっていてよい。マイクロディスク１０２の層１１８、１２０及び１２２は、図２を参照して以下により詳細に説明する。
【０００８】
図１Ｂに、本発明の態様によるマイクロ共振器システム１００の、図１Ａに示す線１Ｂ−１Ｂに沿った断面図を示す。図１Ｂに示すように、導波路１１４及び１１６は、マイクロディスク１０２の周辺環状領域の部分１２４及び１２６の下に配置されている。マイクロディスク１０２は、マイクロディスク１０２の中央領域の少なくとも一部を占有するように構成された電流分離領域１２８を有する。第２の電極１１２は、上表面層１０４を介して底層１２０と電気的に連絡している。ここでは、単一の第２の電極１１２が基板１０６の上表面層１０４上に配置されているだけだが、本発明の別の態様では、２つ以上の電極が、上表面層１０４上に位置していてよい。
【０００９】
本発明のマイクロ共振器システムの態様のマイクロ共振器が、マイクロディスク１０２のような円形のマイクロディスクに限定されないことに留意されたい。本発明の他の態様では、マイクロディスク１０２は、円形、楕円形であってもよいし、ＷＧＭを支持し且つ共振ＥＲを作り出すために適した他の任意の形状であってもよい。
【００１０】
上層１１８は、「ｐ型半導体」と呼ばれる、電子アクセプタドーパントでドープされたＩＩＩ−Ｖ半導体であってよく、底層１２０は、「ｎ型半導体」と呼ばれる、電子ドナードーパントでドープされたＩＩＩ−Ｖ半導体であってよく、ここで、ローマ数字のＩＩＩ及びＶは、元素周期表の第３及び第５カラムの元素を指す。中間層１２２は、１つ以上の量子井戸を含む。各量子井戸は、異なる種類のＩＩＩ−Ｖ半導体の２つの層間に挟まれた比較的薄いＩＩＩ−Ｖ半導体層であってよい。図２に、本発明の態様によるマイクロディスク１０２を含む複数の層の断面図を示す。図２では、上層１１８は、Ｚｎがドーパントとして使用されていてよいｐ型ＩｎＰであってよく、底層１２０は、Ｓｉがドーパントとして使用されていてよいｎ型ＩｎＰであってよい。中間層１２２は、ＩｎｘＧａ１−ｘＡｓｙＰ１−ｙの３つの量子井戸２０１〜２０３を含み、式中、ｘ及びｙは０〜１である。中間層１２２は、バリア層ＩｎｘＧａ１−ｘＡｓｙＰ１−ｙ２０５〜２０８も含み、式中、ｘ及びｙは０〜１である。パラメータｘ及びｙの選択は、隣接する層と格子整合するように行い、それは当分野で公知である。例えば、ＩｎＰ層１１８及び１２０に格子整合する層では、ｘの値が０．４７になるよう選択される。ｙの選択によって、量子井戸のバンドギャップエネルギーが決定される。量子井戸の動作については、図７Ａを参照して以下に説明する。量子井戸２０１〜２０３は、所望の波長λでＥＲを放出するように構成されていてよく、一方、バリア層２０５〜２０８は、量子井戸内に注入されたキャリア（つまり電子及び正孔）を閉じ込めるように比較的大きなバンドギャップを有するように構成されていてよい。層２０５及び２０６は、量子井戸２０１〜２０３を分離し、層２０７及び２０８は、量子井戸２０１及び２０３を層１１８及び１２０からそれぞれ分離する比較的厚い２つの層である。基板１０６は、ＳｉＯ２、Ｓｉ３Ｎ４又は他の適切な誘電絶縁材料からなっていてよい。導波路１１４及び１１６は、第ＩＶ族元素、例えばＳｉ及びＧｅからなっていてよい。本発明の他の態様では、他の適切なＩＩＩ−Ｖ半導体、例えばＧａＡｓ、ＧａＰ又はＧａＮを使用することができる。
【００１１】
電流分離領域１２８は、マイクロディスク１０２の周辺環状領域に関連する（周辺環状領域の）量子井戸電子バンドギャップよりも大きな電子バンドギャップを有する。図３Ａに、マイクロディスク１０２の周辺領域の３つの量子井戸に関する、電子バンドギャップエネルギーとマイクロディスク１０２の高さｚとの関係のプロット（グラフ）を示す。底層１２０及び上層１１８の電子バンドギャップエネルギーは、それぞれΔＥＢ及びΔＥＴで表す。中間層１２２中の量子井戸は、バンドギャップエネルギーΔＥＱＷを有し、量子井戸層に隣接するバリア層は、より大きなバンドギャップエネルギーΔＥＢａｒを有する。バンドギャップエネルギーΔＥＴ及びΔＥＢは、バンドギャップエネルギーΔＥＢａｒより大きく、電子及び正孔を中間層１２２へ閉じ込めるための二重ヘテロ接合バリアを形成する層１１８及び１２０に対応することに留意されたい。図３Ｂに、マイクロディスク１０２の電流分離領域１２８に関する、電子バンドギャップエネルギーとマイクロディスク１０２の高さｚとの関係のプロット（グラフ）を示す。図３Ｂに示すように、電流分離領域１２８では、点線のエネルギーレベル３０２及び３０４で表されるように、中間層１２２の量子井戸層及びバリア層のバンドギャップエネルギーが消失しているか又は不確定となっている。
【００１２】
電圧を電極１０８及び１１２に印加した時の、マイクロディスク１０２の電流分離領域１２８と周辺領域とでの上記の電子バンドギャップエネルギーの差を、周辺領域内の経路に電流を実質的に閉じ込めるために利用することができる。図４Ａに、本発明の態様による、電極１０８及び１１２間の電流の流れを示す経路４０２を示す。経路４０２は、より大きなバンドギャップの電流分離領域１２８の周りを通って曲がり、電極１０８及び１１２を接続している。電流は、後述のように、マイクロディスク１０２の周辺領域、例えば周辺領域１２６に実質的に閉じ込めることができる。周辺環状領域の電子バンドギャップエネルギーより大きいが、電流分離領域１２８の電子バンドギャップエネルギーを超過することはない電圧を電極１０８及び１１２へ印加することを考える。電圧は十分に大きいので、電流は、周辺領域１２６を通って流れることができるが、電流分離領域１２８を通って流れることはできない。言い換えれば、電流が電流分離領域１２８を通って流れるのに必要な電圧より低い電圧を使用して、電流を周辺領域１２６に実質的に閉じ込めることができる。電流分離領域１２８を避けて通る電流経路、例えば経路４０２は、電極１０８及び１１２間で、電流がそれに沿って流れるためのより低エネルギーの経路を表している。
【００１３】
一般に、マイクロ共振器は、その周囲よりも大きな全体の屈折率を有しているので、マイクロディスクの周面付近で全反射が起こる結果、マイクロディスク内で伝達されるＥＲは、典型的には捕捉される。マイクロディスクの周面付近で捕捉されるＥＲのモードは、「ウィスパリングギャラリーモード（『ＷＧＭ』）」と呼ばれる。ＷＧＭは、マイクロディスクの直径に関係する特定の共振波長λを有する。しかし、典型的なマイクロディスクでは、ＷＧＭの形態の、周面付近でＥＲを閉じ込めない他のモードも存在している。
【００１４】
本発明のマイクロディスク１０２の態様は、マイクロディスク１０２の周辺領域にＥＲを実質的に閉じ込めるために使用することができ、それは、バンドギャップが広くなるほど、電流分離領域１２８が、マイクロディスク１０２の周辺領域よりも低い屈折率を有するようになるからである。図４Ｂに、本発明の態様によるマイクロディスク１０２の周辺領域へのＷＧＭの実質的な閉じ込めを示す。図４Ｂに示すように、マイクロディスク１０２の上面図４０４は、マイクロディスク１０２の周面に沿って描かれた方向矢印を含む。この方向矢印は、マイクロディスク１０２の周面付近で伝搬する仮想のＷＧＭの伝搬方向を表し、方向矢印の長さは、ＷＧＭの波長λに対応する。強度のプロット４０６に、ＷＧＭの強度分布と上面図４０４の線Ａ−Ａに沿った距離との関係を示す。点線の強度曲線４０８及び４１０は、マイクロディスク１０２の周面付近で実質的に閉じ込められたＷＧＭを示す。マイクロディスク１０２の直径を越えて延びる曲線４０８及び４１０の部分は、マイクロディスク１０２の周面に沿ったＷＧＭのエバネッセントを表す。断面図４１２は、ＷＧＭによって占有されている周辺環状領域の部分１２４及び１２６を示す。点線の楕円４１４及び４１６は、ＷＧＭの、導波路１１４及び１１６内へのエバネッセント結合を表す。よって、ＥＲは、より高い屈折率の領域に閉じ込められるので、電流分離領域１２８は、電流及び光の両方の分離を提供する。
【００１５】
図５Ａに、本発明の態様による、第２のマイクロ共振器システム５００の等角図を示す。マイクロ共振器システム５００は、図１に示すマイクロ共振器システム１００と同一であるが、第１の電極１０８が、マイクロリング電極（microring electrode）５０２に置き換えられており、第３の電極（図示せず）が、マイクロディスク１０２に隣接する基板１０６の上表面層１０４上に位置する点が異なる。図５Ｂに、本発明の態様によるマイクロ共振器システム５００の、図５Ａに示す線５Ｂ−５Ｂに沿った断面図を示す。図５Ｂに示すように、マイクロリング電極５０２は、マイクロディスク１０２の上表面の少なくとも一部上に位置し、それを覆っている。第３の電極５０４は、マイクロディスク１０２に隣接して位置し、上表面層１０４を介して底層１２０と電気的に連絡している。
【００１６】
マイクロリング電極５０２は、マイクロディスク１０２の周辺領域の一部上に配置されているので、マイクロリング電極５０２と電極１１２及び５０４との間の電流の流れは、図４Ａに示す経路４０２より直接的な（直線的な）経路を取る。図６Ａに、本発明の態様による、マイクロリング電極５０２と電極１１２及び５０４との間の電流の流れを表す経路６０２及び６０４を示す。経路６０２及び６０４は、マイクロリング電極５０２と第２の電極１１２及び第３の電極５０４との間に電流を流すための、経路４０２よりも直接的な又は低抵抗のルートを表す。図６Ｂに示すように、ＷＧＭの、マイクロディスク１０２の周辺領域への実質的な閉じ込め、並びに導波路１１４及び１１６内へのＷＧＭのエバネッセント結合は、上述の図４Ｂを参照して行った説明と同じである。
【００１７】
マイクロディスク１０２は、導波路１１４及び１１６内で伝達されるコヒーレントＥＲを生成するレーザとして使用することができる。レーザは、３つの基本的な要素、つまり利得媒質又は増幅器、ポンプ及び光キャビティ内でのＥＲのフィードバック（feedback）を備えている。中間層１２２の量子井戸は利得媒質を含み、電極１０８及び１１２に印加される電流又は電圧がポンプであり、フィードバックは、中間層１２２の量子井戸をポンピングすることによって生成したＷＧＭが、マイクロディスク１０２の周面付近を伝搬する際に、全内部反射によって作られる。
【００１８】
利得媒質は、適切なバンドギャップを有する少なくとも１つの量子井戸からなってていよい。量子井戸のサイズ及び量子井戸を囲んでいるバルク材料は、量子井戸における電子状態のエネルギーレベルの間隔を決定する。典型的には、量子井戸は、価電子帯で比較的小さな数の量子化電子エネルギーレベルを、伝導帯でいくつかの量子化正孔エネルギーレベルを有するように構成されている。伝導帯での最も低いエネルギーレベルから価電子帯でのエネルギーレベルへの電子の遷移が、利得媒質の放出波長λを決定する。図７Ａに、幅ａの量子井戸ベースの利得媒質の量子化電子エネルギー状態に関連するエネルギーレベル線図７００を示す。バンドギャップエネルギーＥｇを有するより狭い領域７０２は量子井戸に対応しており、バンドギャップエネルギーＥｇ（−）（Ｅｇバー）を有する比較的広い領域７０４及び７０６は、量子井戸を囲むバルク材料に対応している。図７Ａに示すように、量子井戸は、伝導帯での正孔エネルギーレベル７０８及び価電子帯での３つの電子エネルギーレベル７１０〜７１２を有する。利得媒質は半導体材料を含んでいるので、適切な電子的刺激（誘導）、例えば電気的ポンプによって、電子は価電子帯から伝導帯での量子化されたレベル、例えば正孔エネルギーレベル７０８へと押し上げられる。価電子帯中の正孔と伝導帯中の電子との自然の（自発的な）再結合によって、ｈｃ／λで表されるエネルギーを有する光子が放出され、前記式中、ｈはプランク定数であり、ｃは真空中でのＥＲの速度である。誘導（励起）放出は、ＷＧＭ中の光子によって起こり、それは、利得媒質を励起させ、同じエネルギー又は波長でより多くの光子を生じさせる。自然の及び誘導の照射放出（放射）の両方において、放出されるＥＲのエネルギーは、
【式１】
【００１９】
【００２０】
であり、式中、Ｅ２は、伝導帯へとポンピングされた電子のエネルギーレベル７０８であり、Ｅ１は、伝導帯からの電子と結合する価電子帯の正孔と関連したエネルギーレベル７１０である。電気的ポンプが利得媒質に適用される場合、マイクロディスク１０２内で全内部反射によって起こるフィードバックにより、ＷＧＭの強度が増大する。レーザ発振は、マイクロディスク１０２内で利得が損失に等しくなった時に起こる。マイクロディスク１０２は、利得を有する光キャビティを形成し、導波路１１４及び１１６はマイクロディスク１０２のＥＲを結合する。
【００２１】
図７Ｂに、本発明の態様による、レーザとして動作する図１に示した第１のマイクロ共振器システムの概略図を示す。図７Ｂに示すように、電極１０８及び１１２は、電流源７１０に接続されている。マイクロディスク１０２の量子井戸層は、図７Ａを参照して上述したように、電流源７１０によって供給された適切な大きさの電流でマイクロディスク１０２をポンピングすることによって、利得媒質として動作させることができる。その結果、波長λを有するＷＧＭがマイクロディスク１０２内で生成し、ＷＧＭの強度が増加すると、全内部反射によってＷＧＭはマイクロディスク１０２の周面付近を伝搬する。ＷＧＭは、導波路１１４及び１１６へとエバネッセント結合し、導波路１１４及び１１６内を伝搬する波長λを有するＥＲが得られる。
【００２２】
図８Ａに、本発明の態様による、モジュレータとして動作する図１に示したマイクロ共振器システム１００の概略図を示す。電流源７１０は、データ源８０２に接続されており、このデータ源８０２は、中央処理装置、メモリ又は他のデータ生成デバイスであってよい。ＥＲ源８０４は、導波路１１６に接続されており、図８Ｂに示すように、時間に対して実質的に一定の強度を有するＥＲを放出する。図８Ａを参照すると、マイクロディスク１０２に結合するＥＲの量は、マイクロディスク１０２内での損失、離調、結合係数に依存する。源８０４によって放出されたＥＲの波長λが、マイクロディスク１０２の共振から離調している場合には、ＥＲは、導波路１１６からマイクロディスク１０２へ結合をしない。ＥＲの波長λがマイクロディスク１０２と共振する場合には、ＥＲがマイクロディスク１０２内へとエバネッセンス結合してＷＧＭが作り出されるので、導波路１１６内を伝搬するＥＲの伝達は減少する。導波路１１６内へ伝達されたＥＲの一部は、導波路１１６上に配置されたマイクロディスク１０２の周辺領域へとエバネッセンス結合し、波長λを有するＷＧＭとして周辺領域中を伝搬する。データ源８０２は、電流源７１０によって生じる電流の強度を調節することによって、ＷＧＭ中のデータを符号化する。電極１０８及び１１２間で伝達される電流の強度を調節することによって、マイクロディスク１０２の屈折率は相応して変化する。マイクロディスク１０２の屈折率が変化すると、マイクロディスク１０２の共振波長が変化し、導波路１１６中で伝達されるＥＲの共振波長から離調する。これによって、さらに、導波路１１６からマイクロディスク１０２内へのＥＲの伝達が調節され、続いて、導波路１１６内で伝達されるＥＲの強度が調節される。導波路１１４が存在する場合には、ＥＲは、インプット導波路１１６からマイクロディスク１０２を介して導波路１１４へと伝送することができる。導波路１１４から送られるＥＲの量は、結合強さに依存する。マイクロディスク１０２の屈折率を調節することによって、導波路１１４へと伝達されるＥＲの強度が低下する。マイクロリング１０２内での損失を調整することによっても、導波路１１６中のＥＲの強度を調節することもできる。これは、印加される電圧の適用によって量子井戸のバンドギャップを調節する量子閉じ込めシュタルク効果を利用することによって達成される。マイクロディスク１０２中の損失を増大させることによって、マイクロディスク１０２を通過して導波路１１４及び１１６で伝達される強度が調節される。
【００２３】
図８Ｃに、調節されたＥＲの強度と時間との関係を示し、ここでは、比較的低い強度領域８０６及び８０８は、マイクロディスク１０２上に誘導された比較的高い屈折率に対応している。情報を符号化するために相対強度を使用でき、それは、２進数を相対強度に割り当てることによって行う。例えば、２進数の「０」は、フォトニック信号で、低い強度、例えば強度領域８０６及び８０８で表すことができ、２進数の「１」は、同じフォトニック信号で、比較的高い強度、例えば強度領域８１０及び８１２で表すことができる。
【００２４】
図９に、本発明の態様による光検出器として動作する図１に示す第１のマイクロ共振器システムの概略図を示す。この構成では、量子井戸のバンドギャップは、導波路１１６中で伝達される入力ＥＲの放射源より小さくなるように選択される。電界がマイクロ共振器内に存在するように、逆バイアスを電極に印加することもできる。マイクロ共振器に結合した入射ＥＲは、量子井戸内で吸収され、電子、正孔の対を生成する。マイクロリング内の電界は、電子及び正孔が分離され且つ電流が電極１０８及び１１２で発生するようになっている。情報を符号化する、調節されたＥＲ波長λ（−）（ラムダバー）は、導波路１１６中を伝達される。ＥＲは、マイクロディスク１０２の周辺領域へとエバネッセント結合し、対応する調節されたＷＧＭを生成する。周辺領域中を伝搬するＷＧＭの強度の変動は、これに対応する電極１０８及び１１２間の電流の変動を誘導する。変動する電流は、調節されたＥＲにおいて符号化された同じデータを符号化する電気信号であり、電子計算装置９０２によって処理される。
【００２５】
図１０Ａ〜１０Ｋに、本発明の態様による、図１に示すマイクロ共振器システム１００の製造方法に関連する等角図及び断面図を示す。図１０Ａに、上層１００２、中間層１００４、底層１００６及びリンベースのウェハ１０１０によって支持されたエッチ停止層１００８を含む第１の構造１０００の等角図を示す。層１００２及び１００６は、ｎ型及びｐ型ＩＩＩ−Ｖ半導体、例えばそれぞれＳｉ及びＺｎでドープされたＩｎＰ又はＧａＰからなっていてよい。中間層１００４は、図２を参照して上述したように、少なくとも１つの量子井戸を含む。エッチ停止層１００８は、格子整合したＩｎ０．５３Ｇａ０．４７Ａｓの薄層であってよい。層１００２、１００４及び１００６は、分子線エピタキシ（「ＭＢＥ」）、液相エピタキシ（「ＬＰＥ」）、ハイブリッド気相エピタキシ（「ＨＶＰＥ」）、有機金属気相エピタキシ（「ＭＯＶＰＥ」）、又は他の適切なエピタキシ法を利用して堆積させることができる。図１０Ｂに、層１００２、１００４、１００６、１００８及びウェハ１０１０の断面図を示す。
【００２６】
次に、図１０Ｃの断面図に示すように、スパッタリングを使用して、酸化物層１０１２を上層１００２上に堆積させることができる。酸化物層１０１２は、上層１００２の、図１０Ｇを参照して後述する基板１０６へのウェハ接合を簡単にするために使用することができる。層１０１２は、ＳｉＯ２、Ｓｉ３Ｎ４、又は基板１０６へのウェハ接合を実質的に増大させる他の適切な誘電材料であってよい。
【００２７】
図１０Ｄに、酸化物基板層１０１８上にＳｉ層１０１６を有する、シリコンオンインシュレータ基板（「ＳＯＩ」）ウェハ１０１４を示す。シリコン導波路１１４及び１１６は、後述のように、Ｓｉ層１０１６内に製作することができる。フォトレジストをＳｉ層１０１６上に堆積することができ、このフォトレジストで導波路１１４及び１１６のフォトレジストマスクを、ＵＶリソグラフィを使用してパターニングすることができる。続いて、適切なエッチングシステム、例えば誘導結合型プラズマエッチャ（「ＩＣＰ」）及びＣｌ２／ＨＢｒ／Ｈｅ／Ｏ２をベースとした化学物質による低圧高密度エッチングシステムを使用して、導波路１１４及び１１６をＳｉ層１０１４内に形成することができる。導波路１１４及び１１６をＳｉ層１０１６に形成した後、溶媒を使用してフォトレジストマスクを除去することができ、図１０Ｅに示すように導波路１１４及び１１６が残る。基板１０１８と同じ酸化物材料からなる酸化物層を、液相、化学気相堆積を利用して、導波路１１４及び１１６上に堆積させることができる。化学機械研磨（「ＣＭＰ」）プロセスを使用して、堆積した酸化物を平坦化することができ、これにより、図１０Ｆの基板１０６の断面図に示すような埋め込まれた導波路１１４及び１１６を有する基板１０６が形成される。
【００２８】
次に、図１０Ｇに示すように、第１の構造１０００を反転させ、ウェハ接合使用して、酸化物層１０１２を基板１０６の上表面へ装着する。選択的湿式エッチングを使用して層１０１０を除去することができ、これにより、図１０Ｈに示す第２の構造１０２０が得られる。エッチ停止層１００８は、エッチングプロセスが層１００６に達することを停止するために設けることができる。塩化水素酸も、ＩｎＰベースのウェハ１０１０を除去するために使用することができ、それは、ＩｎＰとエッチ停止層１００８のＩｎＧａＡｓとの間に、エッチング選択性があるからである。
【００２９】
次に、反応性イオンエッチング（「ＲＩＥ」）、化学支援イオンビームエッチング（「ＣＡＩＢＥ」）、又は誘導結合型プラズマ（「ＩＣＰ」）エッチングを使用して、エッチ層１００２、１００４及び１００６を、図１０Ｉに示すようなマイクロディスク１０２の形態へとエッチングすることができる。上表面層１０４を形成するために、基板１０６に隣接する層１００２の一部が残される。
【００３０】
図１０Ｊに、マイクロディスク１０２及び基板１０６の、図１０Ｉに示す線１０Ｊ−１０Ｊに沿った断面図を示す。電流分離領域１２８は、不純物誘導不規則化（ＩＩＤ」）及びアニールを使用して、マイクロディスク１０２の中央領域の少なくとも一部に形成される。ＩＩＤ方法は当分野で公知であり、E. Ｊ． Skogenらによる「Quantum-well-intermixing process for wevelength-agile photonic integrated circuit」、IEEE J.＊of Selected Topics in Quantum Electronics、Vol. 8、No. 4、2002で説明されている。ＩＩＤでは、不純物が導入されると、層１１８、１２０及び１２２の異なる組成が互いに混合される。アニール後、混合された領域のバンドギャップは、より大きなバンドギャップへとシフトする。不純物は、マスキング及び標準的なフォトリソグラフィプロセスの利用によって所望の領域に導入することができる。
【００３１】
ＩＩＤは、不規則化された領域のドーピングレベルを減少させる傾向もあるため、ＩＩＤ後、ドーパントを上層１１８内に注入することができ、それにより、ｐ型半導体上層１１８が形成される。例えば、Ｚｎは、ＩｎＰからなる上層１１８のためのｐ型半導体ドーパントとして働く。図１０Ｋに示すように、第１の電極１０８及び第２の電極１１２を含む材料を、電子線蒸着によって堆積させ、標準的なフォトリソグラフィックプロセスを使用してパターン化し、電極１０８及び１１２を形成する。ｐ型ドーパントを含む金属、例えばＡｕＺｎを第１の電極１０８で使用することができ、それにより、ｐ型コンタクトが得られ、ｎ型ドーパントを含む金属、例えばＡｕＧｅを第２の電極１１２で使用することができ、それにより、ｎ型コンタクト１１２が得られる。
【００３２】
図１１Ａ〜１１Ｂに、本発明の態様による、図５に示すフォトニックシステム５００の製造方法に関連する断面図を示す。マイクロディスク１０２の形成及び基板１０６中の導波路１１４及び１１６の形成は、図１０Ａ〜１０Ｉを参照して上述したように行うことができる。図１１Ａに示すように、マイクロリング電極５０２並びに電極１１２及び５０４を含む材料は、図１０Ｋを参照して上述したように堆積させ、パターン化することができる。ｐ型ドーパントを含む金属を第１の電極１０８に使用して、ｐ型コンタクトを得て、ｎ型ドーパントを含む金属を電極１１２及び５０４に使用して、ｎ型コンタクトを得ることができる。次に、マスク層をマイクロリング電極５０２上に配置し、ＩＩＤを使用して、マイクロディスク１０２内に電流分離領域１２８を形成することができる。ＩＩＤ後、ドーパントを上層１１８に注入し、図１０Ｊを参照して上述したようにｐ型上層１１８を形成することができる。
【００３３】
以上の記述は、説明を目的とするためのものであって、本発明をより深く理解するために具体的な用語を使用している。しかし、本発明を実施するためには、そのような具体的な詳細は必要でないことは、当業者には明らかであろう。本発明の特定の態様の上記記述は、例示及び説明を目的として提示したものである。それらは、開示の正確な形態を全て含む又はそれに限定することを意図していない。明らかに、上記教示に鑑み、多くの変更及び変形が可能である。本発明の原理及びその実用上の応用について最もよく説明するために態様を示し記述したが、それにより、当業者は、行いたい特定の使用に合うよう様々な変更を含め、本発明及び様々な態様を十分に利用することができる。本発明の範囲は、以下の特許請求の範囲及びそれと同等のものによって規定される。
【特許請求の範囲】
【請求項１】
上表面層（１０４）を有する基板（１０６）、
前記基板（１０６）内に埋め込まれ且つ前記基板の前記上表面層に隣接して位置する少なくとも１つの導波路（１１４、１１６）、並びに
上層（１１８）、中間層（１２２）、底層（１２０）、電流分離領域（１２８）及び周辺環状領域（１２４、１２６）を有するマイクロディスク（１０２）
を備えているマイクロ共振器システム（１００）であって、
前記マイクロディスクの前記底層が、前記基板の前記上表面層に装着され且つ該上表面層に電気的に連絡しており、
前記マイクロディスクが、前記周辺環状領域の少なくとも一部が少なくとも１つの導波路の上に配置されるように位置しており、
前記電流分離領域が、前記マイクロディスクの中央領域の少なくとも一部を占有するように構成され、前記周辺環状領域よりも低い屈折率及び大きなバンドギャップを有する、マイクロ共振器システム。
【請求項２】
前記マイクロディスクの前記上表面層上に配置された第１の電極（１０８、５０２）、並びに
前記基板の前記上表面層上に、前記マイクロディスクに隣接して配置された少なくとも１つの第２の電極（１１２、５０４）
をさらに備えている、請求項１に記載のシステム。
【請求項３】
前記第１の電極が、前記マイクロディスクの前記上表面の前記周辺領域の少なくとも一部を覆うように構成されたマイクロリング電極（５０２）をさらに含む、請求項２に記載のシステム。
【請求項４】
前記マイクロディスクが、
上層、
底層、及び
前記半導体上層と前記半導体底層との間に挟まれた中間の量子井戸層
をさらに含む、請求項１に記載のシステム。
【請求項５】
前記上層（１１８）がｐ型半導体をさらに含み、前記底層（１２０）がｎ型半導体をさらに含む、請求項４に記載のシステム。
【請求項６】
前記中間層（１２２）が、少なくとも１つの量子井戸をさらに含む、請求項４に記載のシステム。
【請求項７】
前記マイクロディスク（１０２）が、さらに、
円形、
楕円形、及び
ウィスパリングギャラリーモードを支持するのに適した他の任意の形状
のうち１つを有する、請求項１に記載のシステム。
【請求項８】
マイクロディスクであって、
上層（１１８）、
底層（１２０）、
少なくとも１つの量子井戸を有し、前記上層と前記底層との間に挟まれている中間層（１２２）、
前記上層、前記中間層及び前記底層の少なくとも一部を含む周辺環状領域（１２４、１２６）、並びに
前記マイクロディスクの中央領域の少なくとも一部を占有し、前記上層、前記中間層及び前記底層の少なくとも一部を含み、前記周辺環状領域より低い屈折率を有するように構成された、電流分離領域（１２８）
を有する、マイクロディスク。
【請求項９】
前記上層（１１８）がｐ型半導体をさらに含み、前記底層（１２０）がｎ型半導体をさらに含む、請求項８に記載のシステム。
【請求項１０】
前記マイクロディスクが、さらに、
円形、
楕円形、及び
ウィスパリングギャラリーモードを支持するのに適した他の任意の形状
のうち１つを有する、請求項８に記載のシステム。
【請求項１】
上表面層（１０４）を有する基板（１０６）、
前記基板（１０６）内に埋め込まれ且つ前記基板の前記上表面層に隣接して位置する少なくとも１つの導波路（１１４、１１６）、並びに
上層（１１８）、中間層（１２２）、底層（１２０）、電流分離領域（１２８）及び周辺環状領域（１２４、１２６）を有するマイクロディスク（１０２）
を備えているマイクロ共振器システム（１００）であって、
前記マイクロディスクの前記底層が、前記基板の前記上表面層に装着され且つ該上表面層に電気的に連絡しており、
前記マイクロディスクが、前記周辺環状領域の少なくとも一部が少なくとも１つの導波路の上に配置されるように位置しており、
前記電流分離領域が、前記マイクロディスクの中央領域の少なくとも一部を占有するように構成され、前記周辺環状領域よりも低い屈折率及び大きなバンドギャップを有する、マイクロ共振器システム。
【請求項２】
前記マイクロディスクの前記上表面層上に配置された第１の電極（１０８、５０２）、並びに
前記基板の前記上表面層上に、前記マイクロディスクに隣接して配置された少なくとも１つの第２の電極（１１２、５０４）
をさらに備えている、請求項１に記載のシステム。
【請求項３】
前記第１の電極が、前記マイクロディスクの前記上表面の前記周辺領域の少なくとも一部を覆うように構成されたマイクロリング電極（５０２）をさらに含む、請求項２に記載のシステム。
【請求項４】
前記マイクロディスクが、
上層、
底層、及び
前記半導体上層と前記半導体底層との間に挟まれた中間の量子井戸層
をさらに含む、請求項１に記載のシステム。
【請求項５】
前記上層（１１８）がｐ型半導体をさらに含み、前記底層（１２０）がｎ型半導体をさらに含む、請求項４に記載のシステム。
【請求項６】
前記中間層（１２２）が、少なくとも１つの量子井戸をさらに含む、請求項４に記載のシステム。
【請求項７】
前記マイクロディスク（１０２）が、さらに、
円形、
楕円形、及び
ウィスパリングギャラリーモードを支持するのに適した他の任意の形状
のうち１つを有する、請求項１に記載のシステム。
【請求項８】
マイクロディスクであって、
上層（１１８）、
底層（１２０）、
少なくとも１つの量子井戸を有し、前記上層と前記底層との間に挟まれている中間層（１２２）、
前記上層、前記中間層及び前記底層の少なくとも一部を含む周辺環状領域（１２４、１２６）、並びに
前記マイクロディスクの中央領域の少なくとも一部を占有し、前記上層、前記中間層及び前記底層の少なくとも一部を含み、前記周辺環状領域より低い屈折率を有するように構成された、電流分離領域（１２８）
を有する、マイクロディスク。
【請求項９】
前記上層（１１８）がｐ型半導体をさらに含み、前記底層（１２０）がｎ型半導体をさらに含む、請求項８に記載のシステム。
【請求項１０】
前記マイクロディスクが、さらに、
円形、
楕円形、及び
ウィスパリングギャラリーモードを支持するのに適した他の任意の形状
のうち１つを有する、請求項８に記載のシステム。
【図１Ａ】
【図１Ｂ】
【図２】
【図３Ａ】
【図３Ｂ】
【図４Ａ】
【図４Ｂ】
【図５Ａ】
【図５Ｂ】
【図６Ａ】
【図６Ｂ】
【図７Ａ】
【図７Ｂ】
【図８Ａ】
【図８Ｂ】
【図８Ｃ】
【図９】
【図１０Ａ】
【図１０Ｂ】
【図１０Ｃ】
【図１０Ｄ】
【図１０Ｅ】
【図１０Ｆ】
【図１０Ｇ】
【図１０Ｈ】
【図１０Ｉ】
【図１０Ｊ】
【図１０Ｋ】
【図１１Ａ】
【図１１Ｂ】
【図１Ｂ】
【図２】
【図３Ａ】
【図３Ｂ】
【図４Ａ】
【図４Ｂ】
【図５Ａ】
【図５Ｂ】
【図６Ａ】
【図６Ｂ】
【図７Ａ】
【図７Ｂ】
【図８Ａ】
【図８Ｂ】
【図８Ｃ】
【図９】
【図１０Ａ】
【図１０Ｂ】
【図１０Ｃ】
【図１０Ｄ】
【図１０Ｅ】
【図１０Ｆ】
【図１０Ｇ】
【図１０Ｈ】
【図１０Ｉ】
【図１０Ｊ】
【図１０Ｋ】
【図１１Ａ】
【図１１Ｂ】
【公表番号】特表２０１０−５３５４２０（Ｐ２０１０−５３５４２０Ａ）
【公表日】平成２２年１１月１８日（２０１０．１１．１８）
【国際特許分類】
【出願番号】特願２０１０−５１９２３８（Ｐ２０１０−５１９２３８）
【出願日】平成２０年７月３０日（２００８．７．３０）
【国際出願番号】ＰＣＴ／ＵＳ２００８／００９２２４
【国際公開番号】ＷＯ２００９／０１７７６９
【国際公開日】平成２１年２月５日（２００９．２．５）
【出願人】（５０３００３８５４）ヒューレット−パッカード デベロップメント カンパニー エル．ピー． (1,145)
【Ｆターム（参考）】
【公表日】平成２２年１１月１８日（２０１０．１１．１８）
【国際特許分類】
【出願日】平成２０年７月３０日（２００８．７．３０）
【国際出願番号】ＰＣＴ／ＵＳ２００８／００９２２４
【国際公開番号】ＷＯ２００９／０１７７６９
【国際公開日】平成２１年２月５日（２００９．２．５）
【出願人】（５０３００３８５４）ヒューレット−パッカード デベロップメント カンパニー エル．ピー． (1,145)
【Ｆターム（参考）】
[ Back to top ]