レギュレータ回路、及びレギュレータ回路を有するＲＦＩＤタグ
【課題】ノイズマージンを向上したレギュレータ回路を提供することを課題の一とする。
【解決手段】第１の電源端子と第２の電源端子との間の電位差に従って参照電圧を生成するバイアス回路と、バイアス回路から入力された参照電位に従って出力端子に電位を出力する電圧レギュレータと、を有するレギュレータ回路において、バイアス回路を構成するトランジスタのゲートに接続されているノードと、電源端子との間にバイパスコンデンサを設ける。
【解決手段】第１の電源端子と第２の電源端子との間の電位差に従って参照電圧を生成するバイアス回路と、バイアス回路から入力された参照電位に従って出力端子に電位を出力する電圧レギュレータと、を有するレギュレータ回路において、バイアス回路を構成するトランジスタのゲートに接続されているノードと、電源端子との間にバイパスコンデンサを設ける。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書は、ノイズマージンを向上したレギュレータ回路に関する。また、レギュレータ回路を有し、無線通信を用いてデータの送受信を行うＲＦＩＤタグに関する。
【背景技術】
【０００２】
近年、ユビキタス情報社会と言われるように、いつ、どのような状態でも、情報ネットワークにアクセス出来る環境整備が行われている。このような環境の中、個々の対象物にＩＤ（個体識別番号）を与えることで、その対象物の履歴を明確にし、生産、管理等に役立てるといった個体認識技術が注目されている。その中でも、無線通信によりデータの送受信が可能な半導体装置が利用され始めている。
【０００３】
無線通信によりデータの送受信、記録、消去等が行える半導体装置として、ＲＦＩＤ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ ＩＤｅｎｔｉｆｉｃａｔｉｏｎ）タグを利用した個体識別技術が注目を集めている。ＲＦＩＤタグは、ＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ：集積回路）タグ、ＲＦタグ、無線タグ、電子タグ、ＩＣチップ、無線チップとも呼ばれる。ＲＦＩＤタグとデータの送受信には読み取り書き込み装置（以下、リーダ／ライタ）を用いて行う。ＲＦＩＤタグを用いた個体識別技術は、個々の対象物の生産、管理等に役立てられ始めており、個人認証への応用も進められている。
【０００４】
ＲＦＩＤタグは無線通信によりデータを含む電磁波または電波等を送受信するためのアンテナを有し、そのアンテナと集積回路を一体形成した構造となっている。ＲＦＩＤタグには、リーダ／ライタ等の外部装置から発信される電磁波または電波等から、ＲＦＩＤタグが有する整流器または整流回路を用いて直流電圧を生成し、さらにレギュレータ回路等の調整器を介して安定した一定電圧を用いて動作するものが存在する。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００５−２４２９８９号公報
【特許文献２】国際公開２００６／８００５２号パンフレット
【非特許文献】
【０００６】
【非特許文献１】「ＲＦＩＤハンドブック第２版 非接触ＩＣカードの原理とその応用」日刊工業新聞社、Ｋｌａｕｓ Ｆｉｎｋｅｎｚｅｌｌｅｒ著、ソフト工学研究所 訳、Ｐ６９−７１
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ＲＦＩＤタグは、その使用形態上、ＲＦＩＤタグに直接電源が接続されていない状態で動作させることが多い。このような場合、ＲＦＩＤタグ内部の回路に通じる一部の端子を接地することができないため、回路は外部からの高周波ノイズに対して非常に敏感な状態となりうる。
【０００８】
特に、ＲＦＩＤタグ内部で生成された直流電位を安定化するためのレギュレータ回路においては、前述の高周波ノイズがレギュレータ回路内部のノードに侵入してしまい、回路の動作が不安定になる場合がある。結果として、レギュレータ回路から出力される電位が不安定となり変動してしまうため、その電位を元に動作しているＲＦＩＤタグに設けられた他の回路は誤動作を生ずることとなる。従って、ＲＦＩＤタグが有するレギュレータ回路において、ノイズマージンを向上することによって、高周波ノイズへの耐性を高めることが望まれる。
【０００９】
以上の課題を鑑み、ノイズマージンを向上したレギュレータ回路の実現を目的の一とする。また、前記レギュレータ回路を用いて、ＲＦＩＤタグのノイズマージンを拡大し、さらにはＲＦＩＤタグの通信時の信頼性を向上することを目的の一とする。
【課題を解決するための手段】
【００１０】
前述の課題を解決するために、本明細書の一態様において以下のような手段を講じた。
【００１１】
レギュレータ回路は、参照電圧を生成するためのバイアス回路と、参照電圧に従って出力端子に電位を出力する電圧レギュレータと、を有する。中でも高周波ノイズの影響を受けやすいバイアス回路において、バイアス回路を構成するトランジスタのゲートに接続されているノードと、ＲＦＩＤタグ内の基準電位の配線との間に容量を設ける。これらの容量は、高周波ノイズに対するバイパスコンデンサとしての役目を有し、バイアス回路を構成するトランジスタのゲートに接続されているノードに侵入した高周波ノイズを基準電位側にバイパスする。
【００１２】
本明細書における一形態としては、第１の端子と、第１の端子に対して電位差を有する第２の端子と、電位差に従って参照電位を生成するバイアス回路と、参照電位に従って出力端子に電位を出力する電圧レギュレータと、を有するレギュレータ回路であって、バイアス回路は、第１の端子と第２の端子との間に設けられた複数の非線形素子と、複数の非線形素子の一つと第１の端子又は第２の端子との間に設けられたバイパスコンデンサと、を有することを特徴とする。
【００１３】
本明細書における他の一形態としては、第１の端子と、第１の端子に対して電位差を有する第２の端子と、第１乃至第４のトランジスタ、抵抗、及び少なくとも一つのバイパスコンデンサを有するバイアス回路と、バイアス回路と電気的に接続される電圧レギュレータと、を有するレギュレータ回路であって、第１のトランジスタは、ゲートが第２のトランジスタのゲートと電気的に接続され、ソース又はドレインの一方が第２の端子と電気的に接続され、ソース又はドレインの他方が第３のトランジスタのソース又はドレインの一方と電気的に接続され、第２のトランジスタは、ソース又はドレインの一方が第２の端子と電気的に接続され、ソース又はドレインの他方が第４のトランジスタのソース又はドレインの一方と電気的に接続され、ゲートが第２のトランジスタのソース又はドレインの他方と電気的に接続され、第３のトランジスタは、ゲートが第４のトランジスタのソース又はドレインの他方と電気的に接続され、ソース又はドレインの他方が第１の端子と電気的に接続され、第４のトランジスタは、ゲートが第３のトランジスタのソース又はドレインの一方と電気的に接続され、抵抗は、一方の端子が第３のトランジスタのゲートと電気的に接続され、他方の端子が第１の端子と電気的に接続され、バイパスコンデンサは、第１乃至第４のトランジスタのゲートの少なくとも一つに接続されているノードと第１の端子又は第２の端子との間に設けられていることを特徴とする。
【００１４】
前述の本明細書における一形態において、レギュレータ回路は、第１の端子と第２の端子との電位差に従って、参照電位を生成することを特徴とする。
【００１５】
また、前述の本明細書における一形態において、電圧レギュレータは、レギュレータ回路で生成された参照電位に従って、出力端子に電位を出力することを特徴とする。
【００１６】
また、前述の本明細書における一形態において、バイパスコンデンサによって、バイパスコンデンサが設けられているノードに接続されているゲートの電位の変動が抑えられていることを特徴とする。
【００１７】
本明細書における他の一形態は、前述のレギュレータ回路が設けられた半導体集積回路と、半導体集積回路の少なくとも表面に設けられた支持体と、支持体を介して半導体集積回路の少なくとも表面に設けられた遮蔽体と、を有するＲＦＩＤタグである。
【００１８】
前述の本明細書における一形態において、バイパスコンデンサはそれぞれ、バイパスコンデンサが設けられたノードと遮蔽体との間に生ずる寄生容量よりも大きな容量値を有することを特徴とする。
【発明の効果】
【００１９】
上述した構成により、ノイズマージンを向上したレギュレータ回路が提供される。また、レギュレータ回路を用いて、ＲＦＩＤタグのノイズマージンを拡大し、さらにはＲＦＩＤタグの通信時の信頼性向上が実現する。
【図面の簡単な説明】
【００２０】
【図１】レギュレータ回路の一構成例を示す図。
【図２】ＲＦＩＤタグにおける静電破壊対策の一例を示す図。
【図３】レギュレータ回路の一構成例を示す図。
【図４】回路シミュレーション結果を示す図。
【図５】半導体集積回路の作製方法の一例を示す図。
【図６】半導体集積回路の作製方法の一例を示す図。
【図７】半導体集積回路の作製方法の一例を示す図。
【図８】ＲＦＩＤタグの構成例を示す図。
【図９】ＲＦＩＤタグの作製方法の一例を示す図。
【図１０】半導体装置の応用例を示す図。
【発明を実施するための形態】
【００２１】
実施形態について、以下に図面を用いて詳細に説明する。なお、以下に説明する実施形態の構成について、同一部分又は同様な機能を有する部分には、異なる図面において同一の符号を共通して用い、繰り返しの説明を省略することがある。
【００２２】
（実施の形態１）
図１（Ａ）（Ｂ）を用いて、本実施の形態におけるレギュレータ回路の一構成例について説明する。
【００２３】
図１（Ａ）に示すとおり、本実施の形態において開示するレギュレータ回路１５０は、電圧レギュレータ１００と、バイアス回路１１０とを有している。
【００２４】
基準電源端子１０６は、図１（Ａ）に示す回路に印加される電源電圧の基準となる電位が印加される端子であり、一般的には０Ｖとするが、あくまで回路の電源電圧の基準となる電位であるから、０Ｖ以外でも良い。
【００２５】
入力電源端子１０５は、基準電源端子１０６に対してある電圧が与えられた電位が印加される端子である。
【００２６】
バイアス回路１１０は、入力電源端子１０５と基準電源端子１０６との間に印加される電圧に従って、電圧レギュレータ１００の参照電位となるＶＲＥＦを生成する。
【００２７】
電圧レギュレータ１００は、入力電源端子１０５と基準電源端子１０６との間に印加される電圧、及びバイアス回路１１０で生成された参照電位ＶＲＥＦに従って、基準電源端子１０６に対して任意の電圧以上の電位、もしくは任意の一定電圧を有する電位を出力端子１２０から出力する。
【００２８】
出力端子１２０の後段には、演算回路をはじめとした負荷が接続され、これら負荷は、出力端子１２０と基準電源端子１０６との間に印加される電圧に従って動作する。
【００２９】
負荷において電力の消費が増加すると、出力端子１２０に供給されている電荷がより消費されて不足するため、出力端子１２０において電圧降下が生じようとする。このとき、電圧レギュレータ１００は、出力端子１２０の電位を上げ、元の（負荷において電力の消費が増加する前の）一定電位に保つように動作する。
【００３０】
逆に、負荷において電力の消費が減少すると、出力端子１２０への電荷の供給が過剰になるため、出力端子１２０において電圧の上昇が生じようとする。このとき、電圧レギュレータ１００は、出力端子１２０の電位を下げ、元の（負荷において電力の消費が減少する前の）一定電位に保つように動作する。
【００３１】
なお、ここで一定電位と表現しているが、実際には電圧レギュレータを構成するトランジスタの特性や、負荷の電力の消費の変動の大小によって、出力電位が多少変動する。その変動によって、回路の動作が明らかに変化するほどの影響を与えない限り、ここでは、出力電位は元の一定電位に保たれていると表現する。
【００３２】
なお、電圧レギュレータ１００の構成は、本実施の形態においては特に限定するものではない。電圧レギュレータ１００としては、出力端子１２０の電位の変動を上記のとおり調整する構成であり、基準電位ＶＲＥＦに従って出力端子１２０に一定電位を出力できる構成であれば良い。
【００３３】
図１（Ｂ）に示すように、バイアス回路１１０は、トランジスタ１０１〜トランジスタ１０４と、抵抗１０７とを有している。図１（Ｂ）に示す例においては、トランジスタ１０１、トランジスタ１０２はＰ型トランジスタであり、トランジスタ１０３、トランジスタ１０４はＮ型トランジスタである。
【００３４】
図１（Ａ）（Ｂ）に示す本実施の形態のレギュレータ回路の動作、特にバイアス回路１１０の動作について、以下に詳細に説明する。
【００３５】
バイアス回路１１０において、トランジスタ１０１、トランジスタ１０２のそれぞれのソースは、入力電源端子１０５と電気的に接続され、互いのゲートは電気的に接続され、カレントミラーを構成している。従って、トランジスタ１０１及びトランジスタ１０２に流れる電流値は等しい。また、トランジスタ１０２のゲートと、トランジスタ１０２のドレインは電気的に接続されている。
【００３６】
トランジスタ１０１を流れる電流は、全てトランジスタ１０３を流れ、トランジスタ１０２を流れる電流は、トランジスタ１０４を介して全て抵抗１０７を流れる。このとき、抵抗１０７の両端子間に生ずる電圧が、トランジスタ１０３のゲート・ソース間電圧（以下、Ｖｇｓと表記）に等しくなることから、カレントミラーを流れる電流値は、トランジスタ１０３に流れる電流と抵抗１０７に流れる電流との関係によって決定され、トランジスタ１０３に流れる電流値と抵抗１０７に流れる電流値が等しくなるときの当該電流値に対応する。
【００３７】
トランジスタ１０４は、トランジスタ１０３が飽和領域で動作するのを担保するために設けられる。トランジスタ１０２を流れる電流は、トランジスタ１０４を介して全て抵抗１０７を流れる。このとき、トランジスタ１０４のゲートとソースとの間には、該電流に応じた電圧、すなわちトランジスタ１０４のＶｇｓが生ずる。
【００３８】
このとき、トランジスタ１０３の状態に着目すると、トランジスタ１０３のゲートとソースとの間には、抵抗１０７を流れる電流に応じて、抵抗１０７の両端子間に生じた電圧が印加されている。同時に、トランジスタ１０３のゲートとドレインとの間には、トランジスタ１０４のＶｇｓに等しい電圧が印加されているので、トランジスタ１０３において、｜Ｖｇｓ−Ｖｔｈ｜≦｜Ｖｄｓ｜が常に成立し、飽和領域での動作が担保される（ここで、Ｖｔｈはトランジスタのしきい値電圧、Ｖｄｓはトランジスタのソースとドレインとの間の電圧である）。
【００３９】
また、基準電源端子１０６に対して入力電源端子１０５の電位が上昇する場合に、トランジスタ１０４は飽和領域で動作し、Ｖｄｓを変化させることで、前述の電位の上昇に伴う電圧変化をＶＲＥＦに伝えないようにすることができる。
【００４０】
以上の動作により、基準電源端子１０６に対して、入力電源端子１０５の電位の変動に依らず、一定の電位がＶＲＥＦとして出力される。
【００４１】
ところで、バイアス回路１１０においては、ＶＲＥＦはトランジスタ１０１〜トランジスタ１０４に流れる電流と抵抗１０７に流れる電流との関係によって決定されているため、トランジスタの動作状態の変化に対して敏感である。トランジスタは増幅素子であるため、トランジスタのゲートの電位がわずかに変動すると、Ｖｇｓの微小な変化量を、ソースとドレインとの間を流れる電流値の大きな変化量に増幅する。つまり、トランジスタ１０１〜トランジスタ１０４のゲートの電位が外部からのノイズによって変動することにより、ＶＲＥＦは大きく変動してしまうことになる。結果として、電圧レギュレータ１００から出力される電位が変動してしまい、後段に接続された論理回路等の誤動作の原因となる。
【００４２】
これを回避するため、トランジスタ１０１、トランジスタ１０２のゲート、トランジスタ１０３のゲート、トランジスタ１０４のゲートが接続されているノードのそれぞれと、基準電源端子１０６との間に容量１１１〜容量１１３を設ける。
【００４３】
容量１１１〜容量１１３により、外部からノイズが侵入した場合にも、トランジスタ１０１〜トランジスタ１０４のゲートの電位の変動を抑えることができる。本明細書では、当該機能を有する容量をバイパスコンデンサと呼ぶ。バイパスコンデンサを設けることにより、電圧レギュレータ１００は安定した電位を出力することができ、後段に接続された論理回路等の安定動作を実現することができる。
【００４４】
容量１１１〜容量１１３は、図１（Ｂ）に示すようにトランジスタ１０１、トランジスタ１０２のゲート、トランジスタ１０３のゲート、トランジスタ１０４のゲートが接続されているノードの全てに設けられているが、いずれか一箇所に設けるのみでも効果が得られる。例えば、容量１１１のみでも良いし、容量１１２のみでも良いし、容量１１３のみでも良い。二箇所に設ける場合には、容量１１１と容量１１２との組み合わせでも良いし、容量１１２と容量１１３との組み合わせでも良い。
【００４５】
特に、ＶＲＥＦの出力ノードとなるトランジスタ１０４のゲートが接続されているノードに流れる電流は、増幅素子であるトランジスタ１０１のゲートの電位やトランジスタ１０３のゲートの電位の微小な変動によって電流値が大きく変化するため、当該ノードは他のノードに比べてノイズに対してより敏感である。従って、このノードへの容量１１１の付加は、他のノードに対する容量１１２、容量１１３の付加よりも効果が大きい。
【００４６】
なお、容量１１１〜容量１１３の容量値については、各ノードの寄生容量に対して充分に大きな容量値に設定すれば良いが、過度に大きな容量値にすると、回路の動作速度に影響する場合があるため注意が必要である。例えば、容量１１１の容量値が過度に大きい場合、トランジスタ１０４のゲート・ソース間の容量が増大するため、トランジスタ１０１、トランジスタ１０３による、トランジスタ１０４のゲートの充放電速度が低下する。容量１１３の容量値が過度に大きい場合、トランジスタ１０３のゲート・ソース間の容量が増大するため、トランジスタ１０２、トランジスタ１０４、抵抗１０７による、トランジスタ１０３のゲートの充放電速度が低下する。
【００４７】
一方、容量１１２の容量値を大きくした場合には、トランジスタ１０１、トランジスタ１０２のゲートと基準電源端子１０６との間の容量結合の影響が大きくなる。そのため、レギュレータ回路１５０において、基準電源端子１０６と入力電源端子１０５との電位差が拡大を始める。拡大を始める初期において、トランジスタ１０１、トランジスタ１０２のソース電位は、入力電源端子１０５の電位上昇に伴って上昇するが、容量１１２によるトランジスタ１０１、トランジスタ１０２のゲートと、基準電源端子１０６との間の容量結合によって、トランジスタ１０２のゲートと基準電源端子１０６との間の電位差を一定にしようとする。従って、容量１１２は、基準電源端子１０６と入力電源端子１０５との電位差が拡大を始める初期、すなわちＲＦＩＤタグの動作開始初期において、トランジスタ１０１、トランジスタ１０２のＶｇｓの増加を促進するように働くことから、動作開始初期に素早く内部の電源電位を立ち上げるのに寄与する。
【００４８】
（実施の形態２）
ＲＦＩＤタグは、その使用形態上、ＲＦＩＤタグに直接電源が接続されていない状態で動作させることが多い。このような場合、ＲＦＩＤタグ内部の回路に通じる一部の端子を接地することができないため、接地を利用する静電破壊対策を講ずることが難しい。本実施の形態においては、ＲＦＩＤタグにおける静電破壊対策の一例について示す。
【００４９】
図２（Ａ）にＲＦＩＤタグの上面図を示す。レギュレータ回路の他、整流回路、変調回路、復調回路、及びその他論理回路等、ＲＦＩＤタグの機能を有する回路群が形成された半導体集積回路２０１を、支持体２０２が覆った形状をしている。さらに、支持体の外側に導電性材料を薄膜状に形成した遮蔽体２０３を設けることによって、静電気放電から半導体集積回路２０１が有する素子を保護している。
【００５０】
図２（Ａ）に示したＸ−Ｘ’間の断面図を図２（Ｂ）に示す。半導体集積回路２０１は、基板表面にトランジスタ、抵抗、容量等の素子群が形成された薄板状の形状であり、表裏両面、側面を覆うように支持体２０２が形成されている。半導体集積回路２０１に用いられる基板は、ガラス、プラスチック、シリコン等、様々な材質を用いることができる。また、ガラス、プラスチックを基板に用いる場合には、研磨等でごく薄く加工することにより、曲げ特性を持たせていても良い。
【００５１】
支持体２０２は、半導体集積回路２０１の表面の保護、あるいは機械的強度の向上、曲げストレスに対する半導体集積回路２０１の保護を主目的として設けられる。本実施の形態においては、半導体集積回路の表面、裏面、側面を全て覆うように形成しているが、表面のみに設けても良いし、半導体集積回路２０１を挟むように半導体集積回路２０１の表面、裏面に設けても良い。支持体２０２としては、樹脂薄膜を用いて形成しても良いし、機械的強度を向上させるために、繊維体に樹脂を含浸させた構造体等を用いて形成しても良い。
【００５２】
遮蔽体２０３は、支持体２０２の表面に、導電性材料を薄膜状に形成することによって設けられており、静電気放電が生じた場合に、迅速に電荷を拡散させることによって、半導体集積回路２０１の静電破壊を防止することができる。図２（Ｂ）においては、支持体２０２の表面、裏面、側面を全て覆うように形成しているが、表面のみに設けても良いし、支持体２０２を挟むように支持体２０２の表面、裏面に設けても良い。表面のみに設ける場合には、半導体集積回路２０１の、素子群が形成されている側の面に近い方に設けるのが好ましい。また、遮蔽体２０３は、図２（Ｂ）に示すように、面を一様に覆う薄膜状に形成しても良いし、支持体の表面上に導電性材料でなる島状の構造体が点在するように形成しても良い。
【００５３】
なお、遮蔽体２０３を形成するにあたっては、リーダ／ライタとＲＦＩＤタグとの間の通信を阻害しない程度に、膜厚を薄く形成するのが好ましい。
【００５４】
ところで、図２（Ａ）（Ｂ）に示すような静電破壊対策を講じたＲＦＩＤタグにおいては、半導体集積回路２０１に設けられた回路の各部と、遮蔽体２０３との間に、支持体２０２を誘電体として寄生容量が生ずる。この様子を示したものを図２（Ｃ）に示す。例えば、バイアス回路１１０を構成するトランジスタ１０１〜トランジスタ１０４のゲートが接続されたノードには、遮蔽体２０３との間にそれぞれ寄生容量２０４〜寄生容量２０６が生ずる。
【００５５】
寄生容量２０４〜寄生容量２０６はそれぞれ、トランジスタ１０４のゲート、トランジスタ１０１、トランジスタ１０２のゲート、トランジスタ１０３のゲートが接続されたノードに生ずる。遮蔽体２０３を介して外部からノイズが侵入することにより、トランジスタ１０１〜トランジスタ１０４のゲートの電位は、寄生容量２０４〜寄生容量２０６による容量結合を生じて変動しようとする。
【００５６】
これに対し、実施の形態１にて示したように、各トランジスタのゲートが接続されたノードに容量１１１〜容量１１３を設けることにより、前述のノイズ侵入に伴うトランジスタのゲートの電位変動を抑制し、バイアス回路１１０、及び電圧レギュレータ１００を含むレギュレータ回路の出力電位の安定化を図ることができる。結果として、当該出力電位を電源電位として動作するＲＦＩＤタグの動作の安定化、つまりノイズマージンの拡大を実現することができる。
【００５７】
（実施の形態３）
図３は、実施の形態１において示したレギュレータ回路において、電圧レギュレータの構成の一例を示している。バイアス回路１１０については、実施の形態１において説明したものと同様である。トランジスタ１０３、トランジスタ１０４は図３ではダブルゲート型のトランジスタとしているが、実施の形態１で示したとおりシングルゲート型でも良いし、トリプルゲート以上のマルチゲート型としても良い。
【００５８】
電圧レギュレータ１００は、トランジスタ３０１〜トランジスタ３０５を有する差動増幅回路と、トランジスタ３０９〜トランジスタ３１４を有する分圧回路と、Ｐ型トランジスタ３０８でなる出力制御トランジスタとを有する。差動増幅回路は、トランジスタ３０１、トランジスタ３０２でなるカレントミラーと、トランジスタ３０３、トランジスタ３０４でなる差動対と、トランジスタ３０５でなる電流源とを有し、帰還回路は、Ｐ型トランジスタ３０８と、それぞれがダイオード接続されたＮ型トランジスタ３０９〜Ｎ型トランジスタ３１４でなる分圧回路とを有する。
【００５９】
差動増幅回路においては、バイアス回路１１０が出力する参照電位ＶＲＥＦが、差動対の一方であるトランジスタ３０３のゲートに入力され、差動対の他方であるトランジスタ３０４のゲートに、Ｐ型トランジスタ３０８と分圧回路の一部を介して負帰還をかけることで、出力の安定化を図っている。
【００６０】
容量３０６と抵抗３０７もまた、差動増幅回路の出力安定化のために設けられている。なお、出力端子１２０の後段に接続される負荷が大きい場合、あるいは負荷の電力変動が大きい場合には、出力端子１２０に保持容量を設けても良い。
【００６１】
なお、電圧レギュレータ１００、バイアス回路１１０とも、本実施の形態にて示した構成はあくまで一例であり、実施の形態の記載内容に限定して解釈されるものでないことを付記する。
【００６２】
（実施の形態４）
本実施の形態では、上記実施の形態で示した半導体集積回路を得るための作製方法の一例を説明する。
【００６３】
まず、基板１２０１の一表面に剥離層１２０２を形成し、続けて下地膜として機能する絶縁膜１２０３および半導体膜１２０４（例えば、非晶質珪素を含む膜）を積層して形成する（図５（Ａ）参照）。剥離層１２０２、絶縁膜１２０３および半導体膜１２０４は、連続して形成することができる。連続して形成することにより、大気に曝されないため不純物の混入を防ぐことができる。
【００６４】
基板１２０１は、ガラス基板、石英基板、金属基板、ステンレス基板、本工程の処理温度に耐えうる耐熱性があるプラスチック基板等を用いるとよい。このような基板であれば、その面積や形状に大きな制限はないため、例えば、１辺が１メートル以上であって、矩形状のものを用いれば、生産性を格段に向上させることができる。このような利点は、円形のシリコン基板を用いる場合と比較すると、大きな優位点である。従って、回路部を大きく形成した場合であっても、シリコン基板を用いる場合と比較して低コスト化を実現することができる。
【００６５】
なお、本工程では、剥離層１２０２を基板１２０１の全面に設けているが、必要に応じて、フォトリソグラフィ法により剥離層１２０２を選択的に設けてもよい。また、本工程では、基板１２０１に接するように剥離層１２０２を形成しているが、必要に応じて、基板１２０１に接するように酸化珪素膜、酸化窒化珪素膜、窒化珪素膜、窒化酸化珪素膜等の絶縁膜を形成し、当該絶縁膜に接するように剥離層１２０２を形成してもよい。
【００６６】
ここで、酸化窒化物とは、その組成として、窒素よりも酸素の含有量が多い物質であり、また、窒化酸化物とは、その組成として、酸素よりも窒素の含有量が多い物質をいう。例えば、酸化窒化珪素とは、酸素が５０原子％以上７０原子％以下、窒素が０．５原子％以上１５原子％以下、珪素が２５原子％以上３５原子％以下、水素が０．１原子％以上１０原子％以下の範囲で含まれる物質とすることができる。また、窒化酸化珪素とは、酸素が５原子％以上３０原子％以下、窒素が２０原子％以上５５原子％以下、珪素が２５原子％以上３５原子％以下、水素が１０原子％以上３０原子％以下の範囲で含まれる物質とすることができる。但し、上記組成の範囲は、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）や、水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した場合のものである。また、構成元素の含有比率は、その合計が１００原子％を超えない値をとるものである。
【００６７】
剥離層１２０２は、金属膜や金属膜と金属酸化膜の積層構造等を用いることができる。金属膜としては、タングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）から選択された元素、前記元素を主成分とする合金材料、前記元素を主成分とする化合物材料からなる膜を単層構造又は積層構造で形成する。また、これらの材料からなる膜は、スパッタリング法やプラズマＣＶＤ法等の各種ＣＶＤ法等を用いて形成することができる。金属膜と金属酸化膜の積層構造は、上述した金属膜を形成した後に、酸素雰囲気下またはＮ２Ｏ雰囲気下におけるプラズマ処理、酸素雰囲気下またはＮ２Ｏ雰囲気下における加熱処理を行うことによって、金属膜表面に当該金属膜の酸化物または酸化窒化物を形成することによって設けることができる。また、金属膜を形成した後に、オゾン水等の酸化力の強い溶液で表面を処理することにより、金属膜表面に当該金属膜の酸化物又は酸化窒化物を形成することによって設けることもできる。
【００６８】
絶縁膜１２０３は、スパッタリング法やプラズマＣＶＤ法等により、珪素の酸化物または珪素の窒化物を含む膜を、単層構造又は積層構造で形成する。下地となる絶縁膜が２層構造の場合、例えば、１層目として窒化酸化珪素膜を形成し、２層目として酸化窒化珪素膜を形成するとよい。下地となる絶縁膜が３層構造の場合、例えば、１層目の絶縁膜として酸化珪素膜を形成し、２層目の絶縁膜として窒化酸化珪素膜を形成し、３層目の絶縁膜として酸化窒化珪素膜を形成するとよい。または、１層目の絶縁膜として酸化窒化珪素膜を形成し、２層目の絶縁膜として窒化酸化珪素膜を形成し、３層目の絶縁膜として酸化窒化珪素膜を形成するとよい。下地となる絶縁膜１２０３は、基板１２０１からの不純物の侵入を防止するブロッキング膜として機能する。
【００６９】
半導体膜１２０４は、スパッタリング法、ＬＰＣＶＤ法、プラズマＣＶＤ法等により、２５ｎｍ以上２００ｎｍ以下程度、好ましくは５０ｎｍ以上７０ｎｍ以下程度、具体的には６６ｎｍの厚さで形成する。半導体膜１２０４としては、例えば、非晶質珪素膜を形成すればよい。
【００７０】
次に、半導体膜１２０４にレーザー光を照射して結晶化を行う。なお、レーザー光の照射と、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）、ファーネスアニール炉を用いる熱結晶化法、又は結晶化を助長する金属元素を用いる熱結晶化法とを組み合わせた方法等により半導体膜１２０４の結晶化を行ってもよい。その後、得られた結晶質半導体膜を所望の形状にエッチングして、半導体膜１２０４ａ、半導体膜１２０４ｂを形成する。
【００７１】
半導体膜１２０４ａ、半導体膜１２０４ｂの作製工程の一例を以下に簡単に説明する。まず、プラズマＣＶＤ法を用いて、非晶質半導体膜（例えば、非晶質珪素膜）を形成する。次に、結晶化を助長する金属元素であるニッケルを含む溶液を非晶質半導体膜上に保持させた後、非晶質半導体膜に脱水素化の処理（５００℃、１時間）と、熱結晶化の処理（５５０℃、４時間）を行って結晶質半導体膜を形成する。その後、結晶化の程度に基づき、必要に応じて、レーザー発振器からレーザー光を照射する。さらに、フォトリソグラフィ法を用いることよって半導体膜１２０４ａ、半導体膜１２０４ｂを形成する。なお、結晶化を助長する金属元素を用いる熱結晶化を行わずに、レーザー光の照射だけで非晶質半導体膜の結晶化を行ってもよい。
【００７２】
また、半導体膜に対し、連続発振レーザー光又は１０ＭＨｚ以上の周波数で発振するレーザー光を照射しながら一方向に走査して結晶化させて、半導体膜１２０４ａ、半導体膜１２０４ｂを形成することができる。このような結晶化の場合、そのレーザー光の走査方向に結晶が成長する特性がある。その走査方向をチャネル長方向（チャネル形成領域が形成されたときにキャリアが流れる方向）に合わせて薄膜トランジスタ（ＴＦＴ）を配置するとよい。
【００７３】
次に、半導体膜１２０４ａ、半導体膜１２０４ｂを覆うゲート絶縁膜１２０５を形成する（図５（Ｂ）参照）。ゲート絶縁膜１２０５は、ＣＶＤ法やスパッタリング法等により、珪素の酸化物又は珪素の窒化物を含む膜を、単層構造又は積層構造で形成する。具体的には、酸化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜を、単層構造又は積層構造で形成する。
【００７４】
また、ゲート絶縁膜１２０５は、半導体膜１２０４ａ、半導体膜１２０４ｂに対しプラズマ処理を行い、表面を酸化又は窒化することで形成しても良い。例えば、Ｈｅ、Ａｒ、Ｋｒ、Ｘｅなどの希ガスと、酸素、酸化窒素（ＮＯ２）、アンモニア、窒素、水素などの混合ガスを導入したプラズマ処理で形成する。この場合のプラズマの励起は、マイクロ波を用いて行うと、低電子温度で高密度のプラズマを生成することができる。この高密度プラズマで生成された酸素ラジカル（ＯＨラジカルを含む場合もある）や窒素ラジカル（ＮＨラジカルを含む場合もある）によって、半導体膜の表面を酸化又は窒化することができる。
【００７５】
このような高密度プラズマを用いた処理により、膜厚１ｎｍ以上２０ｎｍ以下程度、代表的には５ｎｍ以上１０ｎｍ以下程度の絶縁膜が半導体膜の表面に形成される。この場合の反応は、固相反応であるため、当該絶縁膜と半導体膜との界面準位密度をきわめて低くすることができる。このような、プラズマ処理は、半導体膜（結晶性シリコン、又は多結晶シリコン）を直接酸化（又は窒化）するため、形成される絶縁膜の膜厚のばらつきをきわめて小さくすることができる。加えて、結晶性シリコンの結晶粒界でも酸化が進行するということがないため、非常に好ましい状態となる。すなわち、ここで示す高密度プラズマ処理で半導体膜の表面を固相酸化することにより、結晶粒界において異常に酸化反応をさせることなく、均一性が良く、界面準位密度が低い絶縁膜を形成することができる。
【００７６】
ゲート絶縁膜１２０５は、プラズマ処理によって形成される絶縁膜のみを用いても良いし、それに加えてプラズマや熱反応を利用したＣＶＤ法で酸化シリコン、酸窒化シリコン、窒化シリコンなどの絶縁膜を堆積し、積層させても良い。いずれにしても、プラズマ処理により形成した絶縁膜をゲート絶縁膜の一部又は全部に含んで形成される薄膜トランジスタは、特性のばらつきを小さくすることができ、好ましい。
【００７７】
また、半導体膜に対し、連続発振レーザー光又は１０ＭＨｚ以上の周波数で発振するレーザー光を照射しながら一方向に走査して結晶化させて半導体膜１２０４ａ、半導体膜１２０４ｂを形成する場合は、上記プラズマ処理を行ったゲート絶縁膜を組み合わせることで、特性ばらつきが小さく、しかも電界効果移動度が高い薄膜トランジスタを得ることができる。
【００７８】
次に、ゲート絶縁膜１２０５上に、導電膜を形成する。ここでは、１００ｎｍ以上５００ｎｍ以下程度の厚さの導電膜を単層で形成する。用いる材料としては、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等から選択された元素を含む材料、これらの元素を主成分とする合金材料、又はこれらの元素を主成分とする化合物材料を用いることができる。リン等の不純物元素を添加した多結晶珪素に代表される半導体材料を用いても良い。導電膜を積層構造で形成する場合には、例えば、窒化タンタル膜とタングステン膜の積層構造、窒化タングステン膜とタングステン膜の積層構造、窒化モリブデン膜とモリブデン膜の積層構造を用いることができる。例えば、膜厚３０ｎｍの窒化タンタルと、膜厚１５０ｎｍのタングステンとの積層構造を用いることができる。タングステンや窒化タンタルは、耐熱性が高いため、導電膜を形成した後に、熱活性化を目的とした加熱処理を行うことができる。また、導電膜を３層以上の積層構造としても良く、例えば、モリブデン膜とアルミニウム膜とモリブデン膜の積層構造を採用することができる。
【００７９】
次に、上記の導電膜上に、フォトリソグラフィ法を用いてレジストからなるマスクを形成し、ゲート電極とゲート配線を形成するためのエッチング処理を行って、半導体膜１２０４ａ、半導体膜１２０４ｂの上方にゲート電極１２０７を形成する。
【００８０】
次に、フォトリソグラフィ法により、レジストからなるマスクを形成して、半導体膜１２０４ａ、半導体膜１２０４ｂに、イオンドープ法またはイオン注入法により、ｎ型又はｐ型を付与する不純物元素を低濃度に添加する。本実施の形態においては、半導体膜１２０４ａ、半導体膜１２０４ｂに、ｎ型を付与する不純物元素を低濃度に添加する。ｎ型を付与する不純物元素は、元素周期表の第１５族に属する元素を用いれば良く、リン（Ｐ）、砒素（Ａｓ）などを用いることができる。また、ｐ型を付与する不純物元素としては、元素周期表の第１３族に属する元素を用いれば良く、硼素（Ｂ）などを用いることができる。
【００８１】
なお、本実施の形態においては簡単のため、ｎ型を付与する不純物元素が添加された半導体膜を有する薄膜トランジスタ（ｎ型ＴＦＴ）についてのみ示しているが、本発明の一態様はこれに限定して解釈されない。ｐ型を付与する不純物元素が添加された半導体膜を有する薄膜トランジスタ（ｐ型ＴＦＴ）のみを用いる構成としても良い。また、ｎ型ＴＦＴとｐ型ＴＦＴを併せて形成しても良い。ｎ型ＴＦＴとｐ型ＴＦＴを併せて形成する場合、後にｐ型ＴＦＴとなる半導体膜を覆うマスクを形成してｎ型を付与する不純物元素を添加し、後にｎ型ＴＦＴとなる半導体膜を覆うマスクを形成してｐ型を付与する不純物元素を添加することで、ｎ型を付与する不純物元素とｐ型を付与する不純物元素を選択的に添加することができる。
【００８２】
次に、ゲート絶縁膜１２０５とゲート電極１２０７を覆うように、絶縁膜を形成する。これら絶縁膜は、プラズマＣＶＤ法やスパッタリング法等により、珪素、珪素の酸化物又は珪素の窒化物の無機材料を含む膜や、有機樹脂などの有機材料を含む膜を、単層又は積層して形成する。絶縁膜を、垂直方向を主体とした異方性エッチングにより選択的にエッチングして、ゲート電極１２０７の側面に接する絶縁膜１２０８（サイドウォールともよばれる）を形成する。絶縁膜１２０８は、後にＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ ｄｒａｉｎ）領域を形成する際の不純物元素を添加するためのマスクとして用いる。
【００８３】
次に、フォトリソグラフィ法により形成したレジストからなるマスクと、ゲート電極１２０７および絶縁膜１２０８をマスクとして用いて、半導体膜１２０４ａ、半導体膜１２０４ｂにｎ型を付与する不純物元素を添加する。これにより、チャネル形成領域１２０６ａ、第１の不純物領域１２０６ｂ、第２の不純物領域１２０６ｃが形成される（図５（Ｃ）参照）。第１の不純物領域１２０６ｂは薄膜トランジスタのソース領域又はドレイン領域として機能し、第２の不純物領域１２０６ｃはＬＤＤ領域として機能する。第２の不純物領域１２０６ｃに含まれる不純物元素の濃度は、第１の不純物領域１２０６ｂに含まれる不純物元素の濃度よりも低い。
【００８４】
続いて、ゲート電極１２０７、絶縁膜１２０８等を覆うように、絶縁膜を単層構造又は積層構造で形成する。本実施の形態では、絶縁膜１２０９、絶縁膜１２１０、絶縁膜１２１１を３層構造とする場合を例示する。これら絶縁膜はＣＶＤ法により形成することができる。例えば、絶縁膜１２０９は膜厚５０ｎｍの酸化窒化珪素膜、絶縁膜１２１０は膜厚２００ｎｍの窒化酸化珪素膜、絶縁膜１２１１は膜厚４００ｎｍの酸化窒化珪素膜として形成することができる。これら絶縁膜の表面は、その膜厚にもよるが、下層に設けられた層の表面形状に沿って形成される。すなわち、絶縁膜１２０９は膜厚が薄いため、その表面はゲート電極１２０７の表面形状に大きく沿っている。膜厚が厚くなるにつれ表面形状は平坦に近づくため、３層構造のうち膜厚が最も厚い絶縁膜１２１１の表面形状は平坦に近い。しかしながら、有機材料を用いて形成した膜の平坦な表面形状とは異なっている。すなわち、表面形状を平坦にする場合は、ポリイミド、ポリアミド、ベンゾシクロブテン、アクリル、エポキシ等の有機材料やシロキサン材料等を用いればよい。またこれら絶縁膜の作製方法は、ＣＶＤ法以外に、スパッタリング法、ＳＯＧ法、液滴吐出法、スクリーン印刷法等を採用することができる。
【００８５】
そして、フォトリソグラフィ法を用いて絶縁膜１２０９、絶縁膜１２１０、絶縁膜１２１１等をエッチングして、第１の不純物領域１２０６ｂに達するコンタクトホールを形成した後、薄膜トランジスタのソース電極又はドレイン電極として機能する導電膜１２３１ａ、及び接続配線として機能する導電膜１２３１ｂを形成する。導電膜１２３１ａ、導電膜１２３１ｂは、コンタクトホールを充填するように導電膜を形成し、当該導電膜を選択的にエッチングすることで形成することができる。なお、導電膜を形成する前に、コンタクトホールにおいて露出した半導体膜１２０４ａ、半導体膜１２０４ｂの表面にシリサイドを形成して、抵抗を低くしてもよい。
【００８６】
導電膜１２３１ａ、導電膜１２３１ｂは、低抵抗材料を用いて形成すると信号遅延を低減することができ、好ましい。低抵抗材料は耐熱性が低い場合も多くあるため、低抵抗材料の上下には耐熱性の高い材料を設けるとよい。例えば、低抵抗材料として膜厚３００ｎｍのアルミニウムを形成し、アルミニウムの上下に膜厚１００ｎｍのチタンをそれぞれ設ける構成がよい。また導電膜１２３１ｂは、接続配線として機能しているが、導電膜１２３１ａと同じ積層構造で形成することで、接続配線の低抵抗化と耐熱性の向上を図ることができる。導電膜１２３１ａ、導電膜１２３１ｂは、その他の導電性材料、例えば、タングステン（Ｗ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、ネオジム（Ｎｄ）、炭素（Ｃ）、シリコン（Ｓｉ）から選択された元素を含む材料、これらの元素を主成分とする合金材料、これらの元素を主成分とする化合物材料を用いて、単層構造又は積層構造で形成することができる。アルミニウムを主成分とする合金材料とは、例えば、アルミニウムを主成分としてニッケルを含む材料、又は、アルミニウムを主成分として、ニッケルと、炭素又は珪素の一方あるいは両方を含む合金材料に相当する。また導電膜１２３１ａ、導電膜１２３１ｂは、ＣＶＤ法やスパッタリング法等により形成することができる。
【００８７】
以上により、薄膜トランジスタ１２３０ａ、薄膜トランジスタ１２３０ｂを含む素子層１２４９が得られる（図６（Ａ）参照）。
【００８８】
なお、絶縁膜１２０９、絶縁膜１２１０、絶縁膜１２１１を形成する前、又は絶縁膜１２０９を形成した後、又は絶縁膜１２０９、絶縁膜１２１０を形成した後に、半導体膜１２０４ａ、半導体膜１２０４ｂの結晶性の回復や半導体膜１２０４ａ、半導体膜１２０４ｂに添加された不純物元素の活性化、半導体膜１２０４ａ、半導体膜１２０４ｂの水素化を目的とした加熱処理を行うとよい。加熱処理には、熱アニール法、レーザーアニール法、ＲＴＡ法などを適用するとよい。
【００８９】
次に、導電膜１２３１ａ、導電膜１２３１ｂを覆うように、絶縁膜１２１２、絶縁膜１２１３を形成する（図６（Ｂ）参照）。絶縁膜１２１２には１００ｎｍの膜厚を有する窒化珪素膜を用い、絶縁膜１２１３には１５００ｎｍの膜厚を有するポリイミドを用いる場合を例示する。絶縁膜１２１３の表面形状は平坦性が高いと好ましい。そのため、ポリイミドである有機材料の特徴に加えて、厚膜化する構成、例えば、７５０ｎｍ以上３０００ｎｍ以下の膜厚（具体的には１５００ｎｍ）によっても、絶縁膜１２１３の表面形状の平坦性を高めている。当該絶縁膜１２１２、絶縁膜１２１３に対しては、開口部を形成する。本実施の形態では、導電膜１２３１ｂが露出する開口部１２１４を形成する場合を例示する。このような開口部１２１４において（詳しくは点線で囲まれた領域１２１５において）、絶縁膜１２１２の端部は、絶縁膜１２１３で覆われている。上層の絶縁膜１２１３で下層の絶縁膜１２１２の端部を覆うことで、その後開口部１２１４に形成される配線の段切れを防止することができる。本実施の形態では、絶縁膜１２１３が有機材料であるポリイミドを用いているため、開口部１２１４において、絶縁膜１２１３はなだらかなテーパー形状を有することができ、効率的に段切れを防止することができる。このような段切れ防止効果を得ることのできる絶縁膜１２１３の材料は、ポリイミド以外に、ポリアミド、ベンゾシクロブテン、アクリル、エポキシ等の有機材料やシロキサン材料等が挙げられる。また絶縁膜１２１２には、窒化珪素膜の代わりに、酸化窒化珪素膜や窒化酸化珪素膜を用いてもよい。また絶縁膜１２１２、絶縁膜１２１３の作製方法は、ＣＶＤ法、スパッタリング法、ＳＯＧ法、液滴吐出法またはスクリーン印刷法等を用いることができる。
【００９０】
次に、絶縁膜１２１３上に導電膜１２１７を形成し、当該導電膜１２１７上に絶縁膜１２１８を形成する（図６（Ｃ）参照）。
【００９１】
導電膜１２１７は、導電膜１２３１ａ、導電膜１２３１ｂと同じ材料で形成することができる。例えば、膜厚１００ｎｍのチタン、膜厚２００ｎｍのアルミニウム、膜厚１００ｎｍのチタンの積層構造を採用することができる。導電膜１２１７は、開口部１２１４で導電膜１２３１ｂと接続するため、チタン膜同士が接触することでコンタクト抵抗を抑えることができる。また導電膜１２１７は、薄膜トランジスタと、アンテナ（後に形成される）との間の信号に基づく電流が流れるため、配線抵抗が低い方が好ましい。そのため、アルミニウム等の低抵抗材料を用いるとよい。また導電膜１２１７は、その他の導電性材料、例えば、タングステン（Ｗ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、ネオジム（Ｎｄ）、炭素（Ｃ）、シリコン（Ｓｉ）から選択された元素を含む材料、これらの元素を主成分とする合金材料、これらの元素を主成分とする化合物材料を用いて、単層構造又は積層構造で形成することができる。アルミニウムを主成分とする合金材料とは、例えば、アルミニウムを主成分としてニッケルを含む材料、又は、アルミニウムを主成分として、ニッケルと、炭素又は珪素の一方あるいは両方を含む合金材料に相当する。また導電膜１２１７は、ＣＶＤ法やスパッタリング法等により形成することができる。
【００９２】
絶縁膜１２１８は、その表面形状に平坦性が要求されるため、有機材料で形成するとよい。ここでは、２０００ｎｍの膜厚で形成されたポリイミドを用いる場合を例示する。絶縁膜１２１８は、１５００ｎｍの膜厚で形成された絶縁膜１２１３の開口部１２１４、及び開口部１２１４に形成された導電膜１２１７の表面の凹凸を平坦にする必要があり、絶縁膜１２１３の膜厚よりも厚い２０００ｎｍの膜厚で形成されている。そのため、絶縁膜１２１８は絶縁膜１２１３の１．１倍以上２倍以下、好ましくは１．２以上１．５倍以下の膜厚を有するとよい。絶縁膜１２１３が７５０ｎｍ以上３０００ｎｍ以下の膜厚を有するのであれば、絶縁膜１２１８は９００ｎｍ以上４５００ｎｍ以下の膜厚とすると好ましい。絶縁膜１２１８には、膜厚を考慮しつつ、さらに平坦性の高い材料を用いるとよい。平坦性の高い材料として絶縁膜１２１８に用いられる材料は、ポリイミド以外に、ポリアミド、ベンゾシクロブテン、アクリル、エポキシ等の有機材料やシロキサン材料等が挙げられる。絶縁膜１２１８上にアンテナを形成する場合、このように絶縁膜１２１８の表面形状の平坦性を考慮する必要がある。
【００９３】
また、絶縁膜１２１８は、回路部におけるアンテナの外側（図示せず）で、絶縁膜１２１３の端部を覆うと好ましい。絶縁膜１２１３の覆う際、絶縁膜１２１８は、絶縁膜１２１３の膜厚と、絶縁膜１２１８の膜厚との合計より、外側から２倍以上の長さでマージンをもって覆うとよい。本実施の形態では、絶縁膜１２１３の膜厚を１５００ｎｍ、絶縁膜１２１８の膜厚を２０００ｎｍとして形成したため、絶縁膜１２１３の端から距離ｄ＝７０００ｎｍの外側から、絶縁膜１２１８は絶縁膜１２１３の端部を覆う。このような構成によって、プロセスのマージンを確保することができ、また水分や酸素の侵入を防止することができる。
【００９４】
次に、絶縁膜１２１８上にアンテナ１２２０を形成する（図７参照）。そして、アンテナ１２２０と導電膜１２１７とを開口部を介して電気的に接続させる。開口部はアンテナ１２２０の下方に設け、集積化を図る。なおアンテナ１２２０は、導電膜１２３１ａに直接接続させてもよいが、本実施の形態のように導電膜１２１７を設けることにより、アンテナ１２２０との接続のための開口部の形成にマージンを持たせることができ、高集積化を図ることができ好ましい。そのため、導電膜１２１７の上にさらなる導電膜を設けて、アンテナ１２２０を接続してもよい。すなわちアンテナ１２２０は、薄膜トランジスタを構成する導電膜１２３１ａと電気的に接続されればよく、複数の導電膜を介した接続構造によって高集積化を図ることができる。このような導電膜１２１７をはじめとする複数の導電膜は、膜厚が厚くなると半導体集積回路自体にも厚みが出てしまうため、薄い方が好ましい。そのため、導電膜１２３１ａと比較すると、導電膜１２１７等はその膜厚を薄くすることが好ましい。
【００９５】
アンテナ１２２０は、第１の導電膜１２２１、第２の導電膜１２２２の積層構造を採用することができる。本実施の形態では、第１の導電膜１２２１として膜厚１００ｎｍのチタン、第２の導電膜１２２２として膜厚５０００ｎｍのアルミニウムを採用し、積層構造を形成する。第１の導電膜１２２１としてチタンを採用することによって、アンテナの耐湿性を高めることができ、絶縁膜１２１８とアンテナ１２２０との密着性を高めることもできる。さらに、第１の導電膜１２２１としてチタンを採用することによって、第１の導電膜１２２１と導電膜１２１７との接触抵抗を低くすることができる。これは導電膜１２１７の最上層には、チタンが形成されているため、第１の導電膜１２２１に採用されたチタンと同一材料同士が接触していることによる。第１の導電膜１２２１として採用されるチタンはドライエッチングを用いて形成されるため、端部が切り立った状態となることが多い。アルミニウムは低抵抗材料であるため、アンテナに好適である。また、第２の導電膜１２２２を厚膜化していることにより、抵抗をより低くすることができる。アンテナの抵抗が低くなることで、通信距離を伸ばすことができ、好ましい。第２の導電膜１２２２として採用されるアルミニウムはウェットエッチングを用いて形成されるため、端部における側面にテーパーが付くことが多い。本実施の形態におけるテーパーは、内側に凹んだ形で形成されている。また、第２の導電膜１２２２をウェットエッチングする際、第１の導電膜１２２１の端部より、第２の導電膜１２２２の端部が内側となる（領域１２４２）。例えば、第２の導電膜１２２２の端部は、第２の導電膜１２２２の膜厚の１／６〜１／２程度の範囲で内側（距離Ｌ分内側）に設けるとよい。本実施の形態では、第１の導電膜１２２１端部から距離Ｌ＝０．８μｍ以上２μｍ以下の範囲で内側となるようにするとよい。第１の導電膜１２２１端部が第２の導電膜１２２２端部より突出していることで、その後に形成される絶縁膜の段切れを防止することができ、アンテナの耐性を高めることができる。
【００９６】
アンテナはチタンやアルミニウム以外に、銀、銅、金、白金、ニッケル、パラジウム、タンタル、モリブデン等の金属元素を含む材料、当該金属元素を含む合金材料、当該金属元素を含む化合物材料を導電性材料として用いることができ、ＣＶＤ法、スパッタリング法、スクリーン印刷やグラビア印刷等の印刷法、液滴吐出法、ディスペンサ法、メッキ法等を用いて形成することができる。また本実施の形態では、積層構造を例示したが、上述したいずれの材料の単層構造で形成してもよい。
【００９７】
アンテナ１２２０を覆って、絶縁膜１２２３を形成する。本実施の形態では、絶縁膜１２２３を膜厚２００ｎｍの窒化珪素膜で形成する。絶縁膜１２２３により、アンテナの耐湿性をより高めることができ、好ましい。絶縁膜１２２３はチタン端部がアルミニウム端部より突出しているため、段切れすることなく形成できる。このような絶縁膜１２２３は窒化珪素膜以外に、酸化窒化珪素膜、窒化酸化珪素膜、その他の無機材料から形成することができる。
【００９８】
このようにして絶縁基板を用いて形成された半導体集積回路を完成することができる。
【００９９】
本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
【０１００】
（実施の形態５）
本実施の形態では、ＲＦＩＤタグを、より信頼性を高く、かつ歩留まり良く作製する方法の一例について、図９（Ａ）〜（Ｄ）を用いて説明する。本実施の形態では、半導体集積回路の一例としてＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）に関して説明する。
【０１０１】
基板９００上に剥離層９０１を介して、トランジスタ９０２、トランジスタ９０３、容量９０４、絶縁層９０５が設けられ、半導体集積回路９１０が形成されている（図９（Ａ）参照）。
【０１０２】
トランジスタ９０２、トランジスタ９０３は薄膜トランジスタであり、それぞれソース領域又はドレイン領域、低濃度不純物領域、チャネル形成領域、ゲート絶縁層、ゲート電極、ソース電極又はドレイン電極を有する。ソース領域又はドレイン領域は、ソース電極又はドレイン電極として機能する配線と接し、電気的に接続されている。
【０１０３】
トランジスタ９０２はＮチャネル型トランジスタであり、ソース領域又はドレイン領域、及び低濃度不純物領域には、Ｎ型を付与する不純物元素（例えば、リン（Ｐ）やヒ素（Ａｓ）等）を含む。トランジスタ９０３はＰチャネル型トランジスタであり、ソース領域又はドレイン領域、及び低濃度不純物領域には、Ｐ型を付与する不純物元素（例えば、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等）を含む。
【０１０４】
容量９０４は、トランジスタ９０２、トランジスタ９０３と同様の工程で形成され、一方の電極は半導体膜、他方の電極はゲート電極で形成されている。このとき、容量値を効率よく確保するため、ゲート電極として機能する層を形成する前に、容量９０４を形成する半導体膜に不純物元素を添加しておいても良い。この工程によると、ゲート電極として機能する層の下層の領域に配置された半導体膜にも不純物元素が添加されるため、効率よく容量として機能することができる。
【０１０５】
次に、絶縁層９０５上に、導電膜でなるアンテナ９１１を形成し、アンテナ９１１上に保護膜９１２を形成する。アンテナ９１１は、半導体集積回路と電気的に接続される。図９（Ａ）では、容量９０４の一方の電極と電気的に接続されている。
【０１０６】
続いて、保護膜９１２上に、絶縁体９２０を形成する。絶縁体９２０としては、例えば、繊維体９２１に有機樹脂９２２を含浸させた構造体を用いても良い。
【０１０７】
保護膜９１２と絶縁体９２０を接着した後、剥離層９０１を界面として、半導体集積回路９１０、アンテナ９１１、及び保護膜９１２を基板９００より分離する。よって半導体集積回路９１０、アンテナ９１１、及び保護膜９１２は、絶縁体９２０側に設けられる（図９（Ｂ）参照）。
【０１０８】
保護膜９１２と絶縁体９２０の接着については、接着剤を用いても良いし、圧着、もしくは加熱圧着によって接着しても良い。
【０１０９】
その後、半導体集積回路９１０が、剥離層９０１を介して露出している剥離面の側に絶縁体９３０を接着し、半導体集積回路９１０、アンテナ９１１、及び保護膜９１２を、絶縁体９２０及び絶縁体９３０に挟持する（図９（Ｃ）参照）。
【０１１０】
絶縁体９３０も、絶縁体９２０と同様、例えば、繊維体９３１に有機樹脂９３２を含浸させた構造体を用いても良い。
【０１１１】
絶縁体９２０及び絶縁体９３０は、平面方向に複数配列するように複数の半導体集積回路９１０、アンテナ９１１、保護膜９１２が形成された構造体を挟持しており、個々に分断することによって、それぞれ半導体集積回路９１０、アンテナ９１１、及び保護膜９１２が絶縁体９２０及び絶縁体９３０に挟持された構造を有する半導体集積回路チップを作製する。分断の手段としては物理的に分断することができれば特に限定しないが、好ましい一例として、本実施の形態では分断線に沿ってレーザー光を照射することによって分断する。
【０１１２】
レーザー光を照射して分断することによって、半導体集積回路チップの分断面９４１、分断面９４２において、絶縁体９２０及び絶縁体９３０が溶融し、互いに融着することで、個々の半導体集積回路チップは、半導体集積回路９１０、アンテナ９１１、及び保護膜９１２を絶縁体９２０及び絶縁体９３０によって全面を封止する構造となる（図９（Ｄ）参照）。
【０１１３】
ここでは、半導体集積回路９１０、アンテナ９１１、及び保護膜９１２の全面をより良好に覆うために、絶縁体９２０及び絶縁体９３０の外側又は内側に、さらに絶縁体を設けても良い。
【０１１４】
このように形成することにより、半導体集積回路を挟持して絶縁体を設けているため、作製工程においても、外部ストレスや応力による半導体集積回路の破損や特性不良などの悪影響を防止することができる。よって信頼性を高く、かつ歩留まり良くＲＦＩＤタグを作製することができる。
【０１１５】
なお、本実施の形態で作製したＲＦＩＤタグは、絶縁体９２０、絶縁体９３０として、可撓性を有する絶縁体を用いることで、可撓性を有するＲＦＩＤタグとすることができる。
【０１１６】
トランジスタ９０２、トランジスタ９０３、及び容量９０４が有する半導体膜を形成する材料は、シランやゲルマンに代表される半導体材料ガスを用いて気相成長法やスパッタリング法で作製される非晶質（アモルファス、以下「ＡＳ」ともいう。）半導体、該非晶質半導体を光エネルギーや熱エネルギーを利用して結晶化させた多結晶半導体、或いは微結晶（セミアモルファス若しくはマイクロクリスタルとも呼ばれる。以下「ＳＡＳ」ともいう。）半導体などを用いることができる。半導体膜はスパッタリング法、ＬＰＣＶＤ法、またはプラズマＣＶＤ法等により成膜することができる。
【０１１７】
微結晶半導体膜は、ギブスの自由エネルギーを考慮すれば非晶質と単結晶の中間的な準安定状態に属するものである。すなわち、自由エネルギー的に安定な第３の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する。柱状または針状結晶が基板表面に対して法線方向に成長している。微結晶半導体の代表例である微結晶シリコンは、そのラマンスペクトルが単結晶シリコンを示す５２０ｃｍ−１よりも低波数側に、シフトしている。即ち、単結晶シリコンを示す５２０ｃｍ−１とアモルファスシリコンを示す４８０ｃｍ−１の間に微結晶シリコンのラマンスペクトルのピークがある。また、未結合手（ダングリングボンド）を終端するため水素またはハロゲンを少なくとも１原子％またはそれ以上含ませている。さらに、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス元素を含ませて格子歪みをさらに助長させることで、安定性が増し良好な微結晶半導体膜が得られる。
【０１１８】
この微結晶半導体膜は、周波数が数十ＭＨｚ〜数百ＭＨｚの高周波プラズマＣＶＤ法、または周波数が１ＧＨｚ以上のマイクロ波プラズマＣＶＤ法により形成することができる。代表的には、ＳｉＨ４、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４などの水素化珪素を水素で希釈して形成することができる。また、水素化珪素及び水素に加え、ヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種または複数種の希ガス元素で希釈して微結晶半導体膜を形成することができる。これらのときの水素化珪素に対して水素の流量比を５倍以上２００倍以下、好ましくは５０倍以上、１５０倍以下、更に好ましくは１００倍とする。
【０１１９】
アモルファス半導体としては、代表的には水素化アモルファスシリコン、結晶性半導体としては代表的にはポリシリコン（多結晶シリコン）などがあげられる。ポリシリコンには、８００℃以上のプロセス温度を経て形成されるポリシリコンを主材料として用いた所謂高温ポリシリコンや、６００℃以下のプロセス温度で形成されるポリシリコンを主材料として用いた所謂低温ポリシリコン、また結晶化を促進する元素などを用いて、非晶質シリコンを結晶化させたポリシリコンなどを含んでいる。もちろん、前述したように、微結晶半導体又は半導体膜の一部に結晶相を含む半導体を用いることもできる。
【０１２０】
また、半導体の材料としてはシリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）などの単体のほかＧａＡｓ、ＩｎＰ、ＳｉＣ、ＺｎＳｅ、ＧａＮ、ＳｉＧｅなどのような化合物半導体も用いることができる。また酸化物半導体である酸化亜鉛（ＺｎＯ）、酸化スズ（ＳｎＯ２）、酸化マグネシウム亜鉛、酸化ガリウム、インジウム酸化物、及び上記酸化物半導体の複数より構成される酸化物半導体などを用いることができる。例えば、酸化亜鉛とインジウム酸化物と酸化ガリウムとから構成される酸化物半導体なども用いることができる。なお、酸化亜鉛を半導体膜に用いる場合、ゲート絶縁層をＹ２Ｏ３、Ａｌ２Ｏ３、ＴｉＯ２、それらの積層などを用いると良く、ゲート電極として機能する層、ソース電極層又はドレイン電極層として機能する配線としては、ＩＴＯ、Ａｕ、Ｔｉなどを用いると良い。また、ＺｎＯにＩｎやＧａなどを添加することもできる。
【０１２１】
半導体膜に、結晶性半導体膜を用いる場合、その結晶性半導体膜の作製方法は、種々の方法（レーザー結晶化法、熱結晶化法、またはニッケルなどの結晶化を助長する元素を用いた熱結晶化法等）を用いれば良い。また、ＳＡＳである微結晶半導体をレーザー照射して結晶化し、結晶性を高めることもできる。結晶化を助長する元素を導入しない場合は、非晶質珪素膜にレーザー光を照射する前に、窒素雰囲気下５００℃で１時間加熱することによって非晶質珪素膜の含有水素濃度を１×１０２０ａｔｏｍｓ／ｃｍ３以下にまで放出させる。これは水素を多く含んだ非晶質珪素膜にレーザー光を照射すると非晶質珪素膜が破壊されてしまうからである。
【０１２２】
非晶質半導体膜への金属元素の導入の仕方としては、当該金属元素を非晶質半導体膜の表面又はその内部に存在させ得る手法であれば特に限定はなく、例えば、スパッタリング法、ＣＶＤ法、プラズマ処理法（プラズマＣＶＤ法も含む）、吸着法、金属塩の溶液を塗布する方法を使用することができる。このうち溶液を用いる方法は簡便であり、金属元素の濃度調整が容易であるという点で有用である。また、このとき非晶質半導体膜の表面の濡れ性を改善し、非晶質半導体膜の表面全体に水溶液を行き渡らせるため、酸素雰囲気中でのＵＶ光の照射、熱酸化法、ヒドロキシラジカルを含むオゾン水又は過酸化水素による処理等により、酸化膜を成膜することが望ましい。
【０１２３】
また、非晶質半導体膜を結晶化し、結晶性半導体膜を形成する結晶化工程で、非晶質半導体膜に結晶化を促進する元素（触媒元素、金属元素とも示す）を添加し、熱処理（５５０℃〜７５０℃で３分〜２４時間）により結晶化を行っても良い。結晶化を助長（促進）する元素としては、鉄（Ｆｅ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、銅（Ｃｕ）及び金（Ａｕ）から選ばれた一種又は複数種類を用いることができる。
【０１２４】
結晶化を助長する元素を結晶性半導体膜から除去、又は軽減するため、結晶性半導体膜に接して、不純物元素を含む半導体膜を形成し、ゲッタリングシンクとして機能させる。不純物元素としては、Ｎ型を付与する不純物元素、Ｐ型を付与する不純物元素や希ガス元素などを用いることができ、例えば、リン（Ｐ）、窒素（Ｎ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）、ビスマス（Ｂｉ）、ボロン（Ｂ）、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、アルゴン（Ａｒ）、Ｋｒ（クリプトン）、Ｘｅ（キセノン）から選ばれた一種または複数種を用いることができる。結晶化を促進する元素を含む結晶性半導体膜に、希ガス元素を含む半導体膜を形成し、熱処理（５５０℃〜７５０℃で３分〜２４時間）を行う。結晶性半導体膜中に含まれる結晶化を促進する元素は、希ガス元素を含む半導体膜中に移動し、結晶性半導体膜中の結晶化を促進する元素は除去、又は軽減される。その後、ゲッタリングシンクとなった希ガス元素を含む半導体膜を除去する。
【０１２５】
非晶質半導体膜の結晶化は、熱処理とレーザー光照射による結晶化を組み合わせても良く、熱処理やレーザー光照射を単独で、複数回行っても良い。
【０１２６】
また、結晶性半導体膜を、直接基板にプラズマ法により形成しても良い。また、プラズマ法を用いて、結晶性半導体膜を選択的に基板に形成しても良い。
【０１２７】
ゲート絶縁層は酸化珪素、若しくは酸化珪素と窒化珪素の積層構造で形成すれば良い。ゲート絶縁層は、プラズマＣＶＤ法や減圧ＣＶＤ法により絶縁膜を堆積することで形成しても良いし、プラズマ処理による固相酸化若しくは固相窒化で形成すると良い。単結晶半導体膜を、プラズマ処理により酸化又は窒化することにより形成するゲート絶縁層は、緻密で絶縁耐圧が高く信頼性に優れているためである。例えば、亜酸化窒素（Ｎ２Ｏ）をＡｒで１〜３倍（流量比）に希釈して、１０〜３０Ｐａの圧力にて３〜５ｋＷのマイクロ波（２．４５ＧＨｚ）電力を印加して半導体膜の表面を酸化若しくは窒化させる。この処理により１ｎｍ〜１０ｎｍ（好ましくは２ｎｍ〜６ｎｍ）の絶縁膜を形成する。さらに亜酸化窒素（Ｎ２Ｏ）とシラン（ＳｉＨ４）を導入し、１０〜３０Ｐａの圧力にて３〜５ｋＷのマイクロ波（２．４５ＧＨｚ）電力を印加して気相成長法により酸化窒化シリコン膜を形成してゲート絶縁層を形成する。固相反応と気相成長法による反応を組み合わせることにより界面準位密度が低く絶縁耐圧の優れたゲート絶縁層を形成することができる。
【０１２８】
また、ゲート絶縁層として、二酸化ジルコニウム、酸化ハフニウム、二酸化チタン、五酸化タンタルなどの高誘電率材料を用いても良い。ゲート絶縁層に高誘電率材料を用いることにより、ゲートリーク電流を低減することができる。
【０１２９】
ゲート電極として機能する層は、ＣＶＤ法やスパッタリング法、液滴吐出法などを用いて形成することができる。ゲート電極として機能する層は、Ａｇ、Ａｕ、Ｃｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｈ、Ｗ、Ａｌ、Ｔａ、Ｍｏ、Ｃｄ、Ｚｎ、Ｆｅ、Ｔｉ、Ｓｉ、Ｇｅ、Ｚｒ、Ｂａから選ばれた元素、又は前記元素を主成分とする合金材料もしくは化合物材料で形成すれば良い。また、リン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜や、ＡｇＰｄＣｕ合金を用いても良い。また、単層構造でも複数層の構造でも良く、例えば、窒化タングステン膜とモリブデン膜との２層構造としても良いし、膜厚５０ｎｍのタングステン膜、膜厚５００ｎｍのアルミニウムとシリコンの合金（Ａｌ−Ｓｉ）膜、膜厚３０ｎｍの窒化チタン膜を順次積層した３層構造としても良い。また、３層構造とする場合、第１の導電膜のタングステンに代えて窒化タングステンを用いても良い。し、第２の導電膜のアルミニウムとシリコンの合金（Ａｌ−Ｓｉ）膜に代えてアルミニウムとチタンの合金膜（Ａｌ−Ｔｉ）を用いても良いし、第３の導電膜の窒化チタン膜に代えてチタン膜を用いても良い。
【０１３０】
ゲート電極として機能する層に可視光に対して透光性を有する透光性の材料を用いることもできる。透光性の導電材料としては、インジウム錫酸化物（ＩＴＯ）、酸化珪素を含むインジウム錫酸化物（ＩＴＳＯ）、有機インジウム、有機スズ、酸化亜鉛等を用いることができる。また、酸化亜鉛（ＺｎＯ）を含むインジウム亜鉛酸化物（ＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ））、酸化亜鉛（ＺｎＯ）、ＺｎＯにガリウム（Ｇａ）をドープしたもの、酸化スズ（ＳｎＯ２）、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物なども用いても良い。
【０１３１】
ゲート電極として機能する層を形成するのにエッチングにより加工が必要な場合、マスクを形成し、ドライエッチングまたはウェットエッチングにより加工すれば良い。ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用い、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等）を適宜調節することにより、電極層をテーパー形状にエッチングすることができる。なお、エッチング用ガスとしては、Ｃｌ２、ＢＣｌ３、ＳｉＣｌ４もしくはＣＣｌ４などを代表とする塩素系ガス、ＣＦ４、ＳＦ６もしくはＮＦ３などを代表とするフッ素系ガス又はＯ２を適宜用いることができる。
【０１３２】
本実施の形態では、トランジスタの構造としてはシングルゲート構造を説明したが、ダブルゲート構造などのマルチゲート構造でも良い。この場合、半導体膜の上方、下方にゲート電極として機能する層を設ける構造でも良く、半導体膜の片側（上方又は下方）にのみ複数ゲート電極として機能する層を設ける構造でも良い。
【０１３３】
また、トランジスタのソース領域及びドレイン領域にシリサイドを設ける構造としても良い。シリサイドは半導体膜のソース領域及びドレイン領域上に導電膜を形成し、加熱処理、ＧＲＴＡ法、ＬＲＴＡ法等により、露出されたソース領域及びドレイン領域の半導体膜中の珪素と導電膜とを反応させて形成する。レーザー照射やランプによる光照射によってシリサイドを形成しても良い。シリサイドを形成する導電膜の材料としては、チタン（Ｔｉ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、Ｈｆ（ハフニウム）、タンタル（Ｔａ）、バナジウム（Ｖ）、ネオジム（Ｎｂ）、クロム（Ｃｒ）、白金（Ｐｔ）、パラジウム（Ｐｄ）等を用いることができる。
【０１３４】
ソース電極層又はドレイン電極層として機能する配線層は、ＰＶＤ法、ＣＶＤ法、蒸着法等により導電膜を成膜した後、所望の形状にエッチングして形成することができる。また、印刷法、電解メッキ法等により、所定の場所に選択的に配線層を形成することができる。更にはリフロー法、ダマシン法を用いても良い。配線層の材料は、Ａｇ、Ａｕ、Ｃｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｈ、Ｗ、Ａｌ、Ｔａ、Ｍｏ、Ｃｄ、Ｚｎ、Ｆｅ、Ｔｉ、Ｚｒ、Ｂａ等の金属、Ｓｉ、Ｇｅ等の半導体又はその合金、若しくはその窒化物を用いて形成すれば良い。また透光性の材料も用いることができる。
【０１３５】
また、透光性の導電性材料であれば、インジウム錫酸化物（ＩＴＯ）、酸化珪素を含むインジウム錫酸化物（ＩＴＳＯ）、酸化亜鉛（ＺｎＯ）を含むインジウム亜鉛酸化物（ＩＺＯ（ｉｎｄｉｕｍ ｚｉｎｃ ｏｘｉｄｅ））、酸化亜鉛（ＺｎＯ）、ＺｎＯにガリウム（Ｇａ）をドープしたもの、酸化スズ（ＳｎＯ２）、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物などを用いることができる。
【０１３６】
（実施の形態６）
無線タグを始めとした半導体装置は、微小な半導体素子を複数用いて形成した半導体集積回路を有するため、外部からの静電気放電（Ｅｌｅｃｔｒｏｓｔａｔｉｃ Ｄｉｓｃｈａｒｇｅ：ＥＳＤ）による回路の誤動作や半導体素子の損傷を生じやすい。特に無線タグ等のように、表面積の大きい導電体を有するアンテナ等は、静電気放電が生ずる可能性が高い。本実施の形態においては、そのような静電気放電から半導体集積回路を保護する構成の一例について述べる。
【０１３７】
図８（Ａ）〜（Ｄ）にＲＦＩＤタグの構成例を示す。本実施の形態においては、導電性材料を有する遮蔽体を半導体集積回路の近傍に設けることにより、半導体集積回路を保護している。
【０１３８】
図８（Ａ）は、遮蔽体１１０１を半導体集積回路チップの外側全体を覆うように形成した例を示している。遮蔽体１１０１は、アンテナにおいてＲ／Ｗから発せられる搬送波、又は振幅変調波の受信を極力妨げない程度の膜厚で形成すれば良い。
【０１３９】
なお、図８（Ａ）では、遮蔽体１１０１は半導体集積回路チップの上面、下面、側面を覆うように形成されているが、形成の方法としては、上面及び側面の一部に遮蔽体を形成した後、半導体集積回路を裏返して下面及び側面の一部に遮蔽体を形成し、全面を覆うように形成すれば良い。
【０１４０】
図８（Ｂ）は、遮蔽体１１０２は絶縁体の内側に設けられ、半導体集積回路の全面を覆うように形成した例である。このように半導体集積回路の全面を覆うように遮蔽体１１０２を形成するには、半導体集積回路を絶縁体で挟持、接着する前に、個々の半導体集積回路チップに分断し、遮蔽体１１０２を形成する必要があるが、特にこの形態に限定するものではない。例えば、半導体集積回路チップを絶縁体で挟持、接着する前に、半導体集積回路の上面、下面に遮蔽体を形成しておき、絶縁体で挟持、接着した後、レーザー光を照射して分断することによって分断面において遮蔽体が溶融し、半導体集積回路の側面を上下から溶着して覆うように形成しても良い。
【０１４１】
図８（Ｃ）は、遮蔽体１１０３は絶縁体の内側に設けられ、半導体集積回路の片面のみに形成した例である。本例では、遮蔽体１１０３はアンテナ側に形成されているが、剥離面側に形成しても良い。
【０１４２】
遮蔽体を半導体集積回路の片面のみに形成することにより、遮蔽体がアンテナにおいてＲ／Ｗから発せられる搬送波、又は振幅変調波の受信を妨げず、良好な通信精度を確保することができる。
【０１４３】
図８（Ａ）〜（Ｃ）においては、遮蔽体は導電性の材料を用いて、膜状に形成した例を示したが、図８（Ｄ）に示すように、遮蔽体１１０４ａ〜遮蔽体１１０４ｇのように島状に形成しても良い。遮蔽体１１０４ａ〜遮蔽体１１０４ｇの各々は、導電性材料で形成されているために導電性を有するが、半導体集積回路上に点在して形成されており、互いに導通していない。例えば、遮蔽体１１０４ａと遮蔽体１１０４ｂ、遮蔽体１１０４ｃと遮蔽体１１０４ｇ等の間では導通していない。このような構成を採用することによって、遮蔽体１１０４ａ〜遮蔽体１１０４ｇ、導電性材料を用いていながら、全体としては絶縁体に等しい膜とすることができる。このような構成で遮蔽体を形成すると、島状の遮蔽体１１０４ａ〜遮蔽体１１０４ｇの各々は導電性材料を用いて形成されるため、静電気放電に対して良好に半導体集積回路を保護し、かつ全体としては導電膜としての形状を成していないため、遮蔽体がアンテナにおいてＲ／Ｗから発せられる搬送波、又は振幅変調波の受信を妨げず、良好な通信精度を確保することができる。
【０１４４】
図８（Ａ）〜（Ｄ）において説明した遮蔽体を形成する材料としては、導電体又は半導体が好ましく、例えば、金属膜、金属酸化物膜、半導体膜、又は金属窒化物膜等が挙げられる。具体的な材料としては、チタン、モリブデン、タングステン、アルミニウム、銅、銀、金、ニッケル、白金、パラジウム、イリジウム、ロジウム、タンタル、カドミウム、亜鉛、鉄、シリコン、ゲルマニウム、ジルコニウム、バリウムから選ばれた元素、又は前記元素を主成分とする合金材料、化合物材料、窒化物材料、酸化物材料等を用いることができる。
【０１４５】
窒化物材料としては、窒化タンタル、窒化チタンなどを用いることができる。
【０１４６】
酸化物材料としては、インジウム錫酸化物（ＩＴＯ）、酸化珪素を含むインジウム錫酸化物（ＩＴＳＯ）、有機インジウム、有機スズ、酸化亜鉛等を用いることができる。また、酸化亜鉛（ＺｎＯ）を含むインジウム亜鉛酸化物（ＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ））、酸化亜鉛（ＺｎＯ）、ガリウム（Ｇａ）を含む酸化亜鉛、酸化スズ（ＳｎＯ２）、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物（ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ））なども用いても良い。
【０１４７】
また、半導体に不純物元素などを添加して導電性を付与した半導体膜などを用いることができる。例えば、リン等の不純物元素をドーピングした多結晶シリコン膜などを用いることができる。
【０１４８】
さらに、遮蔽体として、導電性高分子（導電性ポリマーともいう）を用いても良い。導電性高分子としては、いわゆるπ電子共役系導電性高分子が用いることができる。例えば、ポリアニリン及び又はその誘導体、ポリピロール及び又はその誘導体、ポリチオフェン及び又はその誘導体、これらの２種以上の共重合体などが挙げられる。
【０１４９】
共役導電性高分子の具体例としては、ポリピロ−ル、ポリ（３−メチルピロ−ル）、ポリ（３−ブチルピロ−ル）、ポリ（３−オクチルピロ−ル）、ポリ（３−デシルピロ−ル）、ポリ（３，４−ジメチルピロ−ル）、ポリ（３，４−ジブチルピロ−ル）、ポリ（３−ヒドロキシピロ−ル）、ポリ（３−メチル−４−ヒドロキシピロ−ル）、ポリ（３−メトキシピロ−ル）、ポリ（３−エトキシピロ−ル）、ポリ（３−オクトキシピロ−ル）、ポリ（３−カルボキシルピロ−ル）、ポリ（３−メチル−４−カルボキシルピロ−ル）、ポリＮ−メチルピロール、ポリチオフェン、ポリ（３−メチルチオフェン）、ポリ（３−ブチルチオフェン）、ポリ（３−オクチルチオフェン）、ポリ（３−デシルチオフェン）、ポリ（３−ドデシルチオフェン）、ポリ（３−メトキシチオフェン）、ポリ（３−エトキシチオフェン）、ポリ（３−オクトキシチオフェン）、ポリ（３−カルボキシルチオフェン）、ポリ（３−メチル−４−カルボキシルチオフェン）、ポリ（３，４−エチレンジオキシチオフェン）、ポリアニリン、ポリ（２−メチルアニリン）、ポリ（２−オクチルアニリン）、ポリ（２−イソブチルアニリン）、ポリ（３−イソブチルアニリン）、ポリ（２−アニリンスルホン酸）、ポリ（３−アニリンスルホン酸）等が挙げられる。
【０１５０】
導電性高分子を含む遮蔽体には、有機樹脂やドーパント（ハロゲン類、ルイス酸、無機酸、有機酸、遷移金属ハロゲン化物、有機シアノ化合物、非イオン性界面活性剤等）を含ませても良い。
【０１５１】
遮蔽体は、スパッタリング法、プラズマＣＶＤ法、蒸着法などの各種乾式法、塗布法、印刷法、液滴吐出法（インクジェット法）などの各種湿式法により形成することができる。
【０１５２】
（実施の形態７）
上記実施の形態を適用することにより、無線タグ（以下、無線チップ、無線プロセッサ、無線メモリともよぶ）として機能する半導体装置を形成することができる。上記実施の形態を適用した半導体装置の用途は広範にわたり、非接触で対象物の履歴等の情報を明確にし、生産・管理等に役立てる商品であればどのようなものにも適用することができる。例えば、紙幣、硬貨、有価証券類、証書類、無記名債券類、包装用容器類、書籍類、記録媒体、身の回り品、乗物類、食品類、衣類、保健用品類、生活用品類、薬品類及び電子機器等に設けて使用することができる。半導体装置の応用例に関して図１０（Ａ）〜（Ｇ）を用いて説明する。
【０１５３】
紙幣、硬貨とは、市場に流通する金銭であり、特定の地域で貨幣と同じように通用するもの（金券）、記念コイン等を含む。有価証券類とは、小切手、証券、約束手形等を指し、レギュレータ回路を用いたＲＦＩＤタグ１００１を設けることができる（図１０（Ａ）参照）。証書類とは、運転免許証、住民票等を指し、レギュレータ回路を用いたＲＦＩＤタグ１００２を設けることができる（図１０（Ｂ）参照）。身の回り品とは、鞄、眼鏡等を指し、レギュレータ回路を用いたＲＦＩＤタグ１００３を設けることができる（図１０（Ｃ）参照）。無記名債券類とは、切手、おこめ券、各種ギフト券等を指す。包装用容器類とは、お弁当等の包装紙、ペットボトル等を指し、レギュレータ回路を用いたＲＦＩＤタグ１００４を設けることができる（図１０（Ｄ）参照）。書籍類とは、書物、本等を指し、レギュレータ回路を用いたＲＦＩＤタグ１００５を設けることができる（図１０（Ｅ）参照）。記録媒体とは、ＤＶＤソフト、ビデオテープ等を指し、レギュレータ回路を用いたＲＦＩＤタグ１００６を設けることができる（図１０（Ｆ）参照）。乗物類とは、自転車等の車両、船舶等を指し、レギュレータ回路を用いたＲＦＩＤタグ１００７を設けることができる（図１０（Ｇ）参照）。食品類とは、食料品、飲料等を指す。衣類とは、衣服、履物等を指す。保健用品類とは、医療器具、健康器具等を指す。生活用品類とは、家具、照明器具等を指す。薬品類とは、医薬品、農薬等を指す。電子機器とは、液晶表示装置、ＥＬ表示装置、テレビジョン装置（テレビ受像機、薄型テレビ受像機）、携帯電話等を指す。
【０１５４】
このような半導体装置の設け方としては、物品の表面に貼る、或いは物品に埋め込んで設ける。例えば、本の場合は紙に埋め込めばよく、有機樹脂からなるパッケージであれば有機樹脂に埋め込めばよい。
【０１５５】
このように、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等に半導体装置を設けることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。また乗物類に半導体装置を設けることにより、偽造や盗難を防止することができる。また、動物等の生き物に埋め込むことによって、個々の生き物の識別を容易に行うことができる。例えば、家畜等の生き物にセンサーを備えた半導体装置を埋め込む又は取り付けることによって、生まれた年や性別または種類等はもちろん体温等の健康状態を容易に管理することが可能となる。
【０１５６】
なお、本実施の形態は、本明細書に記載されている他の実施の形態、及び実施例と適宜組み合わせて実施することが可能である。
【実施例１】
【０１５７】
図４は、実施の形態３にて示した構成のレギュレータ回路における、バイパスコンデンサの有無によるノイズマージンの大小について、回路シミュレーションにより計算した結果を示している。
【０１５８】
シミュレーション条件として、図３に示した回路の全ノードに、ＲＦＩＤタグが送受信を行う１３．５６ＭＨｚの搬送波に相当する信号をノイズに見立て、各ノードと外部に設けた遮蔽体との間に生ずる寄生容量に相当する容量結合を介して入力させた。ノイズの強度を、入力する搬送波の振幅を変えることで再現し、振幅を０〜１６Ｖまで変化させた時の、レギュレータ回路の出力信号線から現れる出力電位の変化を計算した。
【０１５９】
図４において、横軸は各ノードに重畳した１３．５６ＭＨｚの搬送波に相当するノイズの振幅、縦軸は出力信号線の出力電位を示している。ノイズのＶｐｐ（Ｐｅａｋ ｔｏ Ｐｅａｋ電圧：ノイズ波形の最高電圧と最低電圧との間の電圧）は、前述の振幅の倍となる。
【０１６０】
なお、実際のチップレイアウトより抽出した、バイパスコンデンサを設ける各ノード（トランジスタ１０１〜トランジスタ１０４のゲートがそれぞれ接続されているノード）と遮蔽体との間の寄生容量は、トランジスタ１０１、トランジスタ１０２のゲートが接続されているノードで約３０ｆＦ、トランジスタ１０４のゲートが接続されているノードで約３５ｆＦ、トランジスタ１０３が接続されているノードで約５０ｆＦであった。
【０１６１】
図４において、４０１（四角印のプロット）で示される結果は、バイパスコンデンサを設けていない場合に、レギュレータ回路の出力信号線から現れる出力電位を示している。４０２（丸印のプロット）で示される結果は、トランジスタ１０４のゲートが接続されているノードに１ｐＦのバイパスコンデンサを設けた場合に、レギュレータ回路の出力信号線から現れる出力電位を示している。４０３（三角印のプロット）で示される結果は、トランジスタ１０４のゲートが接続されているノードに３ｐＦ、トランジスタ１０１、トランジスタ１０２のゲートが接続されているノードに３ｐＦ、トランジスタ１０３のゲートが接続されているノードに２ｐＦのバイパスコンデンサを設けた場合に、レギュレータ回路の出力信号線から現れる出力電位を示している。
【０１６２】
バイパスコンデンサを設けない（４０１）場合、重畳するノイズの振幅が４Ｖ程度となったところで、出力信号線の出力電位は０Ｖ付近まで落ち込んでいる。これはノイズ重畳によって、レギュレータ回路が正常な出力電位を保持できなくなったことを示している。
【０１６３】
これに対して、トランジスタ１０４のゲートが接続されているノードに１ｐＦのバイパスコンデンサを設けた（４０２）場合、出力信号線の出力電位は、重畳するノイズの振幅が７．５Ｖ程度となるまでは、正常にほぼ一定であり、ノイズマージンの拡大がされているのがわかる。
【０１６４】
さらに、トランジスタ１０４のゲートが接続されているノードに３ｐＦ、トランジスタ１０１、トランジスタ１０２のゲートが接続されているノードに３ｐＦ、トランジスタ１０３のゲートが接続されているノードに２ｐＦのバイパスコンデンサを設けた（４０３）場合には、出力信号線の出力電位は、重畳されるノイズの振幅に拠らず、ほぼ一定とすることができている。
【０１６５】
以上のように、バイアス回路を構成するトランジスタのゲートが接続されているノードにバイパスコンデンサを設け、出力電位の変動を抑制することによって、レギュレータ回路のノイズマージンを大幅に向上することができる。
【０１６６】
なお、前述の実施の形態及び実施例は、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し適用し得ることは当業者であれば容易に理解される。従って、実施の形態及び実施例の記載内容に限定して解釈されるものではないものとする。
【符号の説明】
【０１６７】
１００ 電圧レギュレータ
１０１ トランジスタ
１０２ トランジスタ
１０３ トランジスタ
１０４ トランジスタ
１０５ 入力電源端子
１０６ 基準電源端子
１０７ 抵抗
１１０ バイアス回路
１１１ 容量
１１２ 容量
１１３ 容量
１２０ 出力端子
１５０ レギュレータ回路
２０１ 半導体集積回路
２０２ 支持体
２０３ 遮蔽体
２０４ 寄生容量
２０５ 寄生容量
２０６ 寄生容量
３０１ トランジスタ
３０２ トランジスタ
３０３ トランジスタ
３０４ トランジスタ
３０５ トランジスタ
３０６ 容量
３０７ 抵抗
３０８ トランジスタ
３０９ トランジスタ
３１０ トランジスタ
３１１ トランジスタ
３１２ トランジスタ
３１３ トランジスタ
３１４ トランジスタ
４０１ 出力電位
４０２ 出力電位
４０３ 出力電位
９００ 基板
９０１ 剥離層
９０２ トランジスタ
９０３ トランジスタ
９０４ 容量
９０５ 絶縁層
９１０ 半導体集積回路
９１１ アンテナ
９１２ 保護膜
９２０ 絶縁体
９２１ 繊維体
９２２ 有機樹脂
９３０ 絶縁体
９３１ 繊維体
９３２ 有機樹脂
９４１ 分断面
９４２ 分断面
１００１ ＲＦＩＤタグ
１００２ ＲＦＩＤタグ
１００３ ＲＦＩＤタグ
１００４ ＲＦＩＤタグ
１００５ ＲＦＩＤタグ
１００６ ＲＦＩＤタグ
１００７ ＲＦＩＤタグ
１１０１ 遮蔽体
１１０２ 遮蔽体
１１０３ 遮蔽体
１１０４ａ 遮蔽体
１１０４ｂ 遮蔽体
１１０４ｃ 遮蔽体
１１０４ｄ 遮蔽体
１１０４ｅ 遮蔽体
１１０４ｆ 遮蔽体
１１０４ｇ 遮蔽体
１２０１ 基板
１２０２ 剥離層
１２０３ 絶縁膜
１２０４ 半導体膜
１２０４ａ 半導体膜
１２０４ｂ 半導体膜
１２０５ ゲート絶縁膜
１２０６ａ チャネル形成領域
１２０６ｂ 不純物領域
１２０６ｃ 不純物領域
１２０７ ゲート電極
１２０８ 絶縁膜
１２０９ 絶縁膜
１２１０ 絶縁膜
１２１１ 絶縁膜
１２１２ 絶縁膜
１２１３ 絶縁膜
１２１４ 開口部
１２１５ 領域
１２１７ 導電膜
１２１８ 絶縁膜
１２２０ アンテナ
１２２１ 導電膜
１２２２ 導電膜
１２２３ 絶縁膜
１２３０ａ 薄膜トランジスタ
１２３０ｂ 薄膜トランジスタ
１２３１ａ 導電膜
１２３１ｂ 導電膜
１２４２ 領域
１２４９ 素子層
【技術分野】
【０００１】
本明細書は、ノイズマージンを向上したレギュレータ回路に関する。また、レギュレータ回路を有し、無線通信を用いてデータの送受信を行うＲＦＩＤタグに関する。
【背景技術】
【０００２】
近年、ユビキタス情報社会と言われるように、いつ、どのような状態でも、情報ネットワークにアクセス出来る環境整備が行われている。このような環境の中、個々の対象物にＩＤ（個体識別番号）を与えることで、その対象物の履歴を明確にし、生産、管理等に役立てるといった個体認識技術が注目されている。その中でも、無線通信によりデータの送受信が可能な半導体装置が利用され始めている。
【０００３】
無線通信によりデータの送受信、記録、消去等が行える半導体装置として、ＲＦＩＤ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ ＩＤｅｎｔｉｆｉｃａｔｉｏｎ）タグを利用した個体識別技術が注目を集めている。ＲＦＩＤタグは、ＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ：集積回路）タグ、ＲＦタグ、無線タグ、電子タグ、ＩＣチップ、無線チップとも呼ばれる。ＲＦＩＤタグとデータの送受信には読み取り書き込み装置（以下、リーダ／ライタ）を用いて行う。ＲＦＩＤタグを用いた個体識別技術は、個々の対象物の生産、管理等に役立てられ始めており、個人認証への応用も進められている。
【０００４】
ＲＦＩＤタグは無線通信によりデータを含む電磁波または電波等を送受信するためのアンテナを有し、そのアンテナと集積回路を一体形成した構造となっている。ＲＦＩＤタグには、リーダ／ライタ等の外部装置から発信される電磁波または電波等から、ＲＦＩＤタグが有する整流器または整流回路を用いて直流電圧を生成し、さらにレギュレータ回路等の調整器を介して安定した一定電圧を用いて動作するものが存在する。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００５−２４２９８９号公報
【特許文献２】国際公開２００６／８００５２号パンフレット
【非特許文献】
【０００６】
【非特許文献１】「ＲＦＩＤハンドブック第２版 非接触ＩＣカードの原理とその応用」日刊工業新聞社、Ｋｌａｕｓ Ｆｉｎｋｅｎｚｅｌｌｅｒ著、ソフト工学研究所 訳、Ｐ６９−７１
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ＲＦＩＤタグは、その使用形態上、ＲＦＩＤタグに直接電源が接続されていない状態で動作させることが多い。このような場合、ＲＦＩＤタグ内部の回路に通じる一部の端子を接地することができないため、回路は外部からの高周波ノイズに対して非常に敏感な状態となりうる。
【０００８】
特に、ＲＦＩＤタグ内部で生成された直流電位を安定化するためのレギュレータ回路においては、前述の高周波ノイズがレギュレータ回路内部のノードに侵入してしまい、回路の動作が不安定になる場合がある。結果として、レギュレータ回路から出力される電位が不安定となり変動してしまうため、その電位を元に動作しているＲＦＩＤタグに設けられた他の回路は誤動作を生ずることとなる。従って、ＲＦＩＤタグが有するレギュレータ回路において、ノイズマージンを向上することによって、高周波ノイズへの耐性を高めることが望まれる。
【０００９】
以上の課題を鑑み、ノイズマージンを向上したレギュレータ回路の実現を目的の一とする。また、前記レギュレータ回路を用いて、ＲＦＩＤタグのノイズマージンを拡大し、さらにはＲＦＩＤタグの通信時の信頼性を向上することを目的の一とする。
【課題を解決するための手段】
【００１０】
前述の課題を解決するために、本明細書の一態様において以下のような手段を講じた。
【００１１】
レギュレータ回路は、参照電圧を生成するためのバイアス回路と、参照電圧に従って出力端子に電位を出力する電圧レギュレータと、を有する。中でも高周波ノイズの影響を受けやすいバイアス回路において、バイアス回路を構成するトランジスタのゲートに接続されているノードと、ＲＦＩＤタグ内の基準電位の配線との間に容量を設ける。これらの容量は、高周波ノイズに対するバイパスコンデンサとしての役目を有し、バイアス回路を構成するトランジスタのゲートに接続されているノードに侵入した高周波ノイズを基準電位側にバイパスする。
【００１２】
本明細書における一形態としては、第１の端子と、第１の端子に対して電位差を有する第２の端子と、電位差に従って参照電位を生成するバイアス回路と、参照電位に従って出力端子に電位を出力する電圧レギュレータと、を有するレギュレータ回路であって、バイアス回路は、第１の端子と第２の端子との間に設けられた複数の非線形素子と、複数の非線形素子の一つと第１の端子又は第２の端子との間に設けられたバイパスコンデンサと、を有することを特徴とする。
【００１３】
本明細書における他の一形態としては、第１の端子と、第１の端子に対して電位差を有する第２の端子と、第１乃至第４のトランジスタ、抵抗、及び少なくとも一つのバイパスコンデンサを有するバイアス回路と、バイアス回路と電気的に接続される電圧レギュレータと、を有するレギュレータ回路であって、第１のトランジスタは、ゲートが第２のトランジスタのゲートと電気的に接続され、ソース又はドレインの一方が第２の端子と電気的に接続され、ソース又はドレインの他方が第３のトランジスタのソース又はドレインの一方と電気的に接続され、第２のトランジスタは、ソース又はドレインの一方が第２の端子と電気的に接続され、ソース又はドレインの他方が第４のトランジスタのソース又はドレインの一方と電気的に接続され、ゲートが第２のトランジスタのソース又はドレインの他方と電気的に接続され、第３のトランジスタは、ゲートが第４のトランジスタのソース又はドレインの他方と電気的に接続され、ソース又はドレインの他方が第１の端子と電気的に接続され、第４のトランジスタは、ゲートが第３のトランジスタのソース又はドレインの一方と電気的に接続され、抵抗は、一方の端子が第３のトランジスタのゲートと電気的に接続され、他方の端子が第１の端子と電気的に接続され、バイパスコンデンサは、第１乃至第４のトランジスタのゲートの少なくとも一つに接続されているノードと第１の端子又は第２の端子との間に設けられていることを特徴とする。
【００１４】
前述の本明細書における一形態において、レギュレータ回路は、第１の端子と第２の端子との電位差に従って、参照電位を生成することを特徴とする。
【００１５】
また、前述の本明細書における一形態において、電圧レギュレータは、レギュレータ回路で生成された参照電位に従って、出力端子に電位を出力することを特徴とする。
【００１６】
また、前述の本明細書における一形態において、バイパスコンデンサによって、バイパスコンデンサが設けられているノードに接続されているゲートの電位の変動が抑えられていることを特徴とする。
【００１７】
本明細書における他の一形態は、前述のレギュレータ回路が設けられた半導体集積回路と、半導体集積回路の少なくとも表面に設けられた支持体と、支持体を介して半導体集積回路の少なくとも表面に設けられた遮蔽体と、を有するＲＦＩＤタグである。
【００１８】
前述の本明細書における一形態において、バイパスコンデンサはそれぞれ、バイパスコンデンサが設けられたノードと遮蔽体との間に生ずる寄生容量よりも大きな容量値を有することを特徴とする。
【発明の効果】
【００１９】
上述した構成により、ノイズマージンを向上したレギュレータ回路が提供される。また、レギュレータ回路を用いて、ＲＦＩＤタグのノイズマージンを拡大し、さらにはＲＦＩＤタグの通信時の信頼性向上が実現する。
【図面の簡単な説明】
【００２０】
【図１】レギュレータ回路の一構成例を示す図。
【図２】ＲＦＩＤタグにおける静電破壊対策の一例を示す図。
【図３】レギュレータ回路の一構成例を示す図。
【図４】回路シミュレーション結果を示す図。
【図５】半導体集積回路の作製方法の一例を示す図。
【図６】半導体集積回路の作製方法の一例を示す図。
【図７】半導体集積回路の作製方法の一例を示す図。
【図８】ＲＦＩＤタグの構成例を示す図。
【図９】ＲＦＩＤタグの作製方法の一例を示す図。
【図１０】半導体装置の応用例を示す図。
【発明を実施するための形態】
【００２１】
実施形態について、以下に図面を用いて詳細に説明する。なお、以下に説明する実施形態の構成について、同一部分又は同様な機能を有する部分には、異なる図面において同一の符号を共通して用い、繰り返しの説明を省略することがある。
【００２２】
（実施の形態１）
図１（Ａ）（Ｂ）を用いて、本実施の形態におけるレギュレータ回路の一構成例について説明する。
【００２３】
図１（Ａ）に示すとおり、本実施の形態において開示するレギュレータ回路１５０は、電圧レギュレータ１００と、バイアス回路１１０とを有している。
【００２４】
基準電源端子１０６は、図１（Ａ）に示す回路に印加される電源電圧の基準となる電位が印加される端子であり、一般的には０Ｖとするが、あくまで回路の電源電圧の基準となる電位であるから、０Ｖ以外でも良い。
【００２５】
入力電源端子１０５は、基準電源端子１０６に対してある電圧が与えられた電位が印加される端子である。
【００２６】
バイアス回路１１０は、入力電源端子１０５と基準電源端子１０６との間に印加される電圧に従って、電圧レギュレータ１００の参照電位となるＶＲＥＦを生成する。
【００２７】
電圧レギュレータ１００は、入力電源端子１０５と基準電源端子１０６との間に印加される電圧、及びバイアス回路１１０で生成された参照電位ＶＲＥＦに従って、基準電源端子１０６に対して任意の電圧以上の電位、もしくは任意の一定電圧を有する電位を出力端子１２０から出力する。
【００２８】
出力端子１２０の後段には、演算回路をはじめとした負荷が接続され、これら負荷は、出力端子１２０と基準電源端子１０６との間に印加される電圧に従って動作する。
【００２９】
負荷において電力の消費が増加すると、出力端子１２０に供給されている電荷がより消費されて不足するため、出力端子１２０において電圧降下が生じようとする。このとき、電圧レギュレータ１００は、出力端子１２０の電位を上げ、元の（負荷において電力の消費が増加する前の）一定電位に保つように動作する。
【００３０】
逆に、負荷において電力の消費が減少すると、出力端子１２０への電荷の供給が過剰になるため、出力端子１２０において電圧の上昇が生じようとする。このとき、電圧レギュレータ１００は、出力端子１２０の電位を下げ、元の（負荷において電力の消費が減少する前の）一定電位に保つように動作する。
【００３１】
なお、ここで一定電位と表現しているが、実際には電圧レギュレータを構成するトランジスタの特性や、負荷の電力の消費の変動の大小によって、出力電位が多少変動する。その変動によって、回路の動作が明らかに変化するほどの影響を与えない限り、ここでは、出力電位は元の一定電位に保たれていると表現する。
【００３２】
なお、電圧レギュレータ１００の構成は、本実施の形態においては特に限定するものではない。電圧レギュレータ１００としては、出力端子１２０の電位の変動を上記のとおり調整する構成であり、基準電位ＶＲＥＦに従って出力端子１２０に一定電位を出力できる構成であれば良い。
【００３３】
図１（Ｂ）に示すように、バイアス回路１１０は、トランジスタ１０１〜トランジスタ１０４と、抵抗１０７とを有している。図１（Ｂ）に示す例においては、トランジスタ１０１、トランジスタ１０２はＰ型トランジスタであり、トランジスタ１０３、トランジスタ１０４はＮ型トランジスタである。
【００３４】
図１（Ａ）（Ｂ）に示す本実施の形態のレギュレータ回路の動作、特にバイアス回路１１０の動作について、以下に詳細に説明する。
【００３５】
バイアス回路１１０において、トランジスタ１０１、トランジスタ１０２のそれぞれのソースは、入力電源端子１０５と電気的に接続され、互いのゲートは電気的に接続され、カレントミラーを構成している。従って、トランジスタ１０１及びトランジスタ１０２に流れる電流値は等しい。また、トランジスタ１０２のゲートと、トランジスタ１０２のドレインは電気的に接続されている。
【００３６】
トランジスタ１０１を流れる電流は、全てトランジスタ１０３を流れ、トランジスタ１０２を流れる電流は、トランジスタ１０４を介して全て抵抗１０７を流れる。このとき、抵抗１０７の両端子間に生ずる電圧が、トランジスタ１０３のゲート・ソース間電圧（以下、Ｖｇｓと表記）に等しくなることから、カレントミラーを流れる電流値は、トランジスタ１０３に流れる電流と抵抗１０７に流れる電流との関係によって決定され、トランジスタ１０３に流れる電流値と抵抗１０７に流れる電流値が等しくなるときの当該電流値に対応する。
【００３７】
トランジスタ１０４は、トランジスタ１０３が飽和領域で動作するのを担保するために設けられる。トランジスタ１０２を流れる電流は、トランジスタ１０４を介して全て抵抗１０７を流れる。このとき、トランジスタ１０４のゲートとソースとの間には、該電流に応じた電圧、すなわちトランジスタ１０４のＶｇｓが生ずる。
【００３８】
このとき、トランジスタ１０３の状態に着目すると、トランジスタ１０３のゲートとソースとの間には、抵抗１０７を流れる電流に応じて、抵抗１０７の両端子間に生じた電圧が印加されている。同時に、トランジスタ１０３のゲートとドレインとの間には、トランジスタ１０４のＶｇｓに等しい電圧が印加されているので、トランジスタ１０３において、｜Ｖｇｓ−Ｖｔｈ｜≦｜Ｖｄｓ｜が常に成立し、飽和領域での動作が担保される（ここで、Ｖｔｈはトランジスタのしきい値電圧、Ｖｄｓはトランジスタのソースとドレインとの間の電圧である）。
【００３９】
また、基準電源端子１０６に対して入力電源端子１０５の電位が上昇する場合に、トランジスタ１０４は飽和領域で動作し、Ｖｄｓを変化させることで、前述の電位の上昇に伴う電圧変化をＶＲＥＦに伝えないようにすることができる。
【００４０】
以上の動作により、基準電源端子１０６に対して、入力電源端子１０５の電位の変動に依らず、一定の電位がＶＲＥＦとして出力される。
【００４１】
ところで、バイアス回路１１０においては、ＶＲＥＦはトランジスタ１０１〜トランジスタ１０４に流れる電流と抵抗１０７に流れる電流との関係によって決定されているため、トランジスタの動作状態の変化に対して敏感である。トランジスタは増幅素子であるため、トランジスタのゲートの電位がわずかに変動すると、Ｖｇｓの微小な変化量を、ソースとドレインとの間を流れる電流値の大きな変化量に増幅する。つまり、トランジスタ１０１〜トランジスタ１０４のゲートの電位が外部からのノイズによって変動することにより、ＶＲＥＦは大きく変動してしまうことになる。結果として、電圧レギュレータ１００から出力される電位が変動してしまい、後段に接続された論理回路等の誤動作の原因となる。
【００４２】
これを回避するため、トランジスタ１０１、トランジスタ１０２のゲート、トランジスタ１０３のゲート、トランジスタ１０４のゲートが接続されているノードのそれぞれと、基準電源端子１０６との間に容量１１１〜容量１１３を設ける。
【００４３】
容量１１１〜容量１１３により、外部からノイズが侵入した場合にも、トランジスタ１０１〜トランジスタ１０４のゲートの電位の変動を抑えることができる。本明細書では、当該機能を有する容量をバイパスコンデンサと呼ぶ。バイパスコンデンサを設けることにより、電圧レギュレータ１００は安定した電位を出力することができ、後段に接続された論理回路等の安定動作を実現することができる。
【００４４】
容量１１１〜容量１１３は、図１（Ｂ）に示すようにトランジスタ１０１、トランジスタ１０２のゲート、トランジスタ１０３のゲート、トランジスタ１０４のゲートが接続されているノードの全てに設けられているが、いずれか一箇所に設けるのみでも効果が得られる。例えば、容量１１１のみでも良いし、容量１１２のみでも良いし、容量１１３のみでも良い。二箇所に設ける場合には、容量１１１と容量１１２との組み合わせでも良いし、容量１１２と容量１１３との組み合わせでも良い。
【００４５】
特に、ＶＲＥＦの出力ノードとなるトランジスタ１０４のゲートが接続されているノードに流れる電流は、増幅素子であるトランジスタ１０１のゲートの電位やトランジスタ１０３のゲートの電位の微小な変動によって電流値が大きく変化するため、当該ノードは他のノードに比べてノイズに対してより敏感である。従って、このノードへの容量１１１の付加は、他のノードに対する容量１１２、容量１１３の付加よりも効果が大きい。
【００４６】
なお、容量１１１〜容量１１３の容量値については、各ノードの寄生容量に対して充分に大きな容量値に設定すれば良いが、過度に大きな容量値にすると、回路の動作速度に影響する場合があるため注意が必要である。例えば、容量１１１の容量値が過度に大きい場合、トランジスタ１０４のゲート・ソース間の容量が増大するため、トランジスタ１０１、トランジスタ１０３による、トランジスタ１０４のゲートの充放電速度が低下する。容量１１３の容量値が過度に大きい場合、トランジスタ１０３のゲート・ソース間の容量が増大するため、トランジスタ１０２、トランジスタ１０４、抵抗１０７による、トランジスタ１０３のゲートの充放電速度が低下する。
【００４７】
一方、容量１１２の容量値を大きくした場合には、トランジスタ１０１、トランジスタ１０２のゲートと基準電源端子１０６との間の容量結合の影響が大きくなる。そのため、レギュレータ回路１５０において、基準電源端子１０６と入力電源端子１０５との電位差が拡大を始める。拡大を始める初期において、トランジスタ１０１、トランジスタ１０２のソース電位は、入力電源端子１０５の電位上昇に伴って上昇するが、容量１１２によるトランジスタ１０１、トランジスタ１０２のゲートと、基準電源端子１０６との間の容量結合によって、トランジスタ１０２のゲートと基準電源端子１０６との間の電位差を一定にしようとする。従って、容量１１２は、基準電源端子１０６と入力電源端子１０５との電位差が拡大を始める初期、すなわちＲＦＩＤタグの動作開始初期において、トランジスタ１０１、トランジスタ１０２のＶｇｓの増加を促進するように働くことから、動作開始初期に素早く内部の電源電位を立ち上げるのに寄与する。
【００４８】
（実施の形態２）
ＲＦＩＤタグは、その使用形態上、ＲＦＩＤタグに直接電源が接続されていない状態で動作させることが多い。このような場合、ＲＦＩＤタグ内部の回路に通じる一部の端子を接地することができないため、接地を利用する静電破壊対策を講ずることが難しい。本実施の形態においては、ＲＦＩＤタグにおける静電破壊対策の一例について示す。
【００４９】
図２（Ａ）にＲＦＩＤタグの上面図を示す。レギュレータ回路の他、整流回路、変調回路、復調回路、及びその他論理回路等、ＲＦＩＤタグの機能を有する回路群が形成された半導体集積回路２０１を、支持体２０２が覆った形状をしている。さらに、支持体の外側に導電性材料を薄膜状に形成した遮蔽体２０３を設けることによって、静電気放電から半導体集積回路２０１が有する素子を保護している。
【００５０】
図２（Ａ）に示したＸ−Ｘ’間の断面図を図２（Ｂ）に示す。半導体集積回路２０１は、基板表面にトランジスタ、抵抗、容量等の素子群が形成された薄板状の形状であり、表裏両面、側面を覆うように支持体２０２が形成されている。半導体集積回路２０１に用いられる基板は、ガラス、プラスチック、シリコン等、様々な材質を用いることができる。また、ガラス、プラスチックを基板に用いる場合には、研磨等でごく薄く加工することにより、曲げ特性を持たせていても良い。
【００５１】
支持体２０２は、半導体集積回路２０１の表面の保護、あるいは機械的強度の向上、曲げストレスに対する半導体集積回路２０１の保護を主目的として設けられる。本実施の形態においては、半導体集積回路の表面、裏面、側面を全て覆うように形成しているが、表面のみに設けても良いし、半導体集積回路２０１を挟むように半導体集積回路２０１の表面、裏面に設けても良い。支持体２０２としては、樹脂薄膜を用いて形成しても良いし、機械的強度を向上させるために、繊維体に樹脂を含浸させた構造体等を用いて形成しても良い。
【００５２】
遮蔽体２０３は、支持体２０２の表面に、導電性材料を薄膜状に形成することによって設けられており、静電気放電が生じた場合に、迅速に電荷を拡散させることによって、半導体集積回路２０１の静電破壊を防止することができる。図２（Ｂ）においては、支持体２０２の表面、裏面、側面を全て覆うように形成しているが、表面のみに設けても良いし、支持体２０２を挟むように支持体２０２の表面、裏面に設けても良い。表面のみに設ける場合には、半導体集積回路２０１の、素子群が形成されている側の面に近い方に設けるのが好ましい。また、遮蔽体２０３は、図２（Ｂ）に示すように、面を一様に覆う薄膜状に形成しても良いし、支持体の表面上に導電性材料でなる島状の構造体が点在するように形成しても良い。
【００５３】
なお、遮蔽体２０３を形成するにあたっては、リーダ／ライタとＲＦＩＤタグとの間の通信を阻害しない程度に、膜厚を薄く形成するのが好ましい。
【００５４】
ところで、図２（Ａ）（Ｂ）に示すような静電破壊対策を講じたＲＦＩＤタグにおいては、半導体集積回路２０１に設けられた回路の各部と、遮蔽体２０３との間に、支持体２０２を誘電体として寄生容量が生ずる。この様子を示したものを図２（Ｃ）に示す。例えば、バイアス回路１１０を構成するトランジスタ１０１〜トランジスタ１０４のゲートが接続されたノードには、遮蔽体２０３との間にそれぞれ寄生容量２０４〜寄生容量２０６が生ずる。
【００５５】
寄生容量２０４〜寄生容量２０６はそれぞれ、トランジスタ１０４のゲート、トランジスタ１０１、トランジスタ１０２のゲート、トランジスタ１０３のゲートが接続されたノードに生ずる。遮蔽体２０３を介して外部からノイズが侵入することにより、トランジスタ１０１〜トランジスタ１０４のゲートの電位は、寄生容量２０４〜寄生容量２０６による容量結合を生じて変動しようとする。
【００５６】
これに対し、実施の形態１にて示したように、各トランジスタのゲートが接続されたノードに容量１１１〜容量１１３を設けることにより、前述のノイズ侵入に伴うトランジスタのゲートの電位変動を抑制し、バイアス回路１１０、及び電圧レギュレータ１００を含むレギュレータ回路の出力電位の安定化を図ることができる。結果として、当該出力電位を電源電位として動作するＲＦＩＤタグの動作の安定化、つまりノイズマージンの拡大を実現することができる。
【００５７】
（実施の形態３）
図３は、実施の形態１において示したレギュレータ回路において、電圧レギュレータの構成の一例を示している。バイアス回路１１０については、実施の形態１において説明したものと同様である。トランジスタ１０３、トランジスタ１０４は図３ではダブルゲート型のトランジスタとしているが、実施の形態１で示したとおりシングルゲート型でも良いし、トリプルゲート以上のマルチゲート型としても良い。
【００５８】
電圧レギュレータ１００は、トランジスタ３０１〜トランジスタ３０５を有する差動増幅回路と、トランジスタ３０９〜トランジスタ３１４を有する分圧回路と、Ｐ型トランジスタ３０８でなる出力制御トランジスタとを有する。差動増幅回路は、トランジスタ３０１、トランジスタ３０２でなるカレントミラーと、トランジスタ３０３、トランジスタ３０４でなる差動対と、トランジスタ３０５でなる電流源とを有し、帰還回路は、Ｐ型トランジスタ３０８と、それぞれがダイオード接続されたＮ型トランジスタ３０９〜Ｎ型トランジスタ３１４でなる分圧回路とを有する。
【００５９】
差動増幅回路においては、バイアス回路１１０が出力する参照電位ＶＲＥＦが、差動対の一方であるトランジスタ３０３のゲートに入力され、差動対の他方であるトランジスタ３０４のゲートに、Ｐ型トランジスタ３０８と分圧回路の一部を介して負帰還をかけることで、出力の安定化を図っている。
【００６０】
容量３０６と抵抗３０７もまた、差動増幅回路の出力安定化のために設けられている。なお、出力端子１２０の後段に接続される負荷が大きい場合、あるいは負荷の電力変動が大きい場合には、出力端子１２０に保持容量を設けても良い。
【００６１】
なお、電圧レギュレータ１００、バイアス回路１１０とも、本実施の形態にて示した構成はあくまで一例であり、実施の形態の記載内容に限定して解釈されるものでないことを付記する。
【００６２】
（実施の形態４）
本実施の形態では、上記実施の形態で示した半導体集積回路を得るための作製方法の一例を説明する。
【００６３】
まず、基板１２０１の一表面に剥離層１２０２を形成し、続けて下地膜として機能する絶縁膜１２０３および半導体膜１２０４（例えば、非晶質珪素を含む膜）を積層して形成する（図５（Ａ）参照）。剥離層１２０２、絶縁膜１２０３および半導体膜１２０４は、連続して形成することができる。連続して形成することにより、大気に曝されないため不純物の混入を防ぐことができる。
【００６４】
基板１２０１は、ガラス基板、石英基板、金属基板、ステンレス基板、本工程の処理温度に耐えうる耐熱性があるプラスチック基板等を用いるとよい。このような基板であれば、その面積や形状に大きな制限はないため、例えば、１辺が１メートル以上であって、矩形状のものを用いれば、生産性を格段に向上させることができる。このような利点は、円形のシリコン基板を用いる場合と比較すると、大きな優位点である。従って、回路部を大きく形成した場合であっても、シリコン基板を用いる場合と比較して低コスト化を実現することができる。
【００６５】
なお、本工程では、剥離層１２０２を基板１２０１の全面に設けているが、必要に応じて、フォトリソグラフィ法により剥離層１２０２を選択的に設けてもよい。また、本工程では、基板１２０１に接するように剥離層１２０２を形成しているが、必要に応じて、基板１２０１に接するように酸化珪素膜、酸化窒化珪素膜、窒化珪素膜、窒化酸化珪素膜等の絶縁膜を形成し、当該絶縁膜に接するように剥離層１２０２を形成してもよい。
【００６６】
ここで、酸化窒化物とは、その組成として、窒素よりも酸素の含有量が多い物質であり、また、窒化酸化物とは、その組成として、酸素よりも窒素の含有量が多い物質をいう。例えば、酸化窒化珪素とは、酸素が５０原子％以上７０原子％以下、窒素が０．５原子％以上１５原子％以下、珪素が２５原子％以上３５原子％以下、水素が０．１原子％以上１０原子％以下の範囲で含まれる物質とすることができる。また、窒化酸化珪素とは、酸素が５原子％以上３０原子％以下、窒素が２０原子％以上５５原子％以下、珪素が２５原子％以上３５原子％以下、水素が１０原子％以上３０原子％以下の範囲で含まれる物質とすることができる。但し、上記組成の範囲は、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）や、水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した場合のものである。また、構成元素の含有比率は、その合計が１００原子％を超えない値をとるものである。
【００６７】
剥離層１２０２は、金属膜や金属膜と金属酸化膜の積層構造等を用いることができる。金属膜としては、タングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）から選択された元素、前記元素を主成分とする合金材料、前記元素を主成分とする化合物材料からなる膜を単層構造又は積層構造で形成する。また、これらの材料からなる膜は、スパッタリング法やプラズマＣＶＤ法等の各種ＣＶＤ法等を用いて形成することができる。金属膜と金属酸化膜の積層構造は、上述した金属膜を形成した後に、酸素雰囲気下またはＮ２Ｏ雰囲気下におけるプラズマ処理、酸素雰囲気下またはＮ２Ｏ雰囲気下における加熱処理を行うことによって、金属膜表面に当該金属膜の酸化物または酸化窒化物を形成することによって設けることができる。また、金属膜を形成した後に、オゾン水等の酸化力の強い溶液で表面を処理することにより、金属膜表面に当該金属膜の酸化物又は酸化窒化物を形成することによって設けることもできる。
【００６８】
絶縁膜１２０３は、スパッタリング法やプラズマＣＶＤ法等により、珪素の酸化物または珪素の窒化物を含む膜を、単層構造又は積層構造で形成する。下地となる絶縁膜が２層構造の場合、例えば、１層目として窒化酸化珪素膜を形成し、２層目として酸化窒化珪素膜を形成するとよい。下地となる絶縁膜が３層構造の場合、例えば、１層目の絶縁膜として酸化珪素膜を形成し、２層目の絶縁膜として窒化酸化珪素膜を形成し、３層目の絶縁膜として酸化窒化珪素膜を形成するとよい。または、１層目の絶縁膜として酸化窒化珪素膜を形成し、２層目の絶縁膜として窒化酸化珪素膜を形成し、３層目の絶縁膜として酸化窒化珪素膜を形成するとよい。下地となる絶縁膜１２０３は、基板１２０１からの不純物の侵入を防止するブロッキング膜として機能する。
【００６９】
半導体膜１２０４は、スパッタリング法、ＬＰＣＶＤ法、プラズマＣＶＤ法等により、２５ｎｍ以上２００ｎｍ以下程度、好ましくは５０ｎｍ以上７０ｎｍ以下程度、具体的には６６ｎｍの厚さで形成する。半導体膜１２０４としては、例えば、非晶質珪素膜を形成すればよい。
【００７０】
次に、半導体膜１２０４にレーザー光を照射して結晶化を行う。なお、レーザー光の照射と、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）、ファーネスアニール炉を用いる熱結晶化法、又は結晶化を助長する金属元素を用いる熱結晶化法とを組み合わせた方法等により半導体膜１２０４の結晶化を行ってもよい。その後、得られた結晶質半導体膜を所望の形状にエッチングして、半導体膜１２０４ａ、半導体膜１２０４ｂを形成する。
【００７１】
半導体膜１２０４ａ、半導体膜１２０４ｂの作製工程の一例を以下に簡単に説明する。まず、プラズマＣＶＤ法を用いて、非晶質半導体膜（例えば、非晶質珪素膜）を形成する。次に、結晶化を助長する金属元素であるニッケルを含む溶液を非晶質半導体膜上に保持させた後、非晶質半導体膜に脱水素化の処理（５００℃、１時間）と、熱結晶化の処理（５５０℃、４時間）を行って結晶質半導体膜を形成する。その後、結晶化の程度に基づき、必要に応じて、レーザー発振器からレーザー光を照射する。さらに、フォトリソグラフィ法を用いることよって半導体膜１２０４ａ、半導体膜１２０４ｂを形成する。なお、結晶化を助長する金属元素を用いる熱結晶化を行わずに、レーザー光の照射だけで非晶質半導体膜の結晶化を行ってもよい。
【００７２】
また、半導体膜に対し、連続発振レーザー光又は１０ＭＨｚ以上の周波数で発振するレーザー光を照射しながら一方向に走査して結晶化させて、半導体膜１２０４ａ、半導体膜１２０４ｂを形成することができる。このような結晶化の場合、そのレーザー光の走査方向に結晶が成長する特性がある。その走査方向をチャネル長方向（チャネル形成領域が形成されたときにキャリアが流れる方向）に合わせて薄膜トランジスタ（ＴＦＴ）を配置するとよい。
【００７３】
次に、半導体膜１２０４ａ、半導体膜１２０４ｂを覆うゲート絶縁膜１２０５を形成する（図５（Ｂ）参照）。ゲート絶縁膜１２０５は、ＣＶＤ法やスパッタリング法等により、珪素の酸化物又は珪素の窒化物を含む膜を、単層構造又は積層構造で形成する。具体的には、酸化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜を、単層構造又は積層構造で形成する。
【００７４】
また、ゲート絶縁膜１２０５は、半導体膜１２０４ａ、半導体膜１２０４ｂに対しプラズマ処理を行い、表面を酸化又は窒化することで形成しても良い。例えば、Ｈｅ、Ａｒ、Ｋｒ、Ｘｅなどの希ガスと、酸素、酸化窒素（ＮＯ２）、アンモニア、窒素、水素などの混合ガスを導入したプラズマ処理で形成する。この場合のプラズマの励起は、マイクロ波を用いて行うと、低電子温度で高密度のプラズマを生成することができる。この高密度プラズマで生成された酸素ラジカル（ＯＨラジカルを含む場合もある）や窒素ラジカル（ＮＨラジカルを含む場合もある）によって、半導体膜の表面を酸化又は窒化することができる。
【００７５】
このような高密度プラズマを用いた処理により、膜厚１ｎｍ以上２０ｎｍ以下程度、代表的には５ｎｍ以上１０ｎｍ以下程度の絶縁膜が半導体膜の表面に形成される。この場合の反応は、固相反応であるため、当該絶縁膜と半導体膜との界面準位密度をきわめて低くすることができる。このような、プラズマ処理は、半導体膜（結晶性シリコン、又は多結晶シリコン）を直接酸化（又は窒化）するため、形成される絶縁膜の膜厚のばらつきをきわめて小さくすることができる。加えて、結晶性シリコンの結晶粒界でも酸化が進行するということがないため、非常に好ましい状態となる。すなわち、ここで示す高密度プラズマ処理で半導体膜の表面を固相酸化することにより、結晶粒界において異常に酸化反応をさせることなく、均一性が良く、界面準位密度が低い絶縁膜を形成することができる。
【００７６】
ゲート絶縁膜１２０５は、プラズマ処理によって形成される絶縁膜のみを用いても良いし、それに加えてプラズマや熱反応を利用したＣＶＤ法で酸化シリコン、酸窒化シリコン、窒化シリコンなどの絶縁膜を堆積し、積層させても良い。いずれにしても、プラズマ処理により形成した絶縁膜をゲート絶縁膜の一部又は全部に含んで形成される薄膜トランジスタは、特性のばらつきを小さくすることができ、好ましい。
【００７７】
また、半導体膜に対し、連続発振レーザー光又は１０ＭＨｚ以上の周波数で発振するレーザー光を照射しながら一方向に走査して結晶化させて半導体膜１２０４ａ、半導体膜１２０４ｂを形成する場合は、上記プラズマ処理を行ったゲート絶縁膜を組み合わせることで、特性ばらつきが小さく、しかも電界効果移動度が高い薄膜トランジスタを得ることができる。
【００７８】
次に、ゲート絶縁膜１２０５上に、導電膜を形成する。ここでは、１００ｎｍ以上５００ｎｍ以下程度の厚さの導電膜を単層で形成する。用いる材料としては、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等から選択された元素を含む材料、これらの元素を主成分とする合金材料、又はこれらの元素を主成分とする化合物材料を用いることができる。リン等の不純物元素を添加した多結晶珪素に代表される半導体材料を用いても良い。導電膜を積層構造で形成する場合には、例えば、窒化タンタル膜とタングステン膜の積層構造、窒化タングステン膜とタングステン膜の積層構造、窒化モリブデン膜とモリブデン膜の積層構造を用いることができる。例えば、膜厚３０ｎｍの窒化タンタルと、膜厚１５０ｎｍのタングステンとの積層構造を用いることができる。タングステンや窒化タンタルは、耐熱性が高いため、導電膜を形成した後に、熱活性化を目的とした加熱処理を行うことができる。また、導電膜を３層以上の積層構造としても良く、例えば、モリブデン膜とアルミニウム膜とモリブデン膜の積層構造を採用することができる。
【００７９】
次に、上記の導電膜上に、フォトリソグラフィ法を用いてレジストからなるマスクを形成し、ゲート電極とゲート配線を形成するためのエッチング処理を行って、半導体膜１２０４ａ、半導体膜１２０４ｂの上方にゲート電極１２０７を形成する。
【００８０】
次に、フォトリソグラフィ法により、レジストからなるマスクを形成して、半導体膜１２０４ａ、半導体膜１２０４ｂに、イオンドープ法またはイオン注入法により、ｎ型又はｐ型を付与する不純物元素を低濃度に添加する。本実施の形態においては、半導体膜１２０４ａ、半導体膜１２０４ｂに、ｎ型を付与する不純物元素を低濃度に添加する。ｎ型を付与する不純物元素は、元素周期表の第１５族に属する元素を用いれば良く、リン（Ｐ）、砒素（Ａｓ）などを用いることができる。また、ｐ型を付与する不純物元素としては、元素周期表の第１３族に属する元素を用いれば良く、硼素（Ｂ）などを用いることができる。
【００８１】
なお、本実施の形態においては簡単のため、ｎ型を付与する不純物元素が添加された半導体膜を有する薄膜トランジスタ（ｎ型ＴＦＴ）についてのみ示しているが、本発明の一態様はこれに限定して解釈されない。ｐ型を付与する不純物元素が添加された半導体膜を有する薄膜トランジスタ（ｐ型ＴＦＴ）のみを用いる構成としても良い。また、ｎ型ＴＦＴとｐ型ＴＦＴを併せて形成しても良い。ｎ型ＴＦＴとｐ型ＴＦＴを併せて形成する場合、後にｐ型ＴＦＴとなる半導体膜を覆うマスクを形成してｎ型を付与する不純物元素を添加し、後にｎ型ＴＦＴとなる半導体膜を覆うマスクを形成してｐ型を付与する不純物元素を添加することで、ｎ型を付与する不純物元素とｐ型を付与する不純物元素を選択的に添加することができる。
【００８２】
次に、ゲート絶縁膜１２０５とゲート電極１２０７を覆うように、絶縁膜を形成する。これら絶縁膜は、プラズマＣＶＤ法やスパッタリング法等により、珪素、珪素の酸化物又は珪素の窒化物の無機材料を含む膜や、有機樹脂などの有機材料を含む膜を、単層又は積層して形成する。絶縁膜を、垂直方向を主体とした異方性エッチングにより選択的にエッチングして、ゲート電極１２０７の側面に接する絶縁膜１２０８（サイドウォールともよばれる）を形成する。絶縁膜１２０８は、後にＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ ｄｒａｉｎ）領域を形成する際の不純物元素を添加するためのマスクとして用いる。
【００８３】
次に、フォトリソグラフィ法により形成したレジストからなるマスクと、ゲート電極１２０７および絶縁膜１２０８をマスクとして用いて、半導体膜１２０４ａ、半導体膜１２０４ｂにｎ型を付与する不純物元素を添加する。これにより、チャネル形成領域１２０６ａ、第１の不純物領域１２０６ｂ、第２の不純物領域１２０６ｃが形成される（図５（Ｃ）参照）。第１の不純物領域１２０６ｂは薄膜トランジスタのソース領域又はドレイン領域として機能し、第２の不純物領域１２０６ｃはＬＤＤ領域として機能する。第２の不純物領域１２０６ｃに含まれる不純物元素の濃度は、第１の不純物領域１２０６ｂに含まれる不純物元素の濃度よりも低い。
【００８４】
続いて、ゲート電極１２０７、絶縁膜１２０８等を覆うように、絶縁膜を単層構造又は積層構造で形成する。本実施の形態では、絶縁膜１２０９、絶縁膜１２１０、絶縁膜１２１１を３層構造とする場合を例示する。これら絶縁膜はＣＶＤ法により形成することができる。例えば、絶縁膜１２０９は膜厚５０ｎｍの酸化窒化珪素膜、絶縁膜１２１０は膜厚２００ｎｍの窒化酸化珪素膜、絶縁膜１２１１は膜厚４００ｎｍの酸化窒化珪素膜として形成することができる。これら絶縁膜の表面は、その膜厚にもよるが、下層に設けられた層の表面形状に沿って形成される。すなわち、絶縁膜１２０９は膜厚が薄いため、その表面はゲート電極１２０７の表面形状に大きく沿っている。膜厚が厚くなるにつれ表面形状は平坦に近づくため、３層構造のうち膜厚が最も厚い絶縁膜１２１１の表面形状は平坦に近い。しかしながら、有機材料を用いて形成した膜の平坦な表面形状とは異なっている。すなわち、表面形状を平坦にする場合は、ポリイミド、ポリアミド、ベンゾシクロブテン、アクリル、エポキシ等の有機材料やシロキサン材料等を用いればよい。またこれら絶縁膜の作製方法は、ＣＶＤ法以外に、スパッタリング法、ＳＯＧ法、液滴吐出法、スクリーン印刷法等を採用することができる。
【００８５】
そして、フォトリソグラフィ法を用いて絶縁膜１２０９、絶縁膜１２１０、絶縁膜１２１１等をエッチングして、第１の不純物領域１２０６ｂに達するコンタクトホールを形成した後、薄膜トランジスタのソース電極又はドレイン電極として機能する導電膜１２３１ａ、及び接続配線として機能する導電膜１２３１ｂを形成する。導電膜１２３１ａ、導電膜１２３１ｂは、コンタクトホールを充填するように導電膜を形成し、当該導電膜を選択的にエッチングすることで形成することができる。なお、導電膜を形成する前に、コンタクトホールにおいて露出した半導体膜１２０４ａ、半導体膜１２０４ｂの表面にシリサイドを形成して、抵抗を低くしてもよい。
【００８６】
導電膜１２３１ａ、導電膜１２３１ｂは、低抵抗材料を用いて形成すると信号遅延を低減することができ、好ましい。低抵抗材料は耐熱性が低い場合も多くあるため、低抵抗材料の上下には耐熱性の高い材料を設けるとよい。例えば、低抵抗材料として膜厚３００ｎｍのアルミニウムを形成し、アルミニウムの上下に膜厚１００ｎｍのチタンをそれぞれ設ける構成がよい。また導電膜１２３１ｂは、接続配線として機能しているが、導電膜１２３１ａと同じ積層構造で形成することで、接続配線の低抵抗化と耐熱性の向上を図ることができる。導電膜１２３１ａ、導電膜１２３１ｂは、その他の導電性材料、例えば、タングステン（Ｗ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、ネオジム（Ｎｄ）、炭素（Ｃ）、シリコン（Ｓｉ）から選択された元素を含む材料、これらの元素を主成分とする合金材料、これらの元素を主成分とする化合物材料を用いて、単層構造又は積層構造で形成することができる。アルミニウムを主成分とする合金材料とは、例えば、アルミニウムを主成分としてニッケルを含む材料、又は、アルミニウムを主成分として、ニッケルと、炭素又は珪素の一方あるいは両方を含む合金材料に相当する。また導電膜１２３１ａ、導電膜１２３１ｂは、ＣＶＤ法やスパッタリング法等により形成することができる。
【００８７】
以上により、薄膜トランジスタ１２３０ａ、薄膜トランジスタ１２３０ｂを含む素子層１２４９が得られる（図６（Ａ）参照）。
【００８８】
なお、絶縁膜１２０９、絶縁膜１２１０、絶縁膜１２１１を形成する前、又は絶縁膜１２０９を形成した後、又は絶縁膜１２０９、絶縁膜１２１０を形成した後に、半導体膜１２０４ａ、半導体膜１２０４ｂの結晶性の回復や半導体膜１２０４ａ、半導体膜１２０４ｂに添加された不純物元素の活性化、半導体膜１２０４ａ、半導体膜１２０４ｂの水素化を目的とした加熱処理を行うとよい。加熱処理には、熱アニール法、レーザーアニール法、ＲＴＡ法などを適用するとよい。
【００８９】
次に、導電膜１２３１ａ、導電膜１２３１ｂを覆うように、絶縁膜１２１２、絶縁膜１２１３を形成する（図６（Ｂ）参照）。絶縁膜１２１２には１００ｎｍの膜厚を有する窒化珪素膜を用い、絶縁膜１２１３には１５００ｎｍの膜厚を有するポリイミドを用いる場合を例示する。絶縁膜１２１３の表面形状は平坦性が高いと好ましい。そのため、ポリイミドである有機材料の特徴に加えて、厚膜化する構成、例えば、７５０ｎｍ以上３０００ｎｍ以下の膜厚（具体的には１５００ｎｍ）によっても、絶縁膜１２１３の表面形状の平坦性を高めている。当該絶縁膜１２１２、絶縁膜１２１３に対しては、開口部を形成する。本実施の形態では、導電膜１２３１ｂが露出する開口部１２１４を形成する場合を例示する。このような開口部１２１４において（詳しくは点線で囲まれた領域１２１５において）、絶縁膜１２１２の端部は、絶縁膜１２１３で覆われている。上層の絶縁膜１２１３で下層の絶縁膜１２１２の端部を覆うことで、その後開口部１２１４に形成される配線の段切れを防止することができる。本実施の形態では、絶縁膜１２１３が有機材料であるポリイミドを用いているため、開口部１２１４において、絶縁膜１２１３はなだらかなテーパー形状を有することができ、効率的に段切れを防止することができる。このような段切れ防止効果を得ることのできる絶縁膜１２１３の材料は、ポリイミド以外に、ポリアミド、ベンゾシクロブテン、アクリル、エポキシ等の有機材料やシロキサン材料等が挙げられる。また絶縁膜１２１２には、窒化珪素膜の代わりに、酸化窒化珪素膜や窒化酸化珪素膜を用いてもよい。また絶縁膜１２１２、絶縁膜１２１３の作製方法は、ＣＶＤ法、スパッタリング法、ＳＯＧ法、液滴吐出法またはスクリーン印刷法等を用いることができる。
【００９０】
次に、絶縁膜１２１３上に導電膜１２１７を形成し、当該導電膜１２１７上に絶縁膜１２１８を形成する（図６（Ｃ）参照）。
【００９１】
導電膜１２１７は、導電膜１２３１ａ、導電膜１２３１ｂと同じ材料で形成することができる。例えば、膜厚１００ｎｍのチタン、膜厚２００ｎｍのアルミニウム、膜厚１００ｎｍのチタンの積層構造を採用することができる。導電膜１２１７は、開口部１２１４で導電膜１２３１ｂと接続するため、チタン膜同士が接触することでコンタクト抵抗を抑えることができる。また導電膜１２１７は、薄膜トランジスタと、アンテナ（後に形成される）との間の信号に基づく電流が流れるため、配線抵抗が低い方が好ましい。そのため、アルミニウム等の低抵抗材料を用いるとよい。また導電膜１２１７は、その他の導電性材料、例えば、タングステン（Ｗ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、ネオジム（Ｎｄ）、炭素（Ｃ）、シリコン（Ｓｉ）から選択された元素を含む材料、これらの元素を主成分とする合金材料、これらの元素を主成分とする化合物材料を用いて、単層構造又は積層構造で形成することができる。アルミニウムを主成分とする合金材料とは、例えば、アルミニウムを主成分としてニッケルを含む材料、又は、アルミニウムを主成分として、ニッケルと、炭素又は珪素の一方あるいは両方を含む合金材料に相当する。また導電膜１２１７は、ＣＶＤ法やスパッタリング法等により形成することができる。
【００９２】
絶縁膜１２１８は、その表面形状に平坦性が要求されるため、有機材料で形成するとよい。ここでは、２０００ｎｍの膜厚で形成されたポリイミドを用いる場合を例示する。絶縁膜１２１８は、１５００ｎｍの膜厚で形成された絶縁膜１２１３の開口部１２１４、及び開口部１２１４に形成された導電膜１２１７の表面の凹凸を平坦にする必要があり、絶縁膜１２１３の膜厚よりも厚い２０００ｎｍの膜厚で形成されている。そのため、絶縁膜１２１８は絶縁膜１２１３の１．１倍以上２倍以下、好ましくは１．２以上１．５倍以下の膜厚を有するとよい。絶縁膜１２１３が７５０ｎｍ以上３０００ｎｍ以下の膜厚を有するのであれば、絶縁膜１２１８は９００ｎｍ以上４５００ｎｍ以下の膜厚とすると好ましい。絶縁膜１２１８には、膜厚を考慮しつつ、さらに平坦性の高い材料を用いるとよい。平坦性の高い材料として絶縁膜１２１８に用いられる材料は、ポリイミド以外に、ポリアミド、ベンゾシクロブテン、アクリル、エポキシ等の有機材料やシロキサン材料等が挙げられる。絶縁膜１２１８上にアンテナを形成する場合、このように絶縁膜１２１８の表面形状の平坦性を考慮する必要がある。
【００９３】
また、絶縁膜１２１８は、回路部におけるアンテナの外側（図示せず）で、絶縁膜１２１３の端部を覆うと好ましい。絶縁膜１２１３の覆う際、絶縁膜１２１８は、絶縁膜１２１３の膜厚と、絶縁膜１２１８の膜厚との合計より、外側から２倍以上の長さでマージンをもって覆うとよい。本実施の形態では、絶縁膜１２１３の膜厚を１５００ｎｍ、絶縁膜１２１８の膜厚を２０００ｎｍとして形成したため、絶縁膜１２１３の端から距離ｄ＝７０００ｎｍの外側から、絶縁膜１２１８は絶縁膜１２１３の端部を覆う。このような構成によって、プロセスのマージンを確保することができ、また水分や酸素の侵入を防止することができる。
【００９４】
次に、絶縁膜１２１８上にアンテナ１２２０を形成する（図７参照）。そして、アンテナ１２２０と導電膜１２１７とを開口部を介して電気的に接続させる。開口部はアンテナ１２２０の下方に設け、集積化を図る。なおアンテナ１２２０は、導電膜１２３１ａに直接接続させてもよいが、本実施の形態のように導電膜１２１７を設けることにより、アンテナ１２２０との接続のための開口部の形成にマージンを持たせることができ、高集積化を図ることができ好ましい。そのため、導電膜１２１７の上にさらなる導電膜を設けて、アンテナ１２２０を接続してもよい。すなわちアンテナ１２２０は、薄膜トランジスタを構成する導電膜１２３１ａと電気的に接続されればよく、複数の導電膜を介した接続構造によって高集積化を図ることができる。このような導電膜１２１７をはじめとする複数の導電膜は、膜厚が厚くなると半導体集積回路自体にも厚みが出てしまうため、薄い方が好ましい。そのため、導電膜１２３１ａと比較すると、導電膜１２１７等はその膜厚を薄くすることが好ましい。
【００９５】
アンテナ１２２０は、第１の導電膜１２２１、第２の導電膜１２２２の積層構造を採用することができる。本実施の形態では、第１の導電膜１２２１として膜厚１００ｎｍのチタン、第２の導電膜１２２２として膜厚５０００ｎｍのアルミニウムを採用し、積層構造を形成する。第１の導電膜１２２１としてチタンを採用することによって、アンテナの耐湿性を高めることができ、絶縁膜１２１８とアンテナ１２２０との密着性を高めることもできる。さらに、第１の導電膜１２２１としてチタンを採用することによって、第１の導電膜１２２１と導電膜１２１７との接触抵抗を低くすることができる。これは導電膜１２１７の最上層には、チタンが形成されているため、第１の導電膜１２２１に採用されたチタンと同一材料同士が接触していることによる。第１の導電膜１２２１として採用されるチタンはドライエッチングを用いて形成されるため、端部が切り立った状態となることが多い。アルミニウムは低抵抗材料であるため、アンテナに好適である。また、第２の導電膜１２２２を厚膜化していることにより、抵抗をより低くすることができる。アンテナの抵抗が低くなることで、通信距離を伸ばすことができ、好ましい。第２の導電膜１２２２として採用されるアルミニウムはウェットエッチングを用いて形成されるため、端部における側面にテーパーが付くことが多い。本実施の形態におけるテーパーは、内側に凹んだ形で形成されている。また、第２の導電膜１２２２をウェットエッチングする際、第１の導電膜１２２１の端部より、第２の導電膜１２２２の端部が内側となる（領域１２４２）。例えば、第２の導電膜１２２２の端部は、第２の導電膜１２２２の膜厚の１／６〜１／２程度の範囲で内側（距離Ｌ分内側）に設けるとよい。本実施の形態では、第１の導電膜１２２１端部から距離Ｌ＝０．８μｍ以上２μｍ以下の範囲で内側となるようにするとよい。第１の導電膜１２２１端部が第２の導電膜１２２２端部より突出していることで、その後に形成される絶縁膜の段切れを防止することができ、アンテナの耐性を高めることができる。
【００９６】
アンテナはチタンやアルミニウム以外に、銀、銅、金、白金、ニッケル、パラジウム、タンタル、モリブデン等の金属元素を含む材料、当該金属元素を含む合金材料、当該金属元素を含む化合物材料を導電性材料として用いることができ、ＣＶＤ法、スパッタリング法、スクリーン印刷やグラビア印刷等の印刷法、液滴吐出法、ディスペンサ法、メッキ法等を用いて形成することができる。また本実施の形態では、積層構造を例示したが、上述したいずれの材料の単層構造で形成してもよい。
【００９７】
アンテナ１２２０を覆って、絶縁膜１２２３を形成する。本実施の形態では、絶縁膜１２２３を膜厚２００ｎｍの窒化珪素膜で形成する。絶縁膜１２２３により、アンテナの耐湿性をより高めることができ、好ましい。絶縁膜１２２３はチタン端部がアルミニウム端部より突出しているため、段切れすることなく形成できる。このような絶縁膜１２２３は窒化珪素膜以外に、酸化窒化珪素膜、窒化酸化珪素膜、その他の無機材料から形成することができる。
【００９８】
このようにして絶縁基板を用いて形成された半導体集積回路を完成することができる。
【００９９】
本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
【０１００】
（実施の形態５）
本実施の形態では、ＲＦＩＤタグを、より信頼性を高く、かつ歩留まり良く作製する方法の一例について、図９（Ａ）〜（Ｄ）を用いて説明する。本実施の形態では、半導体集積回路の一例としてＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）に関して説明する。
【０１０１】
基板９００上に剥離層９０１を介して、トランジスタ９０２、トランジスタ９０３、容量９０４、絶縁層９０５が設けられ、半導体集積回路９１０が形成されている（図９（Ａ）参照）。
【０１０２】
トランジスタ９０２、トランジスタ９０３は薄膜トランジスタであり、それぞれソース領域又はドレイン領域、低濃度不純物領域、チャネル形成領域、ゲート絶縁層、ゲート電極、ソース電極又はドレイン電極を有する。ソース領域又はドレイン領域は、ソース電極又はドレイン電極として機能する配線と接し、電気的に接続されている。
【０１０３】
トランジスタ９０２はＮチャネル型トランジスタであり、ソース領域又はドレイン領域、及び低濃度不純物領域には、Ｎ型を付与する不純物元素（例えば、リン（Ｐ）やヒ素（Ａｓ）等）を含む。トランジスタ９０３はＰチャネル型トランジスタであり、ソース領域又はドレイン領域、及び低濃度不純物領域には、Ｐ型を付与する不純物元素（例えば、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等）を含む。
【０１０４】
容量９０４は、トランジスタ９０２、トランジスタ９０３と同様の工程で形成され、一方の電極は半導体膜、他方の電極はゲート電極で形成されている。このとき、容量値を効率よく確保するため、ゲート電極として機能する層を形成する前に、容量９０４を形成する半導体膜に不純物元素を添加しておいても良い。この工程によると、ゲート電極として機能する層の下層の領域に配置された半導体膜にも不純物元素が添加されるため、効率よく容量として機能することができる。
【０１０５】
次に、絶縁層９０５上に、導電膜でなるアンテナ９１１を形成し、アンテナ９１１上に保護膜９１２を形成する。アンテナ９１１は、半導体集積回路と電気的に接続される。図９（Ａ）では、容量９０４の一方の電極と電気的に接続されている。
【０１０６】
続いて、保護膜９１２上に、絶縁体９２０を形成する。絶縁体９２０としては、例えば、繊維体９２１に有機樹脂９２２を含浸させた構造体を用いても良い。
【０１０７】
保護膜９１２と絶縁体９２０を接着した後、剥離層９０１を界面として、半導体集積回路９１０、アンテナ９１１、及び保護膜９１２を基板９００より分離する。よって半導体集積回路９１０、アンテナ９１１、及び保護膜９１２は、絶縁体９２０側に設けられる（図９（Ｂ）参照）。
【０１０８】
保護膜９１２と絶縁体９２０の接着については、接着剤を用いても良いし、圧着、もしくは加熱圧着によって接着しても良い。
【０１０９】
その後、半導体集積回路９１０が、剥離層９０１を介して露出している剥離面の側に絶縁体９３０を接着し、半導体集積回路９１０、アンテナ９１１、及び保護膜９１２を、絶縁体９２０及び絶縁体９３０に挟持する（図９（Ｃ）参照）。
【０１１０】
絶縁体９３０も、絶縁体９２０と同様、例えば、繊維体９３１に有機樹脂９３２を含浸させた構造体を用いても良い。
【０１１１】
絶縁体９２０及び絶縁体９３０は、平面方向に複数配列するように複数の半導体集積回路９１０、アンテナ９１１、保護膜９１２が形成された構造体を挟持しており、個々に分断することによって、それぞれ半導体集積回路９１０、アンテナ９１１、及び保護膜９１２が絶縁体９２０及び絶縁体９３０に挟持された構造を有する半導体集積回路チップを作製する。分断の手段としては物理的に分断することができれば特に限定しないが、好ましい一例として、本実施の形態では分断線に沿ってレーザー光を照射することによって分断する。
【０１１２】
レーザー光を照射して分断することによって、半導体集積回路チップの分断面９４１、分断面９４２において、絶縁体９２０及び絶縁体９３０が溶融し、互いに融着することで、個々の半導体集積回路チップは、半導体集積回路９１０、アンテナ９１１、及び保護膜９１２を絶縁体９２０及び絶縁体９３０によって全面を封止する構造となる（図９（Ｄ）参照）。
【０１１３】
ここでは、半導体集積回路９１０、アンテナ９１１、及び保護膜９１２の全面をより良好に覆うために、絶縁体９２０及び絶縁体９３０の外側又は内側に、さらに絶縁体を設けても良い。
【０１１４】
このように形成することにより、半導体集積回路を挟持して絶縁体を設けているため、作製工程においても、外部ストレスや応力による半導体集積回路の破損や特性不良などの悪影響を防止することができる。よって信頼性を高く、かつ歩留まり良くＲＦＩＤタグを作製することができる。
【０１１５】
なお、本実施の形態で作製したＲＦＩＤタグは、絶縁体９２０、絶縁体９３０として、可撓性を有する絶縁体を用いることで、可撓性を有するＲＦＩＤタグとすることができる。
【０１１６】
トランジスタ９０２、トランジスタ９０３、及び容量９０４が有する半導体膜を形成する材料は、シランやゲルマンに代表される半導体材料ガスを用いて気相成長法やスパッタリング法で作製される非晶質（アモルファス、以下「ＡＳ」ともいう。）半導体、該非晶質半導体を光エネルギーや熱エネルギーを利用して結晶化させた多結晶半導体、或いは微結晶（セミアモルファス若しくはマイクロクリスタルとも呼ばれる。以下「ＳＡＳ」ともいう。）半導体などを用いることができる。半導体膜はスパッタリング法、ＬＰＣＶＤ法、またはプラズマＣＶＤ法等により成膜することができる。
【０１１７】
微結晶半導体膜は、ギブスの自由エネルギーを考慮すれば非晶質と単結晶の中間的な準安定状態に属するものである。すなわち、自由エネルギー的に安定な第３の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する。柱状または針状結晶が基板表面に対して法線方向に成長している。微結晶半導体の代表例である微結晶シリコンは、そのラマンスペクトルが単結晶シリコンを示す５２０ｃｍ−１よりも低波数側に、シフトしている。即ち、単結晶シリコンを示す５２０ｃｍ−１とアモルファスシリコンを示す４８０ｃｍ−１の間に微結晶シリコンのラマンスペクトルのピークがある。また、未結合手（ダングリングボンド）を終端するため水素またはハロゲンを少なくとも１原子％またはそれ以上含ませている。さらに、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス元素を含ませて格子歪みをさらに助長させることで、安定性が増し良好な微結晶半導体膜が得られる。
【０１１８】
この微結晶半導体膜は、周波数が数十ＭＨｚ〜数百ＭＨｚの高周波プラズマＣＶＤ法、または周波数が１ＧＨｚ以上のマイクロ波プラズマＣＶＤ法により形成することができる。代表的には、ＳｉＨ４、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４などの水素化珪素を水素で希釈して形成することができる。また、水素化珪素及び水素に加え、ヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種または複数種の希ガス元素で希釈して微結晶半導体膜を形成することができる。これらのときの水素化珪素に対して水素の流量比を５倍以上２００倍以下、好ましくは５０倍以上、１５０倍以下、更に好ましくは１００倍とする。
【０１１９】
アモルファス半導体としては、代表的には水素化アモルファスシリコン、結晶性半導体としては代表的にはポリシリコン（多結晶シリコン）などがあげられる。ポリシリコンには、８００℃以上のプロセス温度を経て形成されるポリシリコンを主材料として用いた所謂高温ポリシリコンや、６００℃以下のプロセス温度で形成されるポリシリコンを主材料として用いた所謂低温ポリシリコン、また結晶化を促進する元素などを用いて、非晶質シリコンを結晶化させたポリシリコンなどを含んでいる。もちろん、前述したように、微結晶半導体又は半導体膜の一部に結晶相を含む半導体を用いることもできる。
【０１２０】
また、半導体の材料としてはシリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）などの単体のほかＧａＡｓ、ＩｎＰ、ＳｉＣ、ＺｎＳｅ、ＧａＮ、ＳｉＧｅなどのような化合物半導体も用いることができる。また酸化物半導体である酸化亜鉛（ＺｎＯ）、酸化スズ（ＳｎＯ２）、酸化マグネシウム亜鉛、酸化ガリウム、インジウム酸化物、及び上記酸化物半導体の複数より構成される酸化物半導体などを用いることができる。例えば、酸化亜鉛とインジウム酸化物と酸化ガリウムとから構成される酸化物半導体なども用いることができる。なお、酸化亜鉛を半導体膜に用いる場合、ゲート絶縁層をＹ２Ｏ３、Ａｌ２Ｏ３、ＴｉＯ２、それらの積層などを用いると良く、ゲート電極として機能する層、ソース電極層又はドレイン電極層として機能する配線としては、ＩＴＯ、Ａｕ、Ｔｉなどを用いると良い。また、ＺｎＯにＩｎやＧａなどを添加することもできる。
【０１２１】
半導体膜に、結晶性半導体膜を用いる場合、その結晶性半導体膜の作製方法は、種々の方法（レーザー結晶化法、熱結晶化法、またはニッケルなどの結晶化を助長する元素を用いた熱結晶化法等）を用いれば良い。また、ＳＡＳである微結晶半導体をレーザー照射して結晶化し、結晶性を高めることもできる。結晶化を助長する元素を導入しない場合は、非晶質珪素膜にレーザー光を照射する前に、窒素雰囲気下５００℃で１時間加熱することによって非晶質珪素膜の含有水素濃度を１×１０２０ａｔｏｍｓ／ｃｍ３以下にまで放出させる。これは水素を多く含んだ非晶質珪素膜にレーザー光を照射すると非晶質珪素膜が破壊されてしまうからである。
【０１２２】
非晶質半導体膜への金属元素の導入の仕方としては、当該金属元素を非晶質半導体膜の表面又はその内部に存在させ得る手法であれば特に限定はなく、例えば、スパッタリング法、ＣＶＤ法、プラズマ処理法（プラズマＣＶＤ法も含む）、吸着法、金属塩の溶液を塗布する方法を使用することができる。このうち溶液を用いる方法は簡便であり、金属元素の濃度調整が容易であるという点で有用である。また、このとき非晶質半導体膜の表面の濡れ性を改善し、非晶質半導体膜の表面全体に水溶液を行き渡らせるため、酸素雰囲気中でのＵＶ光の照射、熱酸化法、ヒドロキシラジカルを含むオゾン水又は過酸化水素による処理等により、酸化膜を成膜することが望ましい。
【０１２３】
また、非晶質半導体膜を結晶化し、結晶性半導体膜を形成する結晶化工程で、非晶質半導体膜に結晶化を促進する元素（触媒元素、金属元素とも示す）を添加し、熱処理（５５０℃〜７５０℃で３分〜２４時間）により結晶化を行っても良い。結晶化を助長（促進）する元素としては、鉄（Ｆｅ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、銅（Ｃｕ）及び金（Ａｕ）から選ばれた一種又は複数種類を用いることができる。
【０１２４】
結晶化を助長する元素を結晶性半導体膜から除去、又は軽減するため、結晶性半導体膜に接して、不純物元素を含む半導体膜を形成し、ゲッタリングシンクとして機能させる。不純物元素としては、Ｎ型を付与する不純物元素、Ｐ型を付与する不純物元素や希ガス元素などを用いることができ、例えば、リン（Ｐ）、窒素（Ｎ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）、ビスマス（Ｂｉ）、ボロン（Ｂ）、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、アルゴン（Ａｒ）、Ｋｒ（クリプトン）、Ｘｅ（キセノン）から選ばれた一種または複数種を用いることができる。結晶化を促進する元素を含む結晶性半導体膜に、希ガス元素を含む半導体膜を形成し、熱処理（５５０℃〜７５０℃で３分〜２４時間）を行う。結晶性半導体膜中に含まれる結晶化を促進する元素は、希ガス元素を含む半導体膜中に移動し、結晶性半導体膜中の結晶化を促進する元素は除去、又は軽減される。その後、ゲッタリングシンクとなった希ガス元素を含む半導体膜を除去する。
【０１２５】
非晶質半導体膜の結晶化は、熱処理とレーザー光照射による結晶化を組み合わせても良く、熱処理やレーザー光照射を単独で、複数回行っても良い。
【０１２６】
また、結晶性半導体膜を、直接基板にプラズマ法により形成しても良い。また、プラズマ法を用いて、結晶性半導体膜を選択的に基板に形成しても良い。
【０１２７】
ゲート絶縁層は酸化珪素、若しくは酸化珪素と窒化珪素の積層構造で形成すれば良い。ゲート絶縁層は、プラズマＣＶＤ法や減圧ＣＶＤ法により絶縁膜を堆積することで形成しても良いし、プラズマ処理による固相酸化若しくは固相窒化で形成すると良い。単結晶半導体膜を、プラズマ処理により酸化又は窒化することにより形成するゲート絶縁層は、緻密で絶縁耐圧が高く信頼性に優れているためである。例えば、亜酸化窒素（Ｎ２Ｏ）をＡｒで１〜３倍（流量比）に希釈して、１０〜３０Ｐａの圧力にて３〜５ｋＷのマイクロ波（２．４５ＧＨｚ）電力を印加して半導体膜の表面を酸化若しくは窒化させる。この処理により１ｎｍ〜１０ｎｍ（好ましくは２ｎｍ〜６ｎｍ）の絶縁膜を形成する。さらに亜酸化窒素（Ｎ２Ｏ）とシラン（ＳｉＨ４）を導入し、１０〜３０Ｐａの圧力にて３〜５ｋＷのマイクロ波（２．４５ＧＨｚ）電力を印加して気相成長法により酸化窒化シリコン膜を形成してゲート絶縁層を形成する。固相反応と気相成長法による反応を組み合わせることにより界面準位密度が低く絶縁耐圧の優れたゲート絶縁層を形成することができる。
【０１２８】
また、ゲート絶縁層として、二酸化ジルコニウム、酸化ハフニウム、二酸化チタン、五酸化タンタルなどの高誘電率材料を用いても良い。ゲート絶縁層に高誘電率材料を用いることにより、ゲートリーク電流を低減することができる。
【０１２９】
ゲート電極として機能する層は、ＣＶＤ法やスパッタリング法、液滴吐出法などを用いて形成することができる。ゲート電極として機能する層は、Ａｇ、Ａｕ、Ｃｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｈ、Ｗ、Ａｌ、Ｔａ、Ｍｏ、Ｃｄ、Ｚｎ、Ｆｅ、Ｔｉ、Ｓｉ、Ｇｅ、Ｚｒ、Ｂａから選ばれた元素、又は前記元素を主成分とする合金材料もしくは化合物材料で形成すれば良い。また、リン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜や、ＡｇＰｄＣｕ合金を用いても良い。また、単層構造でも複数層の構造でも良く、例えば、窒化タングステン膜とモリブデン膜との２層構造としても良いし、膜厚５０ｎｍのタングステン膜、膜厚５００ｎｍのアルミニウムとシリコンの合金（Ａｌ−Ｓｉ）膜、膜厚３０ｎｍの窒化チタン膜を順次積層した３層構造としても良い。また、３層構造とする場合、第１の導電膜のタングステンに代えて窒化タングステンを用いても良い。し、第２の導電膜のアルミニウムとシリコンの合金（Ａｌ−Ｓｉ）膜に代えてアルミニウムとチタンの合金膜（Ａｌ−Ｔｉ）を用いても良いし、第３の導電膜の窒化チタン膜に代えてチタン膜を用いても良い。
【０１３０】
ゲート電極として機能する層に可視光に対して透光性を有する透光性の材料を用いることもできる。透光性の導電材料としては、インジウム錫酸化物（ＩＴＯ）、酸化珪素を含むインジウム錫酸化物（ＩＴＳＯ）、有機インジウム、有機スズ、酸化亜鉛等を用いることができる。また、酸化亜鉛（ＺｎＯ）を含むインジウム亜鉛酸化物（ＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ））、酸化亜鉛（ＺｎＯ）、ＺｎＯにガリウム（Ｇａ）をドープしたもの、酸化スズ（ＳｎＯ２）、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物なども用いても良い。
【０１３１】
ゲート電極として機能する層を形成するのにエッチングにより加工が必要な場合、マスクを形成し、ドライエッチングまたはウェットエッチングにより加工すれば良い。ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用い、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等）を適宜調節することにより、電極層をテーパー形状にエッチングすることができる。なお、エッチング用ガスとしては、Ｃｌ２、ＢＣｌ３、ＳｉＣｌ４もしくはＣＣｌ４などを代表とする塩素系ガス、ＣＦ４、ＳＦ６もしくはＮＦ３などを代表とするフッ素系ガス又はＯ２を適宜用いることができる。
【０１３２】
本実施の形態では、トランジスタの構造としてはシングルゲート構造を説明したが、ダブルゲート構造などのマルチゲート構造でも良い。この場合、半導体膜の上方、下方にゲート電極として機能する層を設ける構造でも良く、半導体膜の片側（上方又は下方）にのみ複数ゲート電極として機能する層を設ける構造でも良い。
【０１３３】
また、トランジスタのソース領域及びドレイン領域にシリサイドを設ける構造としても良い。シリサイドは半導体膜のソース領域及びドレイン領域上に導電膜を形成し、加熱処理、ＧＲＴＡ法、ＬＲＴＡ法等により、露出されたソース領域及びドレイン領域の半導体膜中の珪素と導電膜とを反応させて形成する。レーザー照射やランプによる光照射によってシリサイドを形成しても良い。シリサイドを形成する導電膜の材料としては、チタン（Ｔｉ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、Ｈｆ（ハフニウム）、タンタル（Ｔａ）、バナジウム（Ｖ）、ネオジム（Ｎｂ）、クロム（Ｃｒ）、白金（Ｐｔ）、パラジウム（Ｐｄ）等を用いることができる。
【０１３４】
ソース電極層又はドレイン電極層として機能する配線層は、ＰＶＤ法、ＣＶＤ法、蒸着法等により導電膜を成膜した後、所望の形状にエッチングして形成することができる。また、印刷法、電解メッキ法等により、所定の場所に選択的に配線層を形成することができる。更にはリフロー法、ダマシン法を用いても良い。配線層の材料は、Ａｇ、Ａｕ、Ｃｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｈ、Ｗ、Ａｌ、Ｔａ、Ｍｏ、Ｃｄ、Ｚｎ、Ｆｅ、Ｔｉ、Ｚｒ、Ｂａ等の金属、Ｓｉ、Ｇｅ等の半導体又はその合金、若しくはその窒化物を用いて形成すれば良い。また透光性の材料も用いることができる。
【０１３５】
また、透光性の導電性材料であれば、インジウム錫酸化物（ＩＴＯ）、酸化珪素を含むインジウム錫酸化物（ＩＴＳＯ）、酸化亜鉛（ＺｎＯ）を含むインジウム亜鉛酸化物（ＩＺＯ（ｉｎｄｉｕｍ ｚｉｎｃ ｏｘｉｄｅ））、酸化亜鉛（ＺｎＯ）、ＺｎＯにガリウム（Ｇａ）をドープしたもの、酸化スズ（ＳｎＯ２）、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物などを用いることができる。
【０１３６】
（実施の形態６）
無線タグを始めとした半導体装置は、微小な半導体素子を複数用いて形成した半導体集積回路を有するため、外部からの静電気放電（Ｅｌｅｃｔｒｏｓｔａｔｉｃ Ｄｉｓｃｈａｒｇｅ：ＥＳＤ）による回路の誤動作や半導体素子の損傷を生じやすい。特に無線タグ等のように、表面積の大きい導電体を有するアンテナ等は、静電気放電が生ずる可能性が高い。本実施の形態においては、そのような静電気放電から半導体集積回路を保護する構成の一例について述べる。
【０１３７】
図８（Ａ）〜（Ｄ）にＲＦＩＤタグの構成例を示す。本実施の形態においては、導電性材料を有する遮蔽体を半導体集積回路の近傍に設けることにより、半導体集積回路を保護している。
【０１３８】
図８（Ａ）は、遮蔽体１１０１を半導体集積回路チップの外側全体を覆うように形成した例を示している。遮蔽体１１０１は、アンテナにおいてＲ／Ｗから発せられる搬送波、又は振幅変調波の受信を極力妨げない程度の膜厚で形成すれば良い。
【０１３９】
なお、図８（Ａ）では、遮蔽体１１０１は半導体集積回路チップの上面、下面、側面を覆うように形成されているが、形成の方法としては、上面及び側面の一部に遮蔽体を形成した後、半導体集積回路を裏返して下面及び側面の一部に遮蔽体を形成し、全面を覆うように形成すれば良い。
【０１４０】
図８（Ｂ）は、遮蔽体１１０２は絶縁体の内側に設けられ、半導体集積回路の全面を覆うように形成した例である。このように半導体集積回路の全面を覆うように遮蔽体１１０２を形成するには、半導体集積回路を絶縁体で挟持、接着する前に、個々の半導体集積回路チップに分断し、遮蔽体１１０２を形成する必要があるが、特にこの形態に限定するものではない。例えば、半導体集積回路チップを絶縁体で挟持、接着する前に、半導体集積回路の上面、下面に遮蔽体を形成しておき、絶縁体で挟持、接着した後、レーザー光を照射して分断することによって分断面において遮蔽体が溶融し、半導体集積回路の側面を上下から溶着して覆うように形成しても良い。
【０１４１】
図８（Ｃ）は、遮蔽体１１０３は絶縁体の内側に設けられ、半導体集積回路の片面のみに形成した例である。本例では、遮蔽体１１０３はアンテナ側に形成されているが、剥離面側に形成しても良い。
【０１４２】
遮蔽体を半導体集積回路の片面のみに形成することにより、遮蔽体がアンテナにおいてＲ／Ｗから発せられる搬送波、又は振幅変調波の受信を妨げず、良好な通信精度を確保することができる。
【０１４３】
図８（Ａ）〜（Ｃ）においては、遮蔽体は導電性の材料を用いて、膜状に形成した例を示したが、図８（Ｄ）に示すように、遮蔽体１１０４ａ〜遮蔽体１１０４ｇのように島状に形成しても良い。遮蔽体１１０４ａ〜遮蔽体１１０４ｇの各々は、導電性材料で形成されているために導電性を有するが、半導体集積回路上に点在して形成されており、互いに導通していない。例えば、遮蔽体１１０４ａと遮蔽体１１０４ｂ、遮蔽体１１０４ｃと遮蔽体１１０４ｇ等の間では導通していない。このような構成を採用することによって、遮蔽体１１０４ａ〜遮蔽体１１０４ｇ、導電性材料を用いていながら、全体としては絶縁体に等しい膜とすることができる。このような構成で遮蔽体を形成すると、島状の遮蔽体１１０４ａ〜遮蔽体１１０４ｇの各々は導電性材料を用いて形成されるため、静電気放電に対して良好に半導体集積回路を保護し、かつ全体としては導電膜としての形状を成していないため、遮蔽体がアンテナにおいてＲ／Ｗから発せられる搬送波、又は振幅変調波の受信を妨げず、良好な通信精度を確保することができる。
【０１４４】
図８（Ａ）〜（Ｄ）において説明した遮蔽体を形成する材料としては、導電体又は半導体が好ましく、例えば、金属膜、金属酸化物膜、半導体膜、又は金属窒化物膜等が挙げられる。具体的な材料としては、チタン、モリブデン、タングステン、アルミニウム、銅、銀、金、ニッケル、白金、パラジウム、イリジウム、ロジウム、タンタル、カドミウム、亜鉛、鉄、シリコン、ゲルマニウム、ジルコニウム、バリウムから選ばれた元素、又は前記元素を主成分とする合金材料、化合物材料、窒化物材料、酸化物材料等を用いることができる。
【０１４５】
窒化物材料としては、窒化タンタル、窒化チタンなどを用いることができる。
【０１４６】
酸化物材料としては、インジウム錫酸化物（ＩＴＯ）、酸化珪素を含むインジウム錫酸化物（ＩＴＳＯ）、有機インジウム、有機スズ、酸化亜鉛等を用いることができる。また、酸化亜鉛（ＺｎＯ）を含むインジウム亜鉛酸化物（ＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ））、酸化亜鉛（ＺｎＯ）、ガリウム（Ｇａ）を含む酸化亜鉛、酸化スズ（ＳｎＯ２）、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物（ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ））なども用いても良い。
【０１４７】
また、半導体に不純物元素などを添加して導電性を付与した半導体膜などを用いることができる。例えば、リン等の不純物元素をドーピングした多結晶シリコン膜などを用いることができる。
【０１４８】
さらに、遮蔽体として、導電性高分子（導電性ポリマーともいう）を用いても良い。導電性高分子としては、いわゆるπ電子共役系導電性高分子が用いることができる。例えば、ポリアニリン及び又はその誘導体、ポリピロール及び又はその誘導体、ポリチオフェン及び又はその誘導体、これらの２種以上の共重合体などが挙げられる。
【０１４９】
共役導電性高分子の具体例としては、ポリピロ−ル、ポリ（３−メチルピロ−ル）、ポリ（３−ブチルピロ−ル）、ポリ（３−オクチルピロ−ル）、ポリ（３−デシルピロ−ル）、ポリ（３，４−ジメチルピロ−ル）、ポリ（３，４−ジブチルピロ−ル）、ポリ（３−ヒドロキシピロ−ル）、ポリ（３−メチル−４−ヒドロキシピロ−ル）、ポリ（３−メトキシピロ−ル）、ポリ（３−エトキシピロ−ル）、ポリ（３−オクトキシピロ−ル）、ポリ（３−カルボキシルピロ−ル）、ポリ（３−メチル−４−カルボキシルピロ−ル）、ポリＮ−メチルピロール、ポリチオフェン、ポリ（３−メチルチオフェン）、ポリ（３−ブチルチオフェン）、ポリ（３−オクチルチオフェン）、ポリ（３−デシルチオフェン）、ポリ（３−ドデシルチオフェン）、ポリ（３−メトキシチオフェン）、ポリ（３−エトキシチオフェン）、ポリ（３−オクトキシチオフェン）、ポリ（３−カルボキシルチオフェン）、ポリ（３−メチル−４−カルボキシルチオフェン）、ポリ（３，４−エチレンジオキシチオフェン）、ポリアニリン、ポリ（２−メチルアニリン）、ポリ（２−オクチルアニリン）、ポリ（２−イソブチルアニリン）、ポリ（３−イソブチルアニリン）、ポリ（２−アニリンスルホン酸）、ポリ（３−アニリンスルホン酸）等が挙げられる。
【０１５０】
導電性高分子を含む遮蔽体には、有機樹脂やドーパント（ハロゲン類、ルイス酸、無機酸、有機酸、遷移金属ハロゲン化物、有機シアノ化合物、非イオン性界面活性剤等）を含ませても良い。
【０１５１】
遮蔽体は、スパッタリング法、プラズマＣＶＤ法、蒸着法などの各種乾式法、塗布法、印刷法、液滴吐出法（インクジェット法）などの各種湿式法により形成することができる。
【０１５２】
（実施の形態７）
上記実施の形態を適用することにより、無線タグ（以下、無線チップ、無線プロセッサ、無線メモリともよぶ）として機能する半導体装置を形成することができる。上記実施の形態を適用した半導体装置の用途は広範にわたり、非接触で対象物の履歴等の情報を明確にし、生産・管理等に役立てる商品であればどのようなものにも適用することができる。例えば、紙幣、硬貨、有価証券類、証書類、無記名債券類、包装用容器類、書籍類、記録媒体、身の回り品、乗物類、食品類、衣類、保健用品類、生活用品類、薬品類及び電子機器等に設けて使用することができる。半導体装置の応用例に関して図１０（Ａ）〜（Ｇ）を用いて説明する。
【０１５３】
紙幣、硬貨とは、市場に流通する金銭であり、特定の地域で貨幣と同じように通用するもの（金券）、記念コイン等を含む。有価証券類とは、小切手、証券、約束手形等を指し、レギュレータ回路を用いたＲＦＩＤタグ１００１を設けることができる（図１０（Ａ）参照）。証書類とは、運転免許証、住民票等を指し、レギュレータ回路を用いたＲＦＩＤタグ１００２を設けることができる（図１０（Ｂ）参照）。身の回り品とは、鞄、眼鏡等を指し、レギュレータ回路を用いたＲＦＩＤタグ１００３を設けることができる（図１０（Ｃ）参照）。無記名債券類とは、切手、おこめ券、各種ギフト券等を指す。包装用容器類とは、お弁当等の包装紙、ペットボトル等を指し、レギュレータ回路を用いたＲＦＩＤタグ１００４を設けることができる（図１０（Ｄ）参照）。書籍類とは、書物、本等を指し、レギュレータ回路を用いたＲＦＩＤタグ１００５を設けることができる（図１０（Ｅ）参照）。記録媒体とは、ＤＶＤソフト、ビデオテープ等を指し、レギュレータ回路を用いたＲＦＩＤタグ１００６を設けることができる（図１０（Ｆ）参照）。乗物類とは、自転車等の車両、船舶等を指し、レギュレータ回路を用いたＲＦＩＤタグ１００７を設けることができる（図１０（Ｇ）参照）。食品類とは、食料品、飲料等を指す。衣類とは、衣服、履物等を指す。保健用品類とは、医療器具、健康器具等を指す。生活用品類とは、家具、照明器具等を指す。薬品類とは、医薬品、農薬等を指す。電子機器とは、液晶表示装置、ＥＬ表示装置、テレビジョン装置（テレビ受像機、薄型テレビ受像機）、携帯電話等を指す。
【０１５４】
このような半導体装置の設け方としては、物品の表面に貼る、或いは物品に埋め込んで設ける。例えば、本の場合は紙に埋め込めばよく、有機樹脂からなるパッケージであれば有機樹脂に埋め込めばよい。
【０１５５】
このように、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等に半導体装置を設けることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。また乗物類に半導体装置を設けることにより、偽造や盗難を防止することができる。また、動物等の生き物に埋め込むことによって、個々の生き物の識別を容易に行うことができる。例えば、家畜等の生き物にセンサーを備えた半導体装置を埋め込む又は取り付けることによって、生まれた年や性別または種類等はもちろん体温等の健康状態を容易に管理することが可能となる。
【０１５６】
なお、本実施の形態は、本明細書に記載されている他の実施の形態、及び実施例と適宜組み合わせて実施することが可能である。
【実施例１】
【０１５７】
図４は、実施の形態３にて示した構成のレギュレータ回路における、バイパスコンデンサの有無によるノイズマージンの大小について、回路シミュレーションにより計算した結果を示している。
【０１５８】
シミュレーション条件として、図３に示した回路の全ノードに、ＲＦＩＤタグが送受信を行う１３．５６ＭＨｚの搬送波に相当する信号をノイズに見立て、各ノードと外部に設けた遮蔽体との間に生ずる寄生容量に相当する容量結合を介して入力させた。ノイズの強度を、入力する搬送波の振幅を変えることで再現し、振幅を０〜１６Ｖまで変化させた時の、レギュレータ回路の出力信号線から現れる出力電位の変化を計算した。
【０１５９】
図４において、横軸は各ノードに重畳した１３．５６ＭＨｚの搬送波に相当するノイズの振幅、縦軸は出力信号線の出力電位を示している。ノイズのＶｐｐ（Ｐｅａｋ ｔｏ Ｐｅａｋ電圧：ノイズ波形の最高電圧と最低電圧との間の電圧）は、前述の振幅の倍となる。
【０１６０】
なお、実際のチップレイアウトより抽出した、バイパスコンデンサを設ける各ノード（トランジスタ１０１〜トランジスタ１０４のゲートがそれぞれ接続されているノード）と遮蔽体との間の寄生容量は、トランジスタ１０１、トランジスタ１０２のゲートが接続されているノードで約３０ｆＦ、トランジスタ１０４のゲートが接続されているノードで約３５ｆＦ、トランジスタ１０３が接続されているノードで約５０ｆＦであった。
【０１６１】
図４において、４０１（四角印のプロット）で示される結果は、バイパスコンデンサを設けていない場合に、レギュレータ回路の出力信号線から現れる出力電位を示している。４０２（丸印のプロット）で示される結果は、トランジスタ１０４のゲートが接続されているノードに１ｐＦのバイパスコンデンサを設けた場合に、レギュレータ回路の出力信号線から現れる出力電位を示している。４０３（三角印のプロット）で示される結果は、トランジスタ１０４のゲートが接続されているノードに３ｐＦ、トランジスタ１０１、トランジスタ１０２のゲートが接続されているノードに３ｐＦ、トランジスタ１０３のゲートが接続されているノードに２ｐＦのバイパスコンデンサを設けた場合に、レギュレータ回路の出力信号線から現れる出力電位を示している。
【０１６２】
バイパスコンデンサを設けない（４０１）場合、重畳するノイズの振幅が４Ｖ程度となったところで、出力信号線の出力電位は０Ｖ付近まで落ち込んでいる。これはノイズ重畳によって、レギュレータ回路が正常な出力電位を保持できなくなったことを示している。
【０１６３】
これに対して、トランジスタ１０４のゲートが接続されているノードに１ｐＦのバイパスコンデンサを設けた（４０２）場合、出力信号線の出力電位は、重畳するノイズの振幅が７．５Ｖ程度となるまでは、正常にほぼ一定であり、ノイズマージンの拡大がされているのがわかる。
【０１６４】
さらに、トランジスタ１０４のゲートが接続されているノードに３ｐＦ、トランジスタ１０１、トランジスタ１０２のゲートが接続されているノードに３ｐＦ、トランジスタ１０３のゲートが接続されているノードに２ｐＦのバイパスコンデンサを設けた（４０３）場合には、出力信号線の出力電位は、重畳されるノイズの振幅に拠らず、ほぼ一定とすることができている。
【０１６５】
以上のように、バイアス回路を構成するトランジスタのゲートが接続されているノードにバイパスコンデンサを設け、出力電位の変動を抑制することによって、レギュレータ回路のノイズマージンを大幅に向上することができる。
【０１６６】
なお、前述の実施の形態及び実施例は、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し適用し得ることは当業者であれば容易に理解される。従って、実施の形態及び実施例の記載内容に限定して解釈されるものではないものとする。
【符号の説明】
【０１６７】
１００ 電圧レギュレータ
１０１ トランジスタ
１０２ トランジスタ
１０３ トランジスタ
１０４ トランジスタ
１０５ 入力電源端子
１０６ 基準電源端子
１０７ 抵抗
１１０ バイアス回路
１１１ 容量
１１２ 容量
１１３ 容量
１２０ 出力端子
１５０ レギュレータ回路
２０１ 半導体集積回路
２０２ 支持体
２０３ 遮蔽体
２０４ 寄生容量
２０５ 寄生容量
２０６ 寄生容量
３０１ トランジスタ
３０２ トランジスタ
３０３ トランジスタ
３０４ トランジスタ
３０５ トランジスタ
３０６ 容量
３０７ 抵抗
３０８ トランジスタ
３０９ トランジスタ
３１０ トランジスタ
３１１ トランジスタ
３１２ トランジスタ
３１３ トランジスタ
３１４ トランジスタ
４０１ 出力電位
４０２ 出力電位
４０３ 出力電位
９００ 基板
９０１ 剥離層
９０２ トランジスタ
９０３ トランジスタ
９０４ 容量
９０５ 絶縁層
９１０ 半導体集積回路
９１１ アンテナ
９１２ 保護膜
９２０ 絶縁体
９２１ 繊維体
９２２ 有機樹脂
９３０ 絶縁体
９３１ 繊維体
９３２ 有機樹脂
９４１ 分断面
９４２ 分断面
１００１ ＲＦＩＤタグ
１００２ ＲＦＩＤタグ
１００３ ＲＦＩＤタグ
１００４ ＲＦＩＤタグ
１００５ ＲＦＩＤタグ
１００６ ＲＦＩＤタグ
１００７ ＲＦＩＤタグ
１１０１ 遮蔽体
１１０２ 遮蔽体
１１０３ 遮蔽体
１１０４ａ 遮蔽体
１１０４ｂ 遮蔽体
１１０４ｃ 遮蔽体
１１０４ｄ 遮蔽体
１１０４ｅ 遮蔽体
１１０４ｆ 遮蔽体
１１０４ｇ 遮蔽体
１２０１ 基板
１２０２ 剥離層
１２０３ 絶縁膜
１２０４ 半導体膜
１２０４ａ 半導体膜
１２０４ｂ 半導体膜
１２０５ ゲート絶縁膜
１２０６ａ チャネル形成領域
１２０６ｂ 不純物領域
１２０６ｃ 不純物領域
１２０７ ゲート電極
１２０８ 絶縁膜
１２０９ 絶縁膜
１２１０ 絶縁膜
１２１１ 絶縁膜
１２１２ 絶縁膜
１２１３ 絶縁膜
１２１４ 開口部
１２１５ 領域
１２１７ 導電膜
１２１８ 絶縁膜
１２２０ アンテナ
１２２１ 導電膜
１２２２ 導電膜
１２２３ 絶縁膜
１２３０ａ 薄膜トランジスタ
１２３０ｂ 薄膜トランジスタ
１２３１ａ 導電膜
１２３１ｂ 導電膜
１２４２ 領域
１２４９ 素子層
【特許請求の範囲】
【請求項１】
第１の端子と、
前記第１の端子に対して電位差を有する第２の端子と、
第１乃至第４のトランジスタ、抵抗、及びバイパスコンデンサを有するバイアス回路と、
前記第１の端子、前記第２の端子、及び前記バイアス回路と電気的に接続される電圧レギュレータと、を有し、
前記第１のトランジスタは、ゲートが前記第２のトランジスタのゲートと電気的に接続され、ソース又はドレインの一方が前記第２の端子と電気的に接続され、ソース又はドレインの他方が前記第３のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第２のトランジスタは、ゲートが前記第２のトランジスタのソース又はドレインの他方と電気的に接続され、ソース又はドレインの一方が前記第２の端子と電気的に接続され、ソース又はドレインの他方が前記第４のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第３のトランジスタは、ゲートが前記第４のトランジスタのソース又はドレインの他方と電気的に接続され、ソース又はドレインの他方が前記第１の端子と電気的に接続され、
前記第４のトランジスタは、ゲートが前記第３のトランジスタのソース又はドレインの一方と電気的に接続され、
前記抵抗は、一方の端子が前記第３のトランジスタのゲートと電気的に接続され、他方の端子が前記第１の端子と電気的に接続され、
前記バイパスコンデンサは、前記第４のトランジスタのゲートに接続されているノードと、前記第１の端子又は前記第２の端子との間に設けられていることを特徴とするレギュレータ回路。
【請求項２】
第１の端子と、
前記第１の端子に対して電位差を有する第２の端子と、
第１乃至第４のトランジスタ、抵抗、及びバイパスコンデンサを有するバイアス回路と、
前記第１の端子、前記第２の端子、及び前記バイアス回路と電気的に接続される電圧レギュレータと、を有し、
前記第１のトランジスタは、ゲートが前記第２のトランジスタのゲートと電気的に接続され、ソース又はドレインの一方が前記第２の端子と電気的に接続され、ソース又はドレインの他方が前記第３のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第２のトランジスタは、ゲートが前記第２のトランジスタのソース又はドレインの他方と電気的に接続され、ソース又はドレインの一方が前記第２の端子と電気的に接続され、ソース又はドレインの他方が前記第４のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第３のトランジスタは、ゲートが前記第４のトランジスタのソース又はドレインの他方と電気的に接続され、ソース又はドレインの他方が前記第１の端子と電気的に接続され、
前記第４のトランジスタは、ゲートが前記第３のトランジスタのソース又はドレインの一方と電気的に接続され、
前記抵抗は、一方の端子が前記第３のトランジスタのゲートと電気的に接続され、他方の端子が前記第１の端子と電気的に接続され、
前記バイパスコンデンサは、前記第１のトランジスタのゲートに接続されているノードと、前記第１の端子又は前記第２の端子との間に設けられていることを特徴とするレギュレータ回路。
【請求項３】
第１の端子と、
前記第１の端子に対して電位差を有する第２の端子と、
第１乃至第４のトランジスタ、抵抗、及びバイパスコンデンサを有するバイアス回路と、
前記第１の端子、前記第２の端子、及び前記バイアス回路と電気的に接続される電圧レギュレータと、を有し、
前記第１のトランジスタは、ゲートが前記第２のトランジスタのゲートと電気的に接続され、ソース又はドレインの一方が前記第２の端子と電気的に接続され、ソース又はドレインの他方が前記第３のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第２のトランジスタは、ゲートが前記第２のトランジスタのソース又はドレインの他方と電気的に接続され、ソース又はドレインの一方が前記第２の端子と電気的に接続され、ソース又はドレインの他方が前記第４のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第３のトランジスタは、ゲートが前記第４のトランジスタのソース又はドレインの他方と電気的に接続され、ソース又はドレインの他方が前記第１の端子と電気的に接続され、
前記第４のトランジスタは、ゲートが前記第３のトランジスタのソース又はドレインの一方と電気的に接続され、
前記抵抗は、一方の端子が前記第３のトランジスタのゲートと電気的に接続され、他方の端子が前記第１の端子と電気的に接続され、
前記バイパスコンデンサは、前記第３のトランジスタのゲートに接続されているノードと、前記第１の端子又は前記第２の端子との間に設けられていることを特徴とするレギュレータ回路。
【請求項４】
請求項１乃至請求項３のいずれか一項において、
前記バイパスコンデンサによって、前記バイパスコンデンサが設けられているノードに接続されているゲートの電位の変動が抑えられることを特徴とするレギュレータ回路。
【請求項５】
第１の端子と、
前記第１の端子に対して電位差を有する第２の端子と、
第１乃至第４のトランジスタ、抵抗、及び第１乃至第３のバイパスコンデンサを有するバイアス回路と、
前記第１の端子、前記第２の端子、及び前記バイアス回路と電気的に接続される電圧レギュレータと、を有し、
前記第１のトランジスタは、ゲートが前記第２のトランジスタのゲートと電気的に接続され、ソース又はドレインの一方が前記第２の端子と電気的に接続され、ソース又はドレインの他方が前記第３のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第２のトランジスタは、ゲートが前記第２のトランジスタのソース又はドレインの他方と電気的に接続され、ソース又はドレインの一方が前記第２の端子と電気的に接続され、ソース又はドレインの他方が前記第４のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第３のトランジスタは、ゲートが前記第４のトランジスタのソース又はドレインの他方と電気的に接続され、ソース又はドレインの他方が前記第１の端子と電気的に接続され、
前記第４のトランジスタは、ゲートが前記第３のトランジスタのソース又はドレインの一方と電気的に接続され、
前記抵抗は、一方の端子が前記第３のトランジスタのゲートと電気的に接続され、他方の端子が前記第１の端子と電気的に接続され、
前記第１のバイパスコンデンサは、前記第４のトランジスタのゲートに接続されているノードと、前記第１の端子又は前記第２の端子との間に設けられ、
前記第２のバイパスコンデンサは、前記第１のトランジスタのゲートに接続されているノードと、前記第１の端子又は前記第２の端子との間に設けられ、
前記第３のバイパスコンデンサは、前記第３のトランジスタのゲートに接続されているノードと、前記第１の端子又は前記第２の端子との間に設けられていることを特徴とするレギュレータ回路。
【請求項６】
請求項１乃至請求項５のいずれか一項において、
前記バイアス回路は、前記第１の端子と前記第２の端子との電位差に従って参照電位を生成し、
前記電圧レギュレータは、前記参照電位に従って、出力端子に電位を出力することを特徴とするレギュレータ回路。
【請求項７】
請求項１乃至請求項６のいずれか一項において、
前記第３のトランジスタ又は前記第４のトランジスタは、シングルゲート型のトランジスタであることを特徴とするレギュレータ回路。
【請求項８】
請求項１乃至請求項７のいずれか一項において、
前記第３のトランジスタ又は前記第４のトランジスタは、ダブルゲート型のトランジスタであることを特徴とするレギュレータ回路。
【請求項９】
第１の端子と、
前記第１の端子に対して電位差を有する第２の端子と、
前記電位差に従って、参照電位を生成するバイアス回路と、
前記第１の端子と前記第２の端子との電位差、及び前記参照電位に従って、出力端子に電位を出力する電圧レギュレータと、を有し、
前記バイアス回路は、
前記第１の端子と前記第２の端子との間に設けられた複数の非線形素子と、
前記複数の非線形素子の一つと、前記第１の端子又は前記第２の端子との間に設けられたバイパスコンデンサと、を有することを特徴とするレギュレータ回路。
【請求項１０】
請求項９において、
前記複数の非線形素子の一つは、トランジスタであることを特徴とするレギュレータ回路。
【請求項１１】
請求項１乃至請求項１０のいずれか一項において、
前記第２の端子には基準電位が与えられることを特徴とするレギュレータ回路。
【請求項１２】
請求項１１において、
前記電圧レギュレータから出力される電位は、前記第２の端子に対して任意の電圧以上の電位、又は、任意の一定電圧を有する電位であることを特徴とするレギュレータ回路。
【請求項１３】
請求項１乃至請求項１２のいずれか一項において、
前記電圧レギュレータは、差動増幅回路と、帰還回路と、を有することを特徴とするレギュレータ回路。
【請求項１４】
レギュレータ回路を有する半導体集積回路と、
前記半導体集積回路の少なくとも表面に設けられた支持体と、
前記支持体を介して、前記半導体集積回路の少なくとも表面に設けられた遮蔽体と、を有し、
前記レギュレータ回路は、
第１の端子と、
前記第１の端子に対して電位差を有する第２の端子と、
第１乃至第４のトランジスタ、抵抗、及び少なくとも一つのバイパスコンデンサを有するバイアス回路と、
前記第１の端子、前記第２の端子、及び前記バイアス回路と電気的に接続される電圧レギュレータと、を有し、
前記第１のトランジスタは、ゲートが前記第２のトランジスタのゲートと電気的に接続され、ソース又はドレインの一方が前記第２の端子と電気的に接続され、ソース又はドレインの他方が前記第３のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第２のトランジスタは、ソース又はドレインの一方が前記第２の端子と電気的に接続され、ソース又はドレインの他方が前記第４のトランジスタのソース又はドレインの一方と電気的に接続され、ゲートが前記第２のトランジスタのソース又はドレインの他方と電気的に接続され、
前記第３のトランジスタは、ゲートが前記第４のトランジスタのソース又はドレインの他方と電気的に接続され、ソース又はドレインの他方が前記第１の端子と電気的に接続され、
前記第４のトランジスタは、ゲートが前記第３のトランジスタのソース又はドレインの一方と電気的に接続され、
前記抵抗は、一方の端子が前記第３のトランジスタのゲートと電気的に接続され、他方の端子が前記第１の端子と電気的に接続され、
前記バイパスコンデンサは、前記第１乃至第４のトランジスタのゲートの少なくとも一つに接続されているノードと、前記第１の端子又は前記第２の端子と、の間に設けられていることを特徴とするＲＦＩＤタグ。
【請求項１５】
請求項１４において、
前記支持体は、樹脂膜、又は、繊維に樹脂を含浸させた構造体であることを特徴とするＲＦＩＤタグ。
【請求項１６】
請求項１４又は請求項１５において、
前記遮蔽体は、導電性材料によって設けられていることを特徴とするＲＦＩＤタグ。
【請求項１７】
請求項１４乃至請求項１６のいずれか一項において、
前記バイパスコンデンサは、前記バイパスコンデンサが設けられたノードと前記遮蔽体との間に生ずる寄生容量よりも大きな容量値を有することを特徴とするＲＦＩＤタグ。
【請求項１】
第１の端子と、
前記第１の端子に対して電位差を有する第２の端子と、
第１乃至第４のトランジスタ、抵抗、及びバイパスコンデンサを有するバイアス回路と、
前記第１の端子、前記第２の端子、及び前記バイアス回路と電気的に接続される電圧レギュレータと、を有し、
前記第１のトランジスタは、ゲートが前記第２のトランジスタのゲートと電気的に接続され、ソース又はドレインの一方が前記第２の端子と電気的に接続され、ソース又はドレインの他方が前記第３のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第２のトランジスタは、ゲートが前記第２のトランジスタのソース又はドレインの他方と電気的に接続され、ソース又はドレインの一方が前記第２の端子と電気的に接続され、ソース又はドレインの他方が前記第４のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第３のトランジスタは、ゲートが前記第４のトランジスタのソース又はドレインの他方と電気的に接続され、ソース又はドレインの他方が前記第１の端子と電気的に接続され、
前記第４のトランジスタは、ゲートが前記第３のトランジスタのソース又はドレインの一方と電気的に接続され、
前記抵抗は、一方の端子が前記第３のトランジスタのゲートと電気的に接続され、他方の端子が前記第１の端子と電気的に接続され、
前記バイパスコンデンサは、前記第４のトランジスタのゲートに接続されているノードと、前記第１の端子又は前記第２の端子との間に設けられていることを特徴とするレギュレータ回路。
【請求項２】
第１の端子と、
前記第１の端子に対して電位差を有する第２の端子と、
第１乃至第４のトランジスタ、抵抗、及びバイパスコンデンサを有するバイアス回路と、
前記第１の端子、前記第２の端子、及び前記バイアス回路と電気的に接続される電圧レギュレータと、を有し、
前記第１のトランジスタは、ゲートが前記第２のトランジスタのゲートと電気的に接続され、ソース又はドレインの一方が前記第２の端子と電気的に接続され、ソース又はドレインの他方が前記第３のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第２のトランジスタは、ゲートが前記第２のトランジスタのソース又はドレインの他方と電気的に接続され、ソース又はドレインの一方が前記第２の端子と電気的に接続され、ソース又はドレインの他方が前記第４のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第３のトランジスタは、ゲートが前記第４のトランジスタのソース又はドレインの他方と電気的に接続され、ソース又はドレインの他方が前記第１の端子と電気的に接続され、
前記第４のトランジスタは、ゲートが前記第３のトランジスタのソース又はドレインの一方と電気的に接続され、
前記抵抗は、一方の端子が前記第３のトランジスタのゲートと電気的に接続され、他方の端子が前記第１の端子と電気的に接続され、
前記バイパスコンデンサは、前記第１のトランジスタのゲートに接続されているノードと、前記第１の端子又は前記第２の端子との間に設けられていることを特徴とするレギュレータ回路。
【請求項３】
第１の端子と、
前記第１の端子に対して電位差を有する第２の端子と、
第１乃至第４のトランジスタ、抵抗、及びバイパスコンデンサを有するバイアス回路と、
前記第１の端子、前記第２の端子、及び前記バイアス回路と電気的に接続される電圧レギュレータと、を有し、
前記第１のトランジスタは、ゲートが前記第２のトランジスタのゲートと電気的に接続され、ソース又はドレインの一方が前記第２の端子と電気的に接続され、ソース又はドレインの他方が前記第３のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第２のトランジスタは、ゲートが前記第２のトランジスタのソース又はドレインの他方と電気的に接続され、ソース又はドレインの一方が前記第２の端子と電気的に接続され、ソース又はドレインの他方が前記第４のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第３のトランジスタは、ゲートが前記第４のトランジスタのソース又はドレインの他方と電気的に接続され、ソース又はドレインの他方が前記第１の端子と電気的に接続され、
前記第４のトランジスタは、ゲートが前記第３のトランジスタのソース又はドレインの一方と電気的に接続され、
前記抵抗は、一方の端子が前記第３のトランジスタのゲートと電気的に接続され、他方の端子が前記第１の端子と電気的に接続され、
前記バイパスコンデンサは、前記第３のトランジスタのゲートに接続されているノードと、前記第１の端子又は前記第２の端子との間に設けられていることを特徴とするレギュレータ回路。
【請求項４】
請求項１乃至請求項３のいずれか一項において、
前記バイパスコンデンサによって、前記バイパスコンデンサが設けられているノードに接続されているゲートの電位の変動が抑えられることを特徴とするレギュレータ回路。
【請求項５】
第１の端子と、
前記第１の端子に対して電位差を有する第２の端子と、
第１乃至第４のトランジスタ、抵抗、及び第１乃至第３のバイパスコンデンサを有するバイアス回路と、
前記第１の端子、前記第２の端子、及び前記バイアス回路と電気的に接続される電圧レギュレータと、を有し、
前記第１のトランジスタは、ゲートが前記第２のトランジスタのゲートと電気的に接続され、ソース又はドレインの一方が前記第２の端子と電気的に接続され、ソース又はドレインの他方が前記第３のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第２のトランジスタは、ゲートが前記第２のトランジスタのソース又はドレインの他方と電気的に接続され、ソース又はドレインの一方が前記第２の端子と電気的に接続され、ソース又はドレインの他方が前記第４のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第３のトランジスタは、ゲートが前記第４のトランジスタのソース又はドレインの他方と電気的に接続され、ソース又はドレインの他方が前記第１の端子と電気的に接続され、
前記第４のトランジスタは、ゲートが前記第３のトランジスタのソース又はドレインの一方と電気的に接続され、
前記抵抗は、一方の端子が前記第３のトランジスタのゲートと電気的に接続され、他方の端子が前記第１の端子と電気的に接続され、
前記第１のバイパスコンデンサは、前記第４のトランジスタのゲートに接続されているノードと、前記第１の端子又は前記第２の端子との間に設けられ、
前記第２のバイパスコンデンサは、前記第１のトランジスタのゲートに接続されているノードと、前記第１の端子又は前記第２の端子との間に設けられ、
前記第３のバイパスコンデンサは、前記第３のトランジスタのゲートに接続されているノードと、前記第１の端子又は前記第２の端子との間に設けられていることを特徴とするレギュレータ回路。
【請求項６】
請求項１乃至請求項５のいずれか一項において、
前記バイアス回路は、前記第１の端子と前記第２の端子との電位差に従って参照電位を生成し、
前記電圧レギュレータは、前記参照電位に従って、出力端子に電位を出力することを特徴とするレギュレータ回路。
【請求項７】
請求項１乃至請求項６のいずれか一項において、
前記第３のトランジスタ又は前記第４のトランジスタは、シングルゲート型のトランジスタであることを特徴とするレギュレータ回路。
【請求項８】
請求項１乃至請求項７のいずれか一項において、
前記第３のトランジスタ又は前記第４のトランジスタは、ダブルゲート型のトランジスタであることを特徴とするレギュレータ回路。
【請求項９】
第１の端子と、
前記第１の端子に対して電位差を有する第２の端子と、
前記電位差に従って、参照電位を生成するバイアス回路と、
前記第１の端子と前記第２の端子との電位差、及び前記参照電位に従って、出力端子に電位を出力する電圧レギュレータと、を有し、
前記バイアス回路は、
前記第１の端子と前記第２の端子との間に設けられた複数の非線形素子と、
前記複数の非線形素子の一つと、前記第１の端子又は前記第２の端子との間に設けられたバイパスコンデンサと、を有することを特徴とするレギュレータ回路。
【請求項１０】
請求項９において、
前記複数の非線形素子の一つは、トランジスタであることを特徴とするレギュレータ回路。
【請求項１１】
請求項１乃至請求項１０のいずれか一項において、
前記第２の端子には基準電位が与えられることを特徴とするレギュレータ回路。
【請求項１２】
請求項１１において、
前記電圧レギュレータから出力される電位は、前記第２の端子に対して任意の電圧以上の電位、又は、任意の一定電圧を有する電位であることを特徴とするレギュレータ回路。
【請求項１３】
請求項１乃至請求項１２のいずれか一項において、
前記電圧レギュレータは、差動増幅回路と、帰還回路と、を有することを特徴とするレギュレータ回路。
【請求項１４】
レギュレータ回路を有する半導体集積回路と、
前記半導体集積回路の少なくとも表面に設けられた支持体と、
前記支持体を介して、前記半導体集積回路の少なくとも表面に設けられた遮蔽体と、を有し、
前記レギュレータ回路は、
第１の端子と、
前記第１の端子に対して電位差を有する第２の端子と、
第１乃至第４のトランジスタ、抵抗、及び少なくとも一つのバイパスコンデンサを有するバイアス回路と、
前記第１の端子、前記第２の端子、及び前記バイアス回路と電気的に接続される電圧レギュレータと、を有し、
前記第１のトランジスタは、ゲートが前記第２のトランジスタのゲートと電気的に接続され、ソース又はドレインの一方が前記第２の端子と電気的に接続され、ソース又はドレインの他方が前記第３のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第２のトランジスタは、ソース又はドレインの一方が前記第２の端子と電気的に接続され、ソース又はドレインの他方が前記第４のトランジスタのソース又はドレインの一方と電気的に接続され、ゲートが前記第２のトランジスタのソース又はドレインの他方と電気的に接続され、
前記第３のトランジスタは、ゲートが前記第４のトランジスタのソース又はドレインの他方と電気的に接続され、ソース又はドレインの他方が前記第１の端子と電気的に接続され、
前記第４のトランジスタは、ゲートが前記第３のトランジスタのソース又はドレインの一方と電気的に接続され、
前記抵抗は、一方の端子が前記第３のトランジスタのゲートと電気的に接続され、他方の端子が前記第１の端子と電気的に接続され、
前記バイパスコンデンサは、前記第１乃至第４のトランジスタのゲートの少なくとも一つに接続されているノードと、前記第１の端子又は前記第２の端子と、の間に設けられていることを特徴とするＲＦＩＤタグ。
【請求項１５】
請求項１４において、
前記支持体は、樹脂膜、又は、繊維に樹脂を含浸させた構造体であることを特徴とするＲＦＩＤタグ。
【請求項１６】
請求項１４又は請求項１５において、
前記遮蔽体は、導電性材料によって設けられていることを特徴とするＲＦＩＤタグ。
【請求項１７】
請求項１４乃至請求項１６のいずれか一項において、
前記バイパスコンデンサは、前記バイパスコンデンサが設けられたノードと前記遮蔽体との間に生ずる寄生容量よりも大きな容量値を有することを特徴とするＲＦＩＤタグ。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【公開番号】特開２０１０−１８６４６６（Ｐ２０１０−１８６４６６Ａ）
【公開日】平成２２年８月２６日（２０１０．８．２６）
【国際特許分類】
【出願番号】特願２０１０−３４８１（Ｐ２０１０−３４８１）
【出願日】平成２２年１月１１日（２０１０．１．１１）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
【公開日】平成２２年８月２６日（２０１０．８．２６）
【国際特許分類】
【出願日】平成２２年１月１１日（２０１０．１．１１）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
[ Back to top ]