位相同期回路
【課題】デジタル型の位相比較器だけで構成しつつ、不感帯の影響を排除して出力信号の位相雑音を低減する。
【解決手段】制御電圧Ｖｃに応じた周波数の出力信号Ｓｏを出力する電圧制御発振器４と、位相比較対象信号Ｓｄおよび基準信号Ｓｒを入力して、位相比較対象信号Ｓｄの位相が基準信号Ｓｒの位相に対して遅れているときには両信号Ｓｄ，Ｓｒの位相差に応じたパルス幅の第１パルス信号Ｓ１を出力し、位相比較対象信号Ｓｄの位相が基準信号Ｓｒの位相に対して進んでいるときには両信号Ｓｄ，Ｓｒの位相差に応じたパルス幅の第２パルス信号Ｓ２を出力する位相比較器２と、両パルス信号Ｓ１，Ｓ２を入力すると共に両パルス信号Ｓ１，Ｓ２の差分を積分して制御電圧Ｖｃを出力するループフィルタ３とを備え、両パルス信号Ｓ１，Ｓ２のうちの一方のパルス信号の信号電圧を他方のパルス信号の信号電圧と異なる電圧に規定する電圧規定部６を備えている。
【解決手段】制御電圧Ｖｃに応じた周波数の出力信号Ｓｏを出力する電圧制御発振器４と、位相比較対象信号Ｓｄおよび基準信号Ｓｒを入力して、位相比較対象信号Ｓｄの位相が基準信号Ｓｒの位相に対して遅れているときには両信号Ｓｄ，Ｓｒの位相差に応じたパルス幅の第１パルス信号Ｓ１を出力し、位相比較対象信号Ｓｄの位相が基準信号Ｓｒの位相に対して進んでいるときには両信号Ｓｄ，Ｓｒの位相差に応じたパルス幅の第２パルス信号Ｓ２を出力する位相比較器２と、両パルス信号Ｓ１，Ｓ２を入力すると共に両パルス信号Ｓ１，Ｓ２の差分を積分して制御電圧Ｖｃを出力するループフィルタ３とを備え、両パルス信号Ｓ１，Ｓ２のうちの一方のパルス信号の信号電圧を他方のパルス信号の信号電圧と異なる電圧に規定する電圧規定部６を備えている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、出力信号の位相を入力信号の位相に同期させる位相同期回路に関するものである。
【背景技術】
【０００２】
この種の位相同期回路として、下記特許文献１に開示された位相同期回路（ＰＬＬ回路）が知られている。この位相同期回路は、電圧制御発振器（ＶＣＯ）と、参照信号と電圧制御発振器の出力成分信号との周波数差および位相差をデジタル検出する位相周波数比較型の第１の位相比較器と、参照信号と電圧制御発振器の出力成分信号との周波数差および位相差をビート検出するアナログミキサ型の第２の位相比較器と、第２の位相比較器のビート出力を受け、ビート周波数が所定周波数より大きいか否かを判定する判定回路と、第１の位相比較器または第２の位相比較器の検出出力を受け、電圧制御発振器の出力成分信号を参照信号に同期させる方向にループの応答特性を決定するループフィルタと、判定回路で第２の位相比較器のビート出力が所定周波数より大きいと判定されたとき、第１の位相比較器の検出出力をループフィルタへ入力させ、ビート出力が所定周波数より小さいと判定されたとき、第２の位相比較器の検出出力をループフィルタに入力させる切換回路とを備えている。
【０００３】
この場合、デジタル型の位相比較器を使用した位相同期回路には、キャプチャレンジが広いというメリットがある一方で、デジタル回路の遅延性による不感帯がロック付近（位相差０°付近）に生じており、ロック付近でのループ利得が著しく減少して、フィードバック系の安定性が劣化するというデメリットも存在している。このため、上記位相同期回路では、デジタル型の第１の位相比較器およびアナログ型の第２の位相比較器の双方を備え、参照信号と電圧制御発振器の出力成分信号との周波数差が所定周波数以上のときには、キャプチャレンジの広い第１の位相比較器を用いて、電圧制御発振器の出力成分信号の周波数を参照信号に近づく方向に引き込ませている。また、この引き込みに起因して、参照信号と電圧制御発振器の出力成分信号との周波数差が所定周波数以下になったときには、第２の位相比較器に切り換えて、その後は第２の位相比較器の検出出力により、電圧制御発振器の出力成分信号を参照信号にロックさせている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平４−１３９９１７号公報（第１−２頁、第１図）
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところが、上記の位相同期回路には、以下の解決すべき課題が存在している。すなわち、この位相同期回路には、デジタル型の位相比較器だけでなく、アナログ型の位相比較器や切換回路が必要となるため、その分だけ回路規模が大きくなる結果、製品コストが上昇するという解決すべき課題が存在している。
【０００６】
本発明は、かかる課題を解決すべくなされたものであり、デジタル型の位相比較器だけで構成しつつ、不感帯の影響を排除して出力信号の位相雑音を低減し得る位相同期回路を提供することを主目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成すべく請求項１記載の位相同期回路は、制御電圧に応じた周波数の出力信号を出力する電圧制御発振器と、前記出力信号および当該出力信号の分周信号のいずれか一方を位相比較対象信号として入力すると共に基準信号を入力して、当該位相比較対象信号の位相が当該基準信号の位相に対して遅れているときには当該両信号の位相差に応じたパルス幅の第１パルス信号を出力し、当該位相比較対象信号の位相が当該基準信号の位相に対して進んでいるときには当該両信号の位相差に応じたパルス幅の第２パルス信号を出力する位相比較器と、前記第１パルス信号および前記第２パルス信号を入力すると共に、当該両パルス信号の差分に基づいて前記制御電圧を生成して出力するループフィルタとを備え、前記両パルス信号のうちの一方のパルス信号の信号電圧を他方のパルス信号の信号電圧と異なる電圧に規定する電圧規定部を備えている。
【０００８】
また、請求項２記載の位相同期回路は、請求項１記載の位相同期回路において、前記電圧規定部は、前記第１パルス信号の前記信号電圧を規定する電圧および前記第２パルス信号の前記信号電圧を規定する電圧を出力する電圧源を備えている。
【０００９】
また、請求項３記載の位相同期回路は、請求項１記載の位相同期回路において、前記電圧規定部は、前記一方のパルス信号の前記信号電圧を規定する電圧を出力する電圧源と、当該電圧源から出力される当該電圧を分圧すると共に当該分圧した電圧で前記他方のパルス信号の前記信号電圧を規定する分圧部とを備えている。
【００１０】
また、請求項４記載の位相同期回路は、請求項１から３のいずれかに記載の位相同期回路において、前記位相比較器は、前記両パルス信号を出力する出力段がオープンコレクタ出力に構成されている。
【発明の効果】
【００１１】
請求項１記載の位相同期回路では、位相比較器から出力される第１パルス信号および第２パルス信号のうちの一方のパルス信号の信号電圧を他方のパルス信号の信号電圧と異なる電圧に規定する電圧規定部を備えている。
【００１２】
したがって、この位相同期回路によれば、両パルス信号の信号電圧の電圧差を調整することにより、位相比較器に入力される基準信号と位相比較対象信号との間に所定の位相差を持たせた状態でロック状態に移行させることができ、このため、不感帯から外れた領域（リニア領域）においてロック状態に移行させることができる。この結果、デジタル型の位相比較器を使用するメリット（キャプチャレンジが広いというメリット）を確保しつつ、デジタル型の位相比較器が有する不感帯に起因したフィードバック系についての安定性の劣化を回避して（不感帯の影響を排除して）、安定した位相同期を実現することができる。また、フィードバックループのループ特性（具体的には、ループフィルタのゲイン特性および位相特性）に影響を与えることなく安定して位相同期を行えるため、出力信号の位相雑音を十分に低減することができる。
【００１３】
また、請求項２記載の位相同期回路によれば、第１パルス信号の信号電圧を規定する電圧および第２パルス信号の信号電圧を規定する電圧を出力する電圧源、つまり２系統の電圧を独立して出力可能な電圧源を備えて電圧規定部を構成したことにより、第１パルス信号および第２パルス信号の信号電圧の双方を変更することが可能となり、信号電圧の設定の自由度を高めて、不感帯を避けたリニア領域でのロック状態に確実に移行させることができる。
【００１４】
また、請求項３記載の位相同期回路によれば、第１パルス信号および第２パルス信号のうちの一方のパルス信号の信号電圧を規定する電圧を出力する電圧源と、電圧源から出力される電圧を分圧すると共に分圧した電圧で第１パルス信号および第２パルス信号のうちの他方のパルス信号の信号電圧を規定する分圧部とを備えて電圧規定部を構成したことにより、電圧規定部の電圧源を１系統の電源で構成しつつ、分圧部で他方のパルス信号の信号電圧を一方のパルス信号の信号電圧と異ならせることができるため、不感帯を避けたリニア領域でのロック状態に確実に移行させつつ、製品コストの低減を図ることができる。
【００１５】
また、請求項４記載の位相同期回路によれば、位相比較器における両パルス信号を出力する出力段をオープンコレクタ出力に構成したことにより、各パルス信号が出力される出力端子をプルアップする抵抗に印加する電圧を変更するという簡単な構成でありながら、各パルス信号の信号電圧を容易に変更することができる。
【図面の簡単な説明】
【００１６】
【図１】位相同期回路１の構成図である。
【図２】位相比較器２および電圧規定部６の回路図である。
【図３】位相同期回路１の動作を説明するための波形図である（Ｖａ＝Ｖｂの場合）。
【図４】位相同期回路１の動作を説明するための波形図である（Ｖａ＞Ｖｂの場合）。
【図５】図４の構成におけるロック状態での波形図である。
【図６】位相同期回路１の不感帯を説明するための説明図である。
【図７】他の電圧規定部６の回路図である。
【発明を実施するための形態】
【００１７】
以下、添付図面を参照して、本発明に係る位相同期回路１の実施の形態について説明する。
【００１８】
まず、位相同期回路１の構成について、図面を参照して説明する。
【００１９】
位相同期回路１は、図１に示すように、デジタル型の位相比較器２、ループフィルタ３、電圧制御発振器（ＶＣＯ）４、分周器５および電圧規定部６を備え、出力信号Ｓｏを分周したパルス信号としての分周信号である位相比較対象信号Ｓｄの位相をパルス信号としての基準信号Ｓｒの位相に一致させる機能を備えている。
【００２０】
位相比較器２は、一例として、図２に示すように、２つのフリップフロップ（本例では一例としてＤフリップフロップ）１１，１２、１つのＮＡＮＤ素子１３、および２つのＮＰＮ型バイポーラトランジスタ（以下、「トランジスタ」ともいう）１４，１５を備え、デジタル回路で構成されている。具体的には、各フリップフロップ１１，１２の入力端子（Ｄ）は、各フリップフロップ１１，１２の電源電圧Ｖｃｃにプルアップされている。また、各フリップフロップ１１，１２の非反転出力端子（Ｑ１）は、ＮＡＮＤ素子１３の入力端子に接続されている。また、各フリップフロップ１１，１２の非反転出力端子（Ｑ１）は、トランジスタ１４，１５のベース端子にそれぞれ接続されている。また、各フリップフロップ１１，１２のクリア端子（リセット端子。ＣＲ）は、ＮＡＮＤ素子１３の出力端子に接続されている。また、フリップフロップ１１のクロック端子には、基準信号Ｓｒが入力され、フリップフロップ１２のクロック端子には、分周器５が出力信号Ｓｏを分周して生成した分周信号が位相比較対象信号Ｓｄとして入力される。トランジスタ１４，１５は、各々のエミッタ端子がグランドに接続されると共に、各々のコレクタ端子が位相比較器２の２つの出力端子（不図示）に接続されて、オープンコレクタ型の出力段を構成する。
【００２１】
この構成により、位相比較器２は、各トランジスタ１４，１５のコレクタ端子が抵抗を介して同一電圧にプルアップされ（図２に示す電圧Ｖａと電圧Ｖｂが等しいとき）、かつ基準信号Ｓｒおよび位相比較対象信号Ｓｄが入力されている状態において、図３における区間Ｔａのように位相比較対象信号Ｓｄの位相が基準信号Ｓｒの位相に対して遅れているときには、両信号Ｓｄ，Ｓｒの位相差に応じたパルス幅の第１パルス信号（パルス信号）Ｓ１を位相比較対象信号Ｓｄの周期（基準信号Ｓｒの周期でもある）で出力する。具体的には、位相比較器２は、基準信号Ｓｒの立ち上がりに同期して「Ｈｉｇｈ」レベル（信号電圧Ｖａ。以下、「電圧Ｖａ」ともいう）から「Ｌｏｗ」レベルに移行し、位相比較対象信号Ｓｄの立ち上がりに同期して「Ｌｏｗ」レベルから「Ｈｉｇｈ」レベルに移行する第１パルス信号Ｓ１（負極性のパルス信号）を出力する。また、図３における区間Ｔｂのように、位相比較対象信号Ｓｄの位相が基準信号Ｓｒの位相に対して進んでいるときには、位相比較器２は、両信号Ｓｄ，Ｓｒの位相差に応じたパルス幅の第２パルス信号（パルス信号）Ｓ２を位相比較対象信号Ｓｄの周期（基準信号Ｓｒの周期でもある）で出力する。具体的には、位相比較器２は、位相比較対象信号Ｓｄの立ち上がりに同期して「Ｈｉｇｈ」レベル（信号電圧Ｖｂ。以下、「電圧Ｖｂ」ともいう）から「Ｌｏｗ」レベルに移行し、基準信号Ｓｒの立ち上がりに同期して「Ｌｏｗ」レベルから「Ｈｉｇｈ」レベルに移行する第２パルス信号Ｓ２（負極性のパルス信号）を出力する。
【００２２】
一方、図３における区間Ｔｃのように、位相比較対象信号Ｓｄの位相が基準信号Ｓｒの位相と一致しているときには、位相比較器２は、第１パルス信号Ｓ１および第２パルス信号Ｓ２のいずれも出力しない。つまり、第１パルス信号Ｓ１および第２パルス信号Ｓ２は、「Ｈｉｇｈ」レベルに維持された状態となる。
【００２３】
ループフィルタ３は、第１パルス信号Ｓ１および第２パルス信号Ｓ２を入力すると共に、両パルス信号Ｓ１，Ｓ２の差分に基づいて制御電圧Ｖｃを生成して出力する。本例では一例として、ループフィルタ３は、演算増幅器などを用いて積分器として構成されて、両パルス信号Ｓ１，Ｓ２の各平均レベルの差分を積分することにより、この差分に応じて電圧値が変化する制御電圧Ｖｃを生成する。本例では、ループフィルタ３は、第１パルス信号Ｓ１の平均レベルが第２パルス信号Ｓ２の平均レベルよりも低いときには、制御電圧Ｖｃの電圧値を上昇させ、また第１パルス信号Ｓ１の平均レベルが第２パルス信号Ｓ２の平均レベルよりも高いときには、制御電圧Ｖｃの電圧値を低下させる。電圧制御発振器４は、制御電圧Ｖｃに応じた周波数（ｆｏ）の出力信号Ｓｏを出力する。一例として、電圧制御発振器４は、制御電圧Ｖｃの電圧値の上昇に伴い、出力信号Ｓｏの周波数（ｆｏ）を上昇させ、制御電圧Ｖｃの電圧値の低下に伴い、出力信号Ｓｏの周波数（ｆｏ）を低下させる。分周器５は、設定された分周比（１／ｎ：ｎは所定の正の実数）で出力信号Ｓｏを分周して、位相比較対象信号Ｓｄとして出力する。
【００２４】
電圧規定部６は、一例として、電圧源２１、および２本の抵抗２２，２３を備えている。この場合、電圧源２１は、２系統の電圧Ｖａ，Ｖｂを独立して出力可能に構成されると共に、各電圧Ｖａ，Ｖｂを個別に調整可能（例えば、＋５ボルト〜＋４ボルトの範囲内で調整可能）に構成されている。抵抗２２は、電圧Ｖａ用の出力端子と位相比較器２のトランジスタ１４のコレクタ端子（位相比較器２の一方の出力端子）との間に接続され、抵抗２３は、電圧Ｖｂ用の出力端子と位相比較器２のトランジスタ１５のコレクタ端子（位相比較器２の他方の出力端子）との間に接続されている。この構成により、電圧規定部６は、図２に示すように、位相比較器２の一方の出力端子（つまり、トランジスタ１４のコレクタ端子）を抵抗２２を介して電圧Ｖａにプルアップし、位相比較器２の他方の出力端子（つまり、トランジスタ１５のコレクタ端子）を抵抗２３を介して電圧Ｖｂにプルアップする。
【００２５】
次に、位相同期回路１の動作について説明する。なお、発明の理解を容易にするため、分周器５から出力される位相比較対象信号Ｓｄの周波数（ｆｏ／ｎ）と、基準信号Ｓｒの周波数（ｆｒ）とがほぼ同じ状態にあるものとする。
【００２６】
後述するように各電圧Ｖａ，Ｖｂを異なる電圧に規定した場合の位相同期回路１の動作の理解を容易にするため、最初に、電圧規定部６から出力される各電圧Ｖａ，Ｖｂを同一電圧（Ｖａ＝Ｖｂ）に規定した構成の位相同期回路１の動作について説明する。
【００２７】
この構成において、図３に示す区間Ｔａのように、位相比較対象信号Ｓｄの位相が基準信号Ｓｒの位相に対して遅れているときには、位相比較器２は、両信号Ｓｄ，Ｓｒの位相差に応じたパルス幅の負極性の第１パルス信号Ｓ１を位相比較対象信号Ｓｄの周期（基準信号Ｓｒの周期でもある）で出力すると共に、第２パルス信号Ｓ２の出力を停止する（第２パルス信号Ｓ２のレベルを電圧Ｖｂ（＝Ｖａ）に維持する）。ループフィルタ３は、両パルス信号Ｓ１，Ｓ２の各平均レベルの差分を積分して制御電圧Ｖｃを生成して出力する。この場合、第１パルス信号Ｓ１および第２パルス信号Ｓ２の「Ｈｉｇｈ」レベルが同一電圧値であり、かつ負極性の第１パルス信号Ｓ１のみが出力されている状態であるため、第１パルス信号Ｓ１の平均レベルが第２パルス信号Ｓ２の平均レベルよりも低くなる。このため、ループフィルタ３は、その制御電圧Ｖｃの電圧値を上昇させる。電圧制御発振器４は、制御電圧Ｖｃの電圧値の上昇に伴い、出力している出力信号Ｓｏの周波数（ｆｏ）を上昇させる。これにより、分周器５が出力信号Ｓｏを分周して出力する位相比較対象信号Ｓｄの周波数も上昇して、基準信号Ｓｒと位相比較対象信号Ｓｄとの間の位相差が減少する。
【００２８】
一方、図３に示す区間Ｔｂのように、位相比較対象信号Ｓｄの位相が基準信号Ｓｒの位相に対して進んでいるときには、位相比較器２は、両信号Ｓｄ，Ｓｒの位相差に応じたパルス幅に規定された負極性の第２パルス信号Ｓ２を位相比較対象信号Ｓｄの周期（基準信号Ｓｒの周期でもある）で出力すると共に、第１パルス信号Ｓ１の出力を停止する（第１パルス信号Ｓ１のレベルを電圧Ｖａに維持する）。ループフィルタ３は、両パルス信号Ｓ１，Ｓ２の各平均レベルの差分を積分して制御電圧Ｖｃを生成して出力する。この場合、第１パルス信号Ｓ１および第２パルス信号Ｓ２の「Ｈｉｇｈ」レベルが同一電圧値であり、かつ負極性の第２パルス信号Ｓ２のみが出力されている状態であるため、第２パルス信号Ｓ２の平均レベルが第１パルス信号Ｓ１の平均レベルよりも低くなる。このため、ループフィルタ３は、その制御電圧Ｖｃの電圧値を低下させる。電圧制御発振器４は、制御電圧Ｖｃの電圧値の低下に伴い、出力している出力信号Ｓｏの周波数（ｆｏ）を低下させる。これにより、分周器５が出力信号Ｓｏを分周して出力する位相比較対象信号Ｓｄの周波数も低下して、基準信号Ｓｒと位相比較対象信号Ｓｄとの間の位相差が減少する。
【００２９】
位相同期回路１では、位相比較器２、ループフィルタ３、電圧制御発振器４および分周器５が上記の動作を繰り返すことにより、最終的には、位相比較器２から出力される両パルス信号Ｓ１，Ｓ２の平均レベルが一致した状態に移行する。この際には、図３に示す区間Ｔｃのように、位相比較器２からの両パルス信号Ｓ１，Ｓ２の出力が停止した状態、すなわち、基準信号Ｓｒの位相に対して位相比較対象信号Ｓｄの位相が一致した状態（位相差がゼロの状態）であり、ループフィルタ３から出力される制御電圧Ｖｃが所定の電圧値で安定し、電圧制御発振器４から出力される出力信号Ｓｏの周波数（ｆｏ）が、基準信号Ｓｒの周波数（ｆｒ）のｎ倍の周波数で安定した状態（ロック状態）となる。しかしながら、このように電圧規定部６から出力される各電圧Ｖａ，Ｖｂを同一電圧に規定した構成での位相比較器２は、従来の位相比較器と同様にして、基準信号Ｓｒと位相比較対象信号Ｓｄとの間の位相差がゼロの状態、つまり図６に示す不感帯内でのロック状態となるため、ループ利得が著しく減少して、フィードバック系の安定性が低下した状態となっている。
【００３０】
次に、電圧規定部６から出力される各電圧Ｖａ，Ｖｂを異なる電圧（一例としてＶｂ＜Ｖａ）に規定した構成での位相比較器２の動作について説明する。
【００３１】
この構成においても、図４に示す区間Ｔａ（図３の区間Ｔａに対応する区間）のように、位相比較対象信号Ｓｄの位相が基準信号Ｓｒの位相に対して遅れているときには、位相比較器２は、両信号Ｓｄ，Ｓｒの位相差に応じたパルス幅の負極性の第１パルス信号Ｓ１を位相比較対象信号Ｓｄの周期（基準信号Ｓｒの周期でもある）で出力すると共に、第２パルス信号Ｓ２の出力を停止する（第２パルス信号Ｓ２のレベルを電圧Ｖｂに維持する）。ループフィルタ３は、両パルス信号Ｓ１，Ｓ２の各平均レベルの差分を積分して制御電圧Ｖｃを生成して出力する。この場合、第１パルス信号Ｓ１の「Ｈｉｇｈ」レベルよりも第２パルス信号Ｓ２の「Ｈｉｇｈ」レベルが低い電圧値であるが、第１パルス信号Ｓ１のパルス幅が所定幅よりも広いとき（つまり、両パルス信号Ｓ１，Ｓ２の位相差がα（位相同期回路１がロック状態のときの両パルス信号Ｓ１，Ｓ２の位相差）よりも大きいとき）には、第１パルス信号Ｓ１の平均レベルが第２パルス信号Ｓ２の平均レベルよりも低くなる。この場合には、ループフィルタ３は、その制御電圧Ｖｃの電圧値を上昇させ、電圧制御発振器４は、制御電圧Ｖｃの電圧値の上昇に伴い、出力している出力信号Ｓｏの周波数（ｆｏ）を上昇させる。これにより、分周器５が出力信号Ｓｏを分周して出力する位相比較対象信号Ｓｄの周波数も上昇して、基準信号Ｓｒと位相比較対象信号Ｓｄとの間の位相差が減少する。
【００３２】
一方、第１パルス信号Ｓ１の「Ｈｉｇｈ」レベルよりも第２パルス信号Ｓ２の「Ｈｉｇｈ」レベルが低い電圧値であるため、図４に示す区間Ｔｄのように、第１パルス信号Ｓ１が出力されている状態であっても、そのパルス幅が所定幅未満（つまり、両パルス信号Ｓ１，Ｓ２の位相差がα未満）のときには、第１パルス信号Ｓ１の平均レベルが第２パルス信号Ｓ２の平均レベルよりも高くなる。この場合には、ループフィルタ３は、その制御電圧Ｖｃの電圧値を低下させ、電圧制御発振器４は、制御電圧Ｖｃの電圧値の低下に伴い、出力している出力信号Ｓｏの周波数（ｆｏ）を低下させる。これにより、分周器５が出力信号Ｓｏを分周して出力する位相比較対象信号Ｓｄの周波数も低下して、基準信号Ｓｒと位相比較対象信号Ｓｄとの間の位相差が増加する。
【００３３】
また、図４に示す区間Ｔｂ（図３の区間Ｔｂに対応する区間）のように、位相比較対象信号Ｓｄの位相が基準信号Ｓｒの位相に対して進んでいるときには、上記した各電圧Ｖａ，Ｖｂを同一電圧とする構成と同様にして、位相比較器２、ループフィルタ３、電圧制御発振器４および分周器５が作動する。これにより、分周器５が出力信号Ｓｏを分周して出力する位相比較対象信号Ｓｄの周波数が低下して、基準信号Ｓｒと位相比較対象信号Ｓｄとの間の位相差が減少する。
【００３４】
位相同期回路１では、位相比較器２、ループフィルタ３、電圧制御発振器４および分周器５が上記の動作を繰り返すことにより、最終的には、位相比較器２から出力される両パルス信号Ｓ１，Ｓ２の平均レベルが一致した状態に移行する。本例では、電圧Ｖａに対して電圧Ｖｂが低い電圧値に規定されている。このため、位相同期回路１は、位相比較器２が、図５に示すように、所定幅で第１パルス信号Ｓ１を出力し、かつ第２パルス信号Ｓ２の出力を停止した状態、すなわち、基準信号Ｓｒに対して位相比較対象信号Ｓｄが位相αだけ遅れた状態（位相差がαの状態）でロック状態となる。したがって、この位相差αが図６に示す不感帯を超えて（不感帯を外れて）リニア領域に達するように、各電圧Ｖａ，Ｖｂの電圧差を規定することにより、位相同期回路１をこのリニア領域においてロック状態に移行させることができるため、ループ利得の低下が回避される。
【００３５】
このように、この位相同期回路１では、位相比較器２から出力される第１パルス信号Ｓ１および第２パルス信号Ｓ２のうちの一方のパルス信号の信号電圧（電圧Ｖａ，Ｖｂのうちの一方）を他方のパルス信号の信号電圧（電圧Ｖａ，Ｖｂのうちの他方）と異なる電圧値に規定する電圧規定部６を備えている。したがって、この位相同期回路１によれば、各電圧Ｖａ，Ｖｂの電圧差を調整することにより、位相比較器２に入力される基準信号Ｓｒと位相比較対象信号Ｓｄとの間に所定の位相差αを持たせた状態でロック状態に移行させることができ、このため、不感帯から外れた領域（リニア領域）においてロック状態に移行させることができる。この結果、デジタル型の位相比較器２を使用するメリット（キャプチャレンジが広いというメリット）を確保しつつ、デジタル型の位相比較器２が有する不感帯に起因したフィードバック系についての安定性の劣化を回避して（不感帯の影響を排除して）、安定した位相同期を実現することができる。また、フィードバックループのループ特性（具体的には、ループフィルタ３のゲイン特性および位相特性）に影響を与えることなく安定して位相同期を行えるため、出力信号Ｓｏの位相雑音を十分に低減することができる。
【００３６】
また、この位相同期回路１によれば、位相比較器２における第１パルス信号Ｓ１および第２パルス信号Ｓ２を出力する出力段をオープンコレクタ出力に構成したことにより、各パルス信号Ｓ１，Ｓ２が出力される出力端子をプルアップする抵抗２２，２３に印加する電圧Ｖａ，Ｖｂを変更するという簡単な構成でありながら、各パルス信号Ｓ１，Ｓ２の信号電圧（「Ｈｉｇｈ」レベルの電圧）を容易に変更することができる。
【００３７】
なお、上記の構成に限定されずに適宜変更が可能である。例えば、２系統の電圧Ｖａ，Ｖｂを独立して出力可能な電圧源２１を採用して、第１パルス信号Ｓ１および第２パルス信号Ｓ２の信号電圧（電圧Ｖａ，Ｖｂ）の双方を変更可能に構成することにより、信号電圧の設定の自由度を高めて、不感帯を避けたリニア領域で確実にロック状態に移行できるようにしているが、リニア領域でロック状態に移行させるためには、第１パルス信号Ｓ１および第２パルス信号Ｓ２の信号電圧のうちのいずれか一方の電圧値を変更可能に構成してもよい。このため、第１パルス信号Ｓ１および第２パルス信号Ｓ２の信号電圧のうちのいずれか一方を位相同期回路１を構成する各デジタル回路の電源電圧Ｖｃｃでプルアップし、残りの他方を抵抗を介して電圧規定部６から出力される電圧でプルアップする構成を採用することもできる。一例として、図２に示す電圧Ｖｂに代えて、各デジタル回路の電源電圧Ｖｃｃを抵抗２３に印加し、抵抗２２にのみ電圧規定部６から電圧Ｖａを印加する構成を採用することもできる。この構成によれば、電圧規定部６の電圧源２１を１系統の電源で構成して電圧Ｖａ，Ｖｂの電圧値を互いに異ならせることができるため、製品コストの低減を図ることができる。
【００３８】
また、位相比較器２における第１パルス信号Ｓ１および第２パルス信号Ｓ２の各出力端子を１本の抵抗２２，２３でプルアップする構成に代えて、図７に示すように、抵抗２４を介して所定の電圧（例えば電圧Ｖａ）を各出力端子のうちの１つに接続し、分圧部としての抵抗２５，２６で所定の電圧（同図では電圧Ｖａ）を分圧した電圧Ｖａ１を他の１つの出力端子に印加する構成を採用することもできる。この構成によれば、抵抗２５，２６の分圧比を変えることによって電圧Ｖａ１の電圧値を変更することができる。また、このように分圧した電圧Ｖａ１を１つの出力端子に印加する場合には、上記した所定の電圧として、電圧Ｖａに代えて各デジタル回路の電源電圧Ｖｃｃを使用する構成を採用することもできる。この構成では、電圧源２１を省いて、抵抗２４〜２６だけで電圧規定部６を構成することができる。
【００３９】
また、位相比較器２を構成するフリップフロップ１１，１２にＤフリップフロップを使用して構成しているが、これに限定されず、ＪＫフリップフロップやＲＳフリップフロップを使用して構成することもできる。また、位相比較器２から出力される第１パルス信号Ｓ１および第２パルス信号Ｓ２の各出力段を１つのトランジスタを用いたオープンコレクタ出力段としているが、差動回路などを用いたオープンコレクタ出力段としてもよいのは勿論である。また、分周器５を用いて、任意の周波数（ｆｏ）の出力信号Ｓｏを生成可能とした例について上記したが、分周器５を省いて、位相比較対象信号Ｓｄに代えて出力信号Ｓｏを位相比較器２に入力することにより、基準信号Ｓｒと同一周波数の出力信号Ｓｏを生成する構成を採用することもできる。
【符号の説明】
【００４０】
１ 位相同期回路
２ 位相比較器
３ ループフィルタ
４ 電圧制御発振器
６ 電圧規定部
２１ 電圧源
２２〜２６ 抵抗
Ｓ１ 第１パルス信号
Ｓ２ 第２パルス信号
Ｓｄ 位相比較対象信号
Ｓｏ 出力信号
Ｓｒ 基準信号
【技術分野】
【０００１】
本発明は、出力信号の位相を入力信号の位相に同期させる位相同期回路に関するものである。
【背景技術】
【０００２】
この種の位相同期回路として、下記特許文献１に開示された位相同期回路（ＰＬＬ回路）が知られている。この位相同期回路は、電圧制御発振器（ＶＣＯ）と、参照信号と電圧制御発振器の出力成分信号との周波数差および位相差をデジタル検出する位相周波数比較型の第１の位相比較器と、参照信号と電圧制御発振器の出力成分信号との周波数差および位相差をビート検出するアナログミキサ型の第２の位相比較器と、第２の位相比較器のビート出力を受け、ビート周波数が所定周波数より大きいか否かを判定する判定回路と、第１の位相比較器または第２の位相比較器の検出出力を受け、電圧制御発振器の出力成分信号を参照信号に同期させる方向にループの応答特性を決定するループフィルタと、判定回路で第２の位相比較器のビート出力が所定周波数より大きいと判定されたとき、第１の位相比較器の検出出力をループフィルタへ入力させ、ビート出力が所定周波数より小さいと判定されたとき、第２の位相比較器の検出出力をループフィルタに入力させる切換回路とを備えている。
【０００３】
この場合、デジタル型の位相比較器を使用した位相同期回路には、キャプチャレンジが広いというメリットがある一方で、デジタル回路の遅延性による不感帯がロック付近（位相差０°付近）に生じており、ロック付近でのループ利得が著しく減少して、フィードバック系の安定性が劣化するというデメリットも存在している。このため、上記位相同期回路では、デジタル型の第１の位相比較器およびアナログ型の第２の位相比較器の双方を備え、参照信号と電圧制御発振器の出力成分信号との周波数差が所定周波数以上のときには、キャプチャレンジの広い第１の位相比較器を用いて、電圧制御発振器の出力成分信号の周波数を参照信号に近づく方向に引き込ませている。また、この引き込みに起因して、参照信号と電圧制御発振器の出力成分信号との周波数差が所定周波数以下になったときには、第２の位相比較器に切り換えて、その後は第２の位相比較器の検出出力により、電圧制御発振器の出力成分信号を参照信号にロックさせている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平４−１３９９１７号公報（第１−２頁、第１図）
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところが、上記の位相同期回路には、以下の解決すべき課題が存在している。すなわち、この位相同期回路には、デジタル型の位相比較器だけでなく、アナログ型の位相比較器や切換回路が必要となるため、その分だけ回路規模が大きくなる結果、製品コストが上昇するという解決すべき課題が存在している。
【０００６】
本発明は、かかる課題を解決すべくなされたものであり、デジタル型の位相比較器だけで構成しつつ、不感帯の影響を排除して出力信号の位相雑音を低減し得る位相同期回路を提供することを主目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成すべく請求項１記載の位相同期回路は、制御電圧に応じた周波数の出力信号を出力する電圧制御発振器と、前記出力信号および当該出力信号の分周信号のいずれか一方を位相比較対象信号として入力すると共に基準信号を入力して、当該位相比較対象信号の位相が当該基準信号の位相に対して遅れているときには当該両信号の位相差に応じたパルス幅の第１パルス信号を出力し、当該位相比較対象信号の位相が当該基準信号の位相に対して進んでいるときには当該両信号の位相差に応じたパルス幅の第２パルス信号を出力する位相比較器と、前記第１パルス信号および前記第２パルス信号を入力すると共に、当該両パルス信号の差分に基づいて前記制御電圧を生成して出力するループフィルタとを備え、前記両パルス信号のうちの一方のパルス信号の信号電圧を他方のパルス信号の信号電圧と異なる電圧に規定する電圧規定部を備えている。
【０００８】
また、請求項２記載の位相同期回路は、請求項１記載の位相同期回路において、前記電圧規定部は、前記第１パルス信号の前記信号電圧を規定する電圧および前記第２パルス信号の前記信号電圧を規定する電圧を出力する電圧源を備えている。
【０００９】
また、請求項３記載の位相同期回路は、請求項１記載の位相同期回路において、前記電圧規定部は、前記一方のパルス信号の前記信号電圧を規定する電圧を出力する電圧源と、当該電圧源から出力される当該電圧を分圧すると共に当該分圧した電圧で前記他方のパルス信号の前記信号電圧を規定する分圧部とを備えている。
【００１０】
また、請求項４記載の位相同期回路は、請求項１から３のいずれかに記載の位相同期回路において、前記位相比較器は、前記両パルス信号を出力する出力段がオープンコレクタ出力に構成されている。
【発明の効果】
【００１１】
請求項１記載の位相同期回路では、位相比較器から出力される第１パルス信号および第２パルス信号のうちの一方のパルス信号の信号電圧を他方のパルス信号の信号電圧と異なる電圧に規定する電圧規定部を備えている。
【００１２】
したがって、この位相同期回路によれば、両パルス信号の信号電圧の電圧差を調整することにより、位相比較器に入力される基準信号と位相比較対象信号との間に所定の位相差を持たせた状態でロック状態に移行させることができ、このため、不感帯から外れた領域（リニア領域）においてロック状態に移行させることができる。この結果、デジタル型の位相比較器を使用するメリット（キャプチャレンジが広いというメリット）を確保しつつ、デジタル型の位相比較器が有する不感帯に起因したフィードバック系についての安定性の劣化を回避して（不感帯の影響を排除して）、安定した位相同期を実現することができる。また、フィードバックループのループ特性（具体的には、ループフィルタのゲイン特性および位相特性）に影響を与えることなく安定して位相同期を行えるため、出力信号の位相雑音を十分に低減することができる。
【００１３】
また、請求項２記載の位相同期回路によれば、第１パルス信号の信号電圧を規定する電圧および第２パルス信号の信号電圧を規定する電圧を出力する電圧源、つまり２系統の電圧を独立して出力可能な電圧源を備えて電圧規定部を構成したことにより、第１パルス信号および第２パルス信号の信号電圧の双方を変更することが可能となり、信号電圧の設定の自由度を高めて、不感帯を避けたリニア領域でのロック状態に確実に移行させることができる。
【００１４】
また、請求項３記載の位相同期回路によれば、第１パルス信号および第２パルス信号のうちの一方のパルス信号の信号電圧を規定する電圧を出力する電圧源と、電圧源から出力される電圧を分圧すると共に分圧した電圧で第１パルス信号および第２パルス信号のうちの他方のパルス信号の信号電圧を規定する分圧部とを備えて電圧規定部を構成したことにより、電圧規定部の電圧源を１系統の電源で構成しつつ、分圧部で他方のパルス信号の信号電圧を一方のパルス信号の信号電圧と異ならせることができるため、不感帯を避けたリニア領域でのロック状態に確実に移行させつつ、製品コストの低減を図ることができる。
【００１５】
また、請求項４記載の位相同期回路によれば、位相比較器における両パルス信号を出力する出力段をオープンコレクタ出力に構成したことにより、各パルス信号が出力される出力端子をプルアップする抵抗に印加する電圧を変更するという簡単な構成でありながら、各パルス信号の信号電圧を容易に変更することができる。
【図面の簡単な説明】
【００１６】
【図１】位相同期回路１の構成図である。
【図２】位相比較器２および電圧規定部６の回路図である。
【図３】位相同期回路１の動作を説明するための波形図である（Ｖａ＝Ｖｂの場合）。
【図４】位相同期回路１の動作を説明するための波形図である（Ｖａ＞Ｖｂの場合）。
【図５】図４の構成におけるロック状態での波形図である。
【図６】位相同期回路１の不感帯を説明するための説明図である。
【図７】他の電圧規定部６の回路図である。
【発明を実施するための形態】
【００１７】
以下、添付図面を参照して、本発明に係る位相同期回路１の実施の形態について説明する。
【００１８】
まず、位相同期回路１の構成について、図面を参照して説明する。
【００１９】
位相同期回路１は、図１に示すように、デジタル型の位相比較器２、ループフィルタ３、電圧制御発振器（ＶＣＯ）４、分周器５および電圧規定部６を備え、出力信号Ｓｏを分周したパルス信号としての分周信号である位相比較対象信号Ｓｄの位相をパルス信号としての基準信号Ｓｒの位相に一致させる機能を備えている。
【００２０】
位相比較器２は、一例として、図２に示すように、２つのフリップフロップ（本例では一例としてＤフリップフロップ）１１，１２、１つのＮＡＮＤ素子１３、および２つのＮＰＮ型バイポーラトランジスタ（以下、「トランジスタ」ともいう）１４，１５を備え、デジタル回路で構成されている。具体的には、各フリップフロップ１１，１２の入力端子（Ｄ）は、各フリップフロップ１１，１２の電源電圧Ｖｃｃにプルアップされている。また、各フリップフロップ１１，１２の非反転出力端子（Ｑ１）は、ＮＡＮＤ素子１３の入力端子に接続されている。また、各フリップフロップ１１，１２の非反転出力端子（Ｑ１）は、トランジスタ１４，１５のベース端子にそれぞれ接続されている。また、各フリップフロップ１１，１２のクリア端子（リセット端子。ＣＲ）は、ＮＡＮＤ素子１３の出力端子に接続されている。また、フリップフロップ１１のクロック端子には、基準信号Ｓｒが入力され、フリップフロップ１２のクロック端子には、分周器５が出力信号Ｓｏを分周して生成した分周信号が位相比較対象信号Ｓｄとして入力される。トランジスタ１４，１５は、各々のエミッタ端子がグランドに接続されると共に、各々のコレクタ端子が位相比較器２の２つの出力端子（不図示）に接続されて、オープンコレクタ型の出力段を構成する。
【００２１】
この構成により、位相比較器２は、各トランジスタ１４，１５のコレクタ端子が抵抗を介して同一電圧にプルアップされ（図２に示す電圧Ｖａと電圧Ｖｂが等しいとき）、かつ基準信号Ｓｒおよび位相比較対象信号Ｓｄが入力されている状態において、図３における区間Ｔａのように位相比較対象信号Ｓｄの位相が基準信号Ｓｒの位相に対して遅れているときには、両信号Ｓｄ，Ｓｒの位相差に応じたパルス幅の第１パルス信号（パルス信号）Ｓ１を位相比較対象信号Ｓｄの周期（基準信号Ｓｒの周期でもある）で出力する。具体的には、位相比較器２は、基準信号Ｓｒの立ち上がりに同期して「Ｈｉｇｈ」レベル（信号電圧Ｖａ。以下、「電圧Ｖａ」ともいう）から「Ｌｏｗ」レベルに移行し、位相比較対象信号Ｓｄの立ち上がりに同期して「Ｌｏｗ」レベルから「Ｈｉｇｈ」レベルに移行する第１パルス信号Ｓ１（負極性のパルス信号）を出力する。また、図３における区間Ｔｂのように、位相比較対象信号Ｓｄの位相が基準信号Ｓｒの位相に対して進んでいるときには、位相比較器２は、両信号Ｓｄ，Ｓｒの位相差に応じたパルス幅の第２パルス信号（パルス信号）Ｓ２を位相比較対象信号Ｓｄの周期（基準信号Ｓｒの周期でもある）で出力する。具体的には、位相比較器２は、位相比較対象信号Ｓｄの立ち上がりに同期して「Ｈｉｇｈ」レベル（信号電圧Ｖｂ。以下、「電圧Ｖｂ」ともいう）から「Ｌｏｗ」レベルに移行し、基準信号Ｓｒの立ち上がりに同期して「Ｌｏｗ」レベルから「Ｈｉｇｈ」レベルに移行する第２パルス信号Ｓ２（負極性のパルス信号）を出力する。
【００２２】
一方、図３における区間Ｔｃのように、位相比較対象信号Ｓｄの位相が基準信号Ｓｒの位相と一致しているときには、位相比較器２は、第１パルス信号Ｓ１および第２パルス信号Ｓ２のいずれも出力しない。つまり、第１パルス信号Ｓ１および第２パルス信号Ｓ２は、「Ｈｉｇｈ」レベルに維持された状態となる。
【００２３】
ループフィルタ３は、第１パルス信号Ｓ１および第２パルス信号Ｓ２を入力すると共に、両パルス信号Ｓ１，Ｓ２の差分に基づいて制御電圧Ｖｃを生成して出力する。本例では一例として、ループフィルタ３は、演算増幅器などを用いて積分器として構成されて、両パルス信号Ｓ１，Ｓ２の各平均レベルの差分を積分することにより、この差分に応じて電圧値が変化する制御電圧Ｖｃを生成する。本例では、ループフィルタ３は、第１パルス信号Ｓ１の平均レベルが第２パルス信号Ｓ２の平均レベルよりも低いときには、制御電圧Ｖｃの電圧値を上昇させ、また第１パルス信号Ｓ１の平均レベルが第２パルス信号Ｓ２の平均レベルよりも高いときには、制御電圧Ｖｃの電圧値を低下させる。電圧制御発振器４は、制御電圧Ｖｃに応じた周波数（ｆｏ）の出力信号Ｓｏを出力する。一例として、電圧制御発振器４は、制御電圧Ｖｃの電圧値の上昇に伴い、出力信号Ｓｏの周波数（ｆｏ）を上昇させ、制御電圧Ｖｃの電圧値の低下に伴い、出力信号Ｓｏの周波数（ｆｏ）を低下させる。分周器５は、設定された分周比（１／ｎ：ｎは所定の正の実数）で出力信号Ｓｏを分周して、位相比較対象信号Ｓｄとして出力する。
【００２４】
電圧規定部６は、一例として、電圧源２１、および２本の抵抗２２，２３を備えている。この場合、電圧源２１は、２系統の電圧Ｖａ，Ｖｂを独立して出力可能に構成されると共に、各電圧Ｖａ，Ｖｂを個別に調整可能（例えば、＋５ボルト〜＋４ボルトの範囲内で調整可能）に構成されている。抵抗２２は、電圧Ｖａ用の出力端子と位相比較器２のトランジスタ１４のコレクタ端子（位相比較器２の一方の出力端子）との間に接続され、抵抗２３は、電圧Ｖｂ用の出力端子と位相比較器２のトランジスタ１５のコレクタ端子（位相比較器２の他方の出力端子）との間に接続されている。この構成により、電圧規定部６は、図２に示すように、位相比較器２の一方の出力端子（つまり、トランジスタ１４のコレクタ端子）を抵抗２２を介して電圧Ｖａにプルアップし、位相比較器２の他方の出力端子（つまり、トランジスタ１５のコレクタ端子）を抵抗２３を介して電圧Ｖｂにプルアップする。
【００２５】
次に、位相同期回路１の動作について説明する。なお、発明の理解を容易にするため、分周器５から出力される位相比較対象信号Ｓｄの周波数（ｆｏ／ｎ）と、基準信号Ｓｒの周波数（ｆｒ）とがほぼ同じ状態にあるものとする。
【００２６】
後述するように各電圧Ｖａ，Ｖｂを異なる電圧に規定した場合の位相同期回路１の動作の理解を容易にするため、最初に、電圧規定部６から出力される各電圧Ｖａ，Ｖｂを同一電圧（Ｖａ＝Ｖｂ）に規定した構成の位相同期回路１の動作について説明する。
【００２７】
この構成において、図３に示す区間Ｔａのように、位相比較対象信号Ｓｄの位相が基準信号Ｓｒの位相に対して遅れているときには、位相比較器２は、両信号Ｓｄ，Ｓｒの位相差に応じたパルス幅の負極性の第１パルス信号Ｓ１を位相比較対象信号Ｓｄの周期（基準信号Ｓｒの周期でもある）で出力すると共に、第２パルス信号Ｓ２の出力を停止する（第２パルス信号Ｓ２のレベルを電圧Ｖｂ（＝Ｖａ）に維持する）。ループフィルタ３は、両パルス信号Ｓ１，Ｓ２の各平均レベルの差分を積分して制御電圧Ｖｃを生成して出力する。この場合、第１パルス信号Ｓ１および第２パルス信号Ｓ２の「Ｈｉｇｈ」レベルが同一電圧値であり、かつ負極性の第１パルス信号Ｓ１のみが出力されている状態であるため、第１パルス信号Ｓ１の平均レベルが第２パルス信号Ｓ２の平均レベルよりも低くなる。このため、ループフィルタ３は、その制御電圧Ｖｃの電圧値を上昇させる。電圧制御発振器４は、制御電圧Ｖｃの電圧値の上昇に伴い、出力している出力信号Ｓｏの周波数（ｆｏ）を上昇させる。これにより、分周器５が出力信号Ｓｏを分周して出力する位相比較対象信号Ｓｄの周波数も上昇して、基準信号Ｓｒと位相比較対象信号Ｓｄとの間の位相差が減少する。
【００２８】
一方、図３に示す区間Ｔｂのように、位相比較対象信号Ｓｄの位相が基準信号Ｓｒの位相に対して進んでいるときには、位相比較器２は、両信号Ｓｄ，Ｓｒの位相差に応じたパルス幅に規定された負極性の第２パルス信号Ｓ２を位相比較対象信号Ｓｄの周期（基準信号Ｓｒの周期でもある）で出力すると共に、第１パルス信号Ｓ１の出力を停止する（第１パルス信号Ｓ１のレベルを電圧Ｖａに維持する）。ループフィルタ３は、両パルス信号Ｓ１，Ｓ２の各平均レベルの差分を積分して制御電圧Ｖｃを生成して出力する。この場合、第１パルス信号Ｓ１および第２パルス信号Ｓ２の「Ｈｉｇｈ」レベルが同一電圧値であり、かつ負極性の第２パルス信号Ｓ２のみが出力されている状態であるため、第２パルス信号Ｓ２の平均レベルが第１パルス信号Ｓ１の平均レベルよりも低くなる。このため、ループフィルタ３は、その制御電圧Ｖｃの電圧値を低下させる。電圧制御発振器４は、制御電圧Ｖｃの電圧値の低下に伴い、出力している出力信号Ｓｏの周波数（ｆｏ）を低下させる。これにより、分周器５が出力信号Ｓｏを分周して出力する位相比較対象信号Ｓｄの周波数も低下して、基準信号Ｓｒと位相比較対象信号Ｓｄとの間の位相差が減少する。
【００２９】
位相同期回路１では、位相比較器２、ループフィルタ３、電圧制御発振器４および分周器５が上記の動作を繰り返すことにより、最終的には、位相比較器２から出力される両パルス信号Ｓ１，Ｓ２の平均レベルが一致した状態に移行する。この際には、図３に示す区間Ｔｃのように、位相比較器２からの両パルス信号Ｓ１，Ｓ２の出力が停止した状態、すなわち、基準信号Ｓｒの位相に対して位相比較対象信号Ｓｄの位相が一致した状態（位相差がゼロの状態）であり、ループフィルタ３から出力される制御電圧Ｖｃが所定の電圧値で安定し、電圧制御発振器４から出力される出力信号Ｓｏの周波数（ｆｏ）が、基準信号Ｓｒの周波数（ｆｒ）のｎ倍の周波数で安定した状態（ロック状態）となる。しかしながら、このように電圧規定部６から出力される各電圧Ｖａ，Ｖｂを同一電圧に規定した構成での位相比較器２は、従来の位相比較器と同様にして、基準信号Ｓｒと位相比較対象信号Ｓｄとの間の位相差がゼロの状態、つまり図６に示す不感帯内でのロック状態となるため、ループ利得が著しく減少して、フィードバック系の安定性が低下した状態となっている。
【００３０】
次に、電圧規定部６から出力される各電圧Ｖａ，Ｖｂを異なる電圧（一例としてＶｂ＜Ｖａ）に規定した構成での位相比較器２の動作について説明する。
【００３１】
この構成においても、図４に示す区間Ｔａ（図３の区間Ｔａに対応する区間）のように、位相比較対象信号Ｓｄの位相が基準信号Ｓｒの位相に対して遅れているときには、位相比較器２は、両信号Ｓｄ，Ｓｒの位相差に応じたパルス幅の負極性の第１パルス信号Ｓ１を位相比較対象信号Ｓｄの周期（基準信号Ｓｒの周期でもある）で出力すると共に、第２パルス信号Ｓ２の出力を停止する（第２パルス信号Ｓ２のレベルを電圧Ｖｂに維持する）。ループフィルタ３は、両パルス信号Ｓ１，Ｓ２の各平均レベルの差分を積分して制御電圧Ｖｃを生成して出力する。この場合、第１パルス信号Ｓ１の「Ｈｉｇｈ」レベルよりも第２パルス信号Ｓ２の「Ｈｉｇｈ」レベルが低い電圧値であるが、第１パルス信号Ｓ１のパルス幅が所定幅よりも広いとき（つまり、両パルス信号Ｓ１，Ｓ２の位相差がα（位相同期回路１がロック状態のときの両パルス信号Ｓ１，Ｓ２の位相差）よりも大きいとき）には、第１パルス信号Ｓ１の平均レベルが第２パルス信号Ｓ２の平均レベルよりも低くなる。この場合には、ループフィルタ３は、その制御電圧Ｖｃの電圧値を上昇させ、電圧制御発振器４は、制御電圧Ｖｃの電圧値の上昇に伴い、出力している出力信号Ｓｏの周波数（ｆｏ）を上昇させる。これにより、分周器５が出力信号Ｓｏを分周して出力する位相比較対象信号Ｓｄの周波数も上昇して、基準信号Ｓｒと位相比較対象信号Ｓｄとの間の位相差が減少する。
【００３２】
一方、第１パルス信号Ｓ１の「Ｈｉｇｈ」レベルよりも第２パルス信号Ｓ２の「Ｈｉｇｈ」レベルが低い電圧値であるため、図４に示す区間Ｔｄのように、第１パルス信号Ｓ１が出力されている状態であっても、そのパルス幅が所定幅未満（つまり、両パルス信号Ｓ１，Ｓ２の位相差がα未満）のときには、第１パルス信号Ｓ１の平均レベルが第２パルス信号Ｓ２の平均レベルよりも高くなる。この場合には、ループフィルタ３は、その制御電圧Ｖｃの電圧値を低下させ、電圧制御発振器４は、制御電圧Ｖｃの電圧値の低下に伴い、出力している出力信号Ｓｏの周波数（ｆｏ）を低下させる。これにより、分周器５が出力信号Ｓｏを分周して出力する位相比較対象信号Ｓｄの周波数も低下して、基準信号Ｓｒと位相比較対象信号Ｓｄとの間の位相差が増加する。
【００３３】
また、図４に示す区間Ｔｂ（図３の区間Ｔｂに対応する区間）のように、位相比較対象信号Ｓｄの位相が基準信号Ｓｒの位相に対して進んでいるときには、上記した各電圧Ｖａ，Ｖｂを同一電圧とする構成と同様にして、位相比較器２、ループフィルタ３、電圧制御発振器４および分周器５が作動する。これにより、分周器５が出力信号Ｓｏを分周して出力する位相比較対象信号Ｓｄの周波数が低下して、基準信号Ｓｒと位相比較対象信号Ｓｄとの間の位相差が減少する。
【００３４】
位相同期回路１では、位相比較器２、ループフィルタ３、電圧制御発振器４および分周器５が上記の動作を繰り返すことにより、最終的には、位相比較器２から出力される両パルス信号Ｓ１，Ｓ２の平均レベルが一致した状態に移行する。本例では、電圧Ｖａに対して電圧Ｖｂが低い電圧値に規定されている。このため、位相同期回路１は、位相比較器２が、図５に示すように、所定幅で第１パルス信号Ｓ１を出力し、かつ第２パルス信号Ｓ２の出力を停止した状態、すなわち、基準信号Ｓｒに対して位相比較対象信号Ｓｄが位相αだけ遅れた状態（位相差がαの状態）でロック状態となる。したがって、この位相差αが図６に示す不感帯を超えて（不感帯を外れて）リニア領域に達するように、各電圧Ｖａ，Ｖｂの電圧差を規定することにより、位相同期回路１をこのリニア領域においてロック状態に移行させることができるため、ループ利得の低下が回避される。
【００３５】
このように、この位相同期回路１では、位相比較器２から出力される第１パルス信号Ｓ１および第２パルス信号Ｓ２のうちの一方のパルス信号の信号電圧（電圧Ｖａ，Ｖｂのうちの一方）を他方のパルス信号の信号電圧（電圧Ｖａ，Ｖｂのうちの他方）と異なる電圧値に規定する電圧規定部６を備えている。したがって、この位相同期回路１によれば、各電圧Ｖａ，Ｖｂの電圧差を調整することにより、位相比較器２に入力される基準信号Ｓｒと位相比較対象信号Ｓｄとの間に所定の位相差αを持たせた状態でロック状態に移行させることができ、このため、不感帯から外れた領域（リニア領域）においてロック状態に移行させることができる。この結果、デジタル型の位相比較器２を使用するメリット（キャプチャレンジが広いというメリット）を確保しつつ、デジタル型の位相比較器２が有する不感帯に起因したフィードバック系についての安定性の劣化を回避して（不感帯の影響を排除して）、安定した位相同期を実現することができる。また、フィードバックループのループ特性（具体的には、ループフィルタ３のゲイン特性および位相特性）に影響を与えることなく安定して位相同期を行えるため、出力信号Ｓｏの位相雑音を十分に低減することができる。
【００３６】
また、この位相同期回路１によれば、位相比較器２における第１パルス信号Ｓ１および第２パルス信号Ｓ２を出力する出力段をオープンコレクタ出力に構成したことにより、各パルス信号Ｓ１，Ｓ２が出力される出力端子をプルアップする抵抗２２，２３に印加する電圧Ｖａ，Ｖｂを変更するという簡単な構成でありながら、各パルス信号Ｓ１，Ｓ２の信号電圧（「Ｈｉｇｈ」レベルの電圧）を容易に変更することができる。
【００３７】
なお、上記の構成に限定されずに適宜変更が可能である。例えば、２系統の電圧Ｖａ，Ｖｂを独立して出力可能な電圧源２１を採用して、第１パルス信号Ｓ１および第２パルス信号Ｓ２の信号電圧（電圧Ｖａ，Ｖｂ）の双方を変更可能に構成することにより、信号電圧の設定の自由度を高めて、不感帯を避けたリニア領域で確実にロック状態に移行できるようにしているが、リニア領域でロック状態に移行させるためには、第１パルス信号Ｓ１および第２パルス信号Ｓ２の信号電圧のうちのいずれか一方の電圧値を変更可能に構成してもよい。このため、第１パルス信号Ｓ１および第２パルス信号Ｓ２の信号電圧のうちのいずれか一方を位相同期回路１を構成する各デジタル回路の電源電圧Ｖｃｃでプルアップし、残りの他方を抵抗を介して電圧規定部６から出力される電圧でプルアップする構成を採用することもできる。一例として、図２に示す電圧Ｖｂに代えて、各デジタル回路の電源電圧Ｖｃｃを抵抗２３に印加し、抵抗２２にのみ電圧規定部６から電圧Ｖａを印加する構成を採用することもできる。この構成によれば、電圧規定部６の電圧源２１を１系統の電源で構成して電圧Ｖａ，Ｖｂの電圧値を互いに異ならせることができるため、製品コストの低減を図ることができる。
【００３８】
また、位相比較器２における第１パルス信号Ｓ１および第２パルス信号Ｓ２の各出力端子を１本の抵抗２２，２３でプルアップする構成に代えて、図７に示すように、抵抗２４を介して所定の電圧（例えば電圧Ｖａ）を各出力端子のうちの１つに接続し、分圧部としての抵抗２５，２６で所定の電圧（同図では電圧Ｖａ）を分圧した電圧Ｖａ１を他の１つの出力端子に印加する構成を採用することもできる。この構成によれば、抵抗２５，２６の分圧比を変えることによって電圧Ｖａ１の電圧値を変更することができる。また、このように分圧した電圧Ｖａ１を１つの出力端子に印加する場合には、上記した所定の電圧として、電圧Ｖａに代えて各デジタル回路の電源電圧Ｖｃｃを使用する構成を採用することもできる。この構成では、電圧源２１を省いて、抵抗２４〜２６だけで電圧規定部６を構成することができる。
【００３９】
また、位相比較器２を構成するフリップフロップ１１，１２にＤフリップフロップを使用して構成しているが、これに限定されず、ＪＫフリップフロップやＲＳフリップフロップを使用して構成することもできる。また、位相比較器２から出力される第１パルス信号Ｓ１および第２パルス信号Ｓ２の各出力段を１つのトランジスタを用いたオープンコレクタ出力段としているが、差動回路などを用いたオープンコレクタ出力段としてもよいのは勿論である。また、分周器５を用いて、任意の周波数（ｆｏ）の出力信号Ｓｏを生成可能とした例について上記したが、分周器５を省いて、位相比較対象信号Ｓｄに代えて出力信号Ｓｏを位相比較器２に入力することにより、基準信号Ｓｒと同一周波数の出力信号Ｓｏを生成する構成を採用することもできる。
【符号の説明】
【００４０】
１ 位相同期回路
２ 位相比較器
３ ループフィルタ
４ 電圧制御発振器
６ 電圧規定部
２１ 電圧源
２２〜２６ 抵抗
Ｓ１ 第１パルス信号
Ｓ２ 第２パルス信号
Ｓｄ 位相比較対象信号
Ｓｏ 出力信号
Ｓｒ 基準信号
【特許請求の範囲】
【請求項１】
制御電圧に応じた周波数の出力信号を出力する電圧制御発振器と、
前記出力信号および当該出力信号の分周信号のいずれか一方を位相比較対象信号として入力すると共に基準信号を入力して、当該位相比較対象信号の位相が当該基準信号の位相に対して遅れているときには当該両信号の位相差に応じたパルス幅の第１パルス信号を出力し、当該位相比較対象信号の位相が当該基準信号の位相に対して進んでいるときには当該両信号の位相差に応じたパルス幅の第２パルス信号を出力する位相比較器と、
前記第１パルス信号および前記第２パルス信号を入力すると共に、当該両パルス信号の差分に基づいて前記制御電圧を生成して出力するループフィルタとを備え、
前記両パルス信号のうちの一方のパルス信号の信号電圧を他方のパルス信号の信号電圧と異なる電圧に規定する電圧規定部を備えている位相比較回路。
【請求項２】
前記電圧規定部は、前記第１パルス信号の前記信号電圧を規定する電圧および前記第２パルス信号の前記信号電圧を規定する電圧を出力する電圧源を備えている請求項１記載の位相比較回路。
【請求項３】
前記電圧規定部は、前記一方のパルス信号の前記信号電圧を規定する電圧を出力する電圧源と、当該電圧源から出力される当該電圧を分圧すると共に当該分圧した電圧で前記他方のパルス信号の前記信号電圧を規定する分圧部とを備えている請求項１記載の位相比較回路。
【請求項４】
前記位相比較器は、前記両パルス信号を出力する出力段がオープンコレクタ出力に構成されている請求項１から３のいずれかに記載の位相比較回路。
【請求項１】
制御電圧に応じた周波数の出力信号を出力する電圧制御発振器と、
前記出力信号および当該出力信号の分周信号のいずれか一方を位相比較対象信号として入力すると共に基準信号を入力して、当該位相比較対象信号の位相が当該基準信号の位相に対して遅れているときには当該両信号の位相差に応じたパルス幅の第１パルス信号を出力し、当該位相比較対象信号の位相が当該基準信号の位相に対して進んでいるときには当該両信号の位相差に応じたパルス幅の第２パルス信号を出力する位相比較器と、
前記第１パルス信号および前記第２パルス信号を入力すると共に、当該両パルス信号の差分に基づいて前記制御電圧を生成して出力するループフィルタとを備え、
前記両パルス信号のうちの一方のパルス信号の信号電圧を他方のパルス信号の信号電圧と異なる電圧に規定する電圧規定部を備えている位相比較回路。
【請求項２】
前記電圧規定部は、前記第１パルス信号の前記信号電圧を規定する電圧および前記第２パルス信号の前記信号電圧を規定する電圧を出力する電圧源を備えている請求項１記載の位相比較回路。
【請求項３】
前記電圧規定部は、前記一方のパルス信号の前記信号電圧を規定する電圧を出力する電圧源と、当該電圧源から出力される当該電圧を分圧すると共に当該分圧した電圧で前記他方のパルス信号の前記信号電圧を規定する分圧部とを備えている請求項１記載の位相比較回路。
【請求項４】
前記位相比較器は、前記両パルス信号を出力する出力段がオープンコレクタ出力に構成されている請求項１から３のいずれかに記載の位相比較回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２０１０−２２６３２７（Ｐ２０１０−２２６３２７Ａ）
【公開日】平成２２年１０月７日（２０１０．１０．７）
【国際特許分類】
【出願番号】特願２００９−７０２７９（Ｐ２００９−７０２７９）
【出願日】平成２１年３月２３日（２００９．３．２３）
【出願人】（０００２２７１８０）日置電機株式会社 (982)
【Ｆターム（参考）】
【公開日】平成２２年１０月７日（２０１０．１０．７）
【国際特許分類】
【出願日】平成２１年３月２３日（２００９．３．２３）
【出願人】（０００２２７１８０）日置電機株式会社 (982)
【Ｆターム（参考）】
[ Back to top ]