側壁構造化スイッチャブル抵抗器セル
【課題】抵抗を大きくして感知されやすくするとともに、リセット電流を小さくし、製造中の損傷も抑制できる抵抗率スイッチング素子を提供する。
【解決手段】第1の伝導性電極28を形成するステップと、第1の伝導性電極28の上に絶縁構造13を形成するステップと、絶縁構造の側壁上に抵抗率スイッチング素子14を形成するステップと、抵抗率スイッチング素子14の上に第2の伝導性電極26を形成するステップと、第1の伝導性電極28および第2の伝導性電極26の間に抵抗率スイッチング素子14と直列にステアリング素子を形成するステップと、を含み、第1の伝導性電極28から第2の伝導性電極26への第1の方向における抵抗率スイッチング素子14の高さTは第1の方向に垂直な第2の方向における抵抗率スイッチング素子14の厚さIより大きい。
【解決手段】第1の伝導性電極28を形成するステップと、第1の伝導性電極28の上に絶縁構造13を形成するステップと、絶縁構造の側壁上に抵抗率スイッチング素子14を形成するステップと、抵抗率スイッチング素子14の上に第2の伝導性電極26を形成するステップと、第1の伝導性電極28および第2の伝導性電極26の間に抵抗率スイッチング素子14と直列にステアリング素子を形成するステップと、を含み、第1の伝導性電極28から第2の伝導性電極26への第1の方向における抵抗率スイッチング素子14の高さTは第1の方向に垂直な第2の方向における抵抗率スイッチング素子14の厚さIより大きい。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、一般的には半導体デバイスを作る方法に関し、特に半導体不揮発性メモリセルを作る方法に関する。
【背景技術】
【0002】
関連特許出願との相互参照
本願は、2008年4月11日に出願された米国仮特許出願第61/071,093号(特許文献1)および2008年6月30日に出願された米国特許出願第12/216,110号(特許文献2)の利益を主張し、その両方の全体が本願明細書において参照により援用されている。
【0003】
半導体材料から作られたデバイスは、電気的なコンポーネントおよびシステムにおいてメモリ回路を作るために使用される。メモリ回路は、データおよび命令セットがその中に格納されるので、そのようなデバイスのバックボーンである。そのような回路において単位面積当たりのメモリ素子の数を最大にすれば、そのコストは最小になるので、そのようなメモリ素子数の最大化は、そのような回路の設計における主要なモチベーションである。
【0004】
図1は代表的な従来技術のメモリセル20を示し、これは、セルのステアリング素子としての垂直向きのシリンダ状柱形の接合ダイオード22と、アンチヒューズ誘電体または金属酸化物抵抗率スイッチング層などの記憶素子24とを含む。ダイオード22および記憶素子24は、頂部26および底部28の導体または電極の間に置かれている。垂直向きの接合ダイオード22は、pinダイオードを形成するために、第1の導電型(n形など)の強くドープされた半導体領域30と、ドープされていない半導体材料または軽くドープされた半導体材料(これは真性領域と称される)である中間領域32と、第2の伝導型(p形など)の強くドープされた半導体領域34とを含む。所望ならば、p形領域とn形領域との位置は逆にされてもよい。接合ダイオード22の半導体材料は、一般的にシリコン、ゲルマニウム、あるいはシリコンおよび/またはゲルマニウムの合金である。他の半導体材料も使用され得る。接合ダイオード22および記憶素子24は底部導体28および頂部導体26の間に直列に配列され、それらはタングステンおよび/またはTiNなどの金属から形成され得る。記憶素子24はダイオード22より上にまたは下に配置され得る。図1Aを参照すると、その全体が本願明細書において参照により援用されている、Hernerらに発行された「HIGH-DENSITY THREE-DIMENSIONAL MEMORY CELL」という米国特許第6,952,030号(特許文献3)は、代表的な不揮発性メモリセルを開示している。
【0005】
金属酸化物スイッチャブル抵抗器の抵抗は、3次元(3D)ダイオードアレイにより効率的に感知されるには低すぎることがある。大きなリセット電流よりは小さなリセット電流のほうが一般的に好ましいので、抵抗器素子の抵抗は大きいほうが一般的に好ましい。金属酸化物素子24はダイオード柱22の上に配置されているので、酸化物素子の抵抗は低すぎて、望ましくない大リセット電流を生じさせることがある。さらに、金属酸化物抵抗器材料は、製造中にエッチングの結果として損傷することがあるので、スイッチング機能を提供できない場合がある。
【先行技術文献】
【特許文献】
【0006】
【特許文献1】米国仮特許出願第61/071,093号
【特許文献2】米国特許出願第12/216,110号
【特許文献3】米国特許第6,952,030号
【特許文献4】米国特許第5,915,167号
【発明の概要】
【0007】
メモリデバイスを作る方法は、第1の伝導性電極を形成するステップと、第1の伝導性電極の上に絶縁構造を形成するステップと、絶縁構造の側壁上に抵抗率スイッチング素子を形成するステップと、抵抗率スイッチング素子の上に第2の伝導性電極を形成するステップと、第1の伝導性電極および第2の伝導性電極の間に抵抗率スイッチング素子と直列にステアリング素子を形成するステップと、を含み、第1の伝導性電極から第2の伝導性電極への第1の方向における抵抗率スイッチング素子の高さは第1の方向に垂直な第2の方向における抵抗率スイッチング素子の厚さより大きい。
【図面の簡単な説明】
【0008】
【図1A】従来技術のメモリセルの3次元図を示す。
【図1B】従来技術のセルの抵抗率スイッチング記憶素子の側面図を示す。
【図1C】従来技術のセルの抵抗率スイッチング記憶素子の平面図を示す。
【図2A】本発明の実施形態に従うセルの側面図を示す。
【図2B】本発明の実施形態に従うセルの平面図を示す。
【図3】本発明の実施形態に従うメモリセルの側面横断面図を示す。
【図4】本発明の実施形態に従うメモリセルの側面横断面図を示す。
【図5】本発明の実施形態に従うメモリセルの側面横断面図を示す。
【図6A】本発明の実施形態に従うメモリセルの側面横断面図を示す。
【図6B】図6Aのセルの平面図である。
【図7】本発明の実施形態に従うメモリセルの側面横断面図を示す。
【発明を実施するための形態】
【0009】
本願の発明者は、本願明細書において抵抗率スイッチング素子とも称される記憶素子の抵抗がジオメトリ効果によって高められ得るということを認識した。抵抗率スイッチング素子はステアリング素子と直列に絶縁構造の側壁上に形成される。この構成では、底部伝導性電極から上部伝導性電極への「垂直」方向における抵抗率スイッチング素子の高さは、「垂直」方向に対して直角をなす第2の方向における抵抗率スイッチング素子の厚さより大きい。抵抗率スイッチング素子は、絶縁構造の側壁上に置かれた二元金属酸化物の薄い層であり、なお下部電極および上部電極の間にダイオードステアリング素子と直列に設けることができる。
【0010】
抵抗率スイッチング材料24の抵抗Rを、
R=ρ*t/(L*W) [1]
により計算することができ、ここでρは材料の抵抗率であり、tは層の高さであり、(L*W)は伝導性経路の面積である。その結果として、層の抵抗はジオメトリに大きく依存することがある。図1B、1C、2Aおよび2Bは、抵抗のそのような依存性を示す。図1Bおよび1Cは、ダイオード(これは、明瞭性を目的として図1Bおよび1Cから省略されているけれども素子24より上または下に置かれることができる)の頂部に置かれた抵抗率スイッチング素子24を示す。素子24の低抵抗率状態へのスイッチングの間に形成される伝導性フィラメント25のL*W面積はセルの構造によって限定されないので、伝導性フィラメントの抵抗は割合に低い抵抗であり得る。代表的な金属酸化物スイッチャブル抵抗材料は1KΩから10KΩまでの範囲内の抵抗を有するフィラメントを形成することができ、3次元ダイオードアレイに用いられるべく形成されるダイオードにより通常達成される抵抗より低い抵抗である。3次元ダイオードアレイ内のダイオードは、比較的に低い抵抗のフィラメントを確実にリセットすることはできないかもしれない。
【0011】
図2Aおよび2Bは、本発明の一実施形態に従うメモリセル構造の一部分の側面横断面図および平面図を示し、ここでダイオードは、再び明瞭性を目的として省略されているけれども、電極26および28の間で抵抗率スイッチング素子14より上または下で素子と直列に置かれる。この実施形態では、抵抗率スイッチング素子14は絶縁構造13の側壁上に形成される。この構成では、抵抗を、
R=ρ*T/(l*W) [2]
によって計算し、ここでlは絶縁構造の側壁上の素子14の堆積された厚さである。長さlは図1Bおよび1Cの長さLより著しく小さいことがある。抵抗は、図2Aおよび2Bの構成では図1Bおよび1Cのものと比べて(L/l)の率で増大する。高さTは、絶縁構造13の側壁を覆う抵抗率スイッチング素子14の高さである。高さTは、図1Bおよび1Cの、前の平面厚さtと同じであることがあり、場合によっては平面厚さtより大きいことがある。
【0012】
図2Aおよび2Bに示されている本発明の実施形態の1つの利点は、高さTの大きさに依存する低抵抗状態の増大である。高抵抗にスイッチングする領域は、或る材料については図3に示されているようにTより小さくてよいということに留意するべきである。前述した図から分かるように、Wは、図1Bおよび1Cに示されている従来技術の構成ではtより大きくなりがちであり、図2Aおよび2Bに示されている本発明の実施形態の側壁構成ではTより小さくなりがちである。側壁層の厚さlは、フィラメント状領域の代表的な寸法より小さくてよい。lは、従来技術のフィラメント直径より小さくてよいのであるから、さらに抵抗を増大させるように或る材料ではフィラメントのW寸法の大きさを減少させがちでもある。
【0013】
本発明の実施形態における抵抗率スイッチング素子の抵抗は、可変フィラメント形成のサイズに、それが寸法lにより制限されるので、あまり依存しない。抵抗率スイッチング素子を通る電流経路の横断面積は或る材料では代表的なフィラメントサイズ未満に制限されるので、リセット電流もより少ない。リセット電流の減少と、それに関連するスイッチおよびアレイ線におけるIR降下とは、側壁抵抗率スイッチング素子を含むメモリアレイにおいてリセット電圧および電力の減少を可能にするために著しく有利である。3次元ダイオードアレイにおけるダイオードは、本発明の実施形態において形成された比較的に高い抵抗のフィラメントを確実にリセットすることができる。
【0014】
図1では、Lは、tと共に大きくなりがちであって、tの約4倍であることができ、例えばtは5nmであり、Lは20nmである。けれども、図2では、Tがプロセス選択により大きくされ得るようにlはTに不感である。例えば、抵抗率スイッチング材料層の高さTは5nm、例えば20nmより大きくてよく、厚さlは20nm未満、例えば5nm未満であってよい。その結果として、抵抗は図1に示されているものから、この例では16倍の増大が得られるように、(T/t)の(L/l)倍の率で大きくされ得る。
【0015】
図3〜7は、本発明の実施形態に従う種々の絶縁構造13を有する代表的なメモリセル構造を示す。抵抗率スイッチング素子14は様々な形状を持つことができる。例えば、環状に絶縁構造を囲むことができ、あるいは絶縁材料内のトレンチの中に置かれることができる。同様に、絶縁構造は、柱あるいはレール形状などの、様々な形状を持つことができる。
【0016】
図3に示されているように、柱状ダイオード22(図1Aに詳しく示されている)は下部電極28(これも図1に示されている)の上に形成されている。ダイオード22を、シリコン、ゲルマニウム、SiGeまたは他の化合物半導体材料などの任意の適切な半導体材料から作ることができ、多結晶質、単結晶質、あるいは非晶質であってよい。電極28は、半導体ウェハ(シリコンまたは化合物半導体ウェハを含む)、またはガラス、プラスチックまたは金属基板などの基板上にあるいは基板を覆うように置かれる。電極28は、タングステン、アルミニウムまたはそれらの合金、あるいは窒化チタンなどの金属性化合物を含むことができる。
【0017】
その後、任意の伝導性障壁16がダイオード22の上に形成される。障壁16は、窒化チタンなどの、任意の伝導性材料を含むことができる。その後、絶縁構造13が障壁16の上に形成される。絶縁構造13は、酸化シリコンまたは窒化シリコンまたは有機絶縁材料などの、任意の適切な絶縁材料を含むことができる。構造13は、側壁15を含んでさえいれば、レールまたは柱状などの、任意の適切な形状を持つことができる。
【0018】
その後、少なくとも1つの抵抗率スイッチング素子14が絶縁構造13の少なくとも1つの側壁上に形成される。図2Bに示されているように、構造がシリンダ状であれば、それは唯一の側壁15を有する。抵抗率スイッチング素子14は、ヒューズ、ポリシリコン記憶効果材料、金属酸化物(例えば、酸化ニッケルなどの二元金属酸化物あるいはペロブスカイト酸化物などのスイッチャブルな複合金属酸化物)、カーボンナノチューブ、グラフェンスイッチャブル抵抗材料、例えば非晶質、多結晶質または微晶質の炭素などの他の炭素抵抗率スイッチング材料、相変化材料、電解質スイッチング材料、スイッチャブルな複合金属酸化物、伝導性ブリッジ素子、あるいはスイッチャブルなポリマーを含むことができる。抵抗率スイッチング素子の抵抗率は、図1Aに示されている電極26および28の間に提供される順方向および/または逆方向バイアスに応答して増減され得る。
【0019】
抵抗率スイッチング素子14は、化学蒸着、物理蒸着(スパッタリングなど)などの任意の適切な方法によって絶縁構造13上に形成され得る。素子14は、絶縁構造13の上面の上におよび絶縁構造13の側壁15上に置かれることができる。あるいは、金属酸化物絶縁層などの素子14は、絶縁構造13の上に形成され、その後、構造13の上面上に位置する素子14の厚さLoを除去し絶縁構造13の上面を露出させるためにCMPまたは他の方法により平坦化される。図3に示されているように、素子14のアクティブなスイッチング領域18は、PVD蒸着のシャドウイング効果に起因して素子のプレーナ厚さより薄いかもしれないある長さLを有する。領域18におけるこの側壁括れは素子14の抵抗を大きくする。
【0020】
図4に示されている代替の実施形態では、金属または金属窒化物フィルム、例えば窒化チタンフィルムが構造13の上に堆積させられ、その後にCMPまたは他の平坦化方法によって絶縁構造の頂部から選択的に除去される。その後、パターニングされたフィルムは酸化性雰囲気中で酸化され、これにより金属酸化物またはオキシニトリド抵抗率スイッチング素子14、例えばチタンオキシニトリド素子を形成する。前述した括れに起因して、素子のアクティブ領域18を絶縁性の金属酸化物またはオキシニトリドに完全に変換することができ、素子14の上方部分42は伝導性の金属または金属窒化物のままであることができる。素子14の厚さは図4において明瞭性を目的として拡大されている。素子14は10〜30nmの垂直厚さを持つことができる。
【0021】
図4の実施形態では構造13の側壁15は、酸化シリコン層などの、絶縁層13に形成された穴またはトレンチ42の(単数または複数の)側壁を含む。穴またはトレンチは、抵抗率スイッチング材料が底部電極28に電気的に連絡し得るように底部電極28を露出させる。所望ならば、抵抗率スイッチング素子14に残っている溝は、酸化シリコンまたは有機材料などの絶縁充填材料44で充填され、素子14の上面を露出させるためにCMPまたは他の適切な方法により平坦化されることができる。
【0022】
図4に示されているように、底部電極28はTiN層およびタングステン層の組み合わせを含むことができる。さらに、図4に示されているように、ダイオード22は抵抗率スイッチング素子14および障壁16より上に置かれている。しかし、その順序は逆にされてもよく、ダイオード22は障壁16および素子14より下に形成されてもよい。所望ならば、上部障壁46がダイオード22および上部電極26の間に形成され得る。上部障壁46は、チタン層をダイオードのポリシリコン材料と反応させることにより形成されるC49相チタンシリサイド層などのチタンシリサイド層と、Ti/TiN二重層とを含むことができる。
【0023】
前に論じられたように、ダイオード22はセルのステアリング素子としてふるまう。例えば、メモリセルは、垂直に向いた、シリンダ状柱形の接合ダイオードを含むことができる。接合ダイオードという用語は、本願明細書では、非オーミック伝導の特性を有し、2つの端子電極を有し、一方の電極においてp形で他方においてn形である半導性材料から作られている半導体デバイスを指すために使用される。例としては、ツェナーダイオードなどの、接触しているp形半導体材料およびn形半導体材料を有するpnダイオードおよびnpダイオードと、p形半導体材料およびn形半導体材料の間に真性(ドープされていない)半導体材料が挟まれているpinダイオードとを含む。他の実施形態では、MIMまたはMIIM構造を含むトンネリングダイオードが使用され得る。
【0024】
図5に示されている他の代替の実施形態では、抵抗率スイッチング素子14は、(図4に示されているように伝導層を酸化する代わりに)穴またはトレンチ42の中に絶縁状態で堆積させられる金属酸化物層(例えば、Al2 O3 )などの絶縁層を含む。従って、素子はダマシン型のプロセスを用いて形成される。図5に示されているように、素子14を形成する絶縁層は、必ずしも平坦化されなくてもよく、構造13の上に広がってもよい。さらに、図5に示されているように、ダイオード22は、素子14がダイオード22に確実に接続するように、素子14に対してオフセットされてもよい。図5に示されているように、素子14の高さは5〜30nmであってよく、電極28の高さは約200nmであってよい。
【0025】
図6Aの側面図および図6Bの平面図において示されている他の実施形態では、絶縁構造13は絶縁性レール形構造13を含むことができる。このレールは、酸化シリコンまたは窒化シリコンなどの絶縁層を絶縁構造レール13にパターニングすることによって形成され得る。レール13は、下部電極28(例えば、TiN/W/TiN電極)と同じ方向に延びることができる。好ましくは、各レール13の側壁15が隣接する電極28の上面の上に置かれるように、レール13は電極28からオフセットされる。その後、抵抗率スイッチング素子14がレール13の側壁15上に形成される。従って、底部電極28は、隣接するレール13の間で露出される。レール13は電極28およびダイオード22と部分的に位置ずれをおこしているので、これにより抵抗率スイッチング素子14は、それぞれの下にある電極28およびそれぞれの上にあるダイオード22と接触して位置することができる。例えば、素子14は、金属酸化物層をレール13の上に堆積させ、その後に金属酸化物層を平坦化することによって形成され得る。金属酸化物層は、金属層の上にダイオード22が形成されていないところでレールの上面より下に窪められてもよい。レール13間のスペースは、酸化シリコンなどの絶縁性充填材料44で充填され、次にCMPまたは他の平坦化が行われ得る。同様に、ダイオード22間のスペースも、平坦化された充填材料48で充填され得る。
【0026】
図7に示されている他の代替の実施形態では、メモリデバイスは、少なくとも1つのダイオード22を底部電極28の上に形成することによって形成され得る。その後、障壁層16と、シリンダ状柱構造13などの絶縁構造13とがダイオードの上に形成される。抵抗率スイッチング素子14は構造13の側壁15上に形成される。
【0027】
構造13は、絶縁テンプレート層の上にハードマスクパターン層を形成することによって形成され得る。ハードマスク層は、タングステンまたは無定形炭素または他の材料を含むことができる。テンプレート層は、ハードマスクパターンをアンダーカットするためのマスクとしてハードマスクパターンを用いて、等方性エッチングなどの任意の適切な方法により、選択的に除去され得る。その結果として、テンプレート層の幅は減少し、テンプレート層から少なくとも1つの絶縁柱が形成される。これは、より大きな直径のハードマスクキャップで覆われた絶縁構造13柱ステムの「マッシュルーム」形状を形成する。
【0028】
金属酸化物層などの抵抗率スイッチング材料が、その後、例えば原子層堆積法などの任意の適切な方法によって絶縁構造13柱の側壁の上およびハードマスクキャップ上に堆積させられる。(単数または複数の)半導体ダイオード層(および任意に障壁層16)は、少なくとも1つの柱状ダイオードステアリング素子(および任意にパターニングされた障壁16)を形成するためにハードマスクパターンをマスクとして用いて選択的にエッチングされ得る。ハードマスクパターン層を、上部電極26が抵抗率スイッチング素子14と接触して形成される前に任意に除去することができ、あるいは、ハードマスクが電導性であるならばハードマスクを上部電極26の一部として維持することができる。従って、この構造では、ダイオードはハードマスクパターンと同じ直径を有し、絶縁構造13は等方性エッチングおよびアンダーカットに起因してダイオードより小さな直径(または幅)を有する。そのため、抵抗率スイッチング素子14の縁は、構造13の下のダイオード22に直接または間接的に電気的に連絡することができるとともに構造13の上に位置する上部電極26に直接または間接的に電気的に接続することができる。
【0029】
本発明の実施形態のメモリセルは、ワンタイムプログラマブル(OTP)または再書き込み可能な不揮発性メモリセルを含むことができ、アンチヒューズ、ヒューズ、連続して配置されたダイオードおよびアンチヒューズ、ポリシリコン記憶効果セル、金属酸化物メモリ、スイッチャブルな複合金属酸化物、カーボンナノチューブメモリ、グラフェンまたは他の炭素スイッチャブル抵抗材料、相変化材料メモリ、伝導性ブリッジ素子、またはスイッチャブルポリマーメモリのうちの少なくとも1つから選択され得る。
【0030】
第1のメモリレベルの形成を説明した。モノリシックな3次元メモリアレイを形成するためにこの第1のメモリレベルより上に追加のメモリレベルが形成され得る。或る実施形態では、メモリレベル間で導体が共有され得る。すなわち、頂部導体は次のメモリレベルの底部導体として役立つ。他の実施形態では、中間レベル誘電体(図示せず)が第1のメモリレベルより上に形成され、その表面が平坦化され、この平坦化されたレベル間誘電体上で第2のメモリレベルの構築が共有される導体なしで始まる。
【0031】
モノリシックな3次元メモリアレイは、複数のメモリレベルがウェハなどの単一の基板より上に、介在する基板を伴わずに形成されているものである。1つのメモリレベルを形成する層は現存する1つまたは複数のレベルの層の直ぐ上に堆積あるいは成長させられる。対照的に、Leedy の「THREE DIMENSIONAL STRUCTURE MEMORY」という米国特許第5,915,167号(特許文献4)のように、積層されたメモリは、別々の基板上にメモリレベルを形成してメモリレベルを互いの上に接着することによって構築されている。基板を接着の前に薄くするかあるいはメモリレベルから除去することができるけれども、メモリレベルは初めに別々の基板の上に形成されるので、そのようなメモリは真のモノリシックな3次元メモリアレイではない。
【0032】
基板より上に形成されたモノリシックな3次元メモリアレイは、少なくとも、基板より上の第1の高さに形成された第1のメモリレベルと、第1の高さとは異なる第2の高さに形成された第2のメモリレベルとを含む。そのようなマルチレベルアレイでは3、4、8、あるいは実際に任意の数のメモリレベルが基板より上に形成され得る。
【0033】
本願明細書全体において、1つの層が他のものより「上に」あるいは「下に」あるとして記述された。これらの用語は、層および素子の、それらが形成される、大抵の実施形態においては単結晶シリコンウェハ基板である基板に対する位置を記述し、構造物は、それがウェハ基板からより遠くにあれば他の構造物より上にあり、より近くにあれば他の構造物より下にあるということを理解するべきである。明らかにウェハあるいはダイはどんな方向にも回転させられ得るけれども、ウェハあるいはダイ上の主要構造物の相対方位は変化しない。さらに、図面は、意図的に一定スケールで示されていなくて、単に層および処理された層を表すに過ぎない。
【0034】
本発明は、例示を用いて記述されている。使用された用語は、用語の本質において限定的ではなくて説明的であるように意図されているということを理解するべきである。前の教示に照らして本発明の多くの改変および変化形が可能である。したがって、添付されている特許請求の範囲内において、ここに明確に記載されたもの以外にも本発明を実施でき得る。
【技術分野】
【0001】
本発明は、一般的には半導体デバイスを作る方法に関し、特に半導体不揮発性メモリセルを作る方法に関する。
【背景技術】
【0002】
関連特許出願との相互参照
本願は、2008年4月11日に出願された米国仮特許出願第61/071,093号(特許文献1)および2008年6月30日に出願された米国特許出願第12/216,110号(特許文献2)の利益を主張し、その両方の全体が本願明細書において参照により援用されている。
【0003】
半導体材料から作られたデバイスは、電気的なコンポーネントおよびシステムにおいてメモリ回路を作るために使用される。メモリ回路は、データおよび命令セットがその中に格納されるので、そのようなデバイスのバックボーンである。そのような回路において単位面積当たりのメモリ素子の数を最大にすれば、そのコストは最小になるので、そのようなメモリ素子数の最大化は、そのような回路の設計における主要なモチベーションである。
【0004】
図1は代表的な従来技術のメモリセル20を示し、これは、セルのステアリング素子としての垂直向きのシリンダ状柱形の接合ダイオード22と、アンチヒューズ誘電体または金属酸化物抵抗率スイッチング層などの記憶素子24とを含む。ダイオード22および記憶素子24は、頂部26および底部28の導体または電極の間に置かれている。垂直向きの接合ダイオード22は、pinダイオードを形成するために、第1の導電型(n形など)の強くドープされた半導体領域30と、ドープされていない半導体材料または軽くドープされた半導体材料(これは真性領域と称される)である中間領域32と、第2の伝導型(p形など)の強くドープされた半導体領域34とを含む。所望ならば、p形領域とn形領域との位置は逆にされてもよい。接合ダイオード22の半導体材料は、一般的にシリコン、ゲルマニウム、あるいはシリコンおよび/またはゲルマニウムの合金である。他の半導体材料も使用され得る。接合ダイオード22および記憶素子24は底部導体28および頂部導体26の間に直列に配列され、それらはタングステンおよび/またはTiNなどの金属から形成され得る。記憶素子24はダイオード22より上にまたは下に配置され得る。図1Aを参照すると、その全体が本願明細書において参照により援用されている、Hernerらに発行された「HIGH-DENSITY THREE-DIMENSIONAL MEMORY CELL」という米国特許第6,952,030号(特許文献3)は、代表的な不揮発性メモリセルを開示している。
【0005】
金属酸化物スイッチャブル抵抗器の抵抗は、3次元(3D)ダイオードアレイにより効率的に感知されるには低すぎることがある。大きなリセット電流よりは小さなリセット電流のほうが一般的に好ましいので、抵抗器素子の抵抗は大きいほうが一般的に好ましい。金属酸化物素子24はダイオード柱22の上に配置されているので、酸化物素子の抵抗は低すぎて、望ましくない大リセット電流を生じさせることがある。さらに、金属酸化物抵抗器材料は、製造中にエッチングの結果として損傷することがあるので、スイッチング機能を提供できない場合がある。
【先行技術文献】
【特許文献】
【0006】
【特許文献1】米国仮特許出願第61/071,093号
【特許文献2】米国特許出願第12/216,110号
【特許文献3】米国特許第6,952,030号
【特許文献4】米国特許第5,915,167号
【発明の概要】
【0007】
メモリデバイスを作る方法は、第1の伝導性電極を形成するステップと、第1の伝導性電極の上に絶縁構造を形成するステップと、絶縁構造の側壁上に抵抗率スイッチング素子を形成するステップと、抵抗率スイッチング素子の上に第2の伝導性電極を形成するステップと、第1の伝導性電極および第2の伝導性電極の間に抵抗率スイッチング素子と直列にステアリング素子を形成するステップと、を含み、第1の伝導性電極から第2の伝導性電極への第1の方向における抵抗率スイッチング素子の高さは第1の方向に垂直な第2の方向における抵抗率スイッチング素子の厚さより大きい。
【図面の簡単な説明】
【0008】
【図1A】従来技術のメモリセルの3次元図を示す。
【図1B】従来技術のセルの抵抗率スイッチング記憶素子の側面図を示す。
【図1C】従来技術のセルの抵抗率スイッチング記憶素子の平面図を示す。
【図2A】本発明の実施形態に従うセルの側面図を示す。
【図2B】本発明の実施形態に従うセルの平面図を示す。
【図3】本発明の実施形態に従うメモリセルの側面横断面図を示す。
【図4】本発明の実施形態に従うメモリセルの側面横断面図を示す。
【図5】本発明の実施形態に従うメモリセルの側面横断面図を示す。
【図6A】本発明の実施形態に従うメモリセルの側面横断面図を示す。
【図6B】図6Aのセルの平面図である。
【図7】本発明の実施形態に従うメモリセルの側面横断面図を示す。
【発明を実施するための形態】
【0009】
本願の発明者は、本願明細書において抵抗率スイッチング素子とも称される記憶素子の抵抗がジオメトリ効果によって高められ得るということを認識した。抵抗率スイッチング素子はステアリング素子と直列に絶縁構造の側壁上に形成される。この構成では、底部伝導性電極から上部伝導性電極への「垂直」方向における抵抗率スイッチング素子の高さは、「垂直」方向に対して直角をなす第2の方向における抵抗率スイッチング素子の厚さより大きい。抵抗率スイッチング素子は、絶縁構造の側壁上に置かれた二元金属酸化物の薄い層であり、なお下部電極および上部電極の間にダイオードステアリング素子と直列に設けることができる。
【0010】
抵抗率スイッチング材料24の抵抗Rを、
R=ρ*t/(L*W) [1]
により計算することができ、ここでρは材料の抵抗率であり、tは層の高さであり、(L*W)は伝導性経路の面積である。その結果として、層の抵抗はジオメトリに大きく依存することがある。図1B、1C、2Aおよび2Bは、抵抗のそのような依存性を示す。図1Bおよび1Cは、ダイオード(これは、明瞭性を目的として図1Bおよび1Cから省略されているけれども素子24より上または下に置かれることができる)の頂部に置かれた抵抗率スイッチング素子24を示す。素子24の低抵抗率状態へのスイッチングの間に形成される伝導性フィラメント25のL*W面積はセルの構造によって限定されないので、伝導性フィラメントの抵抗は割合に低い抵抗であり得る。代表的な金属酸化物スイッチャブル抵抗材料は1KΩから10KΩまでの範囲内の抵抗を有するフィラメントを形成することができ、3次元ダイオードアレイに用いられるべく形成されるダイオードにより通常達成される抵抗より低い抵抗である。3次元ダイオードアレイ内のダイオードは、比較的に低い抵抗のフィラメントを確実にリセットすることはできないかもしれない。
【0011】
図2Aおよび2Bは、本発明の一実施形態に従うメモリセル構造の一部分の側面横断面図および平面図を示し、ここでダイオードは、再び明瞭性を目的として省略されているけれども、電極26および28の間で抵抗率スイッチング素子14より上または下で素子と直列に置かれる。この実施形態では、抵抗率スイッチング素子14は絶縁構造13の側壁上に形成される。この構成では、抵抗を、
R=ρ*T/(l*W) [2]
によって計算し、ここでlは絶縁構造の側壁上の素子14の堆積された厚さである。長さlは図1Bおよび1Cの長さLより著しく小さいことがある。抵抗は、図2Aおよび2Bの構成では図1Bおよび1Cのものと比べて(L/l)の率で増大する。高さTは、絶縁構造13の側壁を覆う抵抗率スイッチング素子14の高さである。高さTは、図1Bおよび1Cの、前の平面厚さtと同じであることがあり、場合によっては平面厚さtより大きいことがある。
【0012】
図2Aおよび2Bに示されている本発明の実施形態の1つの利点は、高さTの大きさに依存する低抵抗状態の増大である。高抵抗にスイッチングする領域は、或る材料については図3に示されているようにTより小さくてよいということに留意するべきである。前述した図から分かるように、Wは、図1Bおよび1Cに示されている従来技術の構成ではtより大きくなりがちであり、図2Aおよび2Bに示されている本発明の実施形態の側壁構成ではTより小さくなりがちである。側壁層の厚さlは、フィラメント状領域の代表的な寸法より小さくてよい。lは、従来技術のフィラメント直径より小さくてよいのであるから、さらに抵抗を増大させるように或る材料ではフィラメントのW寸法の大きさを減少させがちでもある。
【0013】
本発明の実施形態における抵抗率スイッチング素子の抵抗は、可変フィラメント形成のサイズに、それが寸法lにより制限されるので、あまり依存しない。抵抗率スイッチング素子を通る電流経路の横断面積は或る材料では代表的なフィラメントサイズ未満に制限されるので、リセット電流もより少ない。リセット電流の減少と、それに関連するスイッチおよびアレイ線におけるIR降下とは、側壁抵抗率スイッチング素子を含むメモリアレイにおいてリセット電圧および電力の減少を可能にするために著しく有利である。3次元ダイオードアレイにおけるダイオードは、本発明の実施形態において形成された比較的に高い抵抗のフィラメントを確実にリセットすることができる。
【0014】
図1では、Lは、tと共に大きくなりがちであって、tの約4倍であることができ、例えばtは5nmであり、Lは20nmである。けれども、図2では、Tがプロセス選択により大きくされ得るようにlはTに不感である。例えば、抵抗率スイッチング材料層の高さTは5nm、例えば20nmより大きくてよく、厚さlは20nm未満、例えば5nm未満であってよい。その結果として、抵抗は図1に示されているものから、この例では16倍の増大が得られるように、(T/t)の(L/l)倍の率で大きくされ得る。
【0015】
図3〜7は、本発明の実施形態に従う種々の絶縁構造13を有する代表的なメモリセル構造を示す。抵抗率スイッチング素子14は様々な形状を持つことができる。例えば、環状に絶縁構造を囲むことができ、あるいは絶縁材料内のトレンチの中に置かれることができる。同様に、絶縁構造は、柱あるいはレール形状などの、様々な形状を持つことができる。
【0016】
図3に示されているように、柱状ダイオード22(図1Aに詳しく示されている)は下部電極28(これも図1に示されている)の上に形成されている。ダイオード22を、シリコン、ゲルマニウム、SiGeまたは他の化合物半導体材料などの任意の適切な半導体材料から作ることができ、多結晶質、単結晶質、あるいは非晶質であってよい。電極28は、半導体ウェハ(シリコンまたは化合物半導体ウェハを含む)、またはガラス、プラスチックまたは金属基板などの基板上にあるいは基板を覆うように置かれる。電極28は、タングステン、アルミニウムまたはそれらの合金、あるいは窒化チタンなどの金属性化合物を含むことができる。
【0017】
その後、任意の伝導性障壁16がダイオード22の上に形成される。障壁16は、窒化チタンなどの、任意の伝導性材料を含むことができる。その後、絶縁構造13が障壁16の上に形成される。絶縁構造13は、酸化シリコンまたは窒化シリコンまたは有機絶縁材料などの、任意の適切な絶縁材料を含むことができる。構造13は、側壁15を含んでさえいれば、レールまたは柱状などの、任意の適切な形状を持つことができる。
【0018】
その後、少なくとも1つの抵抗率スイッチング素子14が絶縁構造13の少なくとも1つの側壁上に形成される。図2Bに示されているように、構造がシリンダ状であれば、それは唯一の側壁15を有する。抵抗率スイッチング素子14は、ヒューズ、ポリシリコン記憶効果材料、金属酸化物(例えば、酸化ニッケルなどの二元金属酸化物あるいはペロブスカイト酸化物などのスイッチャブルな複合金属酸化物)、カーボンナノチューブ、グラフェンスイッチャブル抵抗材料、例えば非晶質、多結晶質または微晶質の炭素などの他の炭素抵抗率スイッチング材料、相変化材料、電解質スイッチング材料、スイッチャブルな複合金属酸化物、伝導性ブリッジ素子、あるいはスイッチャブルなポリマーを含むことができる。抵抗率スイッチング素子の抵抗率は、図1Aに示されている電極26および28の間に提供される順方向および/または逆方向バイアスに応答して増減され得る。
【0019】
抵抗率スイッチング素子14は、化学蒸着、物理蒸着(スパッタリングなど)などの任意の適切な方法によって絶縁構造13上に形成され得る。素子14は、絶縁構造13の上面の上におよび絶縁構造13の側壁15上に置かれることができる。あるいは、金属酸化物絶縁層などの素子14は、絶縁構造13の上に形成され、その後、構造13の上面上に位置する素子14の厚さLoを除去し絶縁構造13の上面を露出させるためにCMPまたは他の方法により平坦化される。図3に示されているように、素子14のアクティブなスイッチング領域18は、PVD蒸着のシャドウイング効果に起因して素子のプレーナ厚さより薄いかもしれないある長さLを有する。領域18におけるこの側壁括れは素子14の抵抗を大きくする。
【0020】
図4に示されている代替の実施形態では、金属または金属窒化物フィルム、例えば窒化チタンフィルムが構造13の上に堆積させられ、その後にCMPまたは他の平坦化方法によって絶縁構造の頂部から選択的に除去される。その後、パターニングされたフィルムは酸化性雰囲気中で酸化され、これにより金属酸化物またはオキシニトリド抵抗率スイッチング素子14、例えばチタンオキシニトリド素子を形成する。前述した括れに起因して、素子のアクティブ領域18を絶縁性の金属酸化物またはオキシニトリドに完全に変換することができ、素子14の上方部分42は伝導性の金属または金属窒化物のままであることができる。素子14の厚さは図4において明瞭性を目的として拡大されている。素子14は10〜30nmの垂直厚さを持つことができる。
【0021】
図4の実施形態では構造13の側壁15は、酸化シリコン層などの、絶縁層13に形成された穴またはトレンチ42の(単数または複数の)側壁を含む。穴またはトレンチは、抵抗率スイッチング材料が底部電極28に電気的に連絡し得るように底部電極28を露出させる。所望ならば、抵抗率スイッチング素子14に残っている溝は、酸化シリコンまたは有機材料などの絶縁充填材料44で充填され、素子14の上面を露出させるためにCMPまたは他の適切な方法により平坦化されることができる。
【0022】
図4に示されているように、底部電極28はTiN層およびタングステン層の組み合わせを含むことができる。さらに、図4に示されているように、ダイオード22は抵抗率スイッチング素子14および障壁16より上に置かれている。しかし、その順序は逆にされてもよく、ダイオード22は障壁16および素子14より下に形成されてもよい。所望ならば、上部障壁46がダイオード22および上部電極26の間に形成され得る。上部障壁46は、チタン層をダイオードのポリシリコン材料と反応させることにより形成されるC49相チタンシリサイド層などのチタンシリサイド層と、Ti/TiN二重層とを含むことができる。
【0023】
前に論じられたように、ダイオード22はセルのステアリング素子としてふるまう。例えば、メモリセルは、垂直に向いた、シリンダ状柱形の接合ダイオードを含むことができる。接合ダイオードという用語は、本願明細書では、非オーミック伝導の特性を有し、2つの端子電極を有し、一方の電極においてp形で他方においてn形である半導性材料から作られている半導体デバイスを指すために使用される。例としては、ツェナーダイオードなどの、接触しているp形半導体材料およびn形半導体材料を有するpnダイオードおよびnpダイオードと、p形半導体材料およびn形半導体材料の間に真性(ドープされていない)半導体材料が挟まれているpinダイオードとを含む。他の実施形態では、MIMまたはMIIM構造を含むトンネリングダイオードが使用され得る。
【0024】
図5に示されている他の代替の実施形態では、抵抗率スイッチング素子14は、(図4に示されているように伝導層を酸化する代わりに)穴またはトレンチ42の中に絶縁状態で堆積させられる金属酸化物層(例えば、Al2 O3 )などの絶縁層を含む。従って、素子はダマシン型のプロセスを用いて形成される。図5に示されているように、素子14を形成する絶縁層は、必ずしも平坦化されなくてもよく、構造13の上に広がってもよい。さらに、図5に示されているように、ダイオード22は、素子14がダイオード22に確実に接続するように、素子14に対してオフセットされてもよい。図5に示されているように、素子14の高さは5〜30nmであってよく、電極28の高さは約200nmであってよい。
【0025】
図6Aの側面図および図6Bの平面図において示されている他の実施形態では、絶縁構造13は絶縁性レール形構造13を含むことができる。このレールは、酸化シリコンまたは窒化シリコンなどの絶縁層を絶縁構造レール13にパターニングすることによって形成され得る。レール13は、下部電極28(例えば、TiN/W/TiN電極)と同じ方向に延びることができる。好ましくは、各レール13の側壁15が隣接する電極28の上面の上に置かれるように、レール13は電極28からオフセットされる。その後、抵抗率スイッチング素子14がレール13の側壁15上に形成される。従って、底部電極28は、隣接するレール13の間で露出される。レール13は電極28およびダイオード22と部分的に位置ずれをおこしているので、これにより抵抗率スイッチング素子14は、それぞれの下にある電極28およびそれぞれの上にあるダイオード22と接触して位置することができる。例えば、素子14は、金属酸化物層をレール13の上に堆積させ、その後に金属酸化物層を平坦化することによって形成され得る。金属酸化物層は、金属層の上にダイオード22が形成されていないところでレールの上面より下に窪められてもよい。レール13間のスペースは、酸化シリコンなどの絶縁性充填材料44で充填され、次にCMPまたは他の平坦化が行われ得る。同様に、ダイオード22間のスペースも、平坦化された充填材料48で充填され得る。
【0026】
図7に示されている他の代替の実施形態では、メモリデバイスは、少なくとも1つのダイオード22を底部電極28の上に形成することによって形成され得る。その後、障壁層16と、シリンダ状柱構造13などの絶縁構造13とがダイオードの上に形成される。抵抗率スイッチング素子14は構造13の側壁15上に形成される。
【0027】
構造13は、絶縁テンプレート層の上にハードマスクパターン層を形成することによって形成され得る。ハードマスク層は、タングステンまたは無定形炭素または他の材料を含むことができる。テンプレート層は、ハードマスクパターンをアンダーカットするためのマスクとしてハードマスクパターンを用いて、等方性エッチングなどの任意の適切な方法により、選択的に除去され得る。その結果として、テンプレート層の幅は減少し、テンプレート層から少なくとも1つの絶縁柱が形成される。これは、より大きな直径のハードマスクキャップで覆われた絶縁構造13柱ステムの「マッシュルーム」形状を形成する。
【0028】
金属酸化物層などの抵抗率スイッチング材料が、その後、例えば原子層堆積法などの任意の適切な方法によって絶縁構造13柱の側壁の上およびハードマスクキャップ上に堆積させられる。(単数または複数の)半導体ダイオード層(および任意に障壁層16)は、少なくとも1つの柱状ダイオードステアリング素子(および任意にパターニングされた障壁16)を形成するためにハードマスクパターンをマスクとして用いて選択的にエッチングされ得る。ハードマスクパターン層を、上部電極26が抵抗率スイッチング素子14と接触して形成される前に任意に除去することができ、あるいは、ハードマスクが電導性であるならばハードマスクを上部電極26の一部として維持することができる。従って、この構造では、ダイオードはハードマスクパターンと同じ直径を有し、絶縁構造13は等方性エッチングおよびアンダーカットに起因してダイオードより小さな直径(または幅)を有する。そのため、抵抗率スイッチング素子14の縁は、構造13の下のダイオード22に直接または間接的に電気的に連絡することができるとともに構造13の上に位置する上部電極26に直接または間接的に電気的に接続することができる。
【0029】
本発明の実施形態のメモリセルは、ワンタイムプログラマブル(OTP)または再書き込み可能な不揮発性メモリセルを含むことができ、アンチヒューズ、ヒューズ、連続して配置されたダイオードおよびアンチヒューズ、ポリシリコン記憶効果セル、金属酸化物メモリ、スイッチャブルな複合金属酸化物、カーボンナノチューブメモリ、グラフェンまたは他の炭素スイッチャブル抵抗材料、相変化材料メモリ、伝導性ブリッジ素子、またはスイッチャブルポリマーメモリのうちの少なくとも1つから選択され得る。
【0030】
第1のメモリレベルの形成を説明した。モノリシックな3次元メモリアレイを形成するためにこの第1のメモリレベルより上に追加のメモリレベルが形成され得る。或る実施形態では、メモリレベル間で導体が共有され得る。すなわち、頂部導体は次のメモリレベルの底部導体として役立つ。他の実施形態では、中間レベル誘電体(図示せず)が第1のメモリレベルより上に形成され、その表面が平坦化され、この平坦化されたレベル間誘電体上で第2のメモリレベルの構築が共有される導体なしで始まる。
【0031】
モノリシックな3次元メモリアレイは、複数のメモリレベルがウェハなどの単一の基板より上に、介在する基板を伴わずに形成されているものである。1つのメモリレベルを形成する層は現存する1つまたは複数のレベルの層の直ぐ上に堆積あるいは成長させられる。対照的に、Leedy の「THREE DIMENSIONAL STRUCTURE MEMORY」という米国特許第5,915,167号(特許文献4)のように、積層されたメモリは、別々の基板上にメモリレベルを形成してメモリレベルを互いの上に接着することによって構築されている。基板を接着の前に薄くするかあるいはメモリレベルから除去することができるけれども、メモリレベルは初めに別々の基板の上に形成されるので、そのようなメモリは真のモノリシックな3次元メモリアレイではない。
【0032】
基板より上に形成されたモノリシックな3次元メモリアレイは、少なくとも、基板より上の第1の高さに形成された第1のメモリレベルと、第1の高さとは異なる第2の高さに形成された第2のメモリレベルとを含む。そのようなマルチレベルアレイでは3、4、8、あるいは実際に任意の数のメモリレベルが基板より上に形成され得る。
【0033】
本願明細書全体において、1つの層が他のものより「上に」あるいは「下に」あるとして記述された。これらの用語は、層および素子の、それらが形成される、大抵の実施形態においては単結晶シリコンウェハ基板である基板に対する位置を記述し、構造物は、それがウェハ基板からより遠くにあれば他の構造物より上にあり、より近くにあれば他の構造物より下にあるということを理解するべきである。明らかにウェハあるいはダイはどんな方向にも回転させられ得るけれども、ウェハあるいはダイ上の主要構造物の相対方位は変化しない。さらに、図面は、意図的に一定スケールで示されていなくて、単に層および処理された層を表すに過ぎない。
【0034】
本発明は、例示を用いて記述されている。使用された用語は、用語の本質において限定的ではなくて説明的であるように意図されているということを理解するべきである。前の教示に照らして本発明の多くの改変および変化形が可能である。したがって、添付されている特許請求の範囲内において、ここに明確に記載されたもの以外にも本発明を実施でき得る。
【特許請求の範囲】
【請求項1】
メモリデバイスを作る方法であって、
第1の伝導性電極を形成するステップと、
前記第1の伝導性電極の上に少なくとも1つのダイオード層を形成するステップと、
前記ダイオード層の上に少なくとも1つの絶縁テンプレート層を形成するステップと、
前記絶縁テンプレート層の上にハードマスクパターンを形成するステップと、
前記ハードマスクパターンをマスクとして用いて前記絶縁テンプレート層をエッチングするステップと、
絶縁柱を含む絶縁構造を形成するために前記絶縁テンプレート層の幅を減少させるステップと、
抵抗率スイッチング素子を形成するために前記絶縁柱の側壁の上に金属酸化物抵抗率スイッチング層を堆積させるステップと、
ダイオードステアリング素子を含む柱状ダイオードを形成するために前記ハードマスクパターンをマスクとして用いて前記ダイオード層をエッチングするステップと、
前記金属酸化物抵抗率スイッチング層と接触する第2の伝導性電極を形成するステップと、
を含む方法。
【請求項2】
請求項1記載の方法において、
前記幅を減少させるステップは、前記ハードマスクパターンをアンダーカットするために前記絶縁テンプレート層の等方性エッチングによって実行され、
前記金属酸化物抵抗率スイッチング層を堆積させるステップは、原子層堆積法によって実行される方法。
【請求項3】
請求項2記載の方法において、
前記第2の伝導性電極を形成するステップの前に、前記金属酸化物抵抗率スイッチング層と接触している前記ハードマスクパターンを除去するステップをさらに含む方法。
【請求項1】
メモリデバイスを作る方法であって、
第1の伝導性電極を形成するステップと、
前記第1の伝導性電極の上に少なくとも1つのダイオード層を形成するステップと、
前記ダイオード層の上に少なくとも1つの絶縁テンプレート層を形成するステップと、
前記絶縁テンプレート層の上にハードマスクパターンを形成するステップと、
前記ハードマスクパターンをマスクとして用いて前記絶縁テンプレート層をエッチングするステップと、
絶縁柱を含む絶縁構造を形成するために前記絶縁テンプレート層の幅を減少させるステップと、
抵抗率スイッチング素子を形成するために前記絶縁柱の側壁の上に金属酸化物抵抗率スイッチング層を堆積させるステップと、
ダイオードステアリング素子を含む柱状ダイオードを形成するために前記ハードマスクパターンをマスクとして用いて前記ダイオード層をエッチングするステップと、
前記金属酸化物抵抗率スイッチング層と接触する第2の伝導性電極を形成するステップと、
を含む方法。
【請求項2】
請求項1記載の方法において、
前記幅を減少させるステップは、前記ハードマスクパターンをアンダーカットするために前記絶縁テンプレート層の等方性エッチングによって実行され、
前記金属酸化物抵抗率スイッチング層を堆積させるステップは、原子層堆積法によって実行される方法。
【請求項3】
請求項2記載の方法において、
前記第2の伝導性電極を形成するステップの前に、前記金属酸化物抵抗率スイッチング層と接触している前記ハードマスクパターンを除去するステップをさらに含む方法。
【図1A】
【図1B】
【図1C】
【図2A】
【図2B】
【図3】
【図4】
【図5】
【図6A】
【図6B】
【図7】
【図1B】
【図1C】
【図2A】
【図2B】
【図3】
【図4】
【図5】
【図6A】
【図6B】
【図7】
【公開番号】特開2012−212902(P2012−212902A)
【公開日】平成24年11月1日(2012.11.1)
【国際特許分類】
【出願番号】特願2012−130412(P2012−130412)
【出願日】平成24年6月8日(2012.6.8)
【分割の表示】特願2011−504064(P2011−504064)の分割
【原出願日】平成21年4月1日(2009.4.1)
【出願人】(507318624)サンディスク スリーディー,エルエルシー (86)
【Fターム(参考)】
【公開日】平成24年11月1日(2012.11.1)
【国際特許分類】
【出願日】平成24年6月8日(2012.6.8)
【分割の表示】特願2011−504064(P2011−504064)の分割
【原出願日】平成21年4月1日(2009.4.1)
【出願人】(507318624)サンディスク スリーディー,エルエルシー (86)
【Fターム(参考)】
[ Back to top ]