光電変換装置の製造法及び製造装置
【課題】高い光電変換効率の太陽電池、光センサーや撮像素子等の光電変換装置を提供すること。
【解決手段】高周波成分をカットした直流電力印加の下でのＣｕ（Ｃｕ-Ｇａ）ターゲットへのＤＣ印加と導電性基板への高周波印加とによりＣｕ（Ｃｕ-Ｇａ）膜を成膜し、該Ｃｕ（Ｃｕ-Ｇａ）膜上に、高周波成分をカットした直流電力印加の下でのＩｎターゲットへのＤＣ印加と導電性基板への高周波印加とによりＩｎ膜をＣｕ（Ｃｕ-Ｇａ）膜上に積層成膜する工程を有する光電変換装置の製法。
【解決手段】高周波成分をカットした直流電力印加の下でのＣｕ（Ｃｕ-Ｇａ）ターゲットへのＤＣ印加と導電性基板への高周波印加とによりＣｕ（Ｃｕ-Ｇａ）膜を成膜し、該Ｃｕ（Ｃｕ-Ｇａ）膜上に、高周波成分をカットした直流電力印加の下でのＩｎターゲットへのＤＣ印加と導電性基板への高周波印加とによりＩｎ膜をＣｕ（Ｃｕ-Ｇａ）膜上に積層成膜する工程を有する光電変換装置の製法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、カルコパイライト半導体を用いた太陽電池、光センサーや撮像素子等の光電変換装置の製造法及びその製造装置に関する。
【背景技術】
【０００２】
特許文献１、特許文献２及び特許文献３には、カルコパイライト半導体を用いた太陽電池が記載されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】米国特許第４７９８６６０号公報
【特許文献２】特開平１０−１３５４９５号公報
【特許文献３】特開平１０−１４４９４６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
米国特許４７９８６６０号公報の記載によれば、インライン式配列のＤＣスパッタリング装置を用いて、Ｃｕ膜とＩｎ膜との積層膜を作成する工程が用いられている。この工程中で、ＣｕとＩｎとの相互拡散によるＣｕ−Ｉｎ合金層が形成され、この結果、改善されたＣｕ−Ｉｎ合金構造へのセレン化ステップにより、変換効率が従来の２−３％から７％へと大幅に改善された、としている。
特に、量産効率を高めるインライン式配列、又はマルチチャンバ式配列のスパッタ装置において、カルコパイライト半導体膜用ＤＣ（直流）マグネトロンスパッタ装置とＺｎＯ等の透明導電膜用ＲＦ（ラジオ周波数）マグネトロンスパッタ装置が使用されている。
【０００５】
本発明者の知見によれば、ＤＣマグネトロンスパッタの際、時間的に、並列な関係において、使用されているＲＦマグネトロンスパッタ装置のＲＦ電源から、ＲＦ波がＤＣマグネトロンスパッタ装置のＤＣ電源に付加され、ＲＦ波が成膜中のＣｕ−Ｉｎ合金構造に悪影響を与えていた、ことが判明した。この悪影響が原因となって、カルコパイライト半導体を用いた太陽電池は、十分に高い、例えば、１５％以上の変換効率、特に、高いモジュール変換効率、例えば、１０％以上のものが提供されていなかった。
更に、本発明者の知見によれば、上記背景技術で製造したカルコパイライト半導体膜は、ＳｅやＳ原子等のVI族原子が十分なドープ量で半導体膜中に含有させることが困難で、十分に高い変換効率を達成で来ていない、ことが判明した。
【０００６】
本発明の技術課題は、上記背景技術のカルコパイライト半導体を用いた太陽電池の変換効率、特にモジュール変換効率を十分に高い値に到達させることに有る。
【課題を解決するための手段】
【０００７】
本発明は、第一に、導電性基板、カルコパイライト半導体膜及び透明導電膜を有する光電変換装置の製造法において、前記カルコパイライト半導体膜の成膜工程は、
マグネトロンスパッタ用カソードを備え、且つ、真空排気の第一チャンバ内に、導電性基板をアノード側及びＣｕを含有した第一ターゲットをカソード側に位置させ、該導電性基板が高周波を受信するように、高周波電力を該第一チャンバ内に導入すること及び該第一チャンバ内でロウパスフィルターを用いて高周波成分をカットまたは抑制したＤＣ電力を該第一ターゲットに印加することによって導電性基板上にＣｕ膜を成膜する第一工程、
マグネトロンスパッタ用カソードを備え、且つ、真空排気の第二チャンバ内に、前記第一工程後の導電性基板をアノード側及びＩｎを含有した第二ターゲットをカソード側に位置させ、該導電性基板が高周波を受信するように、高周波電力を該第二チャンバ内に導入すること及び該第二チャンバ内でロウパスフィルターを用いて高周波成分をカット又は抑制したＤＣ電力を該第二ターゲットに印加することによってＣｕ膜を設けた導電性基板上にＩｎ膜を積層成膜する第二工程、並びに、
前記第二工程後のＣｕ膜及びＩｎ膜を有する積層膜にVI族原子をドープすることによってカルコパイライト半導体膜を得る第三工程
を有する光電変換装置の製造法である。
【０００８】
本発明は、第二に、マグネトロンスパッタ用カソードを備え、且つ、真空排気の第一チャンバ内に、導電性基板をアノード側及びＣｕを含有した第一ターゲットをカソード側に位置させ、該導電性基板が高周波を受信するように、高周波電力を該第一チャンバ内に導入すること及び該第一チャンバ内でロウパスフィルターを用いて高周波成分をカット又は抑制したＤＣ電力を該第一ターゲットに印加することによって導電性基板上にＣｕ膜を成膜する第一工程、
マグネトロンスパッタ用カソードを備え、且つ、真空排気の第二チャンバ内に、前記第一工程後の導電性基板をアノード側及びＩｎを含有した第二ターゲットをカソード側に位置させ、該導電性基板が高周波を受信するように、高周波電力を該第二チャンバ内に導入すること及び該第二チャンバ内でロウパスフィルターを用いて高周波成分をカット又は抑制したＤＣ電力を該第二ターゲットに印加することによってＣｕ膜を設けた導電性基板上にＩｎ膜を積層成膜する第二工程、並びに、
前記第二工程後のＣｕ膜及びＩｎ膜を有する積層膜にVI族原子をドープすることによってカルコパイライト半導体膜を得る第三工程
を有するカルコパイライト半導体膜の成膜工程を実行する制御プログラムを記憶した記憶媒体を備えた光電変換装置の製造装置である。
【０００９】
本発明の態様において、前記第三工程終了後、更に、前記透明導電膜を成膜する第四工程を有し、該第四工程は、マグネトロンスパッタ用カソードを備え、且つ、真空排気の第三チャンバ内に、透明導電膜形成のための透明導電材からなる第三ターゲットをカソード側及び前記積層膜を設けた導電性基板をアノード側に位置させ、該第三ターゲット及び該導電性基板が高周波を受信する様に、高周波を該第三チャンバ内に導入することによって該積層膜上に透明導電膜を成膜する工程を有する。
【００１０】
本発明の別の態様において、前記第四工程中の第三ターゲットが受信する高周波と導電性基板が受信する高周波とは、互いに相違した周波数に設定される。
【００１１】
本発明の別の態様において、前記第四工程中の第三ターゲットが受信する高周波の周波数は、第四工程中の導電性基板が受信する高周波より高い周波数に設定し、該第三ターゲットが受信する高周波電力は、該導電性基板が受信する高周波電力の導入に先立って導入される。
【００１２】
本発明の別の態様において、前記第一ターゲットは、更に、Ｇａを含有したＣｕ−Ｇａ合金からなるターゲットである。
【００１３】
本発明の別の態様において、前記ロウパスフィルターは、ラジオ周波数〜３ＧＨｚの範囲の周波数成分をカットする様に設定されている。
【００１４】
本発明の別の態様において、前記透明導電材は、ＺｎＯを含有した物質である。
【００１５】
本発明の別の態様において、前記VI族原子は、Ｓｅ及びＳからなる群から選択された少なくとも一種である。
【００１６】
本発明の別の態様において、前記ロウパスフィルターは、オペアンプ回路を有する回路で構成されている。
【００１７】
本発明の別の態様において、前記制御プログラムは、第三工程で、前記カルコパイライト半導体膜を得た後、更に、該カルコパイライト半導体膜を所定温度まで加熱し、該加熱後、所定温度まで降温させるプログラムを有する。
【００１８】
本発明の別の態様において、前記制御プログラムは、第二工程で前記積層膜を得た後、更に、前記第三工程に先立って、該積層膜を所定温度まで加熱し、該加熱後、所定温度まで降温させる制御プログラムを有する。
【発明の効果】
【００１９】
本発明によれば、カルコパイライト半導体を用いた太陽電池、光センサーや撮像素子等の光電変換装置は、十分に高い光電変換率を達成し、特に、太陽電池は、十分に高い変換効率を達成した。
【発明を実施するための最良の形態】
【００２０】
以下に、本発明の好適な実施形態（実施例）を添付図面に基づいて説明する。
【００２１】
図1は、本発明の製造法又はその製造装置を用いて製造した太陽電池１の断面図である。図1において、１０は、導電性基板である。導電性基板１０は、その表面は導電性物質で覆われている。導電積基板１０の具体例では、ガラス（例えば、青板ガラス、低Ｎａ含有ガラス等）、絶縁性プラスチックフィルム（ＰＥＴフィルム、ビニルフィルム、ポリエチレンフィルム、ポリカーボネートフィルム等）や絶縁性セラミックスなどの基板１１の上にＭｏ、Ｈｆ、Ｒａ、Ｗ、ＬａＢ６などの低仕事関数金属（これらの合金であっても良い）又はグラファイトなどのカーボン材等からなる導電膜１２が設けられ、裏面電極として使用される。導電膜１２の膜厚は、０．２〜２．０μｍに設定される。
導電膜１２と基板１１との間に、両者の接着性を高めるために、ＣｒやＡｇ等の下地金属膜（図示せず）を設けることができる。この下地金属膜は、１０ｎｍ〜５０ｎｍの膜厚に設定する。
【００２２】
また、本発明で用いる導電性基板１０は、基板１１がＭｏ、Ｈｆ、Ｒａ、Ｗ、ＬａＢ６などの低仕事関数金属（これらの合金であっても良い）又はグラファイトなどのカーボン材等からなる導電性物質であってもよい。この際、導電膜１２の使用を省略することができる。
【００２３】
図２は、カルコパイライト半導体膜１３の拡大断面図である。２１は、VI族原子（Ｓｅ、Ｓ、Ｔｅ等）がドープされたＣｕ膜、又はＣｕ−Ｇａ合金膜である。２３は、VI族原子（Ｓｅ、Ｓ、Ｔｅ等）がドープされたＩｎ膜である。２２は、VI族原子（Ｓｅ、Ｓ、Ｔｅ等）がドープされたＣｕ又はＣｕ−Ｇａ合金とVI族原子（Ｓｅ、Ｓ、Ｔｅ等）がドープされたＩｎとの相互拡散したＣｕ−Ｉｎ拡散層、又はＣｕ−Ｇａ−Ｉｎ拡散層で、VI族原子（Ｓｅ、Ｓ、Ｔｅ等）がドープされている。
【００２４】
拡散層２２（この時点では、VI族原子ドープ前の前駆体に対応する）は、ＤＣマグネトロンスパッタで成膜して得たＣｕ膜、又はＣｕ−Ｇａ合金膜の上にＩｎ膜をＤＣマグネトロンスパッタで成膜した際に、両者の金属の相互拡散によって生成される。前駆体状態で存在する拡散層２２の拡散構造（この拡散構造の結晶構造等の詳細解析は、未解明である）がその後ドープされるVI族原子を確実に捕獲することができるものと、推察されている。この理由の一つには、Ｉｎ膜をＲＦスパッタによってＣｕ膜の上に成膜した際には、明確な拡散層前駆体が得られなかった、ことが挙げられる。
【００２５】
カルコパイライト半導体膜１３の膜厚は、０．１〜５．０μｍ、好ましくは、０．２〜２μｍに設定される。
【００２６】
図３は、本発明の装置の模式断面図である。図３において、３は、チャンバである。チャンバ３は、耐真空構造を有し、ステンレス、アルミニウムやチタン等の金属や合金、又はガラス製品で作成され、チャンバ開口部は、Ｏリング等の真空シーリング材（図示せず）や溶接等を介して、支持台３１２によって封止されると共に、支持される。
チャンバ３内には、マグネトロンスパッタのためのマグネット３０１、カソード電極３０３及びアノードとなる基板ホールダ３１２が設置されている。カソード電極３０３は、高周波電源３０８及びＤＣ電源３０９から電力の供給を受けることができる。この際、ＤＣ電源３０９による電力供給により、十分なプラズマ密度で、プラズマを発生させる場合には、高周波電源３０８からの電力供給は、省略しても良い。
【００２７】
高周波電源３０８とカソード電極３０３との間には、ロウパスフィルター３０２及び３０７が設置されている。この際のロウパスフィルター３０７は、省略しても良いが、電源配線が長い距離に設置されている場合には、ロウパスフィルター３０７を設置するのが好ましい。
ロウパスフィルター３０２は、チャンバ３の内部に設置される。特に、カソード電極３０３裏面の上（カソード電極３０３を間に、ターゲット３０４に対し、対向する位置に設置）に設置するのが好ましい。チャンバ３は、高周波電波に対するシールド効果を得ることができる様に、設計される。
【００２８】
本発明では、チャンバ３内に位置する高周波電源３０８からの配線材を例えば、アルミ箔、鉄箔、銅メッキ布、銀分散ナイロン繊維布等の高周波シールド材（図示せず）によって覆うことができる。
【００２９】
本発明で用いるロウパスフィルター３０２及び３０７は、図４に図示したオペアンプ正帰還型ロウパスフィルターが高い光電変換効率を達成する上で、ＣＲ回路型ロウパスフィルターと比較し、好ましく選択される。図４において、抵抗Ｒ１及びＲ２、並びに容量Ｃ１及びＣ２は、適宜設定される。
本発明で用いるロウパスフィルター３０２及び３０７は、高周波電源３０８の高周波電力から低周波（５０００ＫＨｚ以下の範囲、好ましくは、１０ＫＨｚ〜３０００ＫＨｚの範囲）の低周波数成分をカットすることができる。
【００３０】
直流電源３０９の投入電力は、１００ワット〜３０００ワット、好ましくは２００ワット〜２０００ワットである。
又、本発明で用いる直流電力は、パルスＤＣ電力であっても良い。この時のパルスの周波数は、１０００Ｈｚ以下、好ましくは、１０Ｈｚ〜２００Ｈｚの範囲に設定することができる。
高周波電力としては、１ＭＨｚ〜３ＧＨｚの範囲、好ましくは、５ＭＨｚ〜２ＧＨｚの範囲の周波数及び１００Ｗ（ワット）〜３０００Ｗ（ワット）の範囲、好ましくは、２００Ｗ（ワット）〜２０００Ｗ（ワット）の範囲の電力を用いることができる。
【００３１】
本発明装置は、ガス導入管３０５からのスパッタガスとしてＡｒ（アルゴンガス）、Ｋｒ（クリプトンガス）、Ｘｅ（キセノンガス）を用い、好適な範囲０．０１〜０．４Ｐａの圧力範囲のうち、１０−２Ｐａ〜１０Ｐａ好ましくは０．２Ｐａの圧力を用いてマグネトロンスパッタリングを実施することができる。スパッタガスは、スパッタガスボンベ３０６に貯蔵される。
【００３２】
本発明装置は、導電性基板３１０を誘電体層３１１を介して基板ホールダ３１２に載置される。基板ホールダ３１２は、周知の静電チャック機構及び加熱・冷却機構を備えている。
【００３３】
本発明装置は、少なくとも、ＤＣ電源３０９及び高周波電源３１３からチャンバ３内に電力を投入すると共に、スパッタガス導入管３０５からチャンバ３内にスパッタガスを導入することで、ガスプラズマ３１５領域を発生させることができる。
【００３４】
本発明は、図３に図示する装置をインライン形式又はクラスタ形式で配列させることによって、図１に図示した太陽電池のための導電層１２、カルコパイライト半導体層１３及び透明導電膜１４を連続して成膜することができる。
【００３５】
図５は、本発明装置のインライン形式製造装置のブロック図である。５０１は、ガラス等の基板を搬入するためのロードロックチャンバ（ＲＲ）である。５０８は、ロードロックチャンバ５０１に基板を搬入する際、ロードロックチャンバ５０１の真空気密状態を維持するため、閉じた状態を作り出し、次いで、ロードロックチャンバ５０１内の基板を次室である成膜スパッタチャンバ５０２への搬送する際、開いた状態で基板を成膜スパッタチャンバ５０２へと搬送できるように設計されている。
【００３６】
成膜スパッタチャンバ５０２は、図３に図示した装置を用いることができる。成膜スパッタチャンバ５０２は、ガラス等の基板の表面を導電物質で被覆するために用いられ、図１の導電性基板１０の導電膜１２を作成する。導電膜１２の成膜期間中、ゲート５０８と５０９とは、閉じられている。
成膜スパッタチャンバ５０３は、図３に図示した装置を用いることができる。成膜スパッタチャンバ５０３は、導電性基板の導電膜表面をＣｕ又はＣｕ−Ｇａで被覆するために用いられる。Ｃｕ又はＣｕ−Ｇａの成膜期間中、ゲート５０９と５１０とは、閉じられている。
成膜スパッタチャンバ５０４は、図３に図示した装置を用いることができる。成膜スパッタチャンバ５０４は、Ｃｕ膜又はＣｕ−Ｇａ膜の表面をＩｎで被覆するために用いられる。成膜スパッタチャンバ５０４の動作により成膜したＣｕ（又はＣｕ−Ｇａ）膜とＩｎ膜との積層膜は、図１又は図２のカルコパイライト半導体膜１３の前駆体となる。又、このＩｎ成膜期間中、ゲート５１０と５１１とは、閉じられている。
【００３７】
ドーピングチャンバ５０５は、成膜スパッタチャンバ５０４から搬入されたＣｕ（又はＣｕ−Ｇａ）膜とＩｎ膜との積層膜の膜中にVI族原子をドープするために用いられる。ドーピングは、VI族原子ガス（例えば、セレンガス、硫黄ガスなど）を加熱化において、実施される。この結果、カルコパイライト半導体膜１３として、ＣｕＩｎＳｅ２
、ＣｕＩｎＧａＳｅ2 等のセレン系多元化合物半導体薄膜、ＣｕＩｎＳ2 、ＣｕＩｎＧａＳ2 、ＣｕＧａＳ2等の硫化物系多元化合物半導体薄膜やＣｕＩｎＳ２Ｓｅ2 、ＣｕＩｎＧａＳ２Ｓｅ2 、ＣｕＧａＳ２Ｓｅ2 等のセレン・硫黄系多元化合物半導体薄膜を得ることができる。このドーピング期間中、ゲート５１１と５１２とは、閉じられている。
【００３８】
成膜スパッタチャンバ５０６は、図１又は図２に図示するカルコパイライト半導体膜１３の表面を透明導電膜で覆うために動作する。この透明導電膜の成膜期間中、ゲート５１２と５１３とは、閉じられている。
【００３９】
アンロードロックチャンバ（ＡＲ）５０７は、成膜スパッタチャンバ５０６での透明導電膜の被覆工程終了後、ゲート５１３を開き、ゲート５１４を遮蔽した状態において、真空を維持したまま、この透明導電膜付の導電性基板を搬入し、該基板搬入後、ゲート５１３を閉じた後、ゲート５１４を開放し、チャンバ５０７内の圧力を大気に戻す。
ロードロック室５０１、成膜スパッタチャンバ５０２、成膜スパッタチャンバ５０３、成膜スパッタチャンバ５０４、ドーピング室５０５、成膜スパッタチャンバ５０６及びアンロードロック５０７は、真空ポンプ（図示せず）に接続されている。
成膜スパッタチャンバ５０２、成膜スパッタチャンバ５０３、成膜スパッタチャンバ５０４、ドーピング室５０５及び成膜スパッタチャンバ５０６は、成膜のための材料ガスを導入するガス導入管（図示せず）が接続されている。
図５に図示した装置は、基板搬送駆動機構（図示せず）を備えている。基板搬送駆動機構は、基板を連続させて移動搬送させることができ、又基板の移動と停止を間断に繰り返し、移動搬送させることができる。
【００４０】
中央制御装置（ＣＰＵ）５１７は、成膜スパッタチャンバ５０２、５０３、５０４及び５０６での成膜工程、並びに、ドーピングチャンバ５０５でのドーピング工程の全工程期間中において、導電性基板が各チャンバ（５０２〜５０６）毎で滞在し、前記成膜工程及びドーピング工程が実行するように、基板搬送機構及びゲート５０８〜５１５の開閉動作を制御するプログラムを実行することができる。同時に、中央制御装置（ＣＰＵ）５１７は、導入ガスの流量を制御するマスフロー制御器（図示せず）の動作を制御する。
中央制御装置（ＣＰＵ）５１７は、各チャンバ（５０１〜５０７）及びゲート５０８〜５１５との間をバスライン５１６を通して通信することができる。
【００４１】
図６は、中央制御装置５１７がマグネトロンスパッタ用カソードを備え、且つ、真空排気の第一チャンバ内に、導電性基板をアノード側及びＣｕを含有した第一ターゲットをカソード側に位置させ、該導電性基板が高周波を受信するように、高周波電力を該第一チャンバ内に導入すること及び該第一チャンバ内でロウパスフィルターを用いて高周波成分をカット又は抑制したＤＣ電力を該第一ターゲットに印加することによって導電性基板上にＣｕ膜を成膜する第一工程、マグネトロンスパッタ用カソードを備え、且つ、真空排気の第二チャンバ内に、前記第一工程後の導電性基板をアノード側及びＩｎを含有した第二ターゲットをカソード側に位置させ、該導電性基板が高周波を受信するように、高周波電力を該第二チャンバ内に導入すること及び該第二チャンバ内でロウパスフィルターを用いて高周波成分をカット又は抑制したＤＣ電力を該第二ターゲットに印加することによってＣｕ膜を設けた導電性基板上にＩｎ膜を積層成膜する第二工程、並びに、前記第二工程後のＣｕ膜及びＩｎ膜を有する積層膜にVI族原子をドープすることによってカルコパイライト半導体膜を得る第三工程を有するカルコパイライト半導体膜の成膜工程を実行する制御プログラムのフローチャート図である。
【００４２】
ステップ１は、ゲート５１５を開放し、ロードロックチャンバ５０１の内部に、基板を搬入させるステップである。
ステップ２は、中央制御装置（ＣＰＵ）５１７の制御により、基板搬入後、ゲート５１５を遮蔽し、ロードロックチャンバ５０１の内部を真空に排気するステップである。
ステップ３は、中央制御装置（ＣＰＵ）５１７が閉状態のゲート５０８を開放状態のゲート５０８に動作させ、真空状態を維持したまま、基板を成膜スパッタチャンバ５０２に搬入させる様に、ゲート５０８の動作を制御するステップである。
ステップ４は、成膜スパッタチャンバ５０２内で、プラズマを発生させ、マグネトロンスパッタリングによって、基板の表面に導電膜が成膜するように、中央制御装置（ＣＰＵ）５１７がマグネトロンスパッタ用カソード起動及び動作、導電物質のターゲットの装着、アノード起動及び動作、高周波電源起動及び動作、ＤＣ電源起動及び動作やスパッタガス（アルゴンガス等）導入機構等の起動及びガス流量を制御するステップである。
ステップ５は、中央制御装置（ＣＰＵ）５１７の制御により、ゲート５０９を閉状態から開放状態に動作させ、基板を成膜スパッタチャンバ５０３に搬入させるステップである。
ステップ６は、成膜スパッタチャンバ５０３内で、プラズマを発生させ、マグネトロンスパッタリングによって、導電膜を有する基板の表面にＣｕ膜（又はＣｕ−Ｇａ合金膜）が成膜するように、中央制御装置（ＣＰＵ）５１７がマグネトロンスパッタ用カソードの起動及び動作、Ｃｕターゲット（又はＣｕ−Ｇａ合金ターゲット）の装着、アノード起動及び動作、高周波電源起動及び動作、ＤＣ電源起動及び動作やスパッタガス（アルゴンガス等）導入機構等の起動及びガス流量を制御するステップである。
ステップ７は、中央制御装置（ＣＰＵ）５１７が閉状態のゲート５１０を開放状態のゲート５１０に動作させ、真空状態を維持したまま、基板を成膜スパッタチャンバ５０４に搬入させる様に、ゲート５１０の動作を制御するステップである。
ステップ８は、成膜スパッタチャンバ５０４内で、プラズマを発生させ、マグネトロンスパッタリングによって、Ｃｕ膜（又はＣｕ−Ｇａ合金膜）を有する基板の表面にＩｎ膜が成膜するように、中央制御装置（ＣＰＵ）５１７がマグネトロンスパッタ用カソード起動及び動作、Ｉｎターゲットの装着、アノード起動及び動作、高周波電源起動及び動作、ＤＣ電源起動及び動作やスパッタガス（アルゴンガス等）導入機構等の起動及びガス流量を制御するステップである。
ステップ９は、中央制御装置（ＣＰＵ）５１７が閉状態のゲート５１１を開放状態のゲート５１１に動作させ、真空状態を維持したまま、基板を成膜スパッタチャンバ５０５に搬入させる様に、ゲート５１１の動作を制御するステップである。
ステップ１０は、カルコパイライト半導体膜を製造するステップである。ドーピングチャンバ５０５内で、Ｓｅガス雰囲気下において、Ｃｕ膜（Ｃｕ−Ｇａ合金膜）とＩｎ膜との積層膜からなる前駆体の積層膜中にＳｅがドーピングされるように、中央制御装置（ＣＰＵ）５１７が基板ホールダに装着しているヒーターの温度やＳｅガス導入機構等の起動及びガス流量を制御するステップである。
ステップ１１は、中央制御装置（ＣＰＵ）５１７が閉状態のゲート５１２を開放状態のゲート５１２に動作させ、真空状態を維持したまま、基板を成膜スパッタチャンバ５０６に搬入させる様に、ゲート５１２の動作を制御するステップである。
ステップ１２は、成膜スパッタチャンバ５０６内で、プラズマを発生させ、マグネトロンスパッタリングによって、カルコパイライト半導体膜を有する基板の表面に透明導電膜（ＩＴＯ膜、ＺｎＯ膜、Ｉｎ膜等）が成膜するように、中央制御装置（ＣＰＵ）５１７がマグネトロンスパッタ用カソード起動及び動作、透明導電膜用物質からなるターゲットの装着、アノード起動及び動作、高周波電源起動及び動作、ＤＣ電源起動及び動作やスパッタガス（アルゴンガス等）導入機構等の起動及びガス流量を制御するステップである。
ステップ１３は、中央制御装置（ＣＰＵ）５１７の制御により、ゲート５１３を閉状態から開放状態に動作させ、カルコパイライト半導体膜を設けている基板をアンロードロックチャンバに搬入させるステップである。
ステップ１４は、中央制御装置（ＣＰＵ）５１７の制御により、ゲート５１４を閉状態から開放状態に動作させ、アンロードロックチャンバの内部を大気状態に回復させるためのステップである。
【００４３】
又、本発明装置は、クラスタ形式製造装置であってもよい。クラスタ形式製造装置では、ロボット搬送装置を備える搬送チャンバが中央位置に設置し、この搬送チャンバには、ロードロックとアンロードロックチャンバが設けられ、それぞれにより基板の搬入及び搬出が行われる。これらのロードロックとアンロードロックチャンバを交互に、基板の搬入搬出を実施することによって、タクトタイムを短縮させ、生産性よく太陽電池等の光電変換装置を作製できる構成となっている。
【００４４】
このクラスタ形式製造装置では、上記搬送チャンバの周囲に、例えば、導電膜１２を成膜するためのマグネトロンスパッタリングチャンバと、Ｃｕ（Ｃｕ−Ｇａ合金）膜成膜（図２のＳｅドープ前状態の２１の膜）のためのマグネトロンスパッタリングチャンバ、Ｉｎ膜成膜（図２のＳｅドープ前状態の２３の膜）のためのマグネトロンスパッタリングチャンバ、前駆体膜にＳｅをドーピングするためのドーピングチャンバ及び透明導電膜１４をカルコパイライト半導体膜の上に成膜するためのマグネトロンスパッタリングチャンバが配置される。各チャンバには、真
空排気機構、ガス導入機構、電力供給機構などが付設されている。
【００４５】
本発明装置の中央制御装置（ＣＰＵ）５１７は、記憶媒体ハードディスク媒体、光磁気ディスク媒体、フレキシブルディスク媒体、フラッシュメモリやＭＲＡＭ等の不揮発性メモリ記憶媒体に記憶した制御プログラムによって、図６に図示したフローチャートを実行させることも可能である。
【００４６】
図７は、本発明の別の装置である。図中の図５と同一符号は、同一部材である。図７に図示する装置は、図５に図示した装置に、更に、加熱冷却チャンバ７１を追加した装置である。加熱冷却チャンバ７１は、成膜スパッタチャンバ５０４での成膜ステップに続いて、該ステップで得た前駆体積層膜を所定の温度（１００℃〜５００℃、好ましくは２５０℃〜３５０℃）まで加熱し、１０分〜６０分の高温状態を維持させた後、毎分１℃〜１０℃の速度で降温させる。この工程を用いることによって、前記積層膜からなる前駆体の結晶配向性が改善され、光電変換効率が改善された。
【００４７】
更に、図７に図示する装置は、加熱冷却チャンバ７２をドーピングチャンバ５０５の後続の位置に位置させることができる。加熱冷却チャンバ７２は、図２に図示したカルコパイライト半導体膜１３を所定の温度（１００℃〜５００℃、好ましくは２５０℃〜３５０℃）まで加熱し、１０分〜６０分の高温状態を維持させた後、毎分１℃〜１０℃の速度で降温させる。この工程は、Ｓｅ原子の配向秩序度が改善され、結果的に、大幅に、光電変換効率が改善された。
【００４８】
中央制御装置５１７は、バスライン５１６を通して、加熱冷却チャンバ７１及び７２に装着されている各種機器（例えば、ヒータ、冷却装置や基板搬送機構）を制御すると共に、ゲート７３及び７４の動作を制御することができる。
【００４９】
又、加熱冷却チャンバ７１及び７２は、該チャンバ内での加熱工程が真空状態（１０Ｐａ以下、好ましくは１０−５Ｐａ〜１Ｐａ）、好ましくは、超高真空状態（１０−３Ｐａ〜１０−１Ｐａ）で実施できるように、構成されていることが好ましい。
【産業上の利用可能性】
【００５０】
本発明は、光電変換効率の改善を図り、更に、量産可能で実用性の高い太陽電池等の光電変換装置の製造装置又はその製造法として利用される。
【図面の簡単な説明】
【００５１】
【図１】本発明の製造法又はその装置を用いて製造した太陽電池の断面図である。
【図２】図１のカルコパイライト半導体膜の詳細断面図である。
【図３】本発明装置の模式断面図図である。
【図４】本発明で用いたロウパスフィルターの回路図である。
【図５】本発明装置のブロック図である。
【図６】本発明で用いた制御プログラムを示すフローチャート図である。
【図７】本発明の別の装置のブロック図である。
【符号の説明】
【００５２】
１ 太陽電池
１０ 導電性基板
１１ 基板
１２ 導電膜
１３ カルコパイライト半導体膜
１４ 透明導電膜
１５ 集電電極
１６ 下部電極
２１ VI族原子ドープＣｕ膜（又はＣｕ−Ｇａ合金膜）
２２ 拡散層
２３ VI族原子ドープＩｎ膜
３ チャンバ
３０１ マグネット
３０２ ロウパスフィルター
３０３ カソード電極
３０４ ターゲット
３０５ スパッタガス導入管
３０６ スパッタガスボンベ
３０７ ロウパスフィルター
３０８ 高周波電源
３０９ ＤＣ電源
３１０ 導電性基板
３１１ 誘電体層
３１２ 基板ホールダ
３１３ 高周波電源
３１４ 真空排気ポンプ
３１５ ガスプラズマ
Ｒ１ Ｒ２ 抵抗
Ｃ１ Ｃ２ 容量
５０１ ロードロックチャンバ
５０２ 成膜スパッタチャンバ
５０３ 成膜スパッタチャンバ
５０４ 成膜スパッタチャンバ
５０５ ドーピングチャンバ
５０６ 成膜スパッタチャンバ
５０７ アンロードロックチャンバ
５０８乃至５１５ ゲート
５１６ バスライン
５１７ 中央制御装置（ＣＰＵ）
７１ 加熱及び冷却チャンバ
７２ 加熱及び冷却チャンバ
７３ ゲート
７４ ゲート
【技術分野】
【０００１】
本発明は、カルコパイライト半導体を用いた太陽電池、光センサーや撮像素子等の光電変換装置の製造法及びその製造装置に関する。
【背景技術】
【０００２】
特許文献１、特許文献２及び特許文献３には、カルコパイライト半導体を用いた太陽電池が記載されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】米国特許第４７９８６６０号公報
【特許文献２】特開平１０−１３５４９５号公報
【特許文献３】特開平１０−１４４９４６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
米国特許４７９８６６０号公報の記載によれば、インライン式配列のＤＣスパッタリング装置を用いて、Ｃｕ膜とＩｎ膜との積層膜を作成する工程が用いられている。この工程中で、ＣｕとＩｎとの相互拡散によるＣｕ−Ｉｎ合金層が形成され、この結果、改善されたＣｕ−Ｉｎ合金構造へのセレン化ステップにより、変換効率が従来の２−３％から７％へと大幅に改善された、としている。
特に、量産効率を高めるインライン式配列、又はマルチチャンバ式配列のスパッタ装置において、カルコパイライト半導体膜用ＤＣ（直流）マグネトロンスパッタ装置とＺｎＯ等の透明導電膜用ＲＦ（ラジオ周波数）マグネトロンスパッタ装置が使用されている。
【０００５】
本発明者の知見によれば、ＤＣマグネトロンスパッタの際、時間的に、並列な関係において、使用されているＲＦマグネトロンスパッタ装置のＲＦ電源から、ＲＦ波がＤＣマグネトロンスパッタ装置のＤＣ電源に付加され、ＲＦ波が成膜中のＣｕ−Ｉｎ合金構造に悪影響を与えていた、ことが判明した。この悪影響が原因となって、カルコパイライト半導体を用いた太陽電池は、十分に高い、例えば、１５％以上の変換効率、特に、高いモジュール変換効率、例えば、１０％以上のものが提供されていなかった。
更に、本発明者の知見によれば、上記背景技術で製造したカルコパイライト半導体膜は、ＳｅやＳ原子等のVI族原子が十分なドープ量で半導体膜中に含有させることが困難で、十分に高い変換効率を達成で来ていない、ことが判明した。
【０００６】
本発明の技術課題は、上記背景技術のカルコパイライト半導体を用いた太陽電池の変換効率、特にモジュール変換効率を十分に高い値に到達させることに有る。
【課題を解決するための手段】
【０００７】
本発明は、第一に、導電性基板、カルコパイライト半導体膜及び透明導電膜を有する光電変換装置の製造法において、前記カルコパイライト半導体膜の成膜工程は、
マグネトロンスパッタ用カソードを備え、且つ、真空排気の第一チャンバ内に、導電性基板をアノード側及びＣｕを含有した第一ターゲットをカソード側に位置させ、該導電性基板が高周波を受信するように、高周波電力を該第一チャンバ内に導入すること及び該第一チャンバ内でロウパスフィルターを用いて高周波成分をカットまたは抑制したＤＣ電力を該第一ターゲットに印加することによって導電性基板上にＣｕ膜を成膜する第一工程、
マグネトロンスパッタ用カソードを備え、且つ、真空排気の第二チャンバ内に、前記第一工程後の導電性基板をアノード側及びＩｎを含有した第二ターゲットをカソード側に位置させ、該導電性基板が高周波を受信するように、高周波電力を該第二チャンバ内に導入すること及び該第二チャンバ内でロウパスフィルターを用いて高周波成分をカット又は抑制したＤＣ電力を該第二ターゲットに印加することによってＣｕ膜を設けた導電性基板上にＩｎ膜を積層成膜する第二工程、並びに、
前記第二工程後のＣｕ膜及びＩｎ膜を有する積層膜にVI族原子をドープすることによってカルコパイライト半導体膜を得る第三工程
を有する光電変換装置の製造法である。
【０００８】
本発明は、第二に、マグネトロンスパッタ用カソードを備え、且つ、真空排気の第一チャンバ内に、導電性基板をアノード側及びＣｕを含有した第一ターゲットをカソード側に位置させ、該導電性基板が高周波を受信するように、高周波電力を該第一チャンバ内に導入すること及び該第一チャンバ内でロウパスフィルターを用いて高周波成分をカット又は抑制したＤＣ電力を該第一ターゲットに印加することによって導電性基板上にＣｕ膜を成膜する第一工程、
マグネトロンスパッタ用カソードを備え、且つ、真空排気の第二チャンバ内に、前記第一工程後の導電性基板をアノード側及びＩｎを含有した第二ターゲットをカソード側に位置させ、該導電性基板が高周波を受信するように、高周波電力を該第二チャンバ内に導入すること及び該第二チャンバ内でロウパスフィルターを用いて高周波成分をカット又は抑制したＤＣ電力を該第二ターゲットに印加することによってＣｕ膜を設けた導電性基板上にＩｎ膜を積層成膜する第二工程、並びに、
前記第二工程後のＣｕ膜及びＩｎ膜を有する積層膜にVI族原子をドープすることによってカルコパイライト半導体膜を得る第三工程
を有するカルコパイライト半導体膜の成膜工程を実行する制御プログラムを記憶した記憶媒体を備えた光電変換装置の製造装置である。
【０００９】
本発明の態様において、前記第三工程終了後、更に、前記透明導電膜を成膜する第四工程を有し、該第四工程は、マグネトロンスパッタ用カソードを備え、且つ、真空排気の第三チャンバ内に、透明導電膜形成のための透明導電材からなる第三ターゲットをカソード側及び前記積層膜を設けた導電性基板をアノード側に位置させ、該第三ターゲット及び該導電性基板が高周波を受信する様に、高周波を該第三チャンバ内に導入することによって該積層膜上に透明導電膜を成膜する工程を有する。
【００１０】
本発明の別の態様において、前記第四工程中の第三ターゲットが受信する高周波と導電性基板が受信する高周波とは、互いに相違した周波数に設定される。
【００１１】
本発明の別の態様において、前記第四工程中の第三ターゲットが受信する高周波の周波数は、第四工程中の導電性基板が受信する高周波より高い周波数に設定し、該第三ターゲットが受信する高周波電力は、該導電性基板が受信する高周波電力の導入に先立って導入される。
【００１２】
本発明の別の態様において、前記第一ターゲットは、更に、Ｇａを含有したＣｕ−Ｇａ合金からなるターゲットである。
【００１３】
本発明の別の態様において、前記ロウパスフィルターは、ラジオ周波数〜３ＧＨｚの範囲の周波数成分をカットする様に設定されている。
【００１４】
本発明の別の態様において、前記透明導電材は、ＺｎＯを含有した物質である。
【００１５】
本発明の別の態様において、前記VI族原子は、Ｓｅ及びＳからなる群から選択された少なくとも一種である。
【００１６】
本発明の別の態様において、前記ロウパスフィルターは、オペアンプ回路を有する回路で構成されている。
【００１７】
本発明の別の態様において、前記制御プログラムは、第三工程で、前記カルコパイライト半導体膜を得た後、更に、該カルコパイライト半導体膜を所定温度まで加熱し、該加熱後、所定温度まで降温させるプログラムを有する。
【００１８】
本発明の別の態様において、前記制御プログラムは、第二工程で前記積層膜を得た後、更に、前記第三工程に先立って、該積層膜を所定温度まで加熱し、該加熱後、所定温度まで降温させる制御プログラムを有する。
【発明の効果】
【００１９】
本発明によれば、カルコパイライト半導体を用いた太陽電池、光センサーや撮像素子等の光電変換装置は、十分に高い光電変換率を達成し、特に、太陽電池は、十分に高い変換効率を達成した。
【発明を実施するための最良の形態】
【００２０】
以下に、本発明の好適な実施形態（実施例）を添付図面に基づいて説明する。
【００２１】
図1は、本発明の製造法又はその製造装置を用いて製造した太陽電池１の断面図である。図1において、１０は、導電性基板である。導電性基板１０は、その表面は導電性物質で覆われている。導電積基板１０の具体例では、ガラス（例えば、青板ガラス、低Ｎａ含有ガラス等）、絶縁性プラスチックフィルム（ＰＥＴフィルム、ビニルフィルム、ポリエチレンフィルム、ポリカーボネートフィルム等）や絶縁性セラミックスなどの基板１１の上にＭｏ、Ｈｆ、Ｒａ、Ｗ、ＬａＢ６などの低仕事関数金属（これらの合金であっても良い）又はグラファイトなどのカーボン材等からなる導電膜１２が設けられ、裏面電極として使用される。導電膜１２の膜厚は、０．２〜２．０μｍに設定される。
導電膜１２と基板１１との間に、両者の接着性を高めるために、ＣｒやＡｇ等の下地金属膜（図示せず）を設けることができる。この下地金属膜は、１０ｎｍ〜５０ｎｍの膜厚に設定する。
【００２２】
また、本発明で用いる導電性基板１０は、基板１１がＭｏ、Ｈｆ、Ｒａ、Ｗ、ＬａＢ６などの低仕事関数金属（これらの合金であっても良い）又はグラファイトなどのカーボン材等からなる導電性物質であってもよい。この際、導電膜１２の使用を省略することができる。
【００２３】
図２は、カルコパイライト半導体膜１３の拡大断面図である。２１は、VI族原子（Ｓｅ、Ｓ、Ｔｅ等）がドープされたＣｕ膜、又はＣｕ−Ｇａ合金膜である。２３は、VI族原子（Ｓｅ、Ｓ、Ｔｅ等）がドープされたＩｎ膜である。２２は、VI族原子（Ｓｅ、Ｓ、Ｔｅ等）がドープされたＣｕ又はＣｕ−Ｇａ合金とVI族原子（Ｓｅ、Ｓ、Ｔｅ等）がドープされたＩｎとの相互拡散したＣｕ−Ｉｎ拡散層、又はＣｕ−Ｇａ−Ｉｎ拡散層で、VI族原子（Ｓｅ、Ｓ、Ｔｅ等）がドープされている。
【００２４】
拡散層２２（この時点では、VI族原子ドープ前の前駆体に対応する）は、ＤＣマグネトロンスパッタで成膜して得たＣｕ膜、又はＣｕ−Ｇａ合金膜の上にＩｎ膜をＤＣマグネトロンスパッタで成膜した際に、両者の金属の相互拡散によって生成される。前駆体状態で存在する拡散層２２の拡散構造（この拡散構造の結晶構造等の詳細解析は、未解明である）がその後ドープされるVI族原子を確実に捕獲することができるものと、推察されている。この理由の一つには、Ｉｎ膜をＲＦスパッタによってＣｕ膜の上に成膜した際には、明確な拡散層前駆体が得られなかった、ことが挙げられる。
【００２５】
カルコパイライト半導体膜１３の膜厚は、０．１〜５．０μｍ、好ましくは、０．２〜２μｍに設定される。
【００２６】
図３は、本発明の装置の模式断面図である。図３において、３は、チャンバである。チャンバ３は、耐真空構造を有し、ステンレス、アルミニウムやチタン等の金属や合金、又はガラス製品で作成され、チャンバ開口部は、Ｏリング等の真空シーリング材（図示せず）や溶接等を介して、支持台３１２によって封止されると共に、支持される。
チャンバ３内には、マグネトロンスパッタのためのマグネット３０１、カソード電極３０３及びアノードとなる基板ホールダ３１２が設置されている。カソード電極３０３は、高周波電源３０８及びＤＣ電源３０９から電力の供給を受けることができる。この際、ＤＣ電源３０９による電力供給により、十分なプラズマ密度で、プラズマを発生させる場合には、高周波電源３０８からの電力供給は、省略しても良い。
【００２７】
高周波電源３０８とカソード電極３０３との間には、ロウパスフィルター３０２及び３０７が設置されている。この際のロウパスフィルター３０７は、省略しても良いが、電源配線が長い距離に設置されている場合には、ロウパスフィルター３０７を設置するのが好ましい。
ロウパスフィルター３０２は、チャンバ３の内部に設置される。特に、カソード電極３０３裏面の上（カソード電極３０３を間に、ターゲット３０４に対し、対向する位置に設置）に設置するのが好ましい。チャンバ３は、高周波電波に対するシールド効果を得ることができる様に、設計される。
【００２８】
本発明では、チャンバ３内に位置する高周波電源３０８からの配線材を例えば、アルミ箔、鉄箔、銅メッキ布、銀分散ナイロン繊維布等の高周波シールド材（図示せず）によって覆うことができる。
【００２９】
本発明で用いるロウパスフィルター３０２及び３０７は、図４に図示したオペアンプ正帰還型ロウパスフィルターが高い光電変換効率を達成する上で、ＣＲ回路型ロウパスフィルターと比較し、好ましく選択される。図４において、抵抗Ｒ１及びＲ２、並びに容量Ｃ１及びＣ２は、適宜設定される。
本発明で用いるロウパスフィルター３０２及び３０７は、高周波電源３０８の高周波電力から低周波（５０００ＫＨｚ以下の範囲、好ましくは、１０ＫＨｚ〜３０００ＫＨｚの範囲）の低周波数成分をカットすることができる。
【００３０】
直流電源３０９の投入電力は、１００ワット〜３０００ワット、好ましくは２００ワット〜２０００ワットである。
又、本発明で用いる直流電力は、パルスＤＣ電力であっても良い。この時のパルスの周波数は、１０００Ｈｚ以下、好ましくは、１０Ｈｚ〜２００Ｈｚの範囲に設定することができる。
高周波電力としては、１ＭＨｚ〜３ＧＨｚの範囲、好ましくは、５ＭＨｚ〜２ＧＨｚの範囲の周波数及び１００Ｗ（ワット）〜３０００Ｗ（ワット）の範囲、好ましくは、２００Ｗ（ワット）〜２０００Ｗ（ワット）の範囲の電力を用いることができる。
【００３１】
本発明装置は、ガス導入管３０５からのスパッタガスとしてＡｒ（アルゴンガス）、Ｋｒ（クリプトンガス）、Ｘｅ（キセノンガス）を用い、好適な範囲０．０１〜０．４Ｐａの圧力範囲のうち、１０−２Ｐａ〜１０Ｐａ好ましくは０．２Ｐａの圧力を用いてマグネトロンスパッタリングを実施することができる。スパッタガスは、スパッタガスボンベ３０６に貯蔵される。
【００３２】
本発明装置は、導電性基板３１０を誘電体層３１１を介して基板ホールダ３１２に載置される。基板ホールダ３１２は、周知の静電チャック機構及び加熱・冷却機構を備えている。
【００３３】
本発明装置は、少なくとも、ＤＣ電源３０９及び高周波電源３１３からチャンバ３内に電力を投入すると共に、スパッタガス導入管３０５からチャンバ３内にスパッタガスを導入することで、ガスプラズマ３１５領域を発生させることができる。
【００３４】
本発明は、図３に図示する装置をインライン形式又はクラスタ形式で配列させることによって、図１に図示した太陽電池のための導電層１２、カルコパイライト半導体層１３及び透明導電膜１４を連続して成膜することができる。
【００３５】
図５は、本発明装置のインライン形式製造装置のブロック図である。５０１は、ガラス等の基板を搬入するためのロードロックチャンバ（ＲＲ）である。５０８は、ロードロックチャンバ５０１に基板を搬入する際、ロードロックチャンバ５０１の真空気密状態を維持するため、閉じた状態を作り出し、次いで、ロードロックチャンバ５０１内の基板を次室である成膜スパッタチャンバ５０２への搬送する際、開いた状態で基板を成膜スパッタチャンバ５０２へと搬送できるように設計されている。
【００３６】
成膜スパッタチャンバ５０２は、図３に図示した装置を用いることができる。成膜スパッタチャンバ５０２は、ガラス等の基板の表面を導電物質で被覆するために用いられ、図１の導電性基板１０の導電膜１２を作成する。導電膜１２の成膜期間中、ゲート５０８と５０９とは、閉じられている。
成膜スパッタチャンバ５０３は、図３に図示した装置を用いることができる。成膜スパッタチャンバ５０３は、導電性基板の導電膜表面をＣｕ又はＣｕ−Ｇａで被覆するために用いられる。Ｃｕ又はＣｕ−Ｇａの成膜期間中、ゲート５０９と５１０とは、閉じられている。
成膜スパッタチャンバ５０４は、図３に図示した装置を用いることができる。成膜スパッタチャンバ５０４は、Ｃｕ膜又はＣｕ−Ｇａ膜の表面をＩｎで被覆するために用いられる。成膜スパッタチャンバ５０４の動作により成膜したＣｕ（又はＣｕ−Ｇａ）膜とＩｎ膜との積層膜は、図１又は図２のカルコパイライト半導体膜１３の前駆体となる。又、このＩｎ成膜期間中、ゲート５１０と５１１とは、閉じられている。
【００３７】
ドーピングチャンバ５０５は、成膜スパッタチャンバ５０４から搬入されたＣｕ（又はＣｕ−Ｇａ）膜とＩｎ膜との積層膜の膜中にVI族原子をドープするために用いられる。ドーピングは、VI族原子ガス（例えば、セレンガス、硫黄ガスなど）を加熱化において、実施される。この結果、カルコパイライト半導体膜１３として、ＣｕＩｎＳｅ２
、ＣｕＩｎＧａＳｅ2 等のセレン系多元化合物半導体薄膜、ＣｕＩｎＳ2 、ＣｕＩｎＧａＳ2 、ＣｕＧａＳ2等の硫化物系多元化合物半導体薄膜やＣｕＩｎＳ２Ｓｅ2 、ＣｕＩｎＧａＳ２Ｓｅ2 、ＣｕＧａＳ２Ｓｅ2 等のセレン・硫黄系多元化合物半導体薄膜を得ることができる。このドーピング期間中、ゲート５１１と５１２とは、閉じられている。
【００３８】
成膜スパッタチャンバ５０６は、図１又は図２に図示するカルコパイライト半導体膜１３の表面を透明導電膜で覆うために動作する。この透明導電膜の成膜期間中、ゲート５１２と５１３とは、閉じられている。
【００３９】
アンロードロックチャンバ（ＡＲ）５０７は、成膜スパッタチャンバ５０６での透明導電膜の被覆工程終了後、ゲート５１３を開き、ゲート５１４を遮蔽した状態において、真空を維持したまま、この透明導電膜付の導電性基板を搬入し、該基板搬入後、ゲート５１３を閉じた後、ゲート５１４を開放し、チャンバ５０７内の圧力を大気に戻す。
ロードロック室５０１、成膜スパッタチャンバ５０２、成膜スパッタチャンバ５０３、成膜スパッタチャンバ５０４、ドーピング室５０５、成膜スパッタチャンバ５０６及びアンロードロック５０７は、真空ポンプ（図示せず）に接続されている。
成膜スパッタチャンバ５０２、成膜スパッタチャンバ５０３、成膜スパッタチャンバ５０４、ドーピング室５０５及び成膜スパッタチャンバ５０６は、成膜のための材料ガスを導入するガス導入管（図示せず）が接続されている。
図５に図示した装置は、基板搬送駆動機構（図示せず）を備えている。基板搬送駆動機構は、基板を連続させて移動搬送させることができ、又基板の移動と停止を間断に繰り返し、移動搬送させることができる。
【００４０】
中央制御装置（ＣＰＵ）５１７は、成膜スパッタチャンバ５０２、５０３、５０４及び５０６での成膜工程、並びに、ドーピングチャンバ５０５でのドーピング工程の全工程期間中において、導電性基板が各チャンバ（５０２〜５０６）毎で滞在し、前記成膜工程及びドーピング工程が実行するように、基板搬送機構及びゲート５０８〜５１５の開閉動作を制御するプログラムを実行することができる。同時に、中央制御装置（ＣＰＵ）５１７は、導入ガスの流量を制御するマスフロー制御器（図示せず）の動作を制御する。
中央制御装置（ＣＰＵ）５１７は、各チャンバ（５０１〜５０７）及びゲート５０８〜５１５との間をバスライン５１６を通して通信することができる。
【００４１】
図６は、中央制御装置５１７がマグネトロンスパッタ用カソードを備え、且つ、真空排気の第一チャンバ内に、導電性基板をアノード側及びＣｕを含有した第一ターゲットをカソード側に位置させ、該導電性基板が高周波を受信するように、高周波電力を該第一チャンバ内に導入すること及び該第一チャンバ内でロウパスフィルターを用いて高周波成分をカット又は抑制したＤＣ電力を該第一ターゲットに印加することによって導電性基板上にＣｕ膜を成膜する第一工程、マグネトロンスパッタ用カソードを備え、且つ、真空排気の第二チャンバ内に、前記第一工程後の導電性基板をアノード側及びＩｎを含有した第二ターゲットをカソード側に位置させ、該導電性基板が高周波を受信するように、高周波電力を該第二チャンバ内に導入すること及び該第二チャンバ内でロウパスフィルターを用いて高周波成分をカット又は抑制したＤＣ電力を該第二ターゲットに印加することによってＣｕ膜を設けた導電性基板上にＩｎ膜を積層成膜する第二工程、並びに、前記第二工程後のＣｕ膜及びＩｎ膜を有する積層膜にVI族原子をドープすることによってカルコパイライト半導体膜を得る第三工程を有するカルコパイライト半導体膜の成膜工程を実行する制御プログラムのフローチャート図である。
【００４２】
ステップ１は、ゲート５１５を開放し、ロードロックチャンバ５０１の内部に、基板を搬入させるステップである。
ステップ２は、中央制御装置（ＣＰＵ）５１７の制御により、基板搬入後、ゲート５１５を遮蔽し、ロードロックチャンバ５０１の内部を真空に排気するステップである。
ステップ３は、中央制御装置（ＣＰＵ）５１７が閉状態のゲート５０８を開放状態のゲート５０８に動作させ、真空状態を維持したまま、基板を成膜スパッタチャンバ５０２に搬入させる様に、ゲート５０８の動作を制御するステップである。
ステップ４は、成膜スパッタチャンバ５０２内で、プラズマを発生させ、マグネトロンスパッタリングによって、基板の表面に導電膜が成膜するように、中央制御装置（ＣＰＵ）５１７がマグネトロンスパッタ用カソード起動及び動作、導電物質のターゲットの装着、アノード起動及び動作、高周波電源起動及び動作、ＤＣ電源起動及び動作やスパッタガス（アルゴンガス等）導入機構等の起動及びガス流量を制御するステップである。
ステップ５は、中央制御装置（ＣＰＵ）５１７の制御により、ゲート５０９を閉状態から開放状態に動作させ、基板を成膜スパッタチャンバ５０３に搬入させるステップである。
ステップ６は、成膜スパッタチャンバ５０３内で、プラズマを発生させ、マグネトロンスパッタリングによって、導電膜を有する基板の表面にＣｕ膜（又はＣｕ−Ｇａ合金膜）が成膜するように、中央制御装置（ＣＰＵ）５１７がマグネトロンスパッタ用カソードの起動及び動作、Ｃｕターゲット（又はＣｕ−Ｇａ合金ターゲット）の装着、アノード起動及び動作、高周波電源起動及び動作、ＤＣ電源起動及び動作やスパッタガス（アルゴンガス等）導入機構等の起動及びガス流量を制御するステップである。
ステップ７は、中央制御装置（ＣＰＵ）５１７が閉状態のゲート５１０を開放状態のゲート５１０に動作させ、真空状態を維持したまま、基板を成膜スパッタチャンバ５０４に搬入させる様に、ゲート５１０の動作を制御するステップである。
ステップ８は、成膜スパッタチャンバ５０４内で、プラズマを発生させ、マグネトロンスパッタリングによって、Ｃｕ膜（又はＣｕ−Ｇａ合金膜）を有する基板の表面にＩｎ膜が成膜するように、中央制御装置（ＣＰＵ）５１７がマグネトロンスパッタ用カソード起動及び動作、Ｉｎターゲットの装着、アノード起動及び動作、高周波電源起動及び動作、ＤＣ電源起動及び動作やスパッタガス（アルゴンガス等）導入機構等の起動及びガス流量を制御するステップである。
ステップ９は、中央制御装置（ＣＰＵ）５１７が閉状態のゲート５１１を開放状態のゲート５１１に動作させ、真空状態を維持したまま、基板を成膜スパッタチャンバ５０５に搬入させる様に、ゲート５１１の動作を制御するステップである。
ステップ１０は、カルコパイライト半導体膜を製造するステップである。ドーピングチャンバ５０５内で、Ｓｅガス雰囲気下において、Ｃｕ膜（Ｃｕ−Ｇａ合金膜）とＩｎ膜との積層膜からなる前駆体の積層膜中にＳｅがドーピングされるように、中央制御装置（ＣＰＵ）５１７が基板ホールダに装着しているヒーターの温度やＳｅガス導入機構等の起動及びガス流量を制御するステップである。
ステップ１１は、中央制御装置（ＣＰＵ）５１７が閉状態のゲート５１２を開放状態のゲート５１２に動作させ、真空状態を維持したまま、基板を成膜スパッタチャンバ５０６に搬入させる様に、ゲート５１２の動作を制御するステップである。
ステップ１２は、成膜スパッタチャンバ５０６内で、プラズマを発生させ、マグネトロンスパッタリングによって、カルコパイライト半導体膜を有する基板の表面に透明導電膜（ＩＴＯ膜、ＺｎＯ膜、Ｉｎ膜等）が成膜するように、中央制御装置（ＣＰＵ）５１７がマグネトロンスパッタ用カソード起動及び動作、透明導電膜用物質からなるターゲットの装着、アノード起動及び動作、高周波電源起動及び動作、ＤＣ電源起動及び動作やスパッタガス（アルゴンガス等）導入機構等の起動及びガス流量を制御するステップである。
ステップ１３は、中央制御装置（ＣＰＵ）５１７の制御により、ゲート５１３を閉状態から開放状態に動作させ、カルコパイライト半導体膜を設けている基板をアンロードロックチャンバに搬入させるステップである。
ステップ１４は、中央制御装置（ＣＰＵ）５１７の制御により、ゲート５１４を閉状態から開放状態に動作させ、アンロードロックチャンバの内部を大気状態に回復させるためのステップである。
【００４３】
又、本発明装置は、クラスタ形式製造装置であってもよい。クラスタ形式製造装置では、ロボット搬送装置を備える搬送チャンバが中央位置に設置し、この搬送チャンバには、ロードロックとアンロードロックチャンバが設けられ、それぞれにより基板の搬入及び搬出が行われる。これらのロードロックとアンロードロックチャンバを交互に、基板の搬入搬出を実施することによって、タクトタイムを短縮させ、生産性よく太陽電池等の光電変換装置を作製できる構成となっている。
【００４４】
このクラスタ形式製造装置では、上記搬送チャンバの周囲に、例えば、導電膜１２を成膜するためのマグネトロンスパッタリングチャンバと、Ｃｕ（Ｃｕ−Ｇａ合金）膜成膜（図２のＳｅドープ前状態の２１の膜）のためのマグネトロンスパッタリングチャンバ、Ｉｎ膜成膜（図２のＳｅドープ前状態の２３の膜）のためのマグネトロンスパッタリングチャンバ、前駆体膜にＳｅをドーピングするためのドーピングチャンバ及び透明導電膜１４をカルコパイライト半導体膜の上に成膜するためのマグネトロンスパッタリングチャンバが配置される。各チャンバには、真
空排気機構、ガス導入機構、電力供給機構などが付設されている。
【００４５】
本発明装置の中央制御装置（ＣＰＵ）５１７は、記憶媒体ハードディスク媒体、光磁気ディスク媒体、フレキシブルディスク媒体、フラッシュメモリやＭＲＡＭ等の不揮発性メモリ記憶媒体に記憶した制御プログラムによって、図６に図示したフローチャートを実行させることも可能である。
【００４６】
図７は、本発明の別の装置である。図中の図５と同一符号は、同一部材である。図７に図示する装置は、図５に図示した装置に、更に、加熱冷却チャンバ７１を追加した装置である。加熱冷却チャンバ７１は、成膜スパッタチャンバ５０４での成膜ステップに続いて、該ステップで得た前駆体積層膜を所定の温度（１００℃〜５００℃、好ましくは２５０℃〜３５０℃）まで加熱し、１０分〜６０分の高温状態を維持させた後、毎分１℃〜１０℃の速度で降温させる。この工程を用いることによって、前記積層膜からなる前駆体の結晶配向性が改善され、光電変換効率が改善された。
【００４７】
更に、図７に図示する装置は、加熱冷却チャンバ７２をドーピングチャンバ５０５の後続の位置に位置させることができる。加熱冷却チャンバ７２は、図２に図示したカルコパイライト半導体膜１３を所定の温度（１００℃〜５００℃、好ましくは２５０℃〜３５０℃）まで加熱し、１０分〜６０分の高温状態を維持させた後、毎分１℃〜１０℃の速度で降温させる。この工程は、Ｓｅ原子の配向秩序度が改善され、結果的に、大幅に、光電変換効率が改善された。
【００４８】
中央制御装置５１７は、バスライン５１６を通して、加熱冷却チャンバ７１及び７２に装着されている各種機器（例えば、ヒータ、冷却装置や基板搬送機構）を制御すると共に、ゲート７３及び７４の動作を制御することができる。
【００４９】
又、加熱冷却チャンバ７１及び７２は、該チャンバ内での加熱工程が真空状態（１０Ｐａ以下、好ましくは１０−５Ｐａ〜１Ｐａ）、好ましくは、超高真空状態（１０−３Ｐａ〜１０−１Ｐａ）で実施できるように、構成されていることが好ましい。
【産業上の利用可能性】
【００５０】
本発明は、光電変換効率の改善を図り、更に、量産可能で実用性の高い太陽電池等の光電変換装置の製造装置又はその製造法として利用される。
【図面の簡単な説明】
【００５１】
【図１】本発明の製造法又はその装置を用いて製造した太陽電池の断面図である。
【図２】図１のカルコパイライト半導体膜の詳細断面図である。
【図３】本発明装置の模式断面図図である。
【図４】本発明で用いたロウパスフィルターの回路図である。
【図５】本発明装置のブロック図である。
【図６】本発明で用いた制御プログラムを示すフローチャート図である。
【図７】本発明の別の装置のブロック図である。
【符号の説明】
【００５２】
１ 太陽電池
１０ 導電性基板
１１ 基板
１２ 導電膜
１３ カルコパイライト半導体膜
１４ 透明導電膜
１５ 集電電極
１６ 下部電極
２１ VI族原子ドープＣｕ膜（又はＣｕ−Ｇａ合金膜）
２２ 拡散層
２３ VI族原子ドープＩｎ膜
３ チャンバ
３０１ マグネット
３０２ ロウパスフィルター
３０３ カソード電極
３０４ ターゲット
３０５ スパッタガス導入管
３０６ スパッタガスボンベ
３０７ ロウパスフィルター
３０８ 高周波電源
３０９ ＤＣ電源
３１０ 導電性基板
３１１ 誘電体層
３１２ 基板ホールダ
３１３ 高周波電源
３１４ 真空排気ポンプ
３１５ ガスプラズマ
Ｒ１ Ｒ２ 抵抗
Ｃ１ Ｃ２ 容量
５０１ ロードロックチャンバ
５０２ 成膜スパッタチャンバ
５０３ 成膜スパッタチャンバ
５０４ 成膜スパッタチャンバ
５０５ ドーピングチャンバ
５０６ 成膜スパッタチャンバ
５０７ アンロードロックチャンバ
５０８乃至５１５ ゲート
５１６ バスライン
５１７ 中央制御装置（ＣＰＵ）
７１ 加熱及び冷却チャンバ
７２ 加熱及び冷却チャンバ
７３ ゲート
７４ ゲート
【特許請求の範囲】
【請求項１】
導電性基板、カルコパイライト半導体膜及び透明導電膜を有する光電変換装置の製造法において、
前記カルコパイライト半導体膜の成膜工程は、
マグネトロンスパッタ用カソードを備え、且つ、真空排気の第一チャンバ内に、導電性基板をアノード側及びＣｕを含有した第一ターゲットをカソード側に位置させ、該導電性基板が高周波を受信するように、高周波電力を該第一チャンバ内に導入すること及び該第一チャンバ内でロウパスフィルターを用いて高周波成分をカットまたは抑制したＤＣ電力を該第一ターゲットに印加することによって導電性基板上にＣｕ膜を成膜する第一工程、
マグネトロンスパッタ用カソードを備え、且つ、真空排気の第二チャンバ内に、前記第一工程後の導電性基板をアノード側及びＩｎを含有した第二ターゲットをカソード側に位置させ、該導電性基板が高周波を受信するように、高周波電力を該第二チャンバ内に導入すること及び該第二チャンバ内でロウパスフィルターを用いて高周波成分をカット又は抑制したＤＣ電力を該第二ターゲットに印加することによってＣｕ膜を設けた導電性基板上にＩｎ膜を積層成膜する第二工程、並びに、
前記第二工程後のＣｕ膜及びＩｎ膜を有する積層膜にVI族原子をドープすることによってカルコパイライト半導体膜を得る第三工程
を有することを特徴とする光電変換装置の製造法。
【請求項２】
前記第三工程終了後に、更に、前記透明導電膜を成膜する第四工程を有し、該第四工程は、マグネトロンスパッタ用カソードを備え、且つ、真空排気の第三チャンバ内に、透明導電膜形成のための透明導電材からなる第三ターゲットをカソード側及び前記積層膜を設けた導電性基板をアノード側に位置させ、該第三ターゲット及び該導電性基板が高周波を受信する様に、高周波を該第三チャンバ内に導入することによって該積層膜上に透明導電膜を成膜する工程を有することを特徴とする請求項１に記載の光電変換装置の製造法。
【請求項３】
前記第四工程中の第三ターゲットが受信する高周波と導電性基板が受信する高周波とは、互いに相違した周波数に設定されることを特徴とする請求項２に記載の光電変換装置の製造法。
【請求項４】
前記第四工程中の第三ターゲットが受信する高周波の周波数は、第四工程中の導電性基板が受信する高周波より高い周波数に設定し、該第三ターゲットが受信する高周波は、該導電性基板が受信する高周波の導入に先立って導入されることを特徴とする請求項２に記載の光電変換装置の製造法。
【請求項５】
前記第一ターゲットは、更に、Ｇａを含有したＣｕ−Ｇａ合金からなるターゲットであることを特徴とする請求項1に記載の光電変換装置の製造法。
【請求項６】
前記ロウパスフィルターは、ラジオ周波数〜３ＧＨｚの範囲の周波数成分をカットする様に設定されている請求項１に記載の光電変換装置の製造法。
【請求項７】
前記透明導電材は、ＺｎＯを含有した物質であることを特徴とする請求項２に記載の光電変換装置の製造法。
【請求項８】
前記VI族原子は、Ｓｅ及びＳからなる群から選択された少なくとも一種であることを特徴とする請求項1に記載の光電変換装置の製造法。
【請求項９】
前記ロウパスフィルターは、オペアンプ回路を有する回路で構成したことを特徴とする請求項1に記載の光電変換装置の製造法。
【請求項１０】
前記第三工程は、前記カルコパイライト半導体膜を得た後、更に、該カルコパイライト半導体膜を所定温度まで加熱し、該加熱後、所定温度まで降温させる工程を有することを特徴とする請求項1に記載の光電変換装置の製造法。
【請求項１１】
前記第二工程は、該第二工程で前記積層膜を得た後、更に、前記第三工程に先立って、該積層膜を所定温度まで加熱し、該加熱後、所定温度まで降温させる工程を有することを特徴とする請求項1に記載の光電変換装置の製造法。
【請求項１２】
マグネトロンスパッタ用カソードを備え、且つ、真空排気の第一チャンバ内に、導電性基板をアノード側及びＣｕを含有した第一ターゲットをカソード側に位置させ、該導電性基板が高周波を受信するように、高周波電力を該第一チャンバ内に導入すること及び該第一チャンバ内でロウパスフィルターを用いて高周波成分をカット又は抑制したＤＣ電力を該第一ターゲットに印加することによって導電性基板上にＣｕ膜を成膜する第一工程、
マグネトロンスパッタ用カソードを備え、且つ、真空排気の第二チャンバ内に、前記第一工程後の導電性基板をアノード側及びＩｎを含有した第二ターゲットをカソード側に位置させ、該導電性基板が高周波を受信するように、高周波電力を該第二チャンバ内に導入すること及び該第二チャンバ内でロウパスフィルターを用いて高周波成分をカット又は抑制したＤＣ電力を該第二ターゲットに印加することによってＣｕ膜を設けた導電性基板上にＩｎ膜を積層成膜する第二工程、並びに、
前記第二工程後のＣｕ膜及びＩｎ膜を有する積層膜にVI族原子をドープすることによってカルコパイライト半導体膜を得る第三工程
を有するカルコパイライト半導体膜の成膜工程を実行する制御プログラムを記憶した記憶媒体を備えたことを特徴とする光電変換装置の製造装置。
【請求項１３】
更に、前記第三工程終了後、マグネトロンスパッタ用カソードを備え、且つ、真空排気の第三チャンバ内に、透明導電膜形成のための透明導電材からなる第三ターゲットをカソード側及び前記積層膜を設けた導電性基板をアノード側に位置させ、該第三ターゲット及び該導電性基板が高周波を受信する様に、高周波を該第三チャンバ内に導入することによって該積層膜上に透明導電膜を成膜する工程を実行する制御プログラムを記憶した記憶媒体を備えたことを特徴とする請求項１２に記載の光電変換装置の製造装置。
【請求項１４】
前記ロウパスフィルターは、オペアンプ回路を有する回路で構成したことを特徴とする請求項1２に記載の光電変換装置の製造装置。
【請求項１５】
前記制御プログラムは、第三工程で、前記カルコパイライト半導体膜を得た後、更に、該カルコパイライト半導体膜を所定温度まで加熱し、該加熱後、所定温度まで降温させるプログラムを有することを特徴とする請求項1２に記載の光電変換装置の製造装置。
【請求項１６】
前記制御プログラムは、第二工程で前記積層膜を得た後、更に、前記第三工程に先立って、該積層膜を所定温度まで加熱し、該加熱後、所定温度まで降温させる制御プログラムを有することを特徴とする請求項1２に記載の光電変換装置の製造装置。
【請求項１】
導電性基板、カルコパイライト半導体膜及び透明導電膜を有する光電変換装置の製造法において、
前記カルコパイライト半導体膜の成膜工程は、
マグネトロンスパッタ用カソードを備え、且つ、真空排気の第一チャンバ内に、導電性基板をアノード側及びＣｕを含有した第一ターゲットをカソード側に位置させ、該導電性基板が高周波を受信するように、高周波電力を該第一チャンバ内に導入すること及び該第一チャンバ内でロウパスフィルターを用いて高周波成分をカットまたは抑制したＤＣ電力を該第一ターゲットに印加することによって導電性基板上にＣｕ膜を成膜する第一工程、
マグネトロンスパッタ用カソードを備え、且つ、真空排気の第二チャンバ内に、前記第一工程後の導電性基板をアノード側及びＩｎを含有した第二ターゲットをカソード側に位置させ、該導電性基板が高周波を受信するように、高周波電力を該第二チャンバ内に導入すること及び該第二チャンバ内でロウパスフィルターを用いて高周波成分をカット又は抑制したＤＣ電力を該第二ターゲットに印加することによってＣｕ膜を設けた導電性基板上にＩｎ膜を積層成膜する第二工程、並びに、
前記第二工程後のＣｕ膜及びＩｎ膜を有する積層膜にVI族原子をドープすることによってカルコパイライト半導体膜を得る第三工程
を有することを特徴とする光電変換装置の製造法。
【請求項２】
前記第三工程終了後に、更に、前記透明導電膜を成膜する第四工程を有し、該第四工程は、マグネトロンスパッタ用カソードを備え、且つ、真空排気の第三チャンバ内に、透明導電膜形成のための透明導電材からなる第三ターゲットをカソード側及び前記積層膜を設けた導電性基板をアノード側に位置させ、該第三ターゲット及び該導電性基板が高周波を受信する様に、高周波を該第三チャンバ内に導入することによって該積層膜上に透明導電膜を成膜する工程を有することを特徴とする請求項１に記載の光電変換装置の製造法。
【請求項３】
前記第四工程中の第三ターゲットが受信する高周波と導電性基板が受信する高周波とは、互いに相違した周波数に設定されることを特徴とする請求項２に記載の光電変換装置の製造法。
【請求項４】
前記第四工程中の第三ターゲットが受信する高周波の周波数は、第四工程中の導電性基板が受信する高周波より高い周波数に設定し、該第三ターゲットが受信する高周波は、該導電性基板が受信する高周波の導入に先立って導入されることを特徴とする請求項２に記載の光電変換装置の製造法。
【請求項５】
前記第一ターゲットは、更に、Ｇａを含有したＣｕ−Ｇａ合金からなるターゲットであることを特徴とする請求項1に記載の光電変換装置の製造法。
【請求項６】
前記ロウパスフィルターは、ラジオ周波数〜３ＧＨｚの範囲の周波数成分をカットする様に設定されている請求項１に記載の光電変換装置の製造法。
【請求項７】
前記透明導電材は、ＺｎＯを含有した物質であることを特徴とする請求項２に記載の光電変換装置の製造法。
【請求項８】
前記VI族原子は、Ｓｅ及びＳからなる群から選択された少なくとも一種であることを特徴とする請求項1に記載の光電変換装置の製造法。
【請求項９】
前記ロウパスフィルターは、オペアンプ回路を有する回路で構成したことを特徴とする請求項1に記載の光電変換装置の製造法。
【請求項１０】
前記第三工程は、前記カルコパイライト半導体膜を得た後、更に、該カルコパイライト半導体膜を所定温度まで加熱し、該加熱後、所定温度まで降温させる工程を有することを特徴とする請求項1に記載の光電変換装置の製造法。
【請求項１１】
前記第二工程は、該第二工程で前記積層膜を得た後、更に、前記第三工程に先立って、該積層膜を所定温度まで加熱し、該加熱後、所定温度まで降温させる工程を有することを特徴とする請求項1に記載の光電変換装置の製造法。
【請求項１２】
マグネトロンスパッタ用カソードを備え、且つ、真空排気の第一チャンバ内に、導電性基板をアノード側及びＣｕを含有した第一ターゲットをカソード側に位置させ、該導電性基板が高周波を受信するように、高周波電力を該第一チャンバ内に導入すること及び該第一チャンバ内でロウパスフィルターを用いて高周波成分をカット又は抑制したＤＣ電力を該第一ターゲットに印加することによって導電性基板上にＣｕ膜を成膜する第一工程、
マグネトロンスパッタ用カソードを備え、且つ、真空排気の第二チャンバ内に、前記第一工程後の導電性基板をアノード側及びＩｎを含有した第二ターゲットをカソード側に位置させ、該導電性基板が高周波を受信するように、高周波電力を該第二チャンバ内に導入すること及び該第二チャンバ内でロウパスフィルターを用いて高周波成分をカット又は抑制したＤＣ電力を該第二ターゲットに印加することによってＣｕ膜を設けた導電性基板上にＩｎ膜を積層成膜する第二工程、並びに、
前記第二工程後のＣｕ膜及びＩｎ膜を有する積層膜にVI族原子をドープすることによってカルコパイライト半導体膜を得る第三工程
を有するカルコパイライト半導体膜の成膜工程を実行する制御プログラムを記憶した記憶媒体を備えたことを特徴とする光電変換装置の製造装置。
【請求項１３】
更に、前記第三工程終了後、マグネトロンスパッタ用カソードを備え、且つ、真空排気の第三チャンバ内に、透明導電膜形成のための透明導電材からなる第三ターゲットをカソード側及び前記積層膜を設けた導電性基板をアノード側に位置させ、該第三ターゲット及び該導電性基板が高周波を受信する様に、高周波を該第三チャンバ内に導入することによって該積層膜上に透明導電膜を成膜する工程を実行する制御プログラムを記憶した記憶媒体を備えたことを特徴とする請求項１２に記載の光電変換装置の製造装置。
【請求項１４】
前記ロウパスフィルターは、オペアンプ回路を有する回路で構成したことを特徴とする請求項1２に記載の光電変換装置の製造装置。
【請求項１５】
前記制御プログラムは、第三工程で、前記カルコパイライト半導体膜を得た後、更に、該カルコパイライト半導体膜を所定温度まで加熱し、該加熱後、所定温度まで降温させるプログラムを有することを特徴とする請求項1２に記載の光電変換装置の製造装置。
【請求項１６】
前記制御プログラムは、第二工程で前記積層膜を得た後、更に、前記第三工程に先立って、該積層膜を所定温度まで加熱し、該加熱後、所定温度まで降温させる制御プログラムを有することを特徴とする請求項1２に記載の光電変換装置の製造装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２０１１−１０３３３１（Ｐ２０１１−１０３３３１Ａ）
【公開日】平成２３年５月２６日（２０１１．５．２６）
【国際特許分類】
【出願番号】特願２００９−２５７０７６（Ｐ２００９−２５７０７６）
【出願日】平成２１年１１月１０日（２００９．１１．１０）
【出願人】（０００２２７２９４）キヤノンアネルバ株式会社 (564)
【Ｆターム（参考）】
【公開日】平成２３年５月２６日（２０１１．５．２６）
【国際特許分類】
【出願日】平成２１年１１月１０日（２００９．１１．１０）
【出願人】（０００２２７２９４）キヤノンアネルバ株式会社 (564)
【Ｆターム（参考）】
[ Back to top ]