半導体チップの剥離装置、及び半導体チップの剥離方法
【課題】本発明は、ダイシングテープから半導体チップを剥離させる際、半導体チップが破損することを防止可能な半導体チップの剥離装置、及び半導体チップの剥離装置を提供することを課題とする。
【解決手段】上下方向に移動可能な構成とされ、ダイシングテープを介して、半導体チップのうち、少なくとも貫通電極の形成領域に対応する第１の部分を突き上げる第１の突き上げ面４３ａを有した第１の突き上げ部材４３と、上下方向に移動可能な構成とされ、ダイシングテープを介して、半導体チップのうち、貫通電極が形成されていない第２の部分を突き上げる第２の突き上げ面４４ａを有した第２の突き上げ部材４４と、を有する。
【解決手段】上下方向に移動可能な構成とされ、ダイシングテープを介して、半導体チップのうち、少なくとも貫通電極の形成領域に対応する第１の部分を突き上げる第１の突き上げ面４３ａを有した第１の突き上げ部材４３と、上下方向に移動可能な構成とされ、ダイシングテープを介して、半導体チップのうち、貫通電極が形成されていない第２の部分を突き上げる第２の突き上げ面４４ａを有した第２の突き上げ部材４４と、を有する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体チップの剥離装置、及び半導体チップの剥離方法に関する。
【背景技術】
【０００２】
従来、複数の半導体チップが一括形成された半導体基板（半導体ウェハ）の裏面にダイシングテープを貼着し、次いで、半導体基板を切断することで、複数の半導体チップを個片化し、その後、半導体チップをダイシングテープから剥離させることで、半導体チップをピックアップすることが行なわれている。
【０００３】
特許文献１には、ダイシングテープ上の半導体チップの粘着面積よりも小さく、かつ、略同じ形状を有する面によって、半導体チップをダイシングテープと共に突き上げ、ダイシングテープから半導体チップを部分的に剥離する第１の突き上げ機構と、第１の突き上げ機構にてダイシングテープから部分的に剥離した半導体チップの中央部をダイシングテープと共に突き上げ、半導体チップの中央部を剥離する第２の突き上げ機構と、を備え、第１の突き上げ機構により半導体チップをダイシングテープから徐々に剥離させた後、第２の突き上げ機構により半導体チップの中央部をダイシングテープから剥離させる半導体チップの剥離装置及び半導体チップの剥離方法が開示されている。
【０００４】
また、特許文献２〜５には、半導体チップの中心から半導体チップの外周に対して、複数の突き上げ機構を設け、半導体チップの外周に配置された突き上げ機構から順次突き上げることにより、半導体チップの外周から半導体チップの中心に向かう方向に、ダイシングテープを剥離させる半導体チップの剥離装置及び半導体チップの剥離方法が開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００３−１２４２９０号公報
【特許文献２】特開２００５−１１７０１９号公報
【特許文献３】特開２００６−５０３０号公報
【特許文献４】特開２００７−４２９９６号公報
【特許文献５】特開２００９−４４０３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１〜５では、貫通電極を有した厚さの薄い半導体チップを剥離させる場合について考慮されていない。
貫通電極を有した厚さの薄い半導体チップ（例えば、厚さが５０μｍ程度）では、貫通電極が半導体基板及び回路素子層を貫通するように形成されており、貫通電極が形成されていない半導体チップと比較して強度が弱い。
そのため、ダイシングテープから半導体チップを剥離させる際のわずかな応力集中によって、貫通電極を基点として半導体基板にチップクラックが発生してしまう（言い換えれば、半導体チップが破損してしまう。）。
【０００７】
例えば、特許文献１の場合、第２の突き上げブロックから一部の貫通電極が外れている場合には、第２の突き上げブロックを突き上げた際に、第２の突き上げブロックから外れた一部の貫通電極に応力が集中するため、一部の貫通電極を基点としてチップクラックが発生する虞がある。このため、貫通電極を有した半導体チップをダイシングテープからピックアップすることは困難であった。
【課題を解決するための手段】
【０００８】
本発明の一観点によれば、半導体チップの表面を吸着する吸着コレットと、ダイシングテープに貼着され、かつ貫通電極を備えた半導体チップを突き上げることで、前記ダイシングテープから前記半導体チップを剥離させるチップ突き上げ機構と、を有する半導体チップの剥離装置であって、前記チップ突き上げ機構は、上下方向に移動可能な構成とされ、前記ダイシングテープを介して、前記半導体チップのうち、少なくとも前記貫通電極の形成領域に対応する第１の部分を突き上げる第１の突き上げ面を有した第１の突き上げ部材と、上下方向に移動可能な構成とされ、前記ダイシングテープを介して、前記半導体チップのうち、前記貫通電極が形成されていない第２の部分を突き上げる第２の突き上げ面を有した第２の突き上げ部材と、を含むことを特徴とする半導体チップの剥離装置が提供される。
【発明の効果】
【０００９】
本発明の半導体チップの剥離装置によれば、上下方向に移動可能な構成とされ、ダイシングテープを介して、半導体チップのうち、少なくとも貫通電極の形成領域に対応する第１の部分を突き上げる第１の突き上げ面を有した第１の突き上げ部材と、上下方向に移動可能な構成とされ、ダイシングテープを介して、半導体チップのうち、貫通電極が形成されていない第２の部分を突き上げる第２の突き上げ面を有した第２の突き上げ部材と、を有したチップ突き上げ機構を備えることにより、第１及び第２の突き出し面により、半導体チップの略全体を突き上げることが可能になると共に、半導体チップの略全体を突き上げた後、第１の突き上げ面により、貫通電極の形成領域（複数の貫通電極が形成された領域）に対応する第１の部分全体を突き上げることが可能となる。
【００１０】
これにより、半導体チップに設けられた複数の貫通電極の一部が、第１の突き上げ部材から外れた状態で、半導体チップが突き上げられることがなくなるため、貫通電極に応力が集中することを回避可能となる。
【００１１】
よって、半導体基板に貫通電極を基点とするチップクラックが発生することを抑制できる。つまり、ダイシングテープを介して、半導体チップを突き上げた際に、半導体チップが破損することを防止できる。
【図面の簡単な説明】
【００１２】
【図１】本発明の第１の実施の形態に係る半導体チップの剥離装置を備えたダイボンディング装置の概略構成を模式的に示す図である。
【図２】貫通電極を有した半導体チップの概略構成を示す平面図である。
【図３】図２に示す半導体チップのＡ−Ａ線方向の断面図である。
【図４】図１に示す第１の実施の形態に係る半導体チップの剥離装置を拡大した斜視図である。
【図５】図２に示すチップ突き上げ機構の平面図である。
【図６】図３に示すチップ突き上げ機構のＣ−Ｃ線方向の断面図である。
【図７】半導体チップを吸着した吸着コレットの概略構成を示す断面図である。
【図８】本発明の第１の実施の形態に係る半導体チップの剥離方法を用いた半導体装置の製造工程を示す断面図（その１）である。
【図９】本発明の第１の実施の形態に係る半導体チップの剥離方法を用いた半導体装置の製造工程を示す断面図（その２）である。
【図１０】本発明の第１の実施の形態に係る半導体チップの剥離方法を用いた半導体装置の製造工程を示す断面図（その３）である。
【図１１】本発明の第１の実施の形態に係る半導体チップの剥離方法を用いた半導体装置の製造工程を示す断面図（その４）である。
【図１２】本発明の第１の実施の形態に係る半導体チップの剥離方法を用いた半導体装置の製造工程を示す断面図（その５）である。
【図１３】本発明の第１の実施の形態に係る半導体チップの剥離方法を用いた半導体装置の製造工程を示す断面図（その６）である。
【図１４】本発明の第１の実施の形態に係る半導体チップの剥離方法を用いた半導体装置の製造工程を示す断面図（その７）である。
【図１５】本発明の第１の実施の形態に係る半導体チップの剥離方法を用いた半導体装置の製造工程を示す断面図（その８）である。
【図１６】本発明の第１の実施の形態に係る半導体チップの剥離方法を用いた半導体装置の製造工程を示す断面図（その９）である。
【図１７】本発明の第１の実施の形態に係る半導体チップの剥離方法を用いた半導体装置の製造工程を示す断面図（その１０）である。
【図１８】本発明の第１の実施の形態に係る半導体チップの剥離方法を用いた半導体装置の製造工程を示す断面図（その１１）である。
【図１９】本発明の第１の実施の形態に係る半導体チップの剥離方法を用いた半導体装置の製造工程を示す断面図（その１２）である。
【図２０】本発明の第１の実施の形態に係る半導体チップの剥離方法を用いた半導体装置の製造工程を示す断面図（その１３）である。
【図２１】本発明の第１の実施の形態に係る半導体チップの剥離方法を用いた半導体装置の製造工程を示す断面図（その１４）である。
【図２２】本発明の第２の実施の形態に係るチップ突き上げ機構の概略構成を示す平面図である。
【図２３】本発明の第３の実施の形態に係るチップ突き上げ機構の概略構成を示す平面図である。
【図２４】本発明の第４の実施の形態に係る剥離装置を用いた半導体チップの剥離方法を説明するための断面図（その１）である。
【図２５】本発明の第４の実施の形態に係る剥離装置を用いた半導体チップの剥離方法を説明するための断面図（その２）である。
【図２６】本発明の第４の実施の形態に係る剥離装置を用いた半導体チップの剥離方法を説明するための断面図（その３）である。
【図２７】本発明の第４の実施の形態に係る剥離装置を用いた半導体チップの剥離方法を説明するための断面図（その４）である。
【図２８】第４の実施の形態に係る第１の突き上げ部材の第１変形例を示す側面図である。
【図２９】第４の実施の形態に係る第１の突き上げ部材の第２変形例を示す側面図である。
【発明を実施するための形態】
【００１３】
以下、図面を参照して本発明を適用した実施の形態について詳細に説明する。なお、以下の説明で用いる図面は、本発明の実施の形態の構成を説明するためのものであり、図示される各部の大きさや厚さや寸法等は、実際のダイボンディング装置（半導体チップの剥離装置も含む）、半導体チップ、及び半導体装置の寸法関係とは異なる場合がある。
【００１４】
（第１の実施の形態）
図１は、本発明の第１の実施の形態に係る半導体チップの剥離装置を備えたダイボンディング装置の概略構成を模式的に示す図である。
【００１５】
図１を参照するに、ダイボンディング装置１０は、基板供給部１１と、基板搬送路１２と、治具供給部１３と、ピックアップ部１４と、ボンディング部１６と、半導体チップの剥離装置１７（以下、単に「剥離装置１７」という）と、アンローダ１９と、を有する。
【００１６】
基板供給部１１は、基板搬送路１２の一方の端部に設けられている。基板供給部１１には、半導体装置（図１には図示していない後述する図２１に示す半導体装置９５（チップ積層型半導体装置））を製造する際に用いる配線母基板（図１には図示していない後述する図１５に示す配線母基板７１）が収納されている。基板供給部１１は、基板搬送路１２を介して、該配線母基板をボンディング部１６に供給する。
【００１７】
治具供給部１３は、ピックアップ部１４に、複数の半導体チップ（図１には図示していない後述する図２及び図３に示す貫通電極３４を備えた半導体チップ２６）が形成された構造体（図１には図示していない後述する図１０に示す構造体）を供給すると共に、ピックアップ処理終了後のダイシングテープ（図１には図示していない後述する図１１に示すダイシングテープ２７）を収容する。
治具供給部１３は、枠状のリング治具２１を有する。リング治具２１には、ダイシングテープ（図示せず）が貼り渡されており、該ダイシングテープ上に個片化された複数の半導体チップ（図示せず）が固定されている。
【００１８】
ピックアップ部１４は、搬送機構に接続されたエキスパンダ（図示せず）と、チップ突き上げ機構２３と、チップ突き上げ機構２３を駆動させるチップ突き上げ機構移動手段（図１には図示していない後述する図６に示すチップ突き上げ機構移動手段４５）と、を有する。エキスパンダは、治具供給部１３から供給された構造体（後述する図１０に示す構造体）を保持する。
【００１９】
チップ突き上げ機構２３は、エキスパンダ（図示せず）に保持された半導体基板（後述する図８に示す半導体基板６８）の下方に配置されている。チップ突き上げ機構２３は、チップ突き上げ機構移動手段（図示せず）により、上下方向に移動することで、配線母基板（後述する図１５に示す配線母基板７１）にボンディングされる半導体チップ（図２及び図３に示す貫通電極３４を備えた半導体チップ２６）をダイシングテープ（図１１に示すダイシングテープ２７）から剥離させる。
【００２０】
ボンディング部１６は、吸着コレット２４と、吸着コレット２４を駆動させる吸着コレット移動手段（図１には図示していない後述する図４に示す吸着コレット移動手段３８）と、を有する。
ボンディング部１６は、吸着コレット移動手段（図４に示す吸着コレット移動手段３８）により吸着コレット２４を上下方向に移動させることで、ピックアップ部１４でダイシングテープ（図１１に示すダイシングテープ２７）から剥離される半導体チップの表面（図２及び図３に示す半導体チップ２６の表面２６ａ）を吸着保持後、該半導体チップをピックアップし、その後、配線母基板（後述する図１５に示す配線母基板７１）に該半導体チップをボンディングする。
【００２１】
第１の実施の形態の剥離装置１７は、ピックアップ部１４に設けられたチップ突き上げ機構２３と、ボンディング部１６に設けられた吸着コレット２４及び吸着コレット移動手段３８（図１には図示せず、後述する図４参照）と、を有する。
なお、剥離装置１７の構成の具体的な説明については、後述する図４〜図７を参照して後述する。
【００２２】
アンローダ部１９は、基板搬送路１２の他方の端部に設けられている。アンローダ部１９は、半導体チップ（図示せず）が実装された配線基板（図示せず）を収容する。
【００２３】
図２は、貫通電極を有した半導体チップの概略構成を示す平面図であり、図３は、図２に示す半導体チップのＡ−Ａ線方向の断面図である。
ここで、剥離装置１７がダイシングテープ（図１１に示すダイシングテープ２７）から剥離させる半導体チップ２６の構成について説明する。
図２及び図３を参照するに、半導体チップ２６は、半導体基板３１と、回路素子層３２と、貫通電極３４と、表面電極３５と、裏面電極３６と、を有する。
【００２４】
図２及び図３を参照するに、半導体基板３１は、矩形とされており、薄板化（例えば、５０μｍ以下）されている。半導体基板３１の裏面３１ｂは、半導体チップ２６の裏面２６ｂに相当する面である。半導体基板３１としては、例えば、シリコン基板（シリコンウェハ）を薄板化したものを用いることができる。
【００２５】
図３を参照するに、回路素子層３２は、半導体基板３１の表面３１ａに形成されている。回路素子層３２は、半導体基板３１の表面３１ａに形成されたトランジスタ（図示せず）と、該トランジスタを覆う複数の絶縁層（図示せず）及び該複数の絶縁層に形成された複数の配線及びビア（図示せず）により構成された多層配線構造体（図示せず）と、を有する。回路素子層３２の表面３２ａは、半導体チップ２６の表面２６ａに相当する面である。
【００２６】
半導体チップ２６がＩＦ（Ｉｎｔｅｒｆａｃｅ）用半導体チップの場合、回路素子層３２には、メモリ用半導体チップを制御するＩＦ回路が形成される。また、半導体チップ２６がメモリ用半導体チップ（例えば、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ））の場合、回路素子層３２には、ＤＲＡＭ素子が形成される。
【００２７】
図２及び図３を参照するに、貫通電極３４は、半導体基板３１及び回路素子層３２を貫通するように複数形成されている。複数の貫通電極３４は、貫通ビアであり、半導体チップ２６の外周よりも内側（具体的には、半導体チップ２６の中央部）に配置されている。言い換えれば、半導体チップ２６は、その中央部に貫通電極群（複数の貫通電極３４が形成された領域）を有する。
貫通電極３４の一方の端３４ａは、半導体チップ２６の表面２６ａから露出されており、貫通電極３４の他方の端３４ｂは、半導体チップ２６の裏面２６ｂから露出されている。
【００２８】
図３を参照するに、表面電極３５は、貫通電極３４の一方の端３４ａに設けられており、半導体チップ２６の表面２６ａから突出している。表面電極３５は、半導体チップ２６を積み重ねた際、上方に配置される半導体チップ２６に設けられた裏面電極３６と電気的に接続される電極である。表面電極３５としては、例えば、バンプ（例えば、高さ１５μｍ）を用いることができる。
【００２９】
図３を参照するに、裏面電極３６は、貫通電極３４の他方の端３４ｂに設けられており、半導体チップ２６の裏面２６ｂから突出している。裏面電極３６は、半導体チップ２６を積み重ねた際、下方に配置される半導体チップ２６に設けられた裏面電極３６、或いは、図示していない配線基板に設けられたパッド（後述する図１６に示す配線母基板５１の接続パッド７７）と電気的に接続される電極である。裏面電極３６としては、例えば、バンプ（例えば、高さ１０μｍ）を用いることができる。
【００３０】
図２及び図３を参照するに、上記構成とされた半導体チップ２６は、貫通電極３４の形成領域Ｂに対応する第１の部分２６−１と、貫通電極３４が形成されていない第２の部分２６−２と、を有する。
また、上記構成とされた半導体チップ２６は、薄板化（例えば、厚さが５０μｍ以下）されると共に、貫通電極３４を有するため、外力を印加された際、破損しやすいチップである。
【００３１】
また、上記半導体チップ２６を複数積み重ねて、後述する図２１に示す半導体装置９５（チップ積層型半導体装置）を構成する場合、例えば、最下層に配置される半導体チップ２６としてＩＦ（Ｉｎｔｅｒｆａｃｅ）用半導体チップを用いると共に、それ以外の半導体チップ２６としてメモリ用半導体チップ（例えば、ＤＲＡＭ）を用いることができる。
このように、１段目に配置される半導体チップ２６としてＩＦ用半導体チップを用いることにより、複数のメモリ用半導体チップと配線基板（後述する図２１に示す配線基板７４）との間の信号のやりとりを行なうことができる。
【００３２】
図４は、図１に示す第１の実施の形態に係る半導体チップの剥離装置を拡大した斜視図である。図５は、図４に示すチップ突き上げ機構の平面図であり、図６は、図５に示すチップ突き上げ機構のＣ−Ｃ線方向の断面図である。
【００３３】
図４では、剥離装置１７の構成要素である図６に示すチップ突き上げ機構移動手段４５の図示を省略する。また、図５では、説明の便宜上、チップ突き上げ機構２３の構成要素ではない図２及び図３に示す半導体チップ２６を想像線で図示する。また、図５では、チップ突き上げ機構２３の構成要素である図６に示すチップ突き上げ機構移動手段４５の図示を省略する。
さらに、図６では、説明の便宜上、チップ突き上げ機構２３の構成要素ではない図２及び図３に示す半導体チップ２６、及び半導体チップ２６の裏面２６ｂに貼着されたダイシングテープ２７を想像線で図示する。また、図６におけるＹ方向は、第１及び第２の突き上げ部材４３，４４の移動方向（上下方向）を示している。
【００３４】
次に、図４〜図６を参照して、剥離装置１７の具体的な構成について説明する。
図４〜図６を参照するに、剥離装置１７は、チップ突き上げ機構２３と、吸着コレット２４と、吸着コレット移動手段３８と、を有する。
図４〜図６を参照するに、チップ突き上げ機構２３は、吸着ステージ４１と、第１の突き上げ部材４３と、第２の突き上げ部材４４と、チップ突き上げ機構移動手段４５と、第１の吸着部４６と、第２の吸着部４７と、を有する。
【００３５】
図４を参照するに、吸着ステージ４１は、吸着コレット２４の下方に配置されている。図４及び図５を参照するに、吸着ステージ４１の外形は、円形とされている。吸着ステージ４１は、第２の突き上げ部材４４の外側に設けられている。
吸着ステージ４１は、開口部５１と、吸着面４１ａと、第３の吸着部５３と、を有する。開口部５１は、吸着ステージ４１の略中央に設けられている。開口部５１は、第１及び第２の突き上げ部材４３，４４を収容するための空間である。図５を参照するに、開口部５１は、矩形とされており、半導体チップ２６の外形よりも少し小さい大きさとされている。
【００３６】
図６を参照するに、吸着面４１ａ（吸着ステージ４１の上面）は、平坦な面とされている。吸着面４１ａは、半導体チップ２６の裏面２６ｂに貼着されたダイシングテープ２７の裏面２７ｂと接触する面である。
【００３７】
図４〜図６を参照するに、第３の吸着部５３は、吸着ステージ４１のうち、吸着面４１ａを構成する部分に複数設けられている。第３の吸着部５３は、平面視円形とされた吸着孔である。第３の吸着部５３は、図示していない真空装置と接続されている。これにより、第３の吸着部５３は、吸着ステージ４１の吸着面４１ａに、ダイシングテープ２７を吸着保持する。
【００３８】
図４〜図６を参照するに、第１の突き上げ部材４３は、第２の突き上げ部材４４の中央に設けられた後述する開口部５５に配置されている。つまり、第１の突き上げ部材４３は、第２の突き上げ部材４４の内側に設けられている。
【００３９】
図６を参照するに、第１の突き上げ部材４３は、チップ突き上げ機構移動手段４５を構成する第１の移動手段４５−１（図６参照）により、第２の突き上げ部材４４とは独立してＹ方向（上下方向）に移動可能な構成とされている。
第１の突き上げ部材４３は、半導体チップ２６が貼着されたダイシングテープ２７の裏面２７ｂと接触する第１の突き上げ面４３ａを有する。第１の突き上げ面４３ａは、平坦な面とされている。
【００４０】
図５を参照するに、第１の突き上げ面４３ａは、ダイシングテープ２７を介して、半導体チップ２６の第１の部分２６−１全体（図３に示す貫通電極３４の形成領域Ｂに対応する部分全体）を突き上げることが可能な大きさとされている。
これにより、第１の突き上げ部材４３は、第１の移動手段４５−１により、図６に示す状態（吸着面４１ａ、第１の突き出し面４３ａ、及び第２の突き出し面４４ａが略同一平面上に配置された状態）から上方に移動させられた際、ダイシングテープ２７を介して、半導体チップ２６の第１の部分２６−１全体を突き上げる。第１の突き上げ部材４３の形状は、例えば、直方体とすることができる。
【００４１】
図４〜図６を参照するに、第２の突き上げ部材４４は、第１の突き上げ部材４３の外側に位置する開口部５１に配置されている。つまり、第２の突き上げ部材４４は、第１の突き上げ部材４３と吸着ステージ４１との間に配置されている。第２の突き上げ部材４４の外形は、平面視した状態において矩形とされている。
第２の突き上げ部材４４は、開口部５５と、切り欠き部５６と、を有する。開口部５５は、第２の突き上げ部材４４の中央部に設けられている。開口部５５は、第１の突き上げ部材４３を収容するための空間である。
切り欠き部５６は、第２の吸着部４７の形成領域に対応する第２の突き上げ部材４４の４つの外壁にそれぞれ形成されている。
【００４２】
図６を参照するに、第２の突き上げ部材４４は、チップ突き上げ機構移動手段４５に設けられた後述する第２の移動手段４５−２により、第１の突き上げ部材４３とは独立してＹ方向（上下方向）に移動可能な構成とされている。
第２の突き上げ部材４４は、半導体チップ２６が貼着されたダイシングテープ２７の裏面２７ｂと接触する第２の突き上げ面４４ａを有する。第２の突き上げ面４４ａは、平坦な面とされている。
図５及び図６を参照するに、第２の突き上げ部材４４のうち、ダイシングテープ２７と接触する部分の外形は、半導体チップ２６の外形よりも小さくなるように構成されている。
【００４３】
図５を参照するに、第２の突き上げ面４４ａは、ダイシングテープ２７を介して、半導体チップ２６の貫通電極３４が形成されていない第２の部分２６−２（第１の実施の形態の場合、第１の部分２６−１を囲む部分で、かつ半導体チップ２６の外周縁よりも少し内側に配置された部分）を突き上げることが可能な大きさとされている。
これにより、第２の突き上げ部材４４は、第２の移動手段４５−２により、図６に示す状態から上方に移動させられた際、ダイシングテープ２７を介して、半導体チップ２６の第２の部分２６−１を突き上げる。
【００４４】
図６を参照するに、チップ突き上げ機構移動手段４５は、第１の移動手段４５−１と、第２の移動手段４５−２と、を有する。
第１の移動手段４５−１は、第２の突き上げ部材４４とは独立して、第１の突き上げ部材４３をＹ方向（上下方向）に移動させる駆動部である。第２の移動手段４５−２は、第１の突き上げ部材４３とは独立して、第２の突き上げ部材４４をＹ方向（上下方向）に移動させる駆動部である。
【００４５】
図４〜図６を参照するに、第１の吸着部４６は、第１の突き上げ部材４３の外周縁に設けられている。第１の吸着部４６は、第１の突き上げ部材４３の外壁と開口部５５を構成する第２の突き上げ部材４４の面との間に形成された隙間により構成されており、額縁形状とされた溝である。
第１の吸着部４６は、図示していない真空装置と接続されている。これにより、第１の吸着部４６は、図６に示す状態において、ダイシングテープ２７を吸着する。
【００４６】
図４〜図６を参照するに、第２の吸着部４７は、第２の突き上げ部材４４の外周縁に設けられている。第２の吸着部４７は、切り欠き部５６と切り欠き部５６と対向する第２の突き上げ部材４４の面との間に形成された溝状の空間である。
第２の吸着部４７は、図示していない真空装置と接続されている。これにより、第２の吸着部４７は、図６に示す状態において、ダイシングテープ２７を吸着する。
【００４７】
図７は、半導体チップを吸着した吸着コレットの概略構成を示す断面図である。図７において、図３に示す半導体チップ２６と同一構成部分には同一符号を付す。
図７を参照するに、吸着コレット２４は、吸着面２４ａと、吸着孔６１，６３と、凹部６２とを有する。
吸着面２４ａは、平坦な面とされており、吸着コレット２４が半導体チップ２６を吸着した際、半導体チップ２６の表面２６ａのうち、第２の部分２６−２の表面２６ａ−２と接触する面である。
【００４８】
吸着孔６１は、吸着コレット２４のうち、吸着面２４ａを構成する部分に複数設けられている。吸着孔６１は、図示していない真空装置と接続されている。これにより、吸着孔６１は、半導体チップ２６の第２の部分２６−２の表面２６ａ−２を吸着する。
【００４９】
凹部６２は、吸着面２４ａに対して窪んだ凹部であり、吸着コレット２４の中央部に設けられている。凹部６２は、吸着コレット２４が半導体チップ２６を吸着した際、半導体チップ２６の表面２６ａ側に位置する第１の部分２６−１（言い換えれば、貫通電極群に対応する部分）を露出するように形成されている。また、凹部６２は、凹部６２を構成する吸着コレット２４の面に表面電極３５（半導体チップ２６の表面２６ａから突出した電極）が接触することなく、半導体チップ２６に設けられた複数の表面電極３５を収容可能な形状とされている。
【００５０】
このように、吸着コレット２４に、半導体チップ２６の第１の部分２６−１に設けられた複数の表面電極３５を収容する凹部６２を設けることにより、吸着コレット２４と表面電極３５とが接触することがなくなる。
これにより、表面電極３５を介して、貫通電極３４に応力が集中することを回避可能となる。よって、吸着コレット２４により半導体チップ２６を吸着した際、半導体基板３１に、貫通電極２４を起点とするチップクラックが発生することを抑制できる。つまり、吸着コレット２４により、半導体チップ２６を吸着する際に、半導体チップ２６が破損することを抑制できる。
【００５１】
また、凹部６２の幅は、吸着コレット２４が半導体チップ２６を吸着する際のクリアランスを考慮して、半導体チップ２６の第１の部分２６−１の外形よりも少し大きくするとよい。具体的には、凹部６２の幅は、半導体チップ２６の第１の部分２６−１の外形よりも１００μｍ程度大きく形成するとよい。
【００５２】
吸着孔６３は、凹部６２の底面６２ａに設けられている。吸着孔６３は、図示していない真空装置と接続されている。これにより、吸着孔６１は、凹部６２に露出された半導体チップ２６の第１の部分２６−１を吸着保持する。
そのため、表面電極３５と凹部６２の底面６２ａとの距離Ｄ１が大きい（言い換えれば、凹部６２の深さが深い）と、半導体チップ２６に反りが発生するため、半導体チップ２６の特定の箇所に応力が集中する。
よって、吸着コレット２４が半導体チップ２６を吸着した際の表面電極３５と凹部６２の底面６２ａとの距離Ｄ１は、小さいことが好ましい。表面電極３５と凹部６２の底面６２ａとの距離Ｄ１は、例えば、１００μｍとすることができる。
【００５３】
図４を参照するに、吸着コレット移動手段３８は、吸着コレット２４を上下方向（図６に示す方向）、及び上下方向と直交する面方向に、吸着コレット２４を移動させる駆動部である。
【００５４】
第１の実施の形態の半導体チップの剥離装置によれば、上下方向に移動可能な構成とされ、ダイシングテープ２７を介して、半導体チップ２６のうち、貫通電極３４の形成領域Ｂに対応する第１の部分２６−１を突き上げる第１の突き上げ面４３ａを有した第１の突き上げ部材４３と、上下方向に移動可能な構成とされ、ダイシングテープ２７を介して、半導体チップ２６のうち、貫通電極３４が形成されていない第２の部分２６−２を突き上げる第２の突き上げ面４４ａを有した第２の突き上げ部材４４と、を含むチップ突き上げ機構２３を設けることで、第１の突き上げ部材４３により、第１及び第２の突き出し面４３Ａ，４４ａにより、半導体チップ２６の略全体を突き上げることが可能になると共に、半導体チップ２６の略全体を突き上げた後、第１の突き上げ面４３ａにより、貫通電極３４の形成領域Ｂに対応する第１の部分２６−１全体を突き上げることが可能となる。
【００５５】
これにより、半導体チップ２６に設けられた複数の貫通電極３４の一部が、第１の突き上げ面４３ａから外れた状態で、半導体チップ２６が突き上げられることがなくなるため、貫通電極３４に応力が集中することを回避可能となる。
【００５６】
よって、半導体基板３１に貫通電極３４を基点とするチップクラックが発生することを抑制できる。つまり、ダイシングテープ２７を介して、半導体チップ２６を突き上げた際に、半導体チップ２６が破損することを防止できる。
【００５７】
図８〜図２１は、本発明の第１の実施の形態に係る半導体チップの剥離方法を用いた半導体装置の製造工程を示す断面図である。図８〜図２１において、先に説明した半導体チップ２６（図３参照）及び剥離装置１７（図４〜６参照）と同一構成部分には、同一符号を付す。
【００５８】
次に、図８〜図２１を参照して、図２１に示す半導体装置９５（チップ積層型半導体装置）の製造方法を説明する中で、第１の実施の形態の半導体チップ２６の剥離方法について説明する。なお、図１１〜図１４に示す工程が、第１の実施の形態に係る半導体チップ２６の剥離方法に対応する図である。
【００５９】
始めに、図８に示す工程では、枠状のリング治具２１（図１参照）に貼り渡したダイシングテープ２７を準備する。次いで、リング治具２１から露出されたダイシングテープ２７の表面２７ａに、複数の半導体チップ２６（貫通電極３４、表面電極３５（例えば、高さ１５μｍ）、及び裏面電極３６（例えば、高さ１０μｍ）を有した半導体チップ）が形成された半導体基板６８の裏面６８ａを貼着する。
【００６０】
ダイシングテープ２７は、テープ本体６６と、接着層６７と、を有する。接着層６７は、テープ本体６６上に形成されている。接着層６７の上面は、ダイシングテープ２７の表面２７ａに相当する面である。また、テープ本体６６の下面は、ダイシングテープ２７の裏面２７ｂに相当する面である。
図８に示す工程では、裏面電極３６が接着層６７に埋め込まれるように、半導体基板６８をダイシングテープ２７に貼着する。
【００６１】
また、接着層６７としては、例えば、紫外線（ＵＶ）照射により粘着材の成分中に化学反応を起こし接着層６７の接着力が低下する特性を有したＵＶテープを用いることができる。本実施の形態では、ダイシングテープ２７として上記ＵＶテープを用いた場合を例に挙げて以下の説明を行う。
【００６２】
図８を参照するに、半導体基板６８は、複数のチップ形成領域Ｅを有しており、各チップ形成領域Ｅには図３に示す半導体チップ２６（例えば、厚さが５０μｍ以下）が形成されている。この段階では、半導体基板６８に形成された複数の半導体チップ２６は連結されている（言い換えれば、個片化されていない）。
【００６３】
半導体基板６８は、チップ形成領域Ｅを区画するダイシングライン６９を有する。半導体基板６８は、ダイサーにより、ダイシングライン６９を切断されることで、複数の半導体基板３１（図３参照）となる基板である。
半導体基板６８の裏面６８ａは、図３に示す半導体基板３１の裏面３１ｂ（半導体チップ２６の裏面２６ｂ）に相当する面である。半導体基板６８としては、例えば、薄板化されたシリコンウェハを用いることができる。
【００６４】
次いで、図９に示す工程では、図８に示すダイシングライン６９に対応する回路素子層３２及び半導体基板６８を切断することで、複数の半導体チップ２６を個片化する。このとき、ダイシングライン６９の下方に位置する接着層６７の一部が切断させるように、回路素子層３２及び半導体基板６８を切断（フルカット）する。
具体的には、例えば、ダイシング装置（図示せず）のダイシングテーブル（図示せず）に図８に示す構造体を固定した後、高速で回転するダイシングブレード（図示せず）により、ダイシングライン６９に対応する回路素子層３２及び半導体基板６８を回転研削することで上記切断を行なう。
【００６５】
次いで、図１０に示す工程では、紫外線（ＵＶ）照射装置（図示せず）により、個片化された複数の半導体チップ２６を貼着したダイシングテープ２７の裏面２７ｂ側から接着層６７に対してＵＶ光（紫外線）を照射する。
先に説明したように、本実施の形態では、紫外線（ＵＶ）照射により粘着材の成分中に化学反応を起こし、接着層６７の粘着力が低下するＵＶテープを用いている。このため、接着層６７にＵＶ光を照射することで、ダイシングテープ２７上に貼着固定された半導体チップ２６を剥離し易くすることができる。
【００６６】
次いで、図１１に示す工程では、吸着ステージ４１の吸着面４１ａ、第１の突き出し部材４３の第１の突き出し面４３ａ、及び吸着ステージ４１の内側に配置された第２の突き出し部材４４の第２の突き出し面４４ａを略同一平面上に配置し、その後、吸着面４１ａ、第１の突き出し面４３ａ、及び第２の突き出し面４４ａに、複数の半導体チップ２６が貼着されたダイシングテープ２７の裏面２７ｂを吸着する。
【００６７】
具体的には、図１に示すダイボンディング装置１０のピックアップ部１４のエキスパンダ（図示せず）に、ダイシングテープ２７に貼着された複数の半導体チップ２６を供給する。次いで、エキスパンダ（図示せず）に設けられた移動機構により、チップ突き上げ機構２３上に、ピックアップする半導体チップ２６を配置する。
このとき、半導体チップ２６の第１の部分２６−１が、吸着コレット２４の凹部６２と対向するように半導体チップ２６を配置する。
次いで、図示しない真空装置により、第１の吸着部４６、第２の吸着部４７、及び第３の吸着部５３を真空吸引することで、チップ突き上げ機構２３上にダイシングテープ２７の裏面２７ｂを密着させる。
【００６８】
次いで、図１２に示す工程では、図１１に示す状態（第１及び第２の突き出し面４３ａ，４４ａが吸着面４１ａに対して略面一となる状態）から、第１及び第２の突き上げ面４３ａ，４４ａが吸着面４１ａよりも上方に配置されるように、チップ突き上げ機構移動手段４５により第１及び第２の突き上げ部材４３，４４を上方に同じ量移動させることで、略同一平面上に配置された第１及び第２の突き上げ面４３ａ，４４ａにより、半導体チップ２６の略全体を突き上げる。
これにより、半導体チップ２６の第２の部分２６−２のうち、外周縁付近に位置する裏面２６ｂがダイシングテープ２７から剥離される。
【００６９】
次いで、図１３に示す工程では、図１２に示す状態から、第１の突き上げ面４３ａの位置が第２の突き上げ面４４ａの位置よりも上方に配置されるように、第１の移動手段４５−１により、第１の突き上げ面４３ａを上方に移動させることで、半導体チップ２６の第１の部分２６−１全体を突上げる。
【００７０】
これにより、第２の部分２６−２の外周縁付近（ダイシングテープ２７が剥離された部分）から半導体チップ２６の中央に向かってダイシングテープ２７が剥離され、半導体チップ２６とダイシングテープ２７との接着面積が小さくなり、半導体チップ２６の第１の部分２６−１のみがダイシングテープ２７に貼着された状態となる。
次いで、吸着コレット２４により、凹部６２に半導体チップ２６の第１の部分２６−１に形成された表面電極３５が収容されるように、半導体チップ２６の表面２６ａを吸着する。
【００７１】
次いで、図１４に示す工程では、図１３に示す状態から第１の突き上げ部材４３を下方に移動させる。これにより、ダイシングテープ２７から半導体チップ２６が離間して、半導体チップ２６の裏面２６ｂ全体からダイシングテープ２７が剥離される。その後、第１及び第２の突き上げ面４３ａ，４４ａが吸着面４１ａに対して略面一となるように、第１及び第２の突き上げ面４３ａ，４４ａの位置を調整する。
【００７２】
このように、第１及び第２の突き上げ面が略面一とされた状態で、半導体チップ２６の略全体を突き上げた後、第１の突き上げ部材４３により、複数の貫通電極３４が形成された半導体チップ２６の第１の部分２６−１全体をさらに突き上げ、その後、第１の突き上げ部材４３を下方に移動させて、半導体チップ２６をダイシングテープ２７から剥離させることにより、半導体チップ２６に設けられた複数の貫通電極３４の一部が第１の突き上げ部材４３から外れた状態で、半導体チップ２６が突き上げられることがなくなるため、貫通電極３４に応力が集中することを回避可能となる。
【００７３】
これにより、貫通電極３４を有し、かつ薄板化された半導体チップ２６（言い換えれば、破損しやすい半導体チップ）をダイシングテープ２７から剥離させた場合でも、一部の貫通電極３４に応力が集中することを回避することが可能となる。
【００７４】
よって、半導体基板３１に貫通電極３４を基点とするチップクラックが発生することを抑制することができる。つまり、ダイシングテープ２７を介して、半導体チップ２６を突き上げた際に、半導体チップ２６が破損することを防止できる。
【００７５】
また、吸着コレット２４に設けられた凹部６２内に、半導体チップ２６の第１の部分２６−１に形成された表面電極３５が収容されるように、半導体チップ２６を吸着することにより、表面電極３５と吸着コレット２４とが接触することがなくなる。これにより、半導体チップ２６を吸着コレット２４で吸着した際に、半導体基板３１に貫通電極３４を基点とするチップクラックが発生することを抑制することができる。つまり、ダイシングテープ２７を介して、半導体チップ２６を突き上げた際に、半導体チップ２６が破損することを防止できる。
【００７６】
次いで、図１５に示す工程では、図２１に示す半導体装置９５（チップ積層型半導体装置）を製造する際に用いる配線母基板７１を準備する。
配線母基板７１は、マトリックス状に配置され、半導体装置９５が形成される複数の半導体装置形成領域Ｆと、各半導体装置形成領域Ｆを囲むダイシングライン７３と、複数の半導体装置形成領域Ｆの外側に配置された枠部（図示せず）と、該枠部に所定の間隔で配置され、配線母基板７１を搬送・位置決めする際に使用する位置決め孔（図示せず）と、を有する。
【００７７】
配線母基板７１は、ＭＡＰ（Ｍｏｌｄ Ａｒｒａｙ Ｐｒｏｃｅｓｓ）方式で処理される基板である。配線母基板７１は、ダイシングライン７３に沿って切断されることで、図２１に示す半導体装置９５の構成要素の１つである配線基板７４（後述する図２１参照）となる。つまり、配線母基板７１は、複数の配線基板７４が連結された構成とされている。
【００７８】
ここで、配線基板７４の構成について説明する。
図１５を参照するに、配線基板７４は、基板本体７６と、接続パッド７７と、ランド７９と、配線パターン８１と、ソルダーレジスト８３，８４と、を有する。配線基板７４の厚さは、例えば、０．２ｍｍとすることができる。
基板本体７６は、略四角形とされており、平坦な表面７６ａ及び裏面７６ｂを有する。基板本体７６としては、例えば、ガラスエポキシ基板を用いることができる。
【００７９】
接続パッド７７は、基板本体７６の表面７６ａに設けられている。接続パッド７７には、後述する図１６に示すチップ積層体８６が実装される。ランド７９は、基板本体７６の裏面７６ｂに設けられている。
配線パターン８１は、基板本体７６に内設されている。配線パターン８１の一方の端部は、接続パッド７７と接続されており、配線パターン８１の他方の端部は、ランド７９と接続されている。
【００８０】
ソルダーレジスト８３は、接続パッド７７の上面７７ａ（後述する図１６に示すチップ積層体８６が搭載される面）を露出するように、基板本体７６の表面７６ａに設けられている。
ソルダーレジスト８４は、ランド７９の下面（後述する図１９に示す外部接続端子９３が搭載される面）を露出するように、基板本体７６の裏面７６ｂに設けられている。
【００８１】
図１５に示す工程では、配線母基板７１を準備した後、接続パッド７７の上面７７ａに、図示していないバンプを形成する。該バンプは、例えば、ボンディング装置（図示せず）により、接続パッド７７の上面７７ａにＡｕワイヤを超音波熱圧着後、該Ａｕワイヤの後端を引き切ることで形成する（ワイヤスタッドバンプ方式）。
【００８２】
次いで、図１６に示す工程では、接続パッド７７の上面７７ａに形成された図示していないバンプと、チップ積層体８６の最下層に配置される半導体チップ２６の裏面電極３６とを接触させ、その後、低温（例えば、１５０℃）によりバンプ（図示せず）と裏面電極３６（例えば、高さ１０μｍのバンプ）とを溶融させることで、配線母基板７１の接続パッド７７に半導体チップ２６（１段目の半導体チップ）を仮固着する。
このとき、チップ積層体８６の最下層に配置される半導体チップ２６としては、例えば、ＩＦ用半導体チップを用いることができる。
【００８３】
次いで、チップ積層体８６の下から２段目に配置される半導体チップ２６の裏面電極３６と、チップ積層体８６の最下層に配置される半導体チップ２６の表面電極３５（例えば、高さ１５μｍのバンプ）とが接触するように、最下層に配置された半導体チップ２６上に２段目に配置される半導体チップ２６を配置する。
【００８４】
その後、低温（例えば、１５０℃）により、表面電極３５及び裏面電極３６を溶融させることで、最下層に配置された半導体チップ２６上に、２段目に配置される半導体チップ２６を仮固着する。上記２段目に配置される半導体チップ２６としては、メモリ用半導体チップ（例えば、ＤＲＡＭ）を用いることができる。
【００８５】
次いで、上記２段目に配置される半導体チップ２６を搭載する方法と同様な手法により、２段目に配置される半導体チップ２６上に、２つの半導体チップ２６（言い換えれば、３段目及び４段目に配置される半導体チップ２６）を順次仮固着する。
上記２段目及び４段目に配置される半導体チップ２６としては、メモリ用半導体チップ（例えば、ＤＲＡＭ）を用いることができる。
【００８６】
その後、積層した複数の半導体チップ２６（本実施の形態の場合、４つのチップ半導体２６）を、高温（例えば、３００℃）に加熱し、かつ荷重を印加することにより、半導体チップ２６の裏面電極３６と配線母基板７１のバンプ（図示せず）、及び表面電極３５と裏面電極３６を完全に圧着する。
【００８７】
これにより、複数の半導体チップ２６間が電気的に接続され、かつ配線母基板７１（配線基板７４の母材）と電気的に接続されたチップ積層体８６（複数の半導体チップ２６が積層された構造体）が形成される。
このとき、半導体チップ２６間、及び半導体チップ２６と配線母基板７１との間には、隙間が形成される。
【００８８】
なお、上記説明では、仮固着後に、荷重を印加することで、複数の半導体チップ２６及び配線母基板７１を電気的に接続する場合を例に挙げて説明したが、例えば、超音波を印加して、表面電極３５と裏面電極３６、及び半導体チップ２６の裏面電極３６と配線母基板７１（配線基板７４）の接続パッド７７を電気的に接続してもよい。また、複数の半導体チップ２６のうちの１つの半導体チップを積み重ねる毎に、仮固着せずに、高温加圧する本圧着を実施してもよい。
【００８９】
次いで、図１７に示す工程では、半導体チップ２６間に形成された隙間、及び半導体チップ２６と配線基板７４との間に形成された隙間を充填し、チップ積層体８６の外周側面８６ａ及び上面８６ｂを覆うと共に、チップ積層体８６を封止する第１の封止体８９を形成する。
【００９０】
具体的には、例えば、後述する図１８に示す第２の封止体９１よりも弾性力（ヤング率）の小さいアンダーフィル樹脂８８（第１の封止体８９の母材）をチップ積層体８６の上面８６ｂに滴下供給することで、毛細管現象により、半導体チップ２６間に形成された隙間、及び半導体チップ２６と配線母基板７１との間に形成された隙間を充填する。
このとき、チップ積層体８６の上面８６ｂは、滴下供給されたアンダーフィル樹脂８８により覆われる。また、チップ積層体８６の外周側面８６ａは、重力によりチップ積層体８６の下方に移動するアンダーフィル樹脂８８により覆われる。
【００９１】
これにより、半導体チップ２６間に形成された隙間、及び半導体チップ２６と配線母基板７１との間に形成された隙間を充填し、かつチップ積層体８６の外周側面８６ａ及び上面８６ｂを覆うアンダーフィル樹脂８８が形成される。なお、この段階では、アンダーフィル樹脂８８は、まだ硬化していない。
【００９２】
次いで、上記アンダーフィル樹脂８８を硬化させることで、図１８に示す第２の封止体９１よりも弾性力（ヤング率）が小さく、かつチップ積層体８６を封止する第１の封止体８９が複数形成される。
【００９３】
具体的には、アンダーフィル樹脂８８として熱硬化性樹脂を用いた場合、硬化前のアンダーフィル樹脂８８を１５０℃の温度で熱硬化させる。第１の封止体８９の母材となるアンダーフィル樹脂８８としては、例えば、シリコーンゴムを用いることができる。
【００９４】
次いで、図１８に示す工程では、配線母基板７１の上面（接続パッド７７の上面７７ａ及びソルダーレジスト８３の上面８３ａよりなる面）に、複数の第１の封止体８９を封止し、かつ第１の封止体８９よりも弾性力（ヤング率）が大きく、平坦な上面９１ａを有した第２の封止体９１を形成する。
【００９５】
第２の封止体９１は、例えば、トランスファーモールド法により形成する。トランスファーモールド法を用いる場合、上下の金型（図示せず）の内部に形成されたキャビティ（図示せず）に図１７に示す構造体を配置し、次いで、キャビティ内に、例えば、エポキシ樹脂等の熱硬化性樹脂を充填し、次いで、キャビティ内のエポキシ樹脂を加熱により熱硬化させることで、第２の封止体９１を形成する。その後、図１８に示す構造体を上下の金型（図示せず）から取り出す。
【００９６】
なお、図１８では、トランスファーモールド法により、第２の封止体９１を形成する場合を例に挙げて説明したが、モールド樹脂の流動の影響が小さいコンプレッションモールド装置を用いて（言い換えれば、圧縮成型方式により）、第２の封止体９１を形成してもよい。
【００９７】
このように、第２の封止体９１よりも弾性力の小さい材料を用いて、半導体チップ２６間に形成された隙間、及びチップ積層体８６と配線母基板７１の上面との間に形成された隙間を充填すると共に、チップ積層体８６の上面８６ｂ及び外周側面８６ａを覆う第１の封止体８９を形成し、次いで、第１の封止体８９を覆う第２の封止体９１を形成することにより、半導体装置９５の内部で発生する内部応力を複数の半導体チップ２６に伝わりにくくすることが可能となる。
【００９８】
これにより、複数の半導体チップ２６の破損を抑制することが可能になると共に、半導体チップ２６間の接続部、及び半導体チップ２６と配線基板７４との接続部に内部応力を伝わりにくくすることが可能となる。
よって、複数の半導体チップ２６間、及びチップ積層体８６と配線基板７４と間の電気的接続信頼性を向上できる。つまり、半導体装置９５の歩留まりを向上させることができる。
【００９９】
次いで、図１９に示す工程では、図１８に示す構造体を上下反転させる。次いで、配線母基板７１に設けられたランド７９に、外部接続端子９３を搭載する。
具体的には、ボールマウントツール（図示せず）に設けられた複数の吸着孔（図示せず）に外部接続端子９３を吸着させ、次いで、吸着された外部接続端子９３にフラックス（図示せず）を転写形成する。
【０１００】
次いで、半導体装置形成領域Ｆに配置された複数のランド７９に、フラックス（図示せず）が形成された外部接続端子９３を一括して搭載する。次いで、配線母基板７１に設けられた全てのランド７９に対して外部接続端子９３を搭載し、その後、配線母基板７１を加熱することで外部接続端子９３をランド７９に固定する。
【０１０１】
これにより、配線母基板７１の複数の半導体装置形成領域Ｆに、それぞれ半導体装置９５が形成される。なお、この段階では、複数の半導体装置９５は、隣接する半導体装置９５と連結されており、個片化されていない。
【０１０２】
次いで、図２０に示す工程では、図１９に示す構造体（具体的には、チップ積層体８６、第１の封止体８９、及び第２の封止体９１が形成された配線母基板７１）に設けられた第２の封止体９１の上面９１ａに、ダイシングテープ９３を貼り付ける。これにより、図１９に示す構造体は、ダイシングテープ９３により支持される。
【０１０３】
次いで、図示していないダイシング装置に設けられたダイシングブレード（図示せず）により、ダイシングライン７３に沿って、配線母基板７１及び第２の封止体９１を切断することで、複数の半導体装置９５が個片化される。
【０１０４】
次いで、図２１に示す工程では、図２０に示すダイシングテープ９６に貼り付けられた複数の半導体装置９５をピックアップする。その後、ピックアップした複数の半導体装置９５を上下反転させることで、図２１に示す複数の半導体装置９５が製造される。
【０１０５】
第１の実施の形態の半導体チップの剥離方法によれば、第１及び第２の突き上げ部材４３，４４により、第１及び第２の突き上げ４３ａ，４４ａが略面一とされた状態で、半導体チップ２６の略全体を突き上げた後、第１の突き上げ面４３ａにより、複数の貫通電極３４が形成された半導体チップ２６の第１の部分２６−１全体をさらに突き上げ、次いで、吸着コレット２４により、半導体チップ２６の表面２６ａを吸着し、その後、第１の突き上げ面４３ａを下方に移動させて、ダイシングテープ２７から半導体チップ２６を剥離させることにより、半導体チップ２６に設けられた複数の貫通電極３４の一部が第１の突き上げ部材４３から外れた状態で、半導体チップ２６が突き上げられることがなくなるため、貫通電極３４に応力が集中することを回避可能となる。
【０１０６】
これにより、貫通電極３４を有し、かつ薄板化された半導体チップ２６（言い換えれば、破損しやすい半導体チップ）をダイシングテープ２７から剥離させた場合でも、一部の貫通電極３４に応力が集中することを回避することが可能となる。
【０１０７】
よって、半導体基板３１に貫通電極３４を基点とするチップクラックが発生することを抑制することができる。つまり、ダイシングテープ２７を介して、半導体チップ２６を突き上げた際に、半導体チップ２６が破損することを防止できる。
【０１０８】
なお、第１の実施の形態では、半導体チップ２６として、中央部に１つの貫通電極群のみを有した半導体チップをダイシングテープ２７から剥離させる場合を例に挙げて説明したが、本発明は、複数の貫通電極群を有した半導体チップにも適用可能である。
この場合、複数の貫通電極群のそれぞれに対応する第２の突き上げ部材を設けることで、第１の実施の形態の半導体チップ２６の剥離装置１７、及び半導体チップ２６の剥離方法と同様な効果を得ることができる。
【０１０９】
（第２の実施の形態）
図２２は、本発明の第２の実施の形態に係るチップ突き上げ機構の概略構成を示す平面図である。図２２において、図５に示す第１の実施の形態のチップ突き上げ機構２３と同一構成部分には同一符号を付す。
【０１１０】
図２２を参照するに、第２の実施の形態のチップ突き上げ機構１００は、第１の実施の形態で説明したチップ突き上げ機構２３に設けられた第１及び第２の突き出し部材４３，４４の替わりに、第１及び第２の突き出し部材１０１，１０２を設けた以外は、チップ突き上げ機構２３と同様な構成とされている。
【０１１１】
第１の突き出し部１０１は、その一方の端に幅広部１０４と、他方の端に幅広部１０５と、を有した以外は、第１の実施の形態で説明した第１の突き出し部材４３（図５参照）と同様な構成とされている。つまり、第１の突き出し部分１０１の第１の突き出し面１０１ａは、平坦な面とされている。
幅広部１０４，１０５は、第２の突き出し部材１０２の短辺側に配置されている。幅広部１０４の幅Ｗ１、及び幅広部１０５の幅Ｗ２は、幅広部１０４と幅広部１０５との間に位置する第１の突き出し部１０１の幅Ｗ３よりも狭くなるように設定されている。
【０１１２】
第２の突き出し部１０２は、第１の実施の形態で説明した第２の突き出し部４４（図５参照）に設けられた開口部５５の替わりに、第１の突き出し部１０１の形状に対応した開口部１０７を有した以外は、第２の突き出し部４４と同様な構成とされている。つまり、第２の突き出し部分１０２の第２の突き出し面１０２ａは、平坦な面とされている。
【０１１３】
第２の実施の形態のチップ突き上げ機構によれば、両端に幅広形状とされた幅広部１０４，１０５を有した第１の突き上げ部材１０１を有することにより、図１１〜図１４に示すダイシングテープ２７から半導体チップ２６を容易に剥離させることができる。
また、図４に示す剥離装置１７に設けられたチップ突き上げ機構２３の替わりに、第２の実施の形態のチップ突き上げ機構１００を適用した剥離装置は、第１の実施の形態の剥離装置１７と同様な効果を得ることができる。
【０１１４】
また、チップ突き上げ機構１００を適用した剥離装置を用いて半導体チップ２６をダイシングテープ２７から剥離させる場合、第１の実施の形態の半導体チップ２６の剥離方法と同様な手法を用いることが可能であり、第１の実施の形態の半導体チップ２６の剥離方法と同様な効果を得ることができる。
【０１１５】
（第３の実施の形態）
図２３は、本発明の第３の実施の形態に係るチップ突き上げ機構の概略構成を示す平面図である。図２３において、図５に示す第１の実施の形態のチップ突き上げ機構２３と同一構成部分には同一符号を付す。
【０１１６】
図２３を参照するに、第３の実施の形態のチップ突き上げ機構１１０は、第１の実施の形態で説明したチップ突き上げ機構２３に設けられた第２の突き出し部材４４及び第１の吸着部４６の替わりに、第２の突き出し部材１１１及び第１の吸着部１１２を設け、さらに、一対（２つ）の第３の突き出し部材１１３を設けた以外は、チップ突き上げ機構２３と同様な構成とされている。
【０１１７】
第２の突き出し部材１１１は、第１の実施の形態で説明した第２の突き出し部４４（図５参照）に設けられた開口部５５の替わりに、第１の突き出し部４３及び一対の第３の突き出し部材１１３を収容可能な形状とされた開口部１１５を有した以外は、第２の突き出し部４４と同様な構成とされている。つまり、第２の突き出し部分１１１の第２の突き出し面１１１ａは、平坦な面とされている。
【０１１８】
第１の吸着部１１２は、第１の突き出し部４３及び２つの第３の突き出し部材１１３を囲むように配置されている。
一対の第３の突き出し部材１１３は、第１の突き出し部材４３の長辺側に、第１の突き出し部材４３を挟み込むように配置されている。第３の突き出し部材１１３の第３の突き出し面１１３ａは、平坦な面とされている。
【０１１９】
第２の実施の形態のチップ突き上げ機構によれば、第１の突き出し部材４３と第２の突き上げ部材１１１との間に、第１の突き上げ部材４３を挟み込む一対の第３の突き出し部材１１３を設けることにより、図１１〜図１４に示すダイシングテープ２７から半導体チップ２６を段階的に剥離させることができる。
【０１２０】
また、チップ突き上げ機構１１０を適用した剥離装置を用いて半導体チップ２６をダイシングテープ２７から剥離させる場合、第１の実施の形態の半導体チップ２６の剥離方法と同様な手法を用いることが可能であり、ダイシングテープ２７から半導体チップ２６を段階的に剥離させることができる。
【０１２１】
（第４の実施の形態）
図２４〜図２７は、本発明の第４の実施の形態に係る剥離装置を用いた半導体チップの剥離方法を説明するための断面図である。
【０１２２】
ここで、第４の実施の形態に係る剥離装置１２０を用いた半導体チップ２６の剥離方法を説明する前に、第４の実施の形態に係る剥離装置１２０の構成について説明する。
図２４を参照するに、第４の実施の形態に係る剥離装置１２０は、第１の実施の形態の剥離装置１７（図１１参照）に設けられたチップ突き上げ機構２３の替わりに、チップ突き上げ機構１２１を設けた以外は、剥離装置１７と同様に構成される。
【０１２３】
チップ突き上げ機構１２１は、第１の実施の形態で説明したチップ突き上げ機構２３に設けられた第１の突き上げ部材４３の替わりに、第１の突き上げ部材１２２を設けた以外は、チップ突き上げ機構２３と同様な構成とされている。
【０１２４】
第１の突き上げ部材１２２は、第２の突き上げ部材４４の内側に配置されている。第１の突き上げ部材１２２は、１つの曲面とされ、ダイシングテープ２７を介して、半導体チップ２６を突き上げる第１の突き上げ面１２２ａを有する。
第１の突き上げ部材１２２のうち、第１の突き上げ面１２２ａを構成する部分は、前記第１の突き上げ部材１２２の外周縁１２２Ａから第１の突き上げ部材１２２の中心Ｇ１に向かう方向に対して高さが高くなるように構成されている。また、第１の突き上げ面１２２ａは、１つの曲面により構成されている。
つまり、第１の突き上げ面１２２ａを構成する部分は、上に凸んだラウンド形状とされている。
【０１２５】
次に、図２４〜図２７を参照して、第４の実施の形態に係る剥離装置１２０を用いた半導体チップ２６の剥離方法について説明する。
【０１２６】
始めに、図２４に示す工程では、吸着ステージ４１の吸着面４１ａ、第１の突き出し部材１２２の第１の突き出し面１２２ａの中央（言い換えれば、第１の突き出し面１２２ａのうち、最も高い部分）、及び第２の突き出し部材４４の第２の突き出し面４４ａを略同一平面上に配置し、その後、吸着面４１ａ、第１の突き出し面１２２ａの中央、及び第２の突き出し面４４ａに、複数の半導体チップ２６が貼着されたダイシングテープ２７の裏面２７ｂを吸着させる。
【０１２７】
次いで、図２５に示す工程では、図２４に示す状態（第１の突き出し面１２２ａの中央及び第２の突き出し面４４ａが吸着面４１ａに対して略面一となる状態）から、第１の突き出し面１２２ａの中央及び第２の突き出し面４４ａが吸着面４１ａよりも上方に配置されるように、チップ突き上げ機構移動手段４５により第１の突き上げ部材１２２及び第２の突き上げ部材４４を上方に同じ量移動させることで、略同一平面上に配置された第１の突き出し面１２２ａの中央及び第２の突き出し面４４ａにより、半導体チップ２６の略全体を突き上げる。
これにより、半導体チップ２６の第２の部分２６−２のうち、外周縁付近に位置する裏面２６ｂがダイシングテープ２７から剥離される。
【０１２８】
次いで、図２６に示す工程では、図２５に示す状態から、第１の突き上げ面１２２ａの位置が第２の突き上げ面４４ａの位置よりも上方に配置されるように、第１の移動手段４５−１により、第１の突き上げ面１２２ａを上方に移動させることで、半導体チップ２６の第１の部分２６−１全体を突上げて、半導体チップ２６の第１の部分２６−１のみがダイシングテープ２７に貼着された状態にする。
【０１２９】
このとき、先に説明したように、第１の突き上げ面１２２ａ（曲面）を構成する部分が、第１の突き上げ部材１２２の外周縁１２２Ａから第１の突き上げ部材１２２の中心Ｇ１に向かう方向に対して高さが高くなるラウンド形状とされているため、該ラウンド形状に沿うように、第２の部分２６−２の外周縁付近（ダイシングテープ２７が剥離された部分）から半導体チップ２６の中央に向かってダイシングテープ２７が徐々に剥離される。
【０１３０】
このため、第１の実施の形態で説明した平坦な第１の突き上げ面４３ａを有した第１の突き上げ部材４３を用いた場合と比較して、ダイシングテープ２７の剥離時に、貫通電極３４が形成された半導体チップ２６の第１の部分２６−１に応力が集中することを抑制可能となるので、半導体チップ２６の破損を抑制できる。
【０１３１】
次いで、吸着コレット２４により、凹部６２に半導体チップ２６の第１の部分２６−１に形成された表面電極３５が収容されるように、半導体チップ２６の表面２６ａを吸着する。
【０１３２】
次いで、図２７に示す工程では、図２６に示す状態から第１の突き上げ部材１２２を下方に移動させる。これにより、ダイシングテープ２７から半導体チップ２６が離間して、半導体チップ２６の裏面２６ｂ全体からダイシングテープ２７が剥離される。
その後、第１の突き出し面１２２ａの中央及び第２の突き出し面４４ａが吸着面４１ａに対して略面一となるように、第１の突き上げ面１２２ａ及び第２の突き上げ面４４ａの位置を調整する。
【０１３３】
第４の実施の形態によれば、第１の突き上げ面１２２ａ（曲面）を構成する部分が、第１の突き上げ部材１２２の外周縁１２２Ａから第１の突き上げ部材１２２の中心Ｇ１に向かう方向に対して高さが高くなるラウンド形状とされたチップ突き上げ機構１２１を用いることで、該ラウンド形状に沿うように、第２の部分２６−２の外周縁付近（ダイシングテープ２７が剥離された部分）から半導体チップ２６の中央に向かってダイシングテープ２７を徐々に剥離することが可能となる。
【０１３４】
このため、第１の実施の形態で説明した平坦な第１の突き上げ面４３ａを有した第１の突き上げ部材４３を用いた場合と比較して、ダイシングテープ２７の剥離時に、貫通電極３４が形成された半導体チップ２６の第１の部分２６−１に応力が集中することを抑制可能となるので、半導体チップ２６の破損を抑制できる。
【０１３５】
図２８及び図２９は、第４の実施の形態に係る第１の突き上げ部材の変形例を示す側面図である。
図２８を参照するに、第１の突き上げ部材１２５は、第１の突き上げ面１２７を構成する部分には、階段状に突出し、かつ高さの異なる上面１２６Ａ，１２６Ｂ（複数の上面）を有する突出部１２６が設けられている。また、第１の突き上げ面１２７は、高さの異なる上面１２６Ａ，１２６Ｂにより構成されている。上面１２６Ａ，１２６Ｂは、平坦な面とされている。
【０１３６】
図２９を参照するに、第１の突き上げ部材１３０は、第１の突き上げ面１３２を構成する部分には、階段状に突出し、かつ高さの異なる上面１３１Ａ，１３１Ｂ，１３１Ｃ（複数の上面）を有する突出部１３１が設けられている。また、第１の突き上げ面１３２は、高さの異なる上面１３１Ａ，１３１Ｂ，１３１Ｃにより構成されている。上面１３１Ａ，１３１Ｂ，１３１Ｃは、平坦な面とされている。
【０１３７】
このような構成とされた第１の突き上げ部材１２５，１３０を用いて、半導体チップ２６をダイシングテープ２７から剥離させた場合、第４の実施の形態の第１の突き上げ部材１２２を用いた場合と同様な効果を得ることができる。
【０１３８】
なお、上記高さの異なる上面（第１の突き上げ面１２７，１３２）の数は、図２８及び図２９に限定されない。該高さの異なる上面の数は、２つ以上であればよい。
また、最上部に配置された上面１２６Ｂ，１３１Ｃを、先に説明した図２４に示す第１の突き上げ面１２２ａのように曲面としてもよい。
【０１３９】
以上、本発明の好ましい実施の形態について詳述したが、本発明はかかる特定の実施の形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【０１４０】
具体的には、第１〜第４の実施の形態では、半導体チップ２６の中央に複数の貫通電極３４が形成された半導体チップ２６（言い換えれば、中央に貫通電極群を備えた半導体チップ２６）を、ダイシングテープ２７を剥離させる場合を例に挙げて説明したが、第１の突き出し部材４３，１０１，１２２，１２５，１３０により、半導体チップの全ての貫通電極形成領域を突き上げ、かつダイシングテープ２７から剥離させることが可能な構成であれば、本発明は、いかなる半導体チップにも適用可能である。
【産業上の利用可能性】
【０１４１】
本発明は、半導体チップの剥離装置、及び半導体チップの剥離方法に適用可能である。
【符号の説明】
【０１４２】
１０…ダイボンディング装置、１１…基板供給部、１２…基板搬送路、１３…治具供給部、１４…ピックアップ部、１６…ボンディング部、１７，１２０…剥離装置、１９…アンローダ、２１…リング治具、２３、１００，１１０，１２１…チップ突き上げ機構、２４…吸着コレット、２４ａ，４１ａ…吸着面、２６…半導体チップ、２６ａ，２６ａ−２，２７ａ，３１ａ，３２ａ，７６ａ…表面、２６ｂ，２７ｂ，３１ｂ，６８ａ，７６ｂ…裏面、２６−１…第１の部分、２６−２…第２の部分、２６，９６…ダイシングテープ、３１，６８…半導体基板、３２…回路素子層、３４…貫通電極、３４ａ…一方の端、３４ｂ…他方の端、３５…表面電極、３６…裏面電極、３８…吸着コレット移動手段、４１…吸着ステージ、４３，１０１，１２２,１２５,１３０…第１の突き上げ部材、４３ａ，１０１ａ，１２２ａ,１２７,１３２…第１の突き上げ面、４４，１０２，１１１…第２の突き上げ部材、４４ａ，１０２ａ,１１１ａ…第２の突き上げ面、４５…チップ突き上げ機構移動手段、４５−１…第１の移動手段、４５−２…第２の移動手段、４６，１１２…第１の吸着部、４７…第２の吸着部、５１，５５，１０７，１１５…開口部、５３…第３の吸着部、５６…切り欠き部、６１，６３…吸着孔、６２…凹部、６２ａ…底面、６６…テープ本体、６７…接着層、６９，７３…ダイシングライン、７１…配線母基板、７４…配線基板、７６…基板本体、７７…接続パッド、７７ａ，８３ａ，８６ｂ，９１ａ，１２６Ａ，１２６Ｂ，１３１Ａ，１３１Ｂ，１３１Ｃ…上面、７９…ランド、８１…配線パターン、８３，８４…ソルダーレジスト、８６…チップ積層体、８６ａ…外周側面、８８…アンダーフィル樹脂、８９…第１封止体、９１…第２の封止体、９３…外部接続端子、９５…半導体装置、９６…ダイシングテープ、１０４，１０５…幅広部、１１３…第３の突き出し部材、１１３ａ…第３の突き上げ面、１２２Ａ…外周縁、１２６，１３１…突出部，Ｂ…形成領域、Ｄ１…距離、Ｅ…チップ形成領域、Ｆ…半導体装置形成領域、Ｇ１…中心、Ｗ１，Ｗ２，Ｗ３…幅
【技術分野】
【０００１】
本発明は、半導体チップの剥離装置、及び半導体チップの剥離方法に関する。
【背景技術】
【０００２】
従来、複数の半導体チップが一括形成された半導体基板（半導体ウェハ）の裏面にダイシングテープを貼着し、次いで、半導体基板を切断することで、複数の半導体チップを個片化し、その後、半導体チップをダイシングテープから剥離させることで、半導体チップをピックアップすることが行なわれている。
【０００３】
特許文献１には、ダイシングテープ上の半導体チップの粘着面積よりも小さく、かつ、略同じ形状を有する面によって、半導体チップをダイシングテープと共に突き上げ、ダイシングテープから半導体チップを部分的に剥離する第１の突き上げ機構と、第１の突き上げ機構にてダイシングテープから部分的に剥離した半導体チップの中央部をダイシングテープと共に突き上げ、半導体チップの中央部を剥離する第２の突き上げ機構と、を備え、第１の突き上げ機構により半導体チップをダイシングテープから徐々に剥離させた後、第２の突き上げ機構により半導体チップの中央部をダイシングテープから剥離させる半導体チップの剥離装置及び半導体チップの剥離方法が開示されている。
【０００４】
また、特許文献２〜５には、半導体チップの中心から半導体チップの外周に対して、複数の突き上げ機構を設け、半導体チップの外周に配置された突き上げ機構から順次突き上げることにより、半導体チップの外周から半導体チップの中心に向かう方向に、ダイシングテープを剥離させる半導体チップの剥離装置及び半導体チップの剥離方法が開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００３−１２４２９０号公報
【特許文献２】特開２００５−１１７０１９号公報
【特許文献３】特開２００６−５０３０号公報
【特許文献４】特開２００７−４２９９６号公報
【特許文献５】特開２００９−４４０３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１〜５では、貫通電極を有した厚さの薄い半導体チップを剥離させる場合について考慮されていない。
貫通電極を有した厚さの薄い半導体チップ（例えば、厚さが５０μｍ程度）では、貫通電極が半導体基板及び回路素子層を貫通するように形成されており、貫通電極が形成されていない半導体チップと比較して強度が弱い。
そのため、ダイシングテープから半導体チップを剥離させる際のわずかな応力集中によって、貫通電極を基点として半導体基板にチップクラックが発生してしまう（言い換えれば、半導体チップが破損してしまう。）。
【０００７】
例えば、特許文献１の場合、第２の突き上げブロックから一部の貫通電極が外れている場合には、第２の突き上げブロックを突き上げた際に、第２の突き上げブロックから外れた一部の貫通電極に応力が集中するため、一部の貫通電極を基点としてチップクラックが発生する虞がある。このため、貫通電極を有した半導体チップをダイシングテープからピックアップすることは困難であった。
【課題を解決するための手段】
【０００８】
本発明の一観点によれば、半導体チップの表面を吸着する吸着コレットと、ダイシングテープに貼着され、かつ貫通電極を備えた半導体チップを突き上げることで、前記ダイシングテープから前記半導体チップを剥離させるチップ突き上げ機構と、を有する半導体チップの剥離装置であって、前記チップ突き上げ機構は、上下方向に移動可能な構成とされ、前記ダイシングテープを介して、前記半導体チップのうち、少なくとも前記貫通電極の形成領域に対応する第１の部分を突き上げる第１の突き上げ面を有した第１の突き上げ部材と、上下方向に移動可能な構成とされ、前記ダイシングテープを介して、前記半導体チップのうち、前記貫通電極が形成されていない第２の部分を突き上げる第２の突き上げ面を有した第２の突き上げ部材と、を含むことを特徴とする半導体チップの剥離装置が提供される。
【発明の効果】
【０００９】
本発明の半導体チップの剥離装置によれば、上下方向に移動可能な構成とされ、ダイシングテープを介して、半導体チップのうち、少なくとも貫通電極の形成領域に対応する第１の部分を突き上げる第１の突き上げ面を有した第１の突き上げ部材と、上下方向に移動可能な構成とされ、ダイシングテープを介して、半導体チップのうち、貫通電極が形成されていない第２の部分を突き上げる第２の突き上げ面を有した第２の突き上げ部材と、を有したチップ突き上げ機構を備えることにより、第１及び第２の突き出し面により、半導体チップの略全体を突き上げることが可能になると共に、半導体チップの略全体を突き上げた後、第１の突き上げ面により、貫通電極の形成領域（複数の貫通電極が形成された領域）に対応する第１の部分全体を突き上げることが可能となる。
【００１０】
これにより、半導体チップに設けられた複数の貫通電極の一部が、第１の突き上げ部材から外れた状態で、半導体チップが突き上げられることがなくなるため、貫通電極に応力が集中することを回避可能となる。
【００１１】
よって、半導体基板に貫通電極を基点とするチップクラックが発生することを抑制できる。つまり、ダイシングテープを介して、半導体チップを突き上げた際に、半導体チップが破損することを防止できる。
【図面の簡単な説明】
【００１２】
【図１】本発明の第１の実施の形態に係る半導体チップの剥離装置を備えたダイボンディング装置の概略構成を模式的に示す図である。
【図２】貫通電極を有した半導体チップの概略構成を示す平面図である。
【図３】図２に示す半導体チップのＡ−Ａ線方向の断面図である。
【図４】図１に示す第１の実施の形態に係る半導体チップの剥離装置を拡大した斜視図である。
【図５】図２に示すチップ突き上げ機構の平面図である。
【図６】図３に示すチップ突き上げ機構のＣ−Ｃ線方向の断面図である。
【図７】半導体チップを吸着した吸着コレットの概略構成を示す断面図である。
【図８】本発明の第１の実施の形態に係る半導体チップの剥離方法を用いた半導体装置の製造工程を示す断面図（その１）である。
【図９】本発明の第１の実施の形態に係る半導体チップの剥離方法を用いた半導体装置の製造工程を示す断面図（その２）である。
【図１０】本発明の第１の実施の形態に係る半導体チップの剥離方法を用いた半導体装置の製造工程を示す断面図（その３）である。
【図１１】本発明の第１の実施の形態に係る半導体チップの剥離方法を用いた半導体装置の製造工程を示す断面図（その４）である。
【図１２】本発明の第１の実施の形態に係る半導体チップの剥離方法を用いた半導体装置の製造工程を示す断面図（その５）である。
【図１３】本発明の第１の実施の形態に係る半導体チップの剥離方法を用いた半導体装置の製造工程を示す断面図（その６）である。
【図１４】本発明の第１の実施の形態に係る半導体チップの剥離方法を用いた半導体装置の製造工程を示す断面図（その７）である。
【図１５】本発明の第１の実施の形態に係る半導体チップの剥離方法を用いた半導体装置の製造工程を示す断面図（その８）である。
【図１６】本発明の第１の実施の形態に係る半導体チップの剥離方法を用いた半導体装置の製造工程を示す断面図（その９）である。
【図１７】本発明の第１の実施の形態に係る半導体チップの剥離方法を用いた半導体装置の製造工程を示す断面図（その１０）である。
【図１８】本発明の第１の実施の形態に係る半導体チップの剥離方法を用いた半導体装置の製造工程を示す断面図（その１１）である。
【図１９】本発明の第１の実施の形態に係る半導体チップの剥離方法を用いた半導体装置の製造工程を示す断面図（その１２）である。
【図２０】本発明の第１の実施の形態に係る半導体チップの剥離方法を用いた半導体装置の製造工程を示す断面図（その１３）である。
【図２１】本発明の第１の実施の形態に係る半導体チップの剥離方法を用いた半導体装置の製造工程を示す断面図（その１４）である。
【図２２】本発明の第２の実施の形態に係るチップ突き上げ機構の概略構成を示す平面図である。
【図２３】本発明の第３の実施の形態に係るチップ突き上げ機構の概略構成を示す平面図である。
【図２４】本発明の第４の実施の形態に係る剥離装置を用いた半導体チップの剥離方法を説明するための断面図（その１）である。
【図２５】本発明の第４の実施の形態に係る剥離装置を用いた半導体チップの剥離方法を説明するための断面図（その２）である。
【図２６】本発明の第４の実施の形態に係る剥離装置を用いた半導体チップの剥離方法を説明するための断面図（その３）である。
【図２７】本発明の第４の実施の形態に係る剥離装置を用いた半導体チップの剥離方法を説明するための断面図（その４）である。
【図２８】第４の実施の形態に係る第１の突き上げ部材の第１変形例を示す側面図である。
【図２９】第４の実施の形態に係る第１の突き上げ部材の第２変形例を示す側面図である。
【発明を実施するための形態】
【００１３】
以下、図面を参照して本発明を適用した実施の形態について詳細に説明する。なお、以下の説明で用いる図面は、本発明の実施の形態の構成を説明するためのものであり、図示される各部の大きさや厚さや寸法等は、実際のダイボンディング装置（半導体チップの剥離装置も含む）、半導体チップ、及び半導体装置の寸法関係とは異なる場合がある。
【００１４】
（第１の実施の形態）
図１は、本発明の第１の実施の形態に係る半導体チップの剥離装置を備えたダイボンディング装置の概略構成を模式的に示す図である。
【００１５】
図１を参照するに、ダイボンディング装置１０は、基板供給部１１と、基板搬送路１２と、治具供給部１３と、ピックアップ部１４と、ボンディング部１６と、半導体チップの剥離装置１７（以下、単に「剥離装置１７」という）と、アンローダ１９と、を有する。
【００１６】
基板供給部１１は、基板搬送路１２の一方の端部に設けられている。基板供給部１１には、半導体装置（図１には図示していない後述する図２１に示す半導体装置９５（チップ積層型半導体装置））を製造する際に用いる配線母基板（図１には図示していない後述する図１５に示す配線母基板７１）が収納されている。基板供給部１１は、基板搬送路１２を介して、該配線母基板をボンディング部１６に供給する。
【００１７】
治具供給部１３は、ピックアップ部１４に、複数の半導体チップ（図１には図示していない後述する図２及び図３に示す貫通電極３４を備えた半導体チップ２６）が形成された構造体（図１には図示していない後述する図１０に示す構造体）を供給すると共に、ピックアップ処理終了後のダイシングテープ（図１には図示していない後述する図１１に示すダイシングテープ２７）を収容する。
治具供給部１３は、枠状のリング治具２１を有する。リング治具２１には、ダイシングテープ（図示せず）が貼り渡されており、該ダイシングテープ上に個片化された複数の半導体チップ（図示せず）が固定されている。
【００１８】
ピックアップ部１４は、搬送機構に接続されたエキスパンダ（図示せず）と、チップ突き上げ機構２３と、チップ突き上げ機構２３を駆動させるチップ突き上げ機構移動手段（図１には図示していない後述する図６に示すチップ突き上げ機構移動手段４５）と、を有する。エキスパンダは、治具供給部１３から供給された構造体（後述する図１０に示す構造体）を保持する。
【００１９】
チップ突き上げ機構２３は、エキスパンダ（図示せず）に保持された半導体基板（後述する図８に示す半導体基板６８）の下方に配置されている。チップ突き上げ機構２３は、チップ突き上げ機構移動手段（図示せず）により、上下方向に移動することで、配線母基板（後述する図１５に示す配線母基板７１）にボンディングされる半導体チップ（図２及び図３に示す貫通電極３４を備えた半導体チップ２６）をダイシングテープ（図１１に示すダイシングテープ２７）から剥離させる。
【００２０】
ボンディング部１６は、吸着コレット２４と、吸着コレット２４を駆動させる吸着コレット移動手段（図１には図示していない後述する図４に示す吸着コレット移動手段３８）と、を有する。
ボンディング部１６は、吸着コレット移動手段（図４に示す吸着コレット移動手段３８）により吸着コレット２４を上下方向に移動させることで、ピックアップ部１４でダイシングテープ（図１１に示すダイシングテープ２７）から剥離される半導体チップの表面（図２及び図３に示す半導体チップ２６の表面２６ａ）を吸着保持後、該半導体チップをピックアップし、その後、配線母基板（後述する図１５に示す配線母基板７１）に該半導体チップをボンディングする。
【００２１】
第１の実施の形態の剥離装置１７は、ピックアップ部１４に設けられたチップ突き上げ機構２３と、ボンディング部１６に設けられた吸着コレット２４及び吸着コレット移動手段３８（図１には図示せず、後述する図４参照）と、を有する。
なお、剥離装置１７の構成の具体的な説明については、後述する図４〜図７を参照して後述する。
【００２２】
アンローダ部１９は、基板搬送路１２の他方の端部に設けられている。アンローダ部１９は、半導体チップ（図示せず）が実装された配線基板（図示せず）を収容する。
【００２３】
図２は、貫通電極を有した半導体チップの概略構成を示す平面図であり、図３は、図２に示す半導体チップのＡ−Ａ線方向の断面図である。
ここで、剥離装置１７がダイシングテープ（図１１に示すダイシングテープ２７）から剥離させる半導体チップ２６の構成について説明する。
図２及び図３を参照するに、半導体チップ２６は、半導体基板３１と、回路素子層３２と、貫通電極３４と、表面電極３５と、裏面電極３６と、を有する。
【００２４】
図２及び図３を参照するに、半導体基板３１は、矩形とされており、薄板化（例えば、５０μｍ以下）されている。半導体基板３１の裏面３１ｂは、半導体チップ２６の裏面２６ｂに相当する面である。半導体基板３１としては、例えば、シリコン基板（シリコンウェハ）を薄板化したものを用いることができる。
【００２５】
図３を参照するに、回路素子層３２は、半導体基板３１の表面３１ａに形成されている。回路素子層３２は、半導体基板３１の表面３１ａに形成されたトランジスタ（図示せず）と、該トランジスタを覆う複数の絶縁層（図示せず）及び該複数の絶縁層に形成された複数の配線及びビア（図示せず）により構成された多層配線構造体（図示せず）と、を有する。回路素子層３２の表面３２ａは、半導体チップ２６の表面２６ａに相当する面である。
【００２６】
半導体チップ２６がＩＦ（Ｉｎｔｅｒｆａｃｅ）用半導体チップの場合、回路素子層３２には、メモリ用半導体チップを制御するＩＦ回路が形成される。また、半導体チップ２６がメモリ用半導体チップ（例えば、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ））の場合、回路素子層３２には、ＤＲＡＭ素子が形成される。
【００２７】
図２及び図３を参照するに、貫通電極３４は、半導体基板３１及び回路素子層３２を貫通するように複数形成されている。複数の貫通電極３４は、貫通ビアであり、半導体チップ２６の外周よりも内側（具体的には、半導体チップ２６の中央部）に配置されている。言い換えれば、半導体チップ２６は、その中央部に貫通電極群（複数の貫通電極３４が形成された領域）を有する。
貫通電極３４の一方の端３４ａは、半導体チップ２６の表面２６ａから露出されており、貫通電極３４の他方の端３４ｂは、半導体チップ２６の裏面２６ｂから露出されている。
【００２８】
図３を参照するに、表面電極３５は、貫通電極３４の一方の端３４ａに設けられており、半導体チップ２６の表面２６ａから突出している。表面電極３５は、半導体チップ２６を積み重ねた際、上方に配置される半導体チップ２６に設けられた裏面電極３６と電気的に接続される電極である。表面電極３５としては、例えば、バンプ（例えば、高さ１５μｍ）を用いることができる。
【００２９】
図３を参照するに、裏面電極３６は、貫通電極３４の他方の端３４ｂに設けられており、半導体チップ２６の裏面２６ｂから突出している。裏面電極３６は、半導体チップ２６を積み重ねた際、下方に配置される半導体チップ２６に設けられた裏面電極３６、或いは、図示していない配線基板に設けられたパッド（後述する図１６に示す配線母基板５１の接続パッド７７）と電気的に接続される電極である。裏面電極３６としては、例えば、バンプ（例えば、高さ１０μｍ）を用いることができる。
【００３０】
図２及び図３を参照するに、上記構成とされた半導体チップ２６は、貫通電極３４の形成領域Ｂに対応する第１の部分２６−１と、貫通電極３４が形成されていない第２の部分２６−２と、を有する。
また、上記構成とされた半導体チップ２６は、薄板化（例えば、厚さが５０μｍ以下）されると共に、貫通電極３４を有するため、外力を印加された際、破損しやすいチップである。
【００３１】
また、上記半導体チップ２６を複数積み重ねて、後述する図２１に示す半導体装置９５（チップ積層型半導体装置）を構成する場合、例えば、最下層に配置される半導体チップ２６としてＩＦ（Ｉｎｔｅｒｆａｃｅ）用半導体チップを用いると共に、それ以外の半導体チップ２６としてメモリ用半導体チップ（例えば、ＤＲＡＭ）を用いることができる。
このように、１段目に配置される半導体チップ２６としてＩＦ用半導体チップを用いることにより、複数のメモリ用半導体チップと配線基板（後述する図２１に示す配線基板７４）との間の信号のやりとりを行なうことができる。
【００３２】
図４は、図１に示す第１の実施の形態に係る半導体チップの剥離装置を拡大した斜視図である。図５は、図４に示すチップ突き上げ機構の平面図であり、図６は、図５に示すチップ突き上げ機構のＣ−Ｃ線方向の断面図である。
【００３３】
図４では、剥離装置１７の構成要素である図６に示すチップ突き上げ機構移動手段４５の図示を省略する。また、図５では、説明の便宜上、チップ突き上げ機構２３の構成要素ではない図２及び図３に示す半導体チップ２６を想像線で図示する。また、図５では、チップ突き上げ機構２３の構成要素である図６に示すチップ突き上げ機構移動手段４５の図示を省略する。
さらに、図６では、説明の便宜上、チップ突き上げ機構２３の構成要素ではない図２及び図３に示す半導体チップ２６、及び半導体チップ２６の裏面２６ｂに貼着されたダイシングテープ２７を想像線で図示する。また、図６におけるＹ方向は、第１及び第２の突き上げ部材４３，４４の移動方向（上下方向）を示している。
【００３４】
次に、図４〜図６を参照して、剥離装置１７の具体的な構成について説明する。
図４〜図６を参照するに、剥離装置１７は、チップ突き上げ機構２３と、吸着コレット２４と、吸着コレット移動手段３８と、を有する。
図４〜図６を参照するに、チップ突き上げ機構２３は、吸着ステージ４１と、第１の突き上げ部材４３と、第２の突き上げ部材４４と、チップ突き上げ機構移動手段４５と、第１の吸着部４６と、第２の吸着部４７と、を有する。
【００３５】
図４を参照するに、吸着ステージ４１は、吸着コレット２４の下方に配置されている。図４及び図５を参照するに、吸着ステージ４１の外形は、円形とされている。吸着ステージ４１は、第２の突き上げ部材４４の外側に設けられている。
吸着ステージ４１は、開口部５１と、吸着面４１ａと、第３の吸着部５３と、を有する。開口部５１は、吸着ステージ４１の略中央に設けられている。開口部５１は、第１及び第２の突き上げ部材４３，４４を収容するための空間である。図５を参照するに、開口部５１は、矩形とされており、半導体チップ２６の外形よりも少し小さい大きさとされている。
【００３６】
図６を参照するに、吸着面４１ａ（吸着ステージ４１の上面）は、平坦な面とされている。吸着面４１ａは、半導体チップ２６の裏面２６ｂに貼着されたダイシングテープ２７の裏面２７ｂと接触する面である。
【００３７】
図４〜図６を参照するに、第３の吸着部５３は、吸着ステージ４１のうち、吸着面４１ａを構成する部分に複数設けられている。第３の吸着部５３は、平面視円形とされた吸着孔である。第３の吸着部５３は、図示していない真空装置と接続されている。これにより、第３の吸着部５３は、吸着ステージ４１の吸着面４１ａに、ダイシングテープ２７を吸着保持する。
【００３８】
図４〜図６を参照するに、第１の突き上げ部材４３は、第２の突き上げ部材４４の中央に設けられた後述する開口部５５に配置されている。つまり、第１の突き上げ部材４３は、第２の突き上げ部材４４の内側に設けられている。
【００３９】
図６を参照するに、第１の突き上げ部材４３は、チップ突き上げ機構移動手段４５を構成する第１の移動手段４５−１（図６参照）により、第２の突き上げ部材４４とは独立してＹ方向（上下方向）に移動可能な構成とされている。
第１の突き上げ部材４３は、半導体チップ２６が貼着されたダイシングテープ２７の裏面２７ｂと接触する第１の突き上げ面４３ａを有する。第１の突き上げ面４３ａは、平坦な面とされている。
【００４０】
図５を参照するに、第１の突き上げ面４３ａは、ダイシングテープ２７を介して、半導体チップ２６の第１の部分２６−１全体（図３に示す貫通電極３４の形成領域Ｂに対応する部分全体）を突き上げることが可能な大きさとされている。
これにより、第１の突き上げ部材４３は、第１の移動手段４５−１により、図６に示す状態（吸着面４１ａ、第１の突き出し面４３ａ、及び第２の突き出し面４４ａが略同一平面上に配置された状態）から上方に移動させられた際、ダイシングテープ２７を介して、半導体チップ２６の第１の部分２６−１全体を突き上げる。第１の突き上げ部材４３の形状は、例えば、直方体とすることができる。
【００４１】
図４〜図６を参照するに、第２の突き上げ部材４４は、第１の突き上げ部材４３の外側に位置する開口部５１に配置されている。つまり、第２の突き上げ部材４４は、第１の突き上げ部材４３と吸着ステージ４１との間に配置されている。第２の突き上げ部材４４の外形は、平面視した状態において矩形とされている。
第２の突き上げ部材４４は、開口部５５と、切り欠き部５６と、を有する。開口部５５は、第２の突き上げ部材４４の中央部に設けられている。開口部５５は、第１の突き上げ部材４３を収容するための空間である。
切り欠き部５６は、第２の吸着部４７の形成領域に対応する第２の突き上げ部材４４の４つの外壁にそれぞれ形成されている。
【００４２】
図６を参照するに、第２の突き上げ部材４４は、チップ突き上げ機構移動手段４５に設けられた後述する第２の移動手段４５−２により、第１の突き上げ部材４３とは独立してＹ方向（上下方向）に移動可能な構成とされている。
第２の突き上げ部材４４は、半導体チップ２６が貼着されたダイシングテープ２７の裏面２７ｂと接触する第２の突き上げ面４４ａを有する。第２の突き上げ面４４ａは、平坦な面とされている。
図５及び図６を参照するに、第２の突き上げ部材４４のうち、ダイシングテープ２７と接触する部分の外形は、半導体チップ２６の外形よりも小さくなるように構成されている。
【００４３】
図５を参照するに、第２の突き上げ面４４ａは、ダイシングテープ２７を介して、半導体チップ２６の貫通電極３４が形成されていない第２の部分２６−２（第１の実施の形態の場合、第１の部分２６−１を囲む部分で、かつ半導体チップ２６の外周縁よりも少し内側に配置された部分）を突き上げることが可能な大きさとされている。
これにより、第２の突き上げ部材４４は、第２の移動手段４５−２により、図６に示す状態から上方に移動させられた際、ダイシングテープ２７を介して、半導体チップ２６の第２の部分２６−１を突き上げる。
【００４４】
図６を参照するに、チップ突き上げ機構移動手段４５は、第１の移動手段４５−１と、第２の移動手段４５−２と、を有する。
第１の移動手段４５−１は、第２の突き上げ部材４４とは独立して、第１の突き上げ部材４３をＹ方向（上下方向）に移動させる駆動部である。第２の移動手段４５−２は、第１の突き上げ部材４３とは独立して、第２の突き上げ部材４４をＹ方向（上下方向）に移動させる駆動部である。
【００４５】
図４〜図６を参照するに、第１の吸着部４６は、第１の突き上げ部材４３の外周縁に設けられている。第１の吸着部４６は、第１の突き上げ部材４３の外壁と開口部５５を構成する第２の突き上げ部材４４の面との間に形成された隙間により構成されており、額縁形状とされた溝である。
第１の吸着部４６は、図示していない真空装置と接続されている。これにより、第１の吸着部４６は、図６に示す状態において、ダイシングテープ２７を吸着する。
【００４６】
図４〜図６を参照するに、第２の吸着部４７は、第２の突き上げ部材４４の外周縁に設けられている。第２の吸着部４７は、切り欠き部５６と切り欠き部５６と対向する第２の突き上げ部材４４の面との間に形成された溝状の空間である。
第２の吸着部４７は、図示していない真空装置と接続されている。これにより、第２の吸着部４７は、図６に示す状態において、ダイシングテープ２７を吸着する。
【００４７】
図７は、半導体チップを吸着した吸着コレットの概略構成を示す断面図である。図７において、図３に示す半導体チップ２６と同一構成部分には同一符号を付す。
図７を参照するに、吸着コレット２４は、吸着面２４ａと、吸着孔６１，６３と、凹部６２とを有する。
吸着面２４ａは、平坦な面とされており、吸着コレット２４が半導体チップ２６を吸着した際、半導体チップ２６の表面２６ａのうち、第２の部分２６−２の表面２６ａ−２と接触する面である。
【００４８】
吸着孔６１は、吸着コレット２４のうち、吸着面２４ａを構成する部分に複数設けられている。吸着孔６１は、図示していない真空装置と接続されている。これにより、吸着孔６１は、半導体チップ２６の第２の部分２６−２の表面２６ａ−２を吸着する。
【００４９】
凹部６２は、吸着面２４ａに対して窪んだ凹部であり、吸着コレット２４の中央部に設けられている。凹部６２は、吸着コレット２４が半導体チップ２６を吸着した際、半導体チップ２６の表面２６ａ側に位置する第１の部分２６−１（言い換えれば、貫通電極群に対応する部分）を露出するように形成されている。また、凹部６２は、凹部６２を構成する吸着コレット２４の面に表面電極３５（半導体チップ２６の表面２６ａから突出した電極）が接触することなく、半導体チップ２６に設けられた複数の表面電極３５を収容可能な形状とされている。
【００５０】
このように、吸着コレット２４に、半導体チップ２６の第１の部分２６−１に設けられた複数の表面電極３５を収容する凹部６２を設けることにより、吸着コレット２４と表面電極３５とが接触することがなくなる。
これにより、表面電極３５を介して、貫通電極３４に応力が集中することを回避可能となる。よって、吸着コレット２４により半導体チップ２６を吸着した際、半導体基板３１に、貫通電極２４を起点とするチップクラックが発生することを抑制できる。つまり、吸着コレット２４により、半導体チップ２６を吸着する際に、半導体チップ２６が破損することを抑制できる。
【００５１】
また、凹部６２の幅は、吸着コレット２４が半導体チップ２６を吸着する際のクリアランスを考慮して、半導体チップ２６の第１の部分２６−１の外形よりも少し大きくするとよい。具体的には、凹部６２の幅は、半導体チップ２６の第１の部分２６−１の外形よりも１００μｍ程度大きく形成するとよい。
【００５２】
吸着孔６３は、凹部６２の底面６２ａに設けられている。吸着孔６３は、図示していない真空装置と接続されている。これにより、吸着孔６１は、凹部６２に露出された半導体チップ２６の第１の部分２６−１を吸着保持する。
そのため、表面電極３５と凹部６２の底面６２ａとの距離Ｄ１が大きい（言い換えれば、凹部６２の深さが深い）と、半導体チップ２６に反りが発生するため、半導体チップ２６の特定の箇所に応力が集中する。
よって、吸着コレット２４が半導体チップ２６を吸着した際の表面電極３５と凹部６２の底面６２ａとの距離Ｄ１は、小さいことが好ましい。表面電極３５と凹部６２の底面６２ａとの距離Ｄ１は、例えば、１００μｍとすることができる。
【００５３】
図４を参照するに、吸着コレット移動手段３８は、吸着コレット２４を上下方向（図６に示す方向）、及び上下方向と直交する面方向に、吸着コレット２４を移動させる駆動部である。
【００５４】
第１の実施の形態の半導体チップの剥離装置によれば、上下方向に移動可能な構成とされ、ダイシングテープ２７を介して、半導体チップ２６のうち、貫通電極３４の形成領域Ｂに対応する第１の部分２６−１を突き上げる第１の突き上げ面４３ａを有した第１の突き上げ部材４３と、上下方向に移動可能な構成とされ、ダイシングテープ２７を介して、半導体チップ２６のうち、貫通電極３４が形成されていない第２の部分２６−２を突き上げる第２の突き上げ面４４ａを有した第２の突き上げ部材４４と、を含むチップ突き上げ機構２３を設けることで、第１の突き上げ部材４３により、第１及び第２の突き出し面４３Ａ，４４ａにより、半導体チップ２６の略全体を突き上げることが可能になると共に、半導体チップ２６の略全体を突き上げた後、第１の突き上げ面４３ａにより、貫通電極３４の形成領域Ｂに対応する第１の部分２６−１全体を突き上げることが可能となる。
【００５５】
これにより、半導体チップ２６に設けられた複数の貫通電極３４の一部が、第１の突き上げ面４３ａから外れた状態で、半導体チップ２６が突き上げられることがなくなるため、貫通電極３４に応力が集中することを回避可能となる。
【００５６】
よって、半導体基板３１に貫通電極３４を基点とするチップクラックが発生することを抑制できる。つまり、ダイシングテープ２７を介して、半導体チップ２６を突き上げた際に、半導体チップ２６が破損することを防止できる。
【００５７】
図８〜図２１は、本発明の第１の実施の形態に係る半導体チップの剥離方法を用いた半導体装置の製造工程を示す断面図である。図８〜図２１において、先に説明した半導体チップ２６（図３参照）及び剥離装置１７（図４〜６参照）と同一構成部分には、同一符号を付す。
【００５８】
次に、図８〜図２１を参照して、図２１に示す半導体装置９５（チップ積層型半導体装置）の製造方法を説明する中で、第１の実施の形態の半導体チップ２６の剥離方法について説明する。なお、図１１〜図１４に示す工程が、第１の実施の形態に係る半導体チップ２６の剥離方法に対応する図である。
【００５９】
始めに、図８に示す工程では、枠状のリング治具２１（図１参照）に貼り渡したダイシングテープ２７を準備する。次いで、リング治具２１から露出されたダイシングテープ２７の表面２７ａに、複数の半導体チップ２６（貫通電極３４、表面電極３５（例えば、高さ１５μｍ）、及び裏面電極３６（例えば、高さ１０μｍ）を有した半導体チップ）が形成された半導体基板６８の裏面６８ａを貼着する。
【００６０】
ダイシングテープ２７は、テープ本体６６と、接着層６７と、を有する。接着層６７は、テープ本体６６上に形成されている。接着層６７の上面は、ダイシングテープ２７の表面２７ａに相当する面である。また、テープ本体６６の下面は、ダイシングテープ２７の裏面２７ｂに相当する面である。
図８に示す工程では、裏面電極３６が接着層６７に埋め込まれるように、半導体基板６８をダイシングテープ２７に貼着する。
【００６１】
また、接着層６７としては、例えば、紫外線（ＵＶ）照射により粘着材の成分中に化学反応を起こし接着層６７の接着力が低下する特性を有したＵＶテープを用いることができる。本実施の形態では、ダイシングテープ２７として上記ＵＶテープを用いた場合を例に挙げて以下の説明を行う。
【００６２】
図８を参照するに、半導体基板６８は、複数のチップ形成領域Ｅを有しており、各チップ形成領域Ｅには図３に示す半導体チップ２６（例えば、厚さが５０μｍ以下）が形成されている。この段階では、半導体基板６８に形成された複数の半導体チップ２６は連結されている（言い換えれば、個片化されていない）。
【００６３】
半導体基板６８は、チップ形成領域Ｅを区画するダイシングライン６９を有する。半導体基板６８は、ダイサーにより、ダイシングライン６９を切断されることで、複数の半導体基板３１（図３参照）となる基板である。
半導体基板６８の裏面６８ａは、図３に示す半導体基板３１の裏面３１ｂ（半導体チップ２６の裏面２６ｂ）に相当する面である。半導体基板６８としては、例えば、薄板化されたシリコンウェハを用いることができる。
【００６４】
次いで、図９に示す工程では、図８に示すダイシングライン６９に対応する回路素子層３２及び半導体基板６８を切断することで、複数の半導体チップ２６を個片化する。このとき、ダイシングライン６９の下方に位置する接着層６７の一部が切断させるように、回路素子層３２及び半導体基板６８を切断（フルカット）する。
具体的には、例えば、ダイシング装置（図示せず）のダイシングテーブル（図示せず）に図８に示す構造体を固定した後、高速で回転するダイシングブレード（図示せず）により、ダイシングライン６９に対応する回路素子層３２及び半導体基板６８を回転研削することで上記切断を行なう。
【００６５】
次いで、図１０に示す工程では、紫外線（ＵＶ）照射装置（図示せず）により、個片化された複数の半導体チップ２６を貼着したダイシングテープ２７の裏面２７ｂ側から接着層６７に対してＵＶ光（紫外線）を照射する。
先に説明したように、本実施の形態では、紫外線（ＵＶ）照射により粘着材の成分中に化学反応を起こし、接着層６７の粘着力が低下するＵＶテープを用いている。このため、接着層６７にＵＶ光を照射することで、ダイシングテープ２７上に貼着固定された半導体チップ２６を剥離し易くすることができる。
【００６６】
次いで、図１１に示す工程では、吸着ステージ４１の吸着面４１ａ、第１の突き出し部材４３の第１の突き出し面４３ａ、及び吸着ステージ４１の内側に配置された第２の突き出し部材４４の第２の突き出し面４４ａを略同一平面上に配置し、その後、吸着面４１ａ、第１の突き出し面４３ａ、及び第２の突き出し面４４ａに、複数の半導体チップ２６が貼着されたダイシングテープ２７の裏面２７ｂを吸着する。
【００６７】
具体的には、図１に示すダイボンディング装置１０のピックアップ部１４のエキスパンダ（図示せず）に、ダイシングテープ２７に貼着された複数の半導体チップ２６を供給する。次いで、エキスパンダ（図示せず）に設けられた移動機構により、チップ突き上げ機構２３上に、ピックアップする半導体チップ２６を配置する。
このとき、半導体チップ２６の第１の部分２６−１が、吸着コレット２４の凹部６２と対向するように半導体チップ２６を配置する。
次いで、図示しない真空装置により、第１の吸着部４６、第２の吸着部４７、及び第３の吸着部５３を真空吸引することで、チップ突き上げ機構２３上にダイシングテープ２７の裏面２７ｂを密着させる。
【００６８】
次いで、図１２に示す工程では、図１１に示す状態（第１及び第２の突き出し面４３ａ，４４ａが吸着面４１ａに対して略面一となる状態）から、第１及び第２の突き上げ面４３ａ，４４ａが吸着面４１ａよりも上方に配置されるように、チップ突き上げ機構移動手段４５により第１及び第２の突き上げ部材４３，４４を上方に同じ量移動させることで、略同一平面上に配置された第１及び第２の突き上げ面４３ａ，４４ａにより、半導体チップ２６の略全体を突き上げる。
これにより、半導体チップ２６の第２の部分２６−２のうち、外周縁付近に位置する裏面２６ｂがダイシングテープ２７から剥離される。
【００６９】
次いで、図１３に示す工程では、図１２に示す状態から、第１の突き上げ面４３ａの位置が第２の突き上げ面４４ａの位置よりも上方に配置されるように、第１の移動手段４５−１により、第１の突き上げ面４３ａを上方に移動させることで、半導体チップ２６の第１の部分２６−１全体を突上げる。
【００７０】
これにより、第２の部分２６−２の外周縁付近（ダイシングテープ２７が剥離された部分）から半導体チップ２６の中央に向かってダイシングテープ２７が剥離され、半導体チップ２６とダイシングテープ２７との接着面積が小さくなり、半導体チップ２６の第１の部分２６−１のみがダイシングテープ２７に貼着された状態となる。
次いで、吸着コレット２４により、凹部６２に半導体チップ２６の第１の部分２６−１に形成された表面電極３５が収容されるように、半導体チップ２６の表面２６ａを吸着する。
【００７１】
次いで、図１４に示す工程では、図１３に示す状態から第１の突き上げ部材４３を下方に移動させる。これにより、ダイシングテープ２７から半導体チップ２６が離間して、半導体チップ２６の裏面２６ｂ全体からダイシングテープ２７が剥離される。その後、第１及び第２の突き上げ面４３ａ，４４ａが吸着面４１ａに対して略面一となるように、第１及び第２の突き上げ面４３ａ，４４ａの位置を調整する。
【００７２】
このように、第１及び第２の突き上げ面が略面一とされた状態で、半導体チップ２６の略全体を突き上げた後、第１の突き上げ部材４３により、複数の貫通電極３４が形成された半導体チップ２６の第１の部分２６−１全体をさらに突き上げ、その後、第１の突き上げ部材４３を下方に移動させて、半導体チップ２６をダイシングテープ２７から剥離させることにより、半導体チップ２６に設けられた複数の貫通電極３４の一部が第１の突き上げ部材４３から外れた状態で、半導体チップ２６が突き上げられることがなくなるため、貫通電極３４に応力が集中することを回避可能となる。
【００７３】
これにより、貫通電極３４を有し、かつ薄板化された半導体チップ２６（言い換えれば、破損しやすい半導体チップ）をダイシングテープ２７から剥離させた場合でも、一部の貫通電極３４に応力が集中することを回避することが可能となる。
【００７４】
よって、半導体基板３１に貫通電極３４を基点とするチップクラックが発生することを抑制することができる。つまり、ダイシングテープ２７を介して、半導体チップ２６を突き上げた際に、半導体チップ２６が破損することを防止できる。
【００７５】
また、吸着コレット２４に設けられた凹部６２内に、半導体チップ２６の第１の部分２６−１に形成された表面電極３５が収容されるように、半導体チップ２６を吸着することにより、表面電極３５と吸着コレット２４とが接触することがなくなる。これにより、半導体チップ２６を吸着コレット２４で吸着した際に、半導体基板３１に貫通電極３４を基点とするチップクラックが発生することを抑制することができる。つまり、ダイシングテープ２７を介して、半導体チップ２６を突き上げた際に、半導体チップ２６が破損することを防止できる。
【００７６】
次いで、図１５に示す工程では、図２１に示す半導体装置９５（チップ積層型半導体装置）を製造する際に用いる配線母基板７１を準備する。
配線母基板７１は、マトリックス状に配置され、半導体装置９５が形成される複数の半導体装置形成領域Ｆと、各半導体装置形成領域Ｆを囲むダイシングライン７３と、複数の半導体装置形成領域Ｆの外側に配置された枠部（図示せず）と、該枠部に所定の間隔で配置され、配線母基板７１を搬送・位置決めする際に使用する位置決め孔（図示せず）と、を有する。
【００７７】
配線母基板７１は、ＭＡＰ（Ｍｏｌｄ Ａｒｒａｙ Ｐｒｏｃｅｓｓ）方式で処理される基板である。配線母基板７１は、ダイシングライン７３に沿って切断されることで、図２１に示す半導体装置９５の構成要素の１つである配線基板７４（後述する図２１参照）となる。つまり、配線母基板７１は、複数の配線基板７４が連結された構成とされている。
【００７８】
ここで、配線基板７４の構成について説明する。
図１５を参照するに、配線基板７４は、基板本体７６と、接続パッド７７と、ランド７９と、配線パターン８１と、ソルダーレジスト８３，８４と、を有する。配線基板７４の厚さは、例えば、０．２ｍｍとすることができる。
基板本体７６は、略四角形とされており、平坦な表面７６ａ及び裏面７６ｂを有する。基板本体７６としては、例えば、ガラスエポキシ基板を用いることができる。
【００７９】
接続パッド７７は、基板本体７６の表面７６ａに設けられている。接続パッド７７には、後述する図１６に示すチップ積層体８６が実装される。ランド７９は、基板本体７６の裏面７６ｂに設けられている。
配線パターン８１は、基板本体７６に内設されている。配線パターン８１の一方の端部は、接続パッド７７と接続されており、配線パターン８１の他方の端部は、ランド７９と接続されている。
【００８０】
ソルダーレジスト８３は、接続パッド７７の上面７７ａ（後述する図１６に示すチップ積層体８６が搭載される面）を露出するように、基板本体７６の表面７６ａに設けられている。
ソルダーレジスト８４は、ランド７９の下面（後述する図１９に示す外部接続端子９３が搭載される面）を露出するように、基板本体７６の裏面７６ｂに設けられている。
【００８１】
図１５に示す工程では、配線母基板７１を準備した後、接続パッド７７の上面７７ａに、図示していないバンプを形成する。該バンプは、例えば、ボンディング装置（図示せず）により、接続パッド７７の上面７７ａにＡｕワイヤを超音波熱圧着後、該Ａｕワイヤの後端を引き切ることで形成する（ワイヤスタッドバンプ方式）。
【００８２】
次いで、図１６に示す工程では、接続パッド７７の上面７７ａに形成された図示していないバンプと、チップ積層体８６の最下層に配置される半導体チップ２６の裏面電極３６とを接触させ、その後、低温（例えば、１５０℃）によりバンプ（図示せず）と裏面電極３６（例えば、高さ１０μｍのバンプ）とを溶融させることで、配線母基板７１の接続パッド７７に半導体チップ２６（１段目の半導体チップ）を仮固着する。
このとき、チップ積層体８６の最下層に配置される半導体チップ２６としては、例えば、ＩＦ用半導体チップを用いることができる。
【００８３】
次いで、チップ積層体８６の下から２段目に配置される半導体チップ２６の裏面電極３６と、チップ積層体８６の最下層に配置される半導体チップ２６の表面電極３５（例えば、高さ１５μｍのバンプ）とが接触するように、最下層に配置された半導体チップ２６上に２段目に配置される半導体チップ２６を配置する。
【００８４】
その後、低温（例えば、１５０℃）により、表面電極３５及び裏面電極３６を溶融させることで、最下層に配置された半導体チップ２６上に、２段目に配置される半導体チップ２６を仮固着する。上記２段目に配置される半導体チップ２６としては、メモリ用半導体チップ（例えば、ＤＲＡＭ）を用いることができる。
【００８５】
次いで、上記２段目に配置される半導体チップ２６を搭載する方法と同様な手法により、２段目に配置される半導体チップ２６上に、２つの半導体チップ２６（言い換えれば、３段目及び４段目に配置される半導体チップ２６）を順次仮固着する。
上記２段目及び４段目に配置される半導体チップ２６としては、メモリ用半導体チップ（例えば、ＤＲＡＭ）を用いることができる。
【００８６】
その後、積層した複数の半導体チップ２６（本実施の形態の場合、４つのチップ半導体２６）を、高温（例えば、３００℃）に加熱し、かつ荷重を印加することにより、半導体チップ２６の裏面電極３６と配線母基板７１のバンプ（図示せず）、及び表面電極３５と裏面電極３６を完全に圧着する。
【００８７】
これにより、複数の半導体チップ２６間が電気的に接続され、かつ配線母基板７１（配線基板７４の母材）と電気的に接続されたチップ積層体８６（複数の半導体チップ２６が積層された構造体）が形成される。
このとき、半導体チップ２６間、及び半導体チップ２６と配線母基板７１との間には、隙間が形成される。
【００８８】
なお、上記説明では、仮固着後に、荷重を印加することで、複数の半導体チップ２６及び配線母基板７１を電気的に接続する場合を例に挙げて説明したが、例えば、超音波を印加して、表面電極３５と裏面電極３６、及び半導体チップ２６の裏面電極３６と配線母基板７１（配線基板７４）の接続パッド７７を電気的に接続してもよい。また、複数の半導体チップ２６のうちの１つの半導体チップを積み重ねる毎に、仮固着せずに、高温加圧する本圧着を実施してもよい。
【００８９】
次いで、図１７に示す工程では、半導体チップ２６間に形成された隙間、及び半導体チップ２６と配線基板７４との間に形成された隙間を充填し、チップ積層体８６の外周側面８６ａ及び上面８６ｂを覆うと共に、チップ積層体８６を封止する第１の封止体８９を形成する。
【００９０】
具体的には、例えば、後述する図１８に示す第２の封止体９１よりも弾性力（ヤング率）の小さいアンダーフィル樹脂８８（第１の封止体８９の母材）をチップ積層体８６の上面８６ｂに滴下供給することで、毛細管現象により、半導体チップ２６間に形成された隙間、及び半導体チップ２６と配線母基板７１との間に形成された隙間を充填する。
このとき、チップ積層体８６の上面８６ｂは、滴下供給されたアンダーフィル樹脂８８により覆われる。また、チップ積層体８６の外周側面８６ａは、重力によりチップ積層体８６の下方に移動するアンダーフィル樹脂８８により覆われる。
【００９１】
これにより、半導体チップ２６間に形成された隙間、及び半導体チップ２６と配線母基板７１との間に形成された隙間を充填し、かつチップ積層体８６の外周側面８６ａ及び上面８６ｂを覆うアンダーフィル樹脂８８が形成される。なお、この段階では、アンダーフィル樹脂８８は、まだ硬化していない。
【００９２】
次いで、上記アンダーフィル樹脂８８を硬化させることで、図１８に示す第２の封止体９１よりも弾性力（ヤング率）が小さく、かつチップ積層体８６を封止する第１の封止体８９が複数形成される。
【００９３】
具体的には、アンダーフィル樹脂８８として熱硬化性樹脂を用いた場合、硬化前のアンダーフィル樹脂８８を１５０℃の温度で熱硬化させる。第１の封止体８９の母材となるアンダーフィル樹脂８８としては、例えば、シリコーンゴムを用いることができる。
【００９４】
次いで、図１８に示す工程では、配線母基板７１の上面（接続パッド７７の上面７７ａ及びソルダーレジスト８３の上面８３ａよりなる面）に、複数の第１の封止体８９を封止し、かつ第１の封止体８９よりも弾性力（ヤング率）が大きく、平坦な上面９１ａを有した第２の封止体９１を形成する。
【００９５】
第２の封止体９１は、例えば、トランスファーモールド法により形成する。トランスファーモールド法を用いる場合、上下の金型（図示せず）の内部に形成されたキャビティ（図示せず）に図１７に示す構造体を配置し、次いで、キャビティ内に、例えば、エポキシ樹脂等の熱硬化性樹脂を充填し、次いで、キャビティ内のエポキシ樹脂を加熱により熱硬化させることで、第２の封止体９１を形成する。その後、図１８に示す構造体を上下の金型（図示せず）から取り出す。
【００９６】
なお、図１８では、トランスファーモールド法により、第２の封止体９１を形成する場合を例に挙げて説明したが、モールド樹脂の流動の影響が小さいコンプレッションモールド装置を用いて（言い換えれば、圧縮成型方式により）、第２の封止体９１を形成してもよい。
【００９７】
このように、第２の封止体９１よりも弾性力の小さい材料を用いて、半導体チップ２６間に形成された隙間、及びチップ積層体８６と配線母基板７１の上面との間に形成された隙間を充填すると共に、チップ積層体８６の上面８６ｂ及び外周側面８６ａを覆う第１の封止体８９を形成し、次いで、第１の封止体８９を覆う第２の封止体９１を形成することにより、半導体装置９５の内部で発生する内部応力を複数の半導体チップ２６に伝わりにくくすることが可能となる。
【００９８】
これにより、複数の半導体チップ２６の破損を抑制することが可能になると共に、半導体チップ２６間の接続部、及び半導体チップ２６と配線基板７４との接続部に内部応力を伝わりにくくすることが可能となる。
よって、複数の半導体チップ２６間、及びチップ積層体８６と配線基板７４と間の電気的接続信頼性を向上できる。つまり、半導体装置９５の歩留まりを向上させることができる。
【００９９】
次いで、図１９に示す工程では、図１８に示す構造体を上下反転させる。次いで、配線母基板７１に設けられたランド７９に、外部接続端子９３を搭載する。
具体的には、ボールマウントツール（図示せず）に設けられた複数の吸着孔（図示せず）に外部接続端子９３を吸着させ、次いで、吸着された外部接続端子９３にフラックス（図示せず）を転写形成する。
【０１００】
次いで、半導体装置形成領域Ｆに配置された複数のランド７９に、フラックス（図示せず）が形成された外部接続端子９３を一括して搭載する。次いで、配線母基板７１に設けられた全てのランド７９に対して外部接続端子９３を搭載し、その後、配線母基板７１を加熱することで外部接続端子９３をランド７９に固定する。
【０１０１】
これにより、配線母基板７１の複数の半導体装置形成領域Ｆに、それぞれ半導体装置９５が形成される。なお、この段階では、複数の半導体装置９５は、隣接する半導体装置９５と連結されており、個片化されていない。
【０１０２】
次いで、図２０に示す工程では、図１９に示す構造体（具体的には、チップ積層体８６、第１の封止体８９、及び第２の封止体９１が形成された配線母基板７１）に設けられた第２の封止体９１の上面９１ａに、ダイシングテープ９３を貼り付ける。これにより、図１９に示す構造体は、ダイシングテープ９３により支持される。
【０１０３】
次いで、図示していないダイシング装置に設けられたダイシングブレード（図示せず）により、ダイシングライン７３に沿って、配線母基板７１及び第２の封止体９１を切断することで、複数の半導体装置９５が個片化される。
【０１０４】
次いで、図２１に示す工程では、図２０に示すダイシングテープ９６に貼り付けられた複数の半導体装置９５をピックアップする。その後、ピックアップした複数の半導体装置９５を上下反転させることで、図２１に示す複数の半導体装置９５が製造される。
【０１０５】
第１の実施の形態の半導体チップの剥離方法によれば、第１及び第２の突き上げ部材４３，４４により、第１及び第２の突き上げ４３ａ，４４ａが略面一とされた状態で、半導体チップ２６の略全体を突き上げた後、第１の突き上げ面４３ａにより、複数の貫通電極３４が形成された半導体チップ２６の第１の部分２６−１全体をさらに突き上げ、次いで、吸着コレット２４により、半導体チップ２６の表面２６ａを吸着し、その後、第１の突き上げ面４３ａを下方に移動させて、ダイシングテープ２７から半導体チップ２６を剥離させることにより、半導体チップ２６に設けられた複数の貫通電極３４の一部が第１の突き上げ部材４３から外れた状態で、半導体チップ２６が突き上げられることがなくなるため、貫通電極３４に応力が集中することを回避可能となる。
【０１０６】
これにより、貫通電極３４を有し、かつ薄板化された半導体チップ２６（言い換えれば、破損しやすい半導体チップ）をダイシングテープ２７から剥離させた場合でも、一部の貫通電極３４に応力が集中することを回避することが可能となる。
【０１０７】
よって、半導体基板３１に貫通電極３４を基点とするチップクラックが発生することを抑制することができる。つまり、ダイシングテープ２７を介して、半導体チップ２６を突き上げた際に、半導体チップ２６が破損することを防止できる。
【０１０８】
なお、第１の実施の形態では、半導体チップ２６として、中央部に１つの貫通電極群のみを有した半導体チップをダイシングテープ２７から剥離させる場合を例に挙げて説明したが、本発明は、複数の貫通電極群を有した半導体チップにも適用可能である。
この場合、複数の貫通電極群のそれぞれに対応する第２の突き上げ部材を設けることで、第１の実施の形態の半導体チップ２６の剥離装置１７、及び半導体チップ２６の剥離方法と同様な効果を得ることができる。
【０１０９】
（第２の実施の形態）
図２２は、本発明の第２の実施の形態に係るチップ突き上げ機構の概略構成を示す平面図である。図２２において、図５に示す第１の実施の形態のチップ突き上げ機構２３と同一構成部分には同一符号を付す。
【０１１０】
図２２を参照するに、第２の実施の形態のチップ突き上げ機構１００は、第１の実施の形態で説明したチップ突き上げ機構２３に設けられた第１及び第２の突き出し部材４３，４４の替わりに、第１及び第２の突き出し部材１０１，１０２を設けた以外は、チップ突き上げ機構２３と同様な構成とされている。
【０１１１】
第１の突き出し部１０１は、その一方の端に幅広部１０４と、他方の端に幅広部１０５と、を有した以外は、第１の実施の形態で説明した第１の突き出し部材４３（図５参照）と同様な構成とされている。つまり、第１の突き出し部分１０１の第１の突き出し面１０１ａは、平坦な面とされている。
幅広部１０４，１０５は、第２の突き出し部材１０２の短辺側に配置されている。幅広部１０４の幅Ｗ１、及び幅広部１０５の幅Ｗ２は、幅広部１０４と幅広部１０５との間に位置する第１の突き出し部１０１の幅Ｗ３よりも狭くなるように設定されている。
【０１１２】
第２の突き出し部１０２は、第１の実施の形態で説明した第２の突き出し部４４（図５参照）に設けられた開口部５５の替わりに、第１の突き出し部１０１の形状に対応した開口部１０７を有した以外は、第２の突き出し部４４と同様な構成とされている。つまり、第２の突き出し部分１０２の第２の突き出し面１０２ａは、平坦な面とされている。
【０１１３】
第２の実施の形態のチップ突き上げ機構によれば、両端に幅広形状とされた幅広部１０４，１０５を有した第１の突き上げ部材１０１を有することにより、図１１〜図１４に示すダイシングテープ２７から半導体チップ２６を容易に剥離させることができる。
また、図４に示す剥離装置１７に設けられたチップ突き上げ機構２３の替わりに、第２の実施の形態のチップ突き上げ機構１００を適用した剥離装置は、第１の実施の形態の剥離装置１７と同様な効果を得ることができる。
【０１１４】
また、チップ突き上げ機構１００を適用した剥離装置を用いて半導体チップ２６をダイシングテープ２７から剥離させる場合、第１の実施の形態の半導体チップ２６の剥離方法と同様な手法を用いることが可能であり、第１の実施の形態の半導体チップ２６の剥離方法と同様な効果を得ることができる。
【０１１５】
（第３の実施の形態）
図２３は、本発明の第３の実施の形態に係るチップ突き上げ機構の概略構成を示す平面図である。図２３において、図５に示す第１の実施の形態のチップ突き上げ機構２３と同一構成部分には同一符号を付す。
【０１１６】
図２３を参照するに、第３の実施の形態のチップ突き上げ機構１１０は、第１の実施の形態で説明したチップ突き上げ機構２３に設けられた第２の突き出し部材４４及び第１の吸着部４６の替わりに、第２の突き出し部材１１１及び第１の吸着部１１２を設け、さらに、一対（２つ）の第３の突き出し部材１１３を設けた以外は、チップ突き上げ機構２３と同様な構成とされている。
【０１１７】
第２の突き出し部材１１１は、第１の実施の形態で説明した第２の突き出し部４４（図５参照）に設けられた開口部５５の替わりに、第１の突き出し部４３及び一対の第３の突き出し部材１１３を収容可能な形状とされた開口部１１５を有した以外は、第２の突き出し部４４と同様な構成とされている。つまり、第２の突き出し部分１１１の第２の突き出し面１１１ａは、平坦な面とされている。
【０１１８】
第１の吸着部１１２は、第１の突き出し部４３及び２つの第３の突き出し部材１１３を囲むように配置されている。
一対の第３の突き出し部材１１３は、第１の突き出し部材４３の長辺側に、第１の突き出し部材４３を挟み込むように配置されている。第３の突き出し部材１１３の第３の突き出し面１１３ａは、平坦な面とされている。
【０１１９】
第２の実施の形態のチップ突き上げ機構によれば、第１の突き出し部材４３と第２の突き上げ部材１１１との間に、第１の突き上げ部材４３を挟み込む一対の第３の突き出し部材１１３を設けることにより、図１１〜図１４に示すダイシングテープ２７から半導体チップ２６を段階的に剥離させることができる。
【０１２０】
また、チップ突き上げ機構１１０を適用した剥離装置を用いて半導体チップ２６をダイシングテープ２７から剥離させる場合、第１の実施の形態の半導体チップ２６の剥離方法と同様な手法を用いることが可能であり、ダイシングテープ２７から半導体チップ２６を段階的に剥離させることができる。
【０１２１】
（第４の実施の形態）
図２４〜図２７は、本発明の第４の実施の形態に係る剥離装置を用いた半導体チップの剥離方法を説明するための断面図である。
【０１２２】
ここで、第４の実施の形態に係る剥離装置１２０を用いた半導体チップ２６の剥離方法を説明する前に、第４の実施の形態に係る剥離装置１２０の構成について説明する。
図２４を参照するに、第４の実施の形態に係る剥離装置１２０は、第１の実施の形態の剥離装置１７（図１１参照）に設けられたチップ突き上げ機構２３の替わりに、チップ突き上げ機構１２１を設けた以外は、剥離装置１７と同様に構成される。
【０１２３】
チップ突き上げ機構１２１は、第１の実施の形態で説明したチップ突き上げ機構２３に設けられた第１の突き上げ部材４３の替わりに、第１の突き上げ部材１２２を設けた以外は、チップ突き上げ機構２３と同様な構成とされている。
【０１２４】
第１の突き上げ部材１２２は、第２の突き上げ部材４４の内側に配置されている。第１の突き上げ部材１２２は、１つの曲面とされ、ダイシングテープ２７を介して、半導体チップ２６を突き上げる第１の突き上げ面１２２ａを有する。
第１の突き上げ部材１２２のうち、第１の突き上げ面１２２ａを構成する部分は、前記第１の突き上げ部材１２２の外周縁１２２Ａから第１の突き上げ部材１２２の中心Ｇ１に向かう方向に対して高さが高くなるように構成されている。また、第１の突き上げ面１２２ａは、１つの曲面により構成されている。
つまり、第１の突き上げ面１２２ａを構成する部分は、上に凸んだラウンド形状とされている。
【０１２５】
次に、図２４〜図２７を参照して、第４の実施の形態に係る剥離装置１２０を用いた半導体チップ２６の剥離方法について説明する。
【０１２６】
始めに、図２４に示す工程では、吸着ステージ４１の吸着面４１ａ、第１の突き出し部材１２２の第１の突き出し面１２２ａの中央（言い換えれば、第１の突き出し面１２２ａのうち、最も高い部分）、及び第２の突き出し部材４４の第２の突き出し面４４ａを略同一平面上に配置し、その後、吸着面４１ａ、第１の突き出し面１２２ａの中央、及び第２の突き出し面４４ａに、複数の半導体チップ２６が貼着されたダイシングテープ２７の裏面２７ｂを吸着させる。
【０１２７】
次いで、図２５に示す工程では、図２４に示す状態（第１の突き出し面１２２ａの中央及び第２の突き出し面４４ａが吸着面４１ａに対して略面一となる状態）から、第１の突き出し面１２２ａの中央及び第２の突き出し面４４ａが吸着面４１ａよりも上方に配置されるように、チップ突き上げ機構移動手段４５により第１の突き上げ部材１２２及び第２の突き上げ部材４４を上方に同じ量移動させることで、略同一平面上に配置された第１の突き出し面１２２ａの中央及び第２の突き出し面４４ａにより、半導体チップ２６の略全体を突き上げる。
これにより、半導体チップ２６の第２の部分２６−２のうち、外周縁付近に位置する裏面２６ｂがダイシングテープ２７から剥離される。
【０１２８】
次いで、図２６に示す工程では、図２５に示す状態から、第１の突き上げ面１２２ａの位置が第２の突き上げ面４４ａの位置よりも上方に配置されるように、第１の移動手段４５−１により、第１の突き上げ面１２２ａを上方に移動させることで、半導体チップ２６の第１の部分２６−１全体を突上げて、半導体チップ２６の第１の部分２６−１のみがダイシングテープ２７に貼着された状態にする。
【０１２９】
このとき、先に説明したように、第１の突き上げ面１２２ａ（曲面）を構成する部分が、第１の突き上げ部材１２２の外周縁１２２Ａから第１の突き上げ部材１２２の中心Ｇ１に向かう方向に対して高さが高くなるラウンド形状とされているため、該ラウンド形状に沿うように、第２の部分２６−２の外周縁付近（ダイシングテープ２７が剥離された部分）から半導体チップ２６の中央に向かってダイシングテープ２７が徐々に剥離される。
【０１３０】
このため、第１の実施の形態で説明した平坦な第１の突き上げ面４３ａを有した第１の突き上げ部材４３を用いた場合と比較して、ダイシングテープ２７の剥離時に、貫通電極３４が形成された半導体チップ２６の第１の部分２６−１に応力が集中することを抑制可能となるので、半導体チップ２６の破損を抑制できる。
【０１３１】
次いで、吸着コレット２４により、凹部６２に半導体チップ２６の第１の部分２６−１に形成された表面電極３５が収容されるように、半導体チップ２６の表面２６ａを吸着する。
【０１３２】
次いで、図２７に示す工程では、図２６に示す状態から第１の突き上げ部材１２２を下方に移動させる。これにより、ダイシングテープ２７から半導体チップ２６が離間して、半導体チップ２６の裏面２６ｂ全体からダイシングテープ２７が剥離される。
その後、第１の突き出し面１２２ａの中央及び第２の突き出し面４４ａが吸着面４１ａに対して略面一となるように、第１の突き上げ面１２２ａ及び第２の突き上げ面４４ａの位置を調整する。
【０１３３】
第４の実施の形態によれば、第１の突き上げ面１２２ａ（曲面）を構成する部分が、第１の突き上げ部材１２２の外周縁１２２Ａから第１の突き上げ部材１２２の中心Ｇ１に向かう方向に対して高さが高くなるラウンド形状とされたチップ突き上げ機構１２１を用いることで、該ラウンド形状に沿うように、第２の部分２６−２の外周縁付近（ダイシングテープ２７が剥離された部分）から半導体チップ２６の中央に向かってダイシングテープ２７を徐々に剥離することが可能となる。
【０１３４】
このため、第１の実施の形態で説明した平坦な第１の突き上げ面４３ａを有した第１の突き上げ部材４３を用いた場合と比較して、ダイシングテープ２７の剥離時に、貫通電極３４が形成された半導体チップ２６の第１の部分２６−１に応力が集中することを抑制可能となるので、半導体チップ２６の破損を抑制できる。
【０１３５】
図２８及び図２９は、第４の実施の形態に係る第１の突き上げ部材の変形例を示す側面図である。
図２８を参照するに、第１の突き上げ部材１２５は、第１の突き上げ面１２７を構成する部分には、階段状に突出し、かつ高さの異なる上面１２６Ａ，１２６Ｂ（複数の上面）を有する突出部１２６が設けられている。また、第１の突き上げ面１２７は、高さの異なる上面１２６Ａ，１２６Ｂにより構成されている。上面１２６Ａ，１２６Ｂは、平坦な面とされている。
【０１３６】
図２９を参照するに、第１の突き上げ部材１３０は、第１の突き上げ面１３２を構成する部分には、階段状に突出し、かつ高さの異なる上面１３１Ａ，１３１Ｂ，１３１Ｃ（複数の上面）を有する突出部１３１が設けられている。また、第１の突き上げ面１３２は、高さの異なる上面１３１Ａ，１３１Ｂ，１３１Ｃにより構成されている。上面１３１Ａ，１３１Ｂ，１３１Ｃは、平坦な面とされている。
【０１３７】
このような構成とされた第１の突き上げ部材１２５，１３０を用いて、半導体チップ２６をダイシングテープ２７から剥離させた場合、第４の実施の形態の第１の突き上げ部材１２２を用いた場合と同様な効果を得ることができる。
【０１３８】
なお、上記高さの異なる上面（第１の突き上げ面１２７，１３２）の数は、図２８及び図２９に限定されない。該高さの異なる上面の数は、２つ以上であればよい。
また、最上部に配置された上面１２６Ｂ，１３１Ｃを、先に説明した図２４に示す第１の突き上げ面１２２ａのように曲面としてもよい。
【０１３９】
以上、本発明の好ましい実施の形態について詳述したが、本発明はかかる特定の実施の形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【０１４０】
具体的には、第１〜第４の実施の形態では、半導体チップ２６の中央に複数の貫通電極３４が形成された半導体チップ２６（言い換えれば、中央に貫通電極群を備えた半導体チップ２６）を、ダイシングテープ２７を剥離させる場合を例に挙げて説明したが、第１の突き出し部材４３，１０１，１２２，１２５，１３０により、半導体チップの全ての貫通電極形成領域を突き上げ、かつダイシングテープ２７から剥離させることが可能な構成であれば、本発明は、いかなる半導体チップにも適用可能である。
【産業上の利用可能性】
【０１４１】
本発明は、半導体チップの剥離装置、及び半導体チップの剥離方法に適用可能である。
【符号の説明】
【０１４２】
１０…ダイボンディング装置、１１…基板供給部、１２…基板搬送路、１３…治具供給部、１４…ピックアップ部、１６…ボンディング部、１７，１２０…剥離装置、１９…アンローダ、２１…リング治具、２３、１００，１１０，１２１…チップ突き上げ機構、２４…吸着コレット、２４ａ，４１ａ…吸着面、２６…半導体チップ、２６ａ，２６ａ−２，２７ａ，３１ａ，３２ａ，７６ａ…表面、２６ｂ，２７ｂ，３１ｂ，６８ａ，７６ｂ…裏面、２６−１…第１の部分、２６−２…第２の部分、２６，９６…ダイシングテープ、３１，６８…半導体基板、３２…回路素子層、３４…貫通電極、３４ａ…一方の端、３４ｂ…他方の端、３５…表面電極、３６…裏面電極、３８…吸着コレット移動手段、４１…吸着ステージ、４３，１０１，１２２,１２５,１３０…第１の突き上げ部材、４３ａ，１０１ａ，１２２ａ,１２７,１３２…第１の突き上げ面、４４，１０２，１１１…第２の突き上げ部材、４４ａ，１０２ａ,１１１ａ…第２の突き上げ面、４５…チップ突き上げ機構移動手段、４５−１…第１の移動手段、４５−２…第２の移動手段、４６，１１２…第１の吸着部、４７…第２の吸着部、５１，５５，１０７，１１５…開口部、５３…第３の吸着部、５６…切り欠き部、６１，６３…吸着孔、６２…凹部、６２ａ…底面、６６…テープ本体、６７…接着層、６９，７３…ダイシングライン、７１…配線母基板、７４…配線基板、７６…基板本体、７７…接続パッド、７７ａ，８３ａ，８６ｂ，９１ａ，１２６Ａ，１２６Ｂ，１３１Ａ，１３１Ｂ，１３１Ｃ…上面、７９…ランド、８１…配線パターン、８３，８４…ソルダーレジスト、８６…チップ積層体、８６ａ…外周側面、８８…アンダーフィル樹脂、８９…第１封止体、９１…第２の封止体、９３…外部接続端子、９５…半導体装置、９６…ダイシングテープ、１０４，１０５…幅広部、１１３…第３の突き出し部材、１１３ａ…第３の突き上げ面、１２２Ａ…外周縁、１２６，１３１…突出部，Ｂ…形成領域、Ｄ１…距離、Ｅ…チップ形成領域、Ｆ…半導体装置形成領域、Ｇ１…中心、Ｗ１，Ｗ２，Ｗ３…幅
【特許請求の範囲】
【請求項１】
半導体チップの表面を吸着する吸着コレットと、
ダイシングテープに貼着され、かつ貫通電極を備えた半導体チップを突き上げることで、前記ダイシングテープから前記半導体チップを剥離させるチップ突き上げ機構と、
を有する半導体チップの剥離装置であって、
前記チップ突き上げ機構は、上下方向に移動可能な構成とされ、前記ダイシングテープを介して、前記半導体チップのうち、少なくとも前記貫通電極の形成領域に対応する第１の部分を突き上げる第１の突き上げ面を有した第１の突き上げ部材と、
上下方向に移動可能な構成とされ、前記ダイシングテープを介して、前記半導体チップのうち、前記貫通電極が形成されていない第２の部分を突き上げる第２の突き上げ面を有した第２の突き上げ部材と、
を含むことを特徴とする半導体チップの剥離装置。
【請求項２】
前記貫通電極は、前記半導体チップの外周部よりも内側に配置されており、
前記第１の突き上げ部材を、前記第２の突き上げ部材の内側に配置したことを特徴とする請求項１記載の半導体チップの剥離装置。
【請求項３】
前記第１の突き上げ面は、平坦な面であることを特徴とする請求項１または２記載の半導体チップの剥離装置。
【請求項４】
前記第１の突き上げ部材のうち、前記第１の突き上げ面を構成する部分は、前記第１の突き上げ部材の外周縁から前記第１の突き上げ部材の中心に向かう方向に対して高さが高くなることを特徴とする請求項１または２記載の半導体チップの剥離装置。
【請求項５】
前記第１の突き上げ面は、１つの曲面であることを特徴とする請求項４記載の半導体チップの剥離装置。
【請求項６】
前記第１の突き上げ部材のうち、前記第１の突き上げ面を構成する部分には、階段状に突出し、かつ高さの異なる複数の上面を有する突出部が設けられており、
前記高さの異なる複数の上面が、前記第１の突き上げ面であることを特徴とする請求項４記載の半導体チップの剥離装置。
【請求項７】
前記第２の突き上げ面は、平坦な面であることを特徴とする請求項１ないし６のうち、いずれか１項記載の半導体チップの剥離装置。
【請求項８】
前記第２の突き上げ部材のうち、前記ダイシングテープと接触する部分の外形は、前記半導体チップの外形よりも小さいことを特徴とする請求項２ないし７のうち、いずれか１項記載の半導体チップの剥離装置。
【請求項９】
前記第１の突き上げ部材の外周縁に、前記ダイシングテープを吸着する第１の吸着部を設けると共に、
前記第２の突き上げ部材の外周縁に、前記ダイシングテープを吸着する第２の吸着部を設けたことを特徴とする請求項１ないし８のうち、いずれか１項記載の半導体チップの剥離装置。
【請求項１０】
前記第２の突き上げ部材の外側に、前記第１及び第２の突き上げ部材を収容する開口部、前記ダイシングテープと接触する平坦な吸着面、及び前記ダイシングテープを吸着する第３の吸着部を有した吸着ステージを設けたことを特徴とする請求項２ないし９のうち、いずれか１項記載の半導体チップの剥離装置。
【請求項１１】
前記第１の突き上げ部材の両端に、幅広形状とされた幅広部を設けたことを特徴とする請求項２ないし１０のうち、いずれか１項記載の半導体チップの剥離装置。
【請求項１２】
前記第１の突き上げ部材と前記第２の突き上げ部材との間に、前記第１の突き上げ部材を挟み込む一対の第３の突き上げ部材を設けたことを特徴とする請求項２ないし１１のうち、いずれか１項記載の半導体チップの剥離装置。
【請求項１３】
前記貫通ビアの一方の端には、前記半導体チップの表面から突出する表面電極が設けられており、前記貫通ビアの他方の端には、前記半導体チップの裏面から突出する裏面電極が設けられており、
前記吸着コレットは、前記第１の部分と対向する位置に、前記表面電極を収容する凹部を有することを特徴とする請求項１ないし１２のうち、いずれか１項記載の半導体チップの剥離装置。
【請求項１４】
ダイシングテープから貫通電極を有した半導体チップを剥離させる半導体チップの剥離方法であって、
吸着ステージの吸着面、前記吸着ステージの内側に配置された第１の突き出し部材の第１の突き出し面、及び前記吸着ステージの内側に配置された第２の突き出し部材の第２の突き出し面を略同一平面上に配置し、前記吸着面、前記第１の突き出し面、及び前記第２の突き出し面に、前記半導体チップが貼着された前記ダイシングテープの裏面を吸着するテープ吸着工程と、
前記第１及び第２の突き出し部材を、前記吸着面の上方に同じ量移動させて、前記第１及び第２の突き出し面により、前記半導体チップの略全体を突き上げる第１突き上げ工程と、
前記第１突上げ工程後、前記第２の突き出し面の上方に、前記第１の突き出し面を移動させて、前記半導体チップのうち、少なくとも前記貫通電極の形成領域に対応する第１の部分を突き上げる第２突き上げ工程と、
前記第２突き上げ工程後に、吸着コレットにより、前記半導体チップの表面を吸着するチップ吸着工程と、
前記チップ吸着工程後に、前記第１の突き出し面を下方に移動させる工程と、
を有することを特徴とする半導体チップの剥離方法。
【請求項１】
半導体チップの表面を吸着する吸着コレットと、
ダイシングテープに貼着され、かつ貫通電極を備えた半導体チップを突き上げることで、前記ダイシングテープから前記半導体チップを剥離させるチップ突き上げ機構と、
を有する半導体チップの剥離装置であって、
前記チップ突き上げ機構は、上下方向に移動可能な構成とされ、前記ダイシングテープを介して、前記半導体チップのうち、少なくとも前記貫通電極の形成領域に対応する第１の部分を突き上げる第１の突き上げ面を有した第１の突き上げ部材と、
上下方向に移動可能な構成とされ、前記ダイシングテープを介して、前記半導体チップのうち、前記貫通電極が形成されていない第２の部分を突き上げる第２の突き上げ面を有した第２の突き上げ部材と、
を含むことを特徴とする半導体チップの剥離装置。
【請求項２】
前記貫通電極は、前記半導体チップの外周部よりも内側に配置されており、
前記第１の突き上げ部材を、前記第２の突き上げ部材の内側に配置したことを特徴とする請求項１記載の半導体チップの剥離装置。
【請求項３】
前記第１の突き上げ面は、平坦な面であることを特徴とする請求項１または２記載の半導体チップの剥離装置。
【請求項４】
前記第１の突き上げ部材のうち、前記第１の突き上げ面を構成する部分は、前記第１の突き上げ部材の外周縁から前記第１の突き上げ部材の中心に向かう方向に対して高さが高くなることを特徴とする請求項１または２記載の半導体チップの剥離装置。
【請求項５】
前記第１の突き上げ面は、１つの曲面であることを特徴とする請求項４記載の半導体チップの剥離装置。
【請求項６】
前記第１の突き上げ部材のうち、前記第１の突き上げ面を構成する部分には、階段状に突出し、かつ高さの異なる複数の上面を有する突出部が設けられており、
前記高さの異なる複数の上面が、前記第１の突き上げ面であることを特徴とする請求項４記載の半導体チップの剥離装置。
【請求項７】
前記第２の突き上げ面は、平坦な面であることを特徴とする請求項１ないし６のうち、いずれか１項記載の半導体チップの剥離装置。
【請求項８】
前記第２の突き上げ部材のうち、前記ダイシングテープと接触する部分の外形は、前記半導体チップの外形よりも小さいことを特徴とする請求項２ないし７のうち、いずれか１項記載の半導体チップの剥離装置。
【請求項９】
前記第１の突き上げ部材の外周縁に、前記ダイシングテープを吸着する第１の吸着部を設けると共に、
前記第２の突き上げ部材の外周縁に、前記ダイシングテープを吸着する第２の吸着部を設けたことを特徴とする請求項１ないし８のうち、いずれか１項記載の半導体チップの剥離装置。
【請求項１０】
前記第２の突き上げ部材の外側に、前記第１及び第２の突き上げ部材を収容する開口部、前記ダイシングテープと接触する平坦な吸着面、及び前記ダイシングテープを吸着する第３の吸着部を有した吸着ステージを設けたことを特徴とする請求項２ないし９のうち、いずれか１項記載の半導体チップの剥離装置。
【請求項１１】
前記第１の突き上げ部材の両端に、幅広形状とされた幅広部を設けたことを特徴とする請求項２ないし１０のうち、いずれか１項記載の半導体チップの剥離装置。
【請求項１２】
前記第１の突き上げ部材と前記第２の突き上げ部材との間に、前記第１の突き上げ部材を挟み込む一対の第３の突き上げ部材を設けたことを特徴とする請求項２ないし１１のうち、いずれか１項記載の半導体チップの剥離装置。
【請求項１３】
前記貫通ビアの一方の端には、前記半導体チップの表面から突出する表面電極が設けられており、前記貫通ビアの他方の端には、前記半導体チップの裏面から突出する裏面電極が設けられており、
前記吸着コレットは、前記第１の部分と対向する位置に、前記表面電極を収容する凹部を有することを特徴とする請求項１ないし１２のうち、いずれか１項記載の半導体チップの剥離装置。
【請求項１４】
ダイシングテープから貫通電極を有した半導体チップを剥離させる半導体チップの剥離方法であって、
吸着ステージの吸着面、前記吸着ステージの内側に配置された第１の突き出し部材の第１の突き出し面、及び前記吸着ステージの内側に配置された第２の突き出し部材の第２の突き出し面を略同一平面上に配置し、前記吸着面、前記第１の突き出し面、及び前記第２の突き出し面に、前記半導体チップが貼着された前記ダイシングテープの裏面を吸着するテープ吸着工程と、
前記第１及び第２の突き出し部材を、前記吸着面の上方に同じ量移動させて、前記第１及び第２の突き出し面により、前記半導体チップの略全体を突き上げる第１突き上げ工程と、
前記第１突上げ工程後、前記第２の突き出し面の上方に、前記第１の突き出し面を移動させて、前記半導体チップのうち、少なくとも前記貫通電極の形成領域に対応する第１の部分を突き上げる第２突き上げ工程と、
前記第２突き上げ工程後に、吸着コレットにより、前記半導体チップの表面を吸着するチップ吸着工程と、
前記チップ吸着工程後に、前記第１の突き出し面を下方に移動させる工程と、
を有することを特徴とする半導体チップの剥離方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【公開番号】特開２０１２−１６４９５１（Ｐ２０１２−１６４９５１Ａ）
【公開日】平成２４年８月３０日（２０１２．８．３０）
【国際特許分類】
【出願番号】特願２０１１−１３５２９５（Ｐ２０１１−１３５２９５）
【出願日】平成２３年６月１７日（２０１１．６．１７）
【出願人】（５００１７４２４７）エルピーダメモリ株式会社 (2,599)
【Ｆターム（参考）】
【公開日】平成２４年８月３０日（２０１２．８．３０）
【国際特許分類】
【出願日】平成２３年６月１７日（２０１１．６．１７）
【出願人】（５００１７４２４７）エルピーダメモリ株式会社 (2,599)
【Ｆターム（参考）】
[ Back to top ]