半導体光センサデバイス
【課題】半導体基板のボディ領域側で発生した、迷光等による余分なキャリアのフォトダイオードへの影響を排除または十分に抑圧する。
【解決手段】半導体基板は、ｐ型のボディ領域１０と半導体層１２とを有する。第２のフォトダイオードＰＤ２が半導体層１２に形成されている。第１のフォトダイオードＰＤ１が、半導体層１２内でＰＤ２の基板深部側に形成されている。電位障壁層（ＰＢＬ１１）は、第１のフォトダイオードＰＤ１とボディ領域１０との間に形成された、より高濃度なｐ型半導体領域であり、ボディ領域１０に対し電位障壁を形成する。
【解決手段】半導体基板は、ｐ型のボディ領域１０と半導体層１２とを有する。第２のフォトダイオードＰＤ２が半導体層１２に形成されている。第１のフォトダイオードＰＤ１が、半導体層１２内でＰＤ２の基板深部側に形成されている。電位障壁層（ＰＢＬ１１）は、第１のフォトダイオードＰＤ１とボディ領域１０との間に形成された、より高濃度なｐ型半導体領域であり、ボディ領域１０に対し電位障壁を形成する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数のフォトダイオードが半導体基板の表面側領域から深部側にバーティカルに形成されている半導体光センサデバイスに関する。
【背景技術】
【０００２】
半導体光センサデバイスとしては、最も一般的なフォトダイオード（単体）以外にも、フォトダイオードを基本的な受光素子とする撮像デバイス、さらにはフォトダイオードを複数組み合わせたセンサデバイスが知られている。
【０００３】
このうち、半導体基板の表面から深部にかけて、複数のフォトダイオードをバーティカルに形成したデバイスとして、代表的なものでは照度センサとカラーセンサ（撮像デバイスとしても利用可能）が存在する。
このようなデバイスは、主な半導体材料であるシリコンの光吸収係数が波長依存性をもち、半導体内の光透過距離に応じてブロードな波長選択が可能なことを利用している。フォトダイオードを半導体基板内部の表面付近に形成した場合、長波長光に対して短波長光の吸収係数が高く、短波長光の方が表面付近でキャリアに変換される割合が高いため、短波長光に対する感度が相対的に高くなる。
【０００４】
一般に、照度センサは可視光の照度を計測するために用いられるが、赤外光などの長波長光は吸収係数が低く、キャリア発生領域が基板表面より深い領域まで広がっている。このため、フォトダイオードの構造によらず、赤外光により光量に応じた電流（光電流）が発生し、これが出力されてしまう。すなわち、赤外光領域における感度をゼロにすることはできない。そこで、フォトダイオードにより視感度特性を出力するデバイスを実現するためには、例えばフォトダイオードの光入射側に赤外光成分を吸収して可視光成分を透過させる光学フィルタを形成する手法が存在する。
【０００５】
但し、光学フィルタの形成はそれ自体でコスト増になるため、光学フィルタを用いることなく、所望の分光感度特性を実現することが望ましい。前述したように、シリコンは長波長光に比べて短波長光の吸収係数が高いため、シリコン基板の表面近傍で短波長光成分が多く吸収され、表面から深い部分では、長波長光成分が多く吸収される。
【０００６】
このようなシリコンの光吸収特性を利用して、一つのシリコン基板内で縦に（バーティカルに）形成した２つのフォトダイオードの出力電流を演算することにより、所望の分光感度特性を得られることは知られている（例えば、特許文献１,２参照）。また一つの半導体基板の横方向に、深さの異なる複数のフォトダイオードを形成する技術も提案されている（例えば、特許文献３参照）。
【０００７】
一つの半導体基板の異なる深さ位置に、互いに異なる分光感度特性をもつフォトダイオードを形成する場合に、基板への迷光の侵入による影響を抑制する必要がある。迷光は、フォトダイオード受光領域以外の基板の主面領域や側面から半導体基板内に入射し、フォトダイオードの基板深部側で余分なキャリアを生成する。この余分なキャリアは、フォトダイオードの受光面積等で決まる規定の信号成分に対しノイズ成分となる。特に、複数のフォトダイオード光電流の出力（以下、単に“出力電流”という）を演算する場合に、迷光による余分なキャリアの生成量が多いと、上記演算による所望の分光感度特性を得ることを困難にする。
【０００８】
迷光対策としては、通常、フォトダイオードが形成された領域のみに光が入射するように、メタル配線などを利用した遮光マスクで、フォトダイオード以外の領域を覆う。
しかし、チップの最外周部やチップの側面を遮光マスクで覆うことは難しく、これらの部分からのシリコン基板への光侵入は避けられない。また、メタル配線間から斜めに入射しフォトダイオード領域に基板深部側から入る光も、迷光としてフォトダイオード出力に作用する。
【０００９】
チップの側面や遮光マスクの隙間から斜めに入射する迷光成分のうち、短波長成分はシリコンにおける吸収係数が高く、フォトダイオード領域まで光が到達しないため、フォトダイオード出力へ影響を及ぼすおそれはあまりない。
しかし、赤外光などの長波長成分は吸収係数が小さく、例えば基板側面より、フォトダイオード領域まで光が到達するため、フォトダイオード出力へ影響を及ぼしてしまう。
【００１０】
特許文献１に記載の光センサでは、半導体基板のボディ領域とフォトダイオード領域間を酸化膜で上下に分離している。この構造では、ボディ領域は酸化膜によりフォトダイオード領域と電気的に絶縁されているため、赤外光によりボディ領域に発生したキャリアはフォトダイオードに到達しない。
【００１１】
特許文献２に記載の光センサでは、ｐ型半導体基板のボディ領域と、ｎ型の埋め込み層でｐｎ接合を、縦積みの２つのフォトダイオードのｐｎ接合とは別に基板深部や側面部に形成している。この付加されたｐｎ接合は、正極（アノード）となるｎ型の埋め込み層と、負極（カソード）となるｐ型基板のボディ領域とを短絡して用いる。これにより、ボディ領域深部や側方で発生した迷光によるキャリアが、フォトダイオードに達しないようにしている。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開２００４−１１９７１３号公報
【特許文献２】特開２００６−１４８０１４号公報（例えば図５とその説明箇所参照）
【特許文献３】特開平８−３３５７１２号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
特許文献１に記載された基板構造は、赤外光の影響軽減には有効であるが、高価なＳＯＩ（Silicon On Insulator ）基板が必要となるため、安価な照度センサを実現するのは困難である。
【００１４】
また、特許文献２に記載された基板構造では、迷光対策として付加されたｐｎ接合のカソードとなるｎ型の埋め込み層は、長波長側検出のため深部側に位置するフォトダイオードのカソードとしても共用される。つまり、長波長側検出のためフォトダイオードの共用カソードは基板ボディ領域と短絡されることになる。特許文献２に記載された基板構造では、このｎ型の埋め込み層は、ｎ＋型のカソードコンタクト領域、ｎ型のエピタキシャル層（共通カソード領域）を介してカソード電極と電気的に接続されている。このカソード構造に起因して、基板深部側の第２フォトダイオードのアノードとなるｐ＋型の埋め込み層とｐ型の基板ボディ領域間のパンチスルーを防ぐために、ｎ型の埋め込み層を、エネルギーが高く、ドーズ量を大きくする必要がある。その結果、カソード電極に接続された負荷が大きく、駆動するには相応の駆動力が必要となる。
【００１５】
本発明は、半導体基板のボディ領域側で発生した、迷光等による余分なキャリアのフォトダイオードへの影響を排除または十分に抑圧した半導体光センサデバイスを提供するものである。
【課題を解決するための手段】
【００１６】
本発明の関わる半導体光センサデバイスは、半導体基板と、第１および第２のフォトダイオードと、電位障壁層とを有する。
前記半導体基板は、第１導電型のボディ領域と、基板表面側の素子形成領域とを有する。
前記第２のフォトダイオードは、前記素子形成領域に形成されている。
前記第１のフォトダイオードは、素子形成領域内で前記第２のフォトダイオードの基板深部側に形成されている。
前記電位障壁層は、前記第１のフォトダイオードと前記ボディ領域との間に形成されたボディ領域より高濃度な第１導電型半導体領域であり、ボディ領域に対し電位障壁を形成するものである。
【００１７】
上記構成によれば、電位障壁層を、半導体基板のボディ領域と同じ導電型で、十分に高い高濃度領域とすることができる。この場合、ボディ領域と電位障壁層との間にｐｎ接合が形成されない。電位障壁層に直接、迷光が入射した場合、迷光により発した正と負のキャリアのうち、電位障壁層の多数キャリアと同じ極性の迷光キャリアは、電位障壁層の不純物濃度が十分に高い場合、吸収されて外に出ることはない。一方、ボディ領域に入る迷光によって発生した迷光キャリアは、電位障壁層が形成するボディ領域との電位障壁（および電界）によって押し戻される。仮に電位障壁層に入っても、上記したように吸収または消滅するため、フォトダイオードに影響を及ぼすことにならない。
【発明の効果】
【００１８】
本発明によれば、半導体基板のボディ領域側で発生した、迷光等による余分なキャリアのフォトダイオードへの影響を排除または十分抑圧した半導体光センサデバイスが提供可能となる。
【図面の簡単な説明】
【００１９】
【図１】人の視感度特性を示すグラフである。
【図２】異なる深さに形成された２つの（シリコン）フォトダイオードの分光感度特性を示すグラフである。
【図３】第１の実施形態に関わる照度センサの断面構造図である。
【図４】第１の実施形態に関わるフォトダイオード部以外の領域に形成された半導体回路の断面構造図である。
【図５】第１の実施形態に関わる電流減算回路の等価回路図である。
【図６】第１の実施形態において、他の構成を有する電流減算回路の等価回路図である。
【図７】第２の実施形態に関わり、カラーセンサから出力されるＲＧＢの３出力の理想的な分光感度特性を示すグラフである。
【図８】第２の実施形態に関わるカラーセンサの断面構造図である。
【図９】第２の実施形態で長波長成分抽出に用いることができる電流減算回路の等価回路図である。
【図１０】第２の実施形態で用いることができる、他の波長成分と長波長成分の電流減算回路の等価回路図である。
【図１１】図９の回路を用いて求めたＰＤ１特性と、図１０の回路を用いて求めたＰＤ２特性およびＰＤ３特性を重ねて示すグラフである。
【図１２】長波長成分抑圧後のＰＤ２特性およびＰＤ３特性を示すグラフである。
【図１３】第３の実施形態に関わるデバイス構造を示す断面図である。
【図１４】第４の実施形態に関わるデバイス構造を示す断面図である。
【図１５】第５の実施形態に関わるデバイス構造を示す断面図である。
【図１６】第３変形例に関わるデバイス内で半導体回路のトランジスタ構造を示す断面図である。
【発明を実施するための形態】
【００２０】
本発明の実施形態を、次の順で図面を参照して説明する。
以下、次の順で説明を行う。
１．第１の実施の形態：照度センサに本発明を適用した例を示す。第１変形例を含む。
２．第２の実施の形態：カラーセンサに本発明を適用した例を示す。
３．第３の実施の形態：第２の実施形態で不純物の導電型を逆にした場合の例を示す。
４．第４の実施の形態：第３の実施形態において電位障壁層を省略した例を示す。
５．第５の実施の形態：本発明が適用可能なフォトトランジスタの構造と動作を示す。なお、この後に続く第２変形例は、第２〜第５の実施形態に適用可能な変形例である。
【００２１】
＜１．第１の実施の形態＞
本実施形態は、半導体光センサデバイスの一種である照度センサに関する。
照度センサとは、視感度特性と同等または可能な限り近似する分光感度特性を有する光センサである。
【００２２】
図１に、人の目における視感度の分光感度特性（視感度特性）を示す。図２に、シリコンフォトダイオードの受光信号の分光感度特性を示す。
人の視感度は、図１に示すように、波長５５０［ｎｍ］またはその付近にピークをもち、例えば、４００［ｎｍ］以下、７００［ｎｍ］以上で感度が非常に小さくなっている。
一方、シリコンフォトダイオードの分光感度特性は、その基板深さ方向の形成位置に依存する。
【００２３】
図２は、異なる深さに形成された２つの（シリコン）フォトダイオードＰＤ１とＰＤ２について、その受光信号の波長依存性を示すものである。フォトダイオードＰＤ２は、フォトダイオードＰＤ１より基板深部側に形成されている。
【００２４】
シリコン内部の不純物プロファイルや、シリコン表面の反射防止膜の厚さを変えることで、図２の分光感度特性のピークや形状を変えることはできる。
しかし、赤外光などの長波長光は吸収係数が低く、キャリア発生領域が基板表面より深い領域まで広がっているため、フォトダイオードの構造によらず、赤外光により光電流が発生し、これが出力電流となる。すなわち、図２のフォトダイオードＰＤ１のように基板表面側に形成されたものであっても、赤外光領域における感度をゼロにすることはできない。
【００２５】
照度センサは、例えば図２に示す相対分光感度をもつ２つのフォトダイオードの出力から、図１に示す理想の視感度特性を得るためのデバイスである。このフォトダイオードの出力に対する処理は、照度センサ自身がチップ内に内蔵することが望ましい。
【００２６】
この処理の詳細は後述するが、各出力にノイズ成分が多いと演算で増幅されてしまうことがあるため、可能な限り、ノイズ成分が少ないフォトダイオードの出力とする必要がある。
【００２７】
本実施形態では、特に迷光と呼ばれるフォトダイオードの受光面に直接入る光以外の光によるノイズ発生を有効に抑制する。具体的には、フォトダイオードの受光面以外の部分は通常、遮光されるが、遮光膜は他の配線を邪魔しないようにパターンが一部途切れることがあり、そのことは配線を利用した遮光を行う場合に顕著である。
そのような不都合を回避するには、最上層付近に遮光膜を配置するとよいが、その場合、開口部の側面から斜めに入る迷光となる光の侵入を抑止ができない。また、遮光膜を設けてもチップの側面からの迷光となる光の抑止ができない。半導体基板内部に反射率の違う部材が多重に配置されるため、迷光成分は容易に横方向に伝達されてフォトダイオード部に到達する。特に、面積的には裏面側（具体的には、半導体基板のボディ領域）で迷光によって発生したキャリアの進入を抑止する必要性が高い。
【００２８】
本実施形態では、そのような迷光等による基板深部側からのキャリア進入を防止または抑止が可能なデバイス構造を提案する。
【００２９】
［断面構造例］
以下、照度センサの具体的な断面構造例を、図面を参照して説明する。
図３および図４は、本実施形態に関わる照度センサの断面構造図である。図３は、照度センサのフォトダイオード部の構成を示し、図４は、図３のフォトダイオード部と同一の半導体基板に、望ましくは隣接して形成されている半導体回路の基本トランジスタ構成を示す。なお、図４は半導体回路を構成する回路素子の異なる導電型の２つのバイポーラトランジスタを、説明のため横並びに示す。但し、回路構成によっては、半導体回路内で異なる導電型の２つのバイポーラトランジスタが横並びに配置されるとは限らない。ここで、図４の半導体回路は、一例として、フォトダイオード電流出力の演算回路（電流減算回路）を想定する。この場合、電流減算回路がフォトトランジスタ部と同一の半導体基板の同一の半導体領域を用いて形成されていることを、図３と図４によって示す。図３と図４において、半導体基板内の同一の領域は、同一符号を用いて示す。
【００３０】
ここで半導体基板は、例えばシリコン基板である。半導体基板は、図３および図４に示すように、ボディ領域１０と、ボディ領域１０に接する高濃度の電位障壁層としてのｐ型埋め込み層（ＰＢＬ）１１と、ＰＢＬ１１に接しデバイス（フォトダイオードやトランジスタ）が形成される半導体層１２とを有する。半導体層１２は、“素子形成領域”の一例に該当する。
【００３１】
ボディ領域１０とＰＢＬ１１は、共に第１導電型（本例ではｐ型）の半導体領域である。ＰＢＬ１１は、ボディ領域１０より第１導電型の不純物濃度が高い。どの程度高いことが望ましいかについては、迷光により発生するキャリアが半導体層１２側に行かないことが、その不純物濃度を決める要件となる。
【００３２】
以下、最初に図３を用いた説明を行い、その後、図４を説明する。
図３に示す半導体層１２は、ＰＢＬ１１上に位置する第１導電型（ｐ型）の第１半導体領域の一例として、ｐ型エピタキシャル層１３を含む。また、半導体層１２は、第１半導体領域上に位置する第２半導体領域の一例として、ｎ型エピタキシャル層１４を含む。
ｐ型エピタキシャル層１３とｎ型エピタキシャル層１４は、図３のフォトダイオード部１と、図４のｎｐｎトランジスタ３およびｐｎｐトランジスタ４が形成される共通の半導体領域である。
【００３３】
フォトダイオード部１において、ｎ型エピタキシャル層１４の基板表面側部分に、第２半導体領域の一例として、ｐ型半導体領域１５が形成されている。第１のフォトダイオードＰＤ１は、このｐ型半導体領域１５をアノード領域とし、ｎ型エピタキシャル層１４をカソード領域として、そのｐｎ接合（受光接合）を含んで構成されている。
【００３４】
一方、第２のフォトダイオードＰＤ２は、ｐ型エピタキシャル層１３をアノード領域とし、ｎ型エピタキシャル層１４を第２のフォトダイオードＰＤ２と共通のカソード領域として、そのｐｎ接合（受光接合）を含んで構成されている。
このとき２つのフォトダイオードＰＤ１,ＰＤ２が、それぞれ基板表面側と、それより基板深部側に上面視で重なる位置に形成されている。
【００３５】
一般に、ｐ型領域とｎ型領域とをｐｎ接合とするフォトダイオードは、そのｐｎ接合を逆バイアスした状態で入射光を受光する。このときｐ型領域、ｎ型領域、その間の空乏層のいずれにおいても入射光量に応じた電子−正孔対が発生する。但し、ｐ型領域とｎ型領域で発生したキャリアの殆どは再結合により消滅するか、ｐ型領域とｎ型領域（多数キャリアの海）内に消散する。
一方、空乏層内で発生し、あるいはドリフトにより空乏層内に入るキャリア（電子−正孔対）は、空乏層内の電界で分離され、電子がカソード側に正孔がアノード側に収集される。この収集されたキャリアの量が受光光量に依存しているため、これにより受光信号が発生する。
【００３６】
ｐ型エピタキシャル層１３とｎ型エピタキシャル層１４の不純物濃度と厚さは、フォトダイオードＰＤ１,ＰＤ２が逆バイアスされたときに、これら２つのエピタキシャル層、特にｎ型エピタキシャル層１４が、その厚さ方向全域で完全に空乏化しないように規定されている。ｎ型エピタキシャル層１４の空乏化には、さらにｐ型半導体領域１５の不純物濃度と厚さ（深さ）も関係しており、この観点でｐ型半導体領域１５の構造パラメータが規定されている。
【００３７】
ｎ型エピタキシャル層１４とｐ型半導体領域１５の不純物濃度と厚さは、第１のフォトダイオードＰＤ１の感度ピークの波長が５５０［ｎｍ］程度となるように選択されている。
一方、第２のフォトダイオードＰＤ２の感度は、これが基板深部側配置なので５５０［ｎｍ］より長い長波長側にピークをもつ。第２のフォトダイオードＰＤ２の感度をどこにするかは、ｐ型エピタキシャル層１３とｎ型エピタキシャル層１４の不純物濃度と厚さ等により制御される。また、この長波長側の感度は、第１のフォトダイオードＰＤ１の感度（分光）特性に応じて、後述する減算で赤外光成分が十分抑圧しやすいように、その観点から規定される。
【００３８】
ｐ型半導体領域１５が形成されていないｎ型エピタキシャル層１４の表面部分に、より高濃度なｎ型半導体領域でコンタクト領域１７が形成されている。
コンタクト領域１７およびｐ型半導体領域１５の周囲を囲むように（但し、非接触で）高濃度のｐ型（以下、ｐ＋型と表記）のコンタクト領域１６が形成されている。ｐ＋型のコンタクト領域１６は、素子分離のため、あるいは、ｐ型エピタキシャル層１３のコンタクト領域として用いられる。したがって、ｐ＋型のコンタクト領域１６は、基板表面からｎ型エピタキシャル層１４を厚さ方向に貫いてｐ型エピタキシャル層１３に達するように深くまで形成されている。
【００３９】
図４に示す半導体回路２には、図３と共通なｐ型エピタキシャル層１３とｎ型エピタキシャル層１４に、そのトランジスタ部が形成されている。図４は、前述したように、信号処理回路のなかでも特に、２つのフォトダイオードＰＤ１,ＰＤ２（図３）の出力電流の演算を行う電流減算回路を想定する。
【００４０】
図４には、電流減算回路（半導体回路２）においてｎｐｎトランジスタ３と、ｐｎｐトランジスタ４とが示されている。
ｎｐｎトランジスタ３は、ｎ型エピタキシャル層１４をコレクタとし、その中にｐ型ベース領域２２が形成されている。また、ｐ型ベース領域２２の中に、高濃度なｎ型（以下、ｎ＋型と表記）エミッタ領域２３を形成して構成される。ｎ型エピタキシャル層１４とｐ型エピタキシャル層１３の境界付近に、ｎ＋型コレクタ埋め込み層２１が形成されている。
【００４１】
なお、ｎ型エピタキシャル層１４を形成する代わりにｎ型不純物のイオン注入を行うことでｎ型層を形成することができる（後述の変形例参照）。この場合、コレクタ埋め込み層２１は形成されない。また、このｎ型層形成工程とコレクタ領域形成工程とを兼用してもよい。
【００４２】
ｐｎｐトランジスタ４は、符号“３２”により示すｐ型領域をｐ型コレクタ領域とし、その中にｎ型ベース領域３３が形成されている。また、ｎ型ベース領域３３の中にｐ＋型エミッタ領域３４が形成されている。ｐ型コレクタ領域３２の下面に接して、図３で第２のフォトダイオードＰＤ２のアノードとして用いられるｐ型エピタキシャル層１３から、ｐ型コレクタ領域３２を電気的に分離するためにｎ型分離領域３１が形成されている。
【００４３】
図３に戻ると、フォトダイオード部１のシリコン基板表面には、反射防止膜４１が成膜されている。反射防止膜４１は、外部からフォトダイオード部に入射する光に対して、光に対する反射率を低減させるものである。
反射防止膜４１は、本例では第１絶縁膜４２および第２絶縁膜４３を、半導体表面に順次積層した２層膜で形成される。第１絶縁膜４２としては、例えばシリコン酸化（ＳｉＯ２）膜が用いられ、第２絶縁膜４３としては、第１絶縁膜４２とは異なる絶縁材料膜、例えばシリコン窒化（Ｓｉ３Ｎ４）膜が好適に用いられる。
【００４４】
反射防止膜４１の上に層間絶縁膜として、例えばシリコン酸化膜４４が比較的厚く堆積されている。シリコン酸化膜４４にコンタクト孔を開け、このコンタクト孔によって導通が確保される各種端子電極がシリコン酸化膜４４の上に形成されている。
【００４５】
フォトダイオードＰＤ１,ＰＤ２の共通カソード電極４５は、ｎ型エピタキシャル層１４に形成されたｎ＋型のコンタクト領域１７の上面に、反射防止膜４１およびシリコン酸化膜４４内に埋め込まれたプラグを介して接触している。
フォトダイオードＰＤ１のアノード電極４６は、ｐ型半導体領域１５の端部上面にコンタクト孔（およびプラグ）を介して接触している。同様に、第２のフォトダイオードＰＤ２のアノード電極４７は、ｐ型エピタキシャル層１３と電気的に接続されているｐ＋型のコンタクト領域１６の上面にコンタクト孔（およびプラグ）を介して接触している。
【００４６】
図４の半導体回路２においても、反射防止膜４１および層間絶縁膜５４が形成され、層間絶縁膜５４の上に各種端子電極が形成されている。
ｎｐｎトランジスタ３のコレクタ電極４８、ベース電極４９およびエミッタ電極５０が層間絶縁膜５４上に形成され、それぞれ対応する、下方のｎｐｎトランジスタ３の半導体領域と電気的に接続されている。また、ｐｎｐトランジスタ４のコレクタ電極５１、ベース電極５２およびエミッタ電極５３が層間絶縁膜５４上に形成され、それぞれ対応する、下方のｐｎｐトランジスタ４の半導体領域と電気的に接続されている。
【００４７】
図３および図４の層間絶縁膜５４には、遮光マスク５５が埋め込まれている。層間絶縁膜５４は、例えばシリコン酸化（ＳｉＯ２）膜で形成され、遮光マスク５５の材料は光を有効に遮断するものであれば任意である。遮光マスク５５は層間絶縁膜５４内に埋め込む必要もなく、例えば、層間絶縁膜を介してさらに幾層か積層された配線層全体で遮光マスク５５の機能を果たさせてもよい。
遮光マスク５５は、図４の半導体回路２を可能なかぎり覆うこと、また図３の少なくともｐ型半導体領域１５の上方で可能な限り大きく開口する必要がある。遮光マスク５５を幾層かの配線層とする場合、ｐ型半導体領域１５の上方には配線を通さないことで、この開口構造が実現可能である。
【００４８】
以上の構成を有する半導体光センサデバイスでは、入射光が上方から反射防止膜４１を透過して、シリコン表面に入射される。このとき遮光マスク５５が開口しているフォトダイオード部１に対し、入射光がシリコン表面まで達する。
フォトダイオード部１において、浅い受光接合をもつフォトダイオードＰＤ１は、主に短波長成分を吸収し、深い受光接合をもつフォトダイオードＰＤ２はより長波長成分を主に吸収する。即ち、これらのフォトダイオードＰＤ１,ＰＤ２は、図２に示すような分光感度特性をもつ。
【００４９】
本実施形態では、フォトダイオードＰＤ１,ＰＤ２の出力電流の演算を行うことにより、所望の分光感度をもつセンサ出力を得る。具体的に可視光成分のみを検出するためには、フォトダイオードＰＤ１の出力電流から、フォトダイオードＰＤ２の出力電流のｋ倍（ｋは１以上の実数）を減算すればよい。なお、第１のフォトダイオードＰＤ１の出力電流をｋ倍して、これから第２のフォトダイオードＰＤ２の出力電流を減算してもよい。この場合、この演算がセンサ出力の増幅の機能を兼ねる。以下、前者の減算の仕方を前提として説明をさらに進める。
【００５０】
[電流減算回路]
図５は、半導体回路２に含まれる電流減算回路の等価回路図である。
電流減算回路は、２つのｐｎｐトランジスタＰ１,Ｐ２と、２つのｎｐｎトランジスタＮ１,Ｎ２とを、処理対象である２つのフォトダイオードＰＤ１，ＰＤ２の出力に対して、図５のように接続している。
【００５１】
ｐｎｐトランジスタＰ１,Ｐ２は、２つのフォトダイオードＰＤ１,ＰＤ２の合計出力電流を検出するためのカレントミラーを構成しており、図４に断面構造が示されている。ｐｎｐトランジスタＰ１は、ベースとコレクタが２つのフォトダイオードＰＤ１,ＰＤ２の共通カソード電極４５（図３参照）に接続され、エミッタが電源端子Ｖｃｃに接続されている。出力用のｐｎｐトランジスタＰ２は、ベースがｐｎｐトランジスタＰ１のベースに、エミッタが電源端子Ｖｃｃに、コレクタが出力端子ＯＵＴに接続されている。
【００５２】
ｎｐｎトランジスタＮ１,Ｎ２は、フォトダイオードＰＤ１の出力電流を検出するためのカレントミラーを構成しており、図４に断面構造が示されている。ｎｐｎトランジスタＮ１は、ベースとコレクタがフォトダイオードＰＤ１のアノード電極４６（図３参照）に接続され、エミッタが接地端子ＧＮＤに接続されている。出力用のｎｐｎトランジスタＮ２は、ベースがｎｐｎトランジスタＮ１のベースに、エミッタが接地端子ＧＮＤに、コレクタが出力端子ＯＵＴに接続されている。フォトダイオードＰＤ２のアノード電極４７（図３参照）は接地されている。
【００５３】
ｐｎｐトランジスタＰ１,Ｐ２のエミッタ面積比、および、ｎｐｎトランジスタＮ１,Ｎ２のエミッタ面積比は、２つのフォトダイオードＰＤ１,ＰＤ２の分光感度特性に応じて所望の分光感度の出力が得られるように最適設定される。
例えば、ｐｎｐトランジスタＰ２のエミッタ面積を、ｐｎｐトランジスタＰ１のそれのｎ倍（ｎは任意の正の実数）に設定し、トランジスタＮ２のエミッタ面積を、ｎｐｎトランジスタＮ１のそれのｍ倍（ｍは任意の正の実数）に設定したとする。
【００５４】
フォトダイオード部１の受光部（遮光マスク５５の開口部）に光が入射したとき、出力電流Ｉｏｕｔは、ｐｎｐトランジスタＰ２のコレクタ電流をＩ１、トランジスタＮ２のコレクタ電流をＩ２として、Ｉｏｕｔ＝Ｉ２−Ｉ１となる。ｐｎｐトランジスタＰ２のコレクタ電流Ｉ１は、２つのフォトダイオードＰＤ１,ＰＤ２の出力電流Ｉｐ１，Ｉｐ２に対して、Ｉ１＝ｎ（Ｉｐ１＋Ｉｐ２）である。トランジスタＮ２のコレクタ電流Ｉ２は、Ｉ２＝ｍ*Ｉｐ１である。従って出力電流Ｉｏｕｔは、下記式（１）のようになる。
【００５５】
［数１］
Ｉｏｕｔ＝ｍ*Ｉｐ１−ｎ*(Ｉｐ１＋Ｉｐ２)
＝(ｍ−ｎ)*(Ｉｐ１−(ｎ／(ｍ−ｎ))*Ｉｐ２)…（１）
【００５６】
式（１）から、出力電流Ｉｏｕｔは、短波長感度の大きいフォトダイオードＰＤ１の出力電流から、長波長感度の大きいフォトダイオードＰＤ２の出力電流のｎ／(ｍ−ｎ)倍を引いた値になる。具体的に例えば、フォトダイオードＰＤ１,ＰＤ２の分光感度特性が図２に示すようなものであるとする。また、ｐｎｐトランジスタＰ１,Ｐ２のカレントミラーの倍率（エミッタ面積比）をｎ＝１とし、ｎｐｎトランジスタＮ１,Ｎ２のカレントミラーの倍率（エミッタ面積比）をｍ＝５とする。このとき出力電流Ｉｏｕｔは、下記式（２）となる。
【００５７】
［数２］
Ｉｏｕｔ＝Ｉｐ１−０.２５×Ｉｐ２…（２）
【００５８】
この条件では、フォトダイオードＰＤ１の長波長成分の出力は、フォトダイオードＰＤ２の出力により相殺される。従って、７００［ｎｍ］以上の波長域における感度が非常に小さい、図１に示す視感度特性と対応する分光感度特性が得られることになる。
【００５９】
本実施の形態では、上述したように、フォトダイオードＰＤ１,ＰＤ２とシリコン基板のボディ領域１０の間に、電位障壁層としてのＰＢＬ１１が形成されているため、シリコン基板とＰＢＬ１１との間には電界が発生する。ボディ領域１０で発生した電子−ホール対のうち、電子は少数キャリアであるため、その多くがボディ領域１０内のホールと再結合して消滅する。但し、ＰＢＬ１１がない場合を仮定すると、ボディ領域１０の濃度が薄いため全ての発生電子が再結合するのではなく、一の電子がフォトダイオード部へ進入して受光特性に悪影響を及ぼすことが懸念される。
しかし、本実施形態ではＰＢＬ１１を有するため、前記電界の影響を受けた電子がシリコン基板裏面方向へ押し出される方向へ力を受ける。また、ホールはＰＢＬ１１に入ることもあるが、ＰＢＬ１１の不純物濃度が高いため、ここで吸収されて外に出て行かない。
【００６０】
一方、ＰＢＬ１１に光が直接入ると、そこで発生した電子−ホール対のうち、電子は、高いｐ型不純物濃度ゆえに直ぐに再結合して消滅する。また、ホールはＰＢＬ１１内の多数キャリアに吸収され外に出ていくことがない。
以上より、シリコン基板のボディ領域１０に入射した迷光により基板１０内で発生したキャリアは、ＰＢＬ１１によりｐ型エピタキシャル層１３への移動が遮られ、ＰＢＬ１１内で発生したキャリアがその内部に閉じ込められる。従って、フォトダイオードＰＤ１,ＰＤ２の出力電流には、半導体基板のボディ領域１０で生成したキャリアによるノイズ成分が重畳されることはなく、所望の分光感度特性を得ることが可能になる。
【００６１】
また、本実施の形態では、ＰＢＬ１１によってボディ領域１０とのキャリアの移動が防止された半導体層１２に、異なる深さの受光接合をもつ２つのフォトダイオードＰＤ１,ＰＤ２が基板深さ方向に重ねて形成されている。従って、２つのフォトダイオードＰＤ１,ＰＤ２は、これらを基板面内の異なる位置に形成する場合と異なり、共通の小さな受光面をもって形成される。しかも、２つのフォトダイオードを基板の異なる位置に異なる厚みの光吸収層をもって形成する場合に比べて、面積効率をより高くすることが可能となる。
【００６２】
図６に、他の構成を有する電流減算回路の等価回路図を示す。
図６に示す電流減算回路は、素子の種類と数は図５と共通するが、それらの接続の仕方が図５と異なる。
第１のフォトダイオードＰＤ１とｎｐｎトランジスタＮ１とを電源端子Ｖｃｃと接地端子ＧＮＤとの間に直列接続している。同様に、第２のフォトダイオードＰＤ２とｎｐｎトランジスタＮ２とを電源端子Ｖｃｃと接地端子ＧＮＤとの間に直列接続している。ここでｎｐｎトランジスタＮ１のコレクタとベースが、ｎｐｎトランジスタＮ２のベースに接続されて、ミラー電流回路となっている。
【００６３】
第２のフォトダイオードＰＤ２と並列に他のミラー電流回路が、ｐｎｐトランジスタＰ１,Ｐ２によって図示のように構成され、接続されている。ここでｐｎｐトランジスタＰ１のコレクタとベースが、ｐｎｐトランジスタＰ２のベースに接続されて、ミラー電流回路となっている。ｐｎｐトランジスタＰ２のコレクタから出力電流が取り出される。
【００６４】
ｐｎｐトランジスタＰ１,Ｐ２のエミッタ面積比、および、ｎｐｎトランジスタＮ１,Ｎ２のエミッタ面積比は、２つのフォトダイオードＰＤ１,ＰＤ２の分光感度特性に応じて所望の分光感度の出力が得られるように最適設定される。
例えば、ｐｎｐトランジスタＰ２のエミッタ面積を、ｐｎｐトランジスタＰ１のそれのｎ倍（ｎは任意の正の実数）に設定し、トランジスタＮ２のエミッタ面積を、ｎｐｎトランジスタＮ１のそれのｍ倍（ｍは任意の正の実数）に設定したとする。
【００６５】
このとき、第２のフォトダイオードＰＤ２から流れ出す電流成分をｉｄ２とすると、出力電流が（Ｉｐｄ１*ｍ−ｉｄ２）*ｎとの式で得られる。このため、センサ出力に含まれる第１および第２のフォトダイオードＰＤ１,ＰＤ２の出力電流Ｉｐｄ１,ｉｄ２の割合を、任意の倍率ｍとｎを適宜変えることが可能となる。これにより、図６の回路を用いた場合でも、倍率ｍとｎを最適な範囲に設定すれば、７００［ｎｍ］以上の波長域における感度が非常に小さい、図１に示す視感度特性と対応する分光感度特性が得られることが可能である。
【００６６】
［第１変形例］
図３と図４は、電流減算回路と照度センサのフォトダイオードが同一半導体基板に形成されているとした。これは、フォトダイオードの出力電流から電流減算回路を経た処理を行い、照度センサの出力の分光感度特性を視感度特性（図１参照）にできるだけ近づけるためである。
【００６７】
一方で、そのような必要がない場合もある。例えば可視光から赤外光まで広い範囲で感度をもつ照度センサを実現したい場合も想定できる。そのような場合は、電流減算回路は不要である。また、電流減算回路をフォトダイオードが形成されたチップ外部で他のＩＣ等で実現することも可能である。但し、チップ外部での演算の場合、演算による効果を保つには、２つのフォトダイオード出力差を配線長等によって不用意に変動させる要因が構成上加わることになるため、これを可能な限り排除する必要がある。そのような変動要因を最小にする意味では、電流減算回路をフォトダイオード部に近接して有する図３および図４の構成が望ましい。
【００６８】
図３および図４において、半導体領域に導入される不純物の導電型を全て逆にすることもできる。つまり、第１導電型をｐ型ではなくｎ型とし、第２導電型をｎ型でなくｐ型としてもよい。この逆導電型の場合、図３と同じ構成とすると、フォトダイオードＰＤ１とＰＤ２がアノード共通となる。よって、フォトダイオードＰＤ１とＰＤ２からは、電流吸い込み型の出力でなく、電流排出型の出力が得られる。出力が電流吸い込み型か電流排出型かによって、演算回路のバイアス設定部の構成を適宜変更可能である。
なお、詳細な構造は省略するが、導電型を逆にしながら、電流吸い込み型の出力をもつフォトダイオード部の構成を実現することは可能である。
【００６９】
第３および第２の半導体領域は、この順でエピタキシャル成長によって形成することを暗示する名称としたが、これらの形成法はエピタキシャル成長に限定されない。ｎ型エピタキシャル層１４を形成する代わりに、ｐ型エピタキシャル層１３のフォトダイオード部に、ｎ型不純物のイオン注入を行うことでｎ型の第２半導体領域を形成してもよい。
【００７０】
一方、ＰＢＬ１１はボディ領域１０となる半導体基板にイオン注入またはエピタキシャル成長によって形成される。そして、その上にさらにｐ型エピタキシャル層１３とｎ型エピタキシャル層１４とから半導体層１２が形成される。ＰＢＬ１１をイオン注入で形成する場合は、半導体層１２を形成するエピタキシャル成長の前が望ましい。半導体層１２をイオン注入で形成する場合は、このイオン注入とＰＢＬ１１を形成するイオン注入とは、その順番はどちらが先でもかまわない。ＰＢＬ１１の形成時に深い箇所への高エネルギーイオン注入によるダメージ導入が懸念される場合は、その軽減策（例えばキャップ層の工夫等）を行うことが望ましい。
【００７１】
＜２．第２の実施の形態＞
本実施形態は、半導体光センサデバイスの一種であるカラーセンサに関する。
カラーセンサとは、可視光から赤外光まで幅広い帯域の入射光から、カラーフィルタの助けを借りることなく、例えばＲ,Ｇ,Ｂの色成分の光量を色信号として出力する機能をもつ光センサである。このため、カラーセンサには、ＲＧＢそれぞれに感度ピークを有する３つのフォトダイオードを有する。
【００７２】
図７は、カラーセンサから各色に対応して出力される３出力の理想的な分光感度特性を示すグラフである。
理想的な分光感度特性では、赤(Ｒ)の出力が７００［ｎｍ］程度の波長に感度ピークをもつ。また、緑(Ｇ)の出力が５５０［ｎｍ］程度の波長に、青(Ｂ)の出力が４４０［ｎｍ］程度の波長に、それぞれ感度ピークをもつ。
一方、第１の実施形態でも述べたように、シリコンフォトダイオードの分光感度特性は、その基板深さ方向の形成位置に依存する。また、赤外光などの長波長光は吸収係数が低く、キャリア発生領域が基板表面より深い領域まで広がっているため、フォトダイオードの構造によらず、赤外光により光電流が発生し、これが出力電流となる。すなわち、図２のフォトダイオードＰＤ１のように基板表面側に形成されたものであっても、赤外光領域における感度をゼロにすることはできない。よって、カラーセンサにおいて図７のような理想的な分光感度特性に近い出力を得るには、得られた３出力間で演算処理を行うことが必須となる。
【００７３】
以下、カラーセンサに適したデバイス構造と、演算処理のための回路（電流減算回路）の例を、図面を用いて詳細に説明する。
【００７４】
［断面構造例］
図８は、本実施形態に関わるカラーセンサの断面構造図である。なお、カラーセンサにも、同一基板に図４と同様な半導体回路が形成されているが、その図示は、ここでは省略する。
【００７５】
ここで半導体基板は、例えばシリコン基板である。半導体基板は、図８に示すように、ボディ領域１０と、ボディ領域１０に接する高濃度の電位障壁層としてのｐ型埋め込み層（ＰＢＬ）１１と、ＰＢＬ１１に接しデバイス（フォトダイオードやトランジスタ）が形成されるｐ型の半導体層１２ｐとを有する。ｐ型の半導体層１２ｐは、“素子形成領域”や“第１半導体領域”の一例に該当する。
ｐ型の半導体層１２は、イオン注入により形成した物でもよいし、エピタキシャル成長層であってもよい。
【００７６】
ｐ型の半導体層１２ｐ内に、“第２半導体領域”の一例としてｎ型半導体領域２０が、例えばウェルとして形成されている。
ｎ型半導体領域２０の基板表面部に、複数のトレンチ３０が形成されている。トレンチの深さは、ｎ型半導体領域２０の深さａより小さい。
【００７７】
トレンチ３０の内部を充填し、基板表面全域を覆い、トレンチ部分と他の部分で厚さが異なる反射防止膜４１が形成されている。
ここで反射防止膜４１は、基板表面に形成されたシリコン酸化膜（ＳｉＯ２膜６）と、これより上層のシリコン窒化膜（例えば、Ｓｉ３Ｎ４膜７）とを含む。なお、ここではＳｉＯ２膜６とＳｉ３Ｎ４膜７から反射防止膜４１が構成されている場合を例示する。ＳｉＯ２膜６は図３の第１絶縁膜４２に対応し、Ｓｉ３Ｎ４膜７は図３の第２絶縁膜４３に対応する。
【００７８】
ＳｉＯ２膜６は、ｎ型半導体領域２０の表面、すなわち、トレンチ３０の側面および底面およびトレンチ３０が形成されていないｎ型半導体領域２０の表面領域を覆っている。ＳｉＯ２膜６は、シリコンの熱酸化により形成される。
Ｓｉ３Ｎ４膜７は、トレンチ形状を反映して形成されたＳｉＯ２膜６の凹部を充填し、かつ、トレンチ周囲のＳｉＯ２膜部分の上を覆っている。また、Ｓｉ３Ｎ４膜７の表面は平坦化されている。
【００７９】
このため、トレンチ内部のＳｉ３Ｎ４膜厚ｃが、トレンチ周囲のＳｉ３Ｎ４膜厚ｄより大きい。
ＳｉＯ２膜厚を“ｂ”とすると、トレンチ部分の反射防止膜４１の厚さ（ｃ＋ｂ）は、トレンチ周囲の反射防止膜４１の厚さ（ｄ＋ｂ）よりトレンチの深さに相当する分だけ厚く形成されている。
【００８０】
トレンチの底面を含むｎ型半導体領域２０の領域に、“第３半導体領域”としてｐ型半導体領域５が形成されている。また、トレンチ周囲のｎ型半導体領域２０の領域に、“第４半導体領域”としてｐ型半導体領域４０が形成されている。
【００８１】
このような構造では、ｐ型の半導体層１２ｐとｎ型半導体領域２０とのｐｎ接合により第１のフォトダイオードＰＤ１が形成されている。
ｎ型半導体領域２０とｐ型半導体領域５とのｐｎ接合により第２のフォトダイオードＰＤ２が形成されている。
ｎ型半導体領域２０とｐ型半導体領域４０とのｐｎ接合により第３のフォトダイオードＰＤ３が形成されている。
基板表面（ｐ型半導体領域４０が形成されているトレンチ周囲の表面）からのｐｎ接合深さは、（ＰＤ３、ＰＤ２、ＰＤ１）の順で大きい。
【００８２】
このデバイス構造では、フォトダイオード部（図８に図示した部分）に入射した光のうちの一部は、シリコン表面で反射される。シリコン表面に形成した反射防止膜４１は、シリコン表面での光の反射率を低減する目的で形成されており、反射防止膜４１の構造および膜厚を変えることで、各波長における反射率を変化させている。
【００８３】
第３のフォトダイオードＰＤ３上の反射防止膜厚が（ｂ＋ｄ）であるのに対し、第２のフォトダイオードＰＤ２上の反射防止膜厚は（ｂ＋ｃ）と、ほぼトレンチ深さ分だけ大きく設定されている。このため、それぞれの領域に入射した光の反射率は異なっている。
反射防止膜４１の厚さ（ｂ＋ｄ）と（ｂ＋ｃ）を適切に設定することで、たとえば第３のフォトダイオードＰＤ３の領域に入射した光については、４４０［ｎｍ］程度の青色光での反射率を低減させている。また、第２のフォトダイオードＰＤ２の領域に入射した光については、５５０［ｎｍ］程度の緑色光での反射率を低減させている。
【００８４】
一方、シリコン内部に透過した光は、光電変換によりキャリアに変換される。吸収係数の高い青色光はシリコン表面付近で大部分のキャリアが発生し、吸収係数の低い赤色光はシリコン表面から深い領域にわたってキャリアが発生する。本例では、発生した光内で赤色光によるキャリアが支配的となる領域（基板深さ）に、第１のフォトダイオードＰＤ１が形成されている。
【００８５】
シリコン内部に発生したキャリアのうち、電子はｎ型半導体領域２０へ流れ込み、正孔はｐ型領域（ｐ型の半導体層１２ｐ、ｐ型半導体領域４０,５）へ流れ込む。ここで、正孔は３つのフォトダイオード（ＰＤ１,ＰＤ２,ＰＤ３）のｐ型領域までの距離に応じて、どのフォトダイオードの出力電流に寄与するかが決まる。
【００８６】
ｎ型半導体領域２０内の深い側で発生した正孔はｐ型の半導体層１２ｐに流れ込む。ｎ型半導体領域２０内の浅い側で発生した正孔はｐ型半導体領域４０に流れ込む。一方、トレンチ底面周囲で発生した正孔はｐ型半導体領域５に流れ込む。なお、ｐ型半導体領域４０と５の中間付近で発生した正孔は、どちらに流れ込むかは電界の強さや向きで確率的に決まる。同様に、ｐ型半導体領域５とｎ型半導体領域２０の底面との中間付近で発生した正孔は、ｐ型半導体領域５とｐ型の半導体層１２ｐのどちらに流れ込むかは電界の強さや向きで確率的に決まる。
【００８７】
以上の理由から、トレンチ周囲の領域に入射した光のうちの青色光成分は、シリコン表面付近で大部分のキャリアが発生するため、第１のフォトダイオードＰＤ１へ流れ込む。
【００８８】
一方、トレンチ周囲の領域へ入射した光のうちの緑色光成分は、シリコン表面より深い部分、例えばトレンチ底面と同程度の深さにおいてもキャリアが発生する。キャリア発生箇所が第３のフォトダイオードＰＤ３と比較して第２のフォトダイオードＰＤ２までの距離が短い場合、発生したキャリアは第２のフォトダイオードＰＤ２へ流れ込む。このとき、第２および第３のフォトダイオードＰＤ２,ＰＤ３を近接して形成することで、第３のフォトダイオードＰＤ３の緑色光成分に対する感度を下げ、第２のフォトダイオードＰＤ２の緑色光成分における感度を高くしている。
【００８９】
なお、トレンチ間距離ｅが大きい場合は、トレンチ間領域に発生したキャリアが第２のフォトダイオードＰＤ２へ流れ込む割合が、トレンチ間距離ｅが小さい場合に比べると小さくなる。
【００９０】
ここで第１のフォトダイオードＰＤ１の感度ピークにおける波長は、主に距離ａ、すなわちｎ型半導体領域２０の深さにより決まる。例えば、距離ａを約２．０[μｍ]とすることで、第１のフォトダイオードＰＤ１の感度ピークにおける波長を約７００［ｎｍ］に合わせることができる。
【００９１】
第２のフォトダイオードＰＤ２の感度ピークにおける波長は、主に距離ｂとｃ、すなわち反射防止膜下層のＳｉＯ２膜６の厚さと、トレンチ内の反射防止膜上層のＳｉ３Ｎ４膜７の厚さにより決まる。例えば、距離ｂを約１０［ｎｍ］、距離ｃを約２００［ｎｍ］とすることで、第２のフォトダイオードＰＤ２の感度ピークにおける波長を約５５０［ｎｍ］に合わせることができる。
【００９２】
第３のフォトダイオードＰＤ３の感度ピークにおける波長は、主に距離ｂとｄ、すなわち反射防止膜下層のＳｉＯ２膜６の厚さと、トレンチ周囲の反射防止膜上層のＳｉ３Ｎ４膜７の厚さにより決まる。例えば、距離ｂを約１０［ｎｍ］、距離ｄを約４０［ｎｍ］とすることで、第３のフォトダイオードＰＤ３の感度ピークにおける波長を約４４０［ｎｍ］に合わせることができる。
【００９３】
トレンチ間距離ｅ、トレンチ幅ｆは狭いほど望ましく、例えば０.４[μｍ]程度に設定される。
【００９４】
このように、フォトダイオード部の構造、図３に符号“ａ”〜“ｆ”の距離を適切に設定することで、第１〜第３のフォトダイオードＰＤ１,ＰＤ２,ＰＤ３の感度ピークを、それぞれ４４０［ｎｍ］、５５０［ｎｍ］、７００［ｎｍ］の近傍に合わせることができる。
【００９５】
本実施形態においても、第１実施形態と同様な意図でＰＢＬ１１が設けられている。ＰＢＬ１１は、ｐ型の半導体層１２ｐとボディ領域１０との間に設けられ、ボディ領域１０より高いｐ型不純物濃度を有する。
入射光の一部や迷光は、ＰＢＬ１１やボディ領域１０でキャリアを発生させる。このうち少数キャリアである電子は、その殆んどが再結合により消滅するが、一部の電子がボディ領域１０からＰＢＬ１１に入ろうとしても、その電位障壁によって阻止され、そのうち再結合で消滅する。
一方、ＰＢＬ１１で発生した正孔は、第１の実施形態と同様にＰＢＬ１１自身に吸収される。また、ボディ領域１０で発生した正孔はボディ領域１０またはＰＢＬ１１に吸収される。
【００９６】
［電流演算回路］
次に、３つのＰＤ出力を用いた電流演算について説明する。
第１のフォトダイオードＰＤ１は、ｐ型領域（ｐ型の半導体層１２ｐ）が、同じｐ型のＰＢＬ１１やボディ領域１０と電気的に接続されるため、第１のフォトダイオードＰＤ１に発生した出力電流をそのまま出力として用いることができない。そのため、電流減算回路による出力電流処理が必要になる。
【００９７】
図９に、本実施形態で用いることができる電流減算回路の等価回路図を示す。この回路は、好ましくは図８に示すフォトダイオード部と同一半導体基板の異なる領域に同時に形成される。
【００９８】
図９に図解する電流減算回路は、図５に図解する電流減算回路において、処理対象に第３のフォトダイオードＰＤ３が追加され、さらに、これに対応して２つのｎｐｎトランジスタＮ５,Ｎ６が追加されている。なお、図９では、図５のＰＤ１の回路位置にＰＤ３が配置され、図５のＰＤ２の配置位置にＰＤ１が配置され、ＰＤ２に対して追加されたトランジスタが接続されている。また、図５ではＰＤ１のアノードに接続されたトランジスタ符号“Ｎ１”を、図９ではトランジスタ符号“Ｎ３”で示している。また、出力用のトランジスタ符号も“Ｎ２”から“Ｎ４”へと変更されている。
【００９９】
ｎｐｎトランジスタＮ５のコレクタが第２のフォトダイオードＰＤ２のアノードに接続され、ｎｐｎトランジスタＮ６のコレクタが出力端子ＯＵＴに接続されている。ｎｐｎトランジスタＮ５,Ｎ６のエミッタが接地端子ＧＮＤに接続されている。ｎｐｎトランジスタＮ５のゲートとコレクタが、ｎｐｎトランジスタＮ６のゲートに接続されている。
ｎｐｎトランジスタＮ５,Ｎ６は、第２のフォトダイオードＰＤ２の出力電流を検出するためのカレントミラーを構成している。また、ｎｐｎトランジスタＮ３,Ｎ４は、第３のフォトダイオードＰＤ３の出力電流を検出するためのカレントミラーを構成している。
なお、他の回路構成は、図９と図５で共通する。
【０１００】
ここでｐｎｐトランジスタＰ１,Ｐ２は、第１〜第３のフォトダイオードＰＤ１〜ＰＤ３の出力電流和を検出するためのカレントミラーを構成している。ｐｎｐトランジスタＰ１は、ベースとコレクタが第１〜第３のフォトダイオードＰＤ１〜ＰＤ３の共通カソードに接続され、エミッタが電源端子Ｖｃｃに接続されている。出力用のｐｎｐトランジスタＰ２は、ベースがｐｎｐトランジスタＰ１のベースに、エミッタが電源端子Ｖｃｃに、コレクタが出力端子ＯＵＴに接続されている。
【０１０１】
トランジスタＮ３，Ｎ４のエミッタ面積比、トランジスタＮ５，Ｎ６のエミッタ面積比、ｐｎｐトランジスタＰ１,Ｐ２のエミッタ面積比をそれぞれ１とすることで、出力電流Ｉｏｕｔを、第３のフォトダイオードＰＤ３の出力電流Ｉｐｄ３とすることができる。
【０１０２】
さらに、出力電流を演算することで、ピーク波長以外の感度を抑えることが可能である。
すなわち、第３のフォトダイオードＰＤ３の出力電流Ｉｐｄ３のｋ倍（ｋは０より大きい実数）から、第１のフォトダイオードＰＤ１の出力電流Ｉｐｄ１を減算することで、第３のフォトダイオードＰＤ３における長波長成分を除去することができる。
同様に、第２のフォトダイオードＰＤ２における出力電流Ｉｐｄ２のｋ倍から、第１のフォトダイオードＰＤ１の出力電流Ｉｐｄ１を減算することで、第２のフォトダイオードＰＤ２における長波長成分を除去することができる。
【０１０３】
図１０に、第３のフォトダイオードＰＤ３の出力電流Ｉｐｄ３のｋ（１以上の実数）倍から、第１のフォトダイオードＰＤ１の出力電流Ｉｐｄ１を減算する演算回路の等価回路図を示す。
【０１０４】
図１０に記載の電流減算回路は、２つのｎｐｎトランジスタＮ１,Ｎ２を含んで構成される。
ｎｐｎトランジスタＮ１,Ｎ２は、第３のフォトダイオードＰＤ３の出力電流を検出するためのカレントミラーを構成している。ｎｐｎトランジスタＮ１は、ベースとコレクタが第３のフォトダイオードＰＤ３のアノードに接続され、エミッタが接地端子ＧＮＤに接続されている。出力用のｎｐｎトランジスタＮ２は、ベースがｎｐｎトランジスタＮ１のベースに、エミッタが接地端子ＧＮＤに、コレクタが出力端子ＯＵＴ、および第１のフォトダイオードＰＤ１のアノードに接続されている。
【０１０５】
ｎｐｎトランジスタＮ１,Ｎ２のエミッタ面積比は、第１および第３のフォトダイオードＰＤ１,ＰＤ３の分光感度特性に応じて所望の分光感度の出力が得られるように最適設定される。例えば、トランジスタＮ２のエミッタ面積を、ｎｐｎトランジスタＮ１のそれのｋ倍（ｋは１以上の実数）に設定したとする。
【０１０６】
フォトダイオード部に光が入射したとき、出力電流Ｉｏｕｔは、下記式（３）のようになる。
【０１０７】
［数３］
Ｉｏｕｔ＝ｋ＊Ｉｐｄ３−Ｉｐｄ１…（３）
【０１０８】
上記式（３）から、出力電流Ｉｏｕｔは、短波長感度の大きい第３のフォトダイオードＰＤ３の出力電流Ｉｐｄ３の定数倍から、長波長感度の大きい第１のフォトダイオードＰＤ１の出力電流Ｉｐｄ１を引いた値になる。
【０１０９】
図１１に、図９の回路を用いて求めた第１のフォトダイオードＰＤ１の出力電流Ｉｐｄ３の分光感度特性と、第２および第３のフォトダイオードＰＤ２,ＰＤ３の出力電流Ｉｐｄ２,Ｉｐｄ３の分光感度特性とを重ねて示す。
また、図１２に、図１０の回路によって、図１１のＰＤ３特性カーブとＰＤ１特性カーブとを用いて得られた新たなＰＤ３特性カーブ（実線）を示す。また、図１０と同様な回路によって、図１１のＰＤ２特性カーブとＰＤ１特性カーブとを用いて得られた新たなＰＤ２特性カーブ（破線）とを示す。
【０１１０】
ここでは図１０におけるｎｐｎトランジスタＮ１,Ｎ２のカレントミラーの倍率（エミッタ面積比）をｋ＝２０としている。このため、出力電流Ｉｏｕｔは次式（４）で表される。
【０１１１】
［数４］
Ｉｏｕｔ＝２０×Ｉｐｄ３（またはＩｐｄ２）−Ｉｐｄ１…（４）
【０１１２】
この条件では、第３のフォトダイオードＰＤ３の長波長成分の出力は、第１のフォトダイオードＰＤ１の出力により抑圧される。このことは、図１１と図１２でＰＤ３特性カーブ同士の比較で明らかである。
また、同様に、第２のフォトダイオードＰＤ２の長波長成分の出力は、第１のフォトダイオードＰＤ１の出力により抑圧される。このことは、図１１と図１２でＰＤ２特性カーブ同士の比較で明らかである。
以上より、図８の理想的特性ほどではないが、これにより近いＲＧＢの各色の出力が得られる。
【０１１３】
なお、式（４）を一般化すると、一方のＰＤ出力をｋ（１以上の実数）倍したものから、他方のＰＤの出力を減算する式で、長波長成分抑圧が実現できる。
【０１１４】
本実施形態においても、ＰＢＬ１１を有することから、第１の実施形態と同様に、フォトダイオードを縦積みとした正面積なデバイス構造において、迷光の影響を防止または抑止できるという利益が得られる。
なお、前述した第１変形例は、本実施形態でも同様に適用できる。
【０１１５】
［第２変形例］
図８に示す第２のフォトダイオードＰＤ２と第３のフォトダイオードＰＤ３を、電極や配線によって電気的に並列に接続すると、１つの並列フォトダイオードとなる。これにより、図３と同様な照度センサが実現可能である。なお、この並列フォトダイオードは図３の“ＰＤ１”と置き換えて用いられる。その場合、図５の等価回路における“ＰＤ１”が並列フォトダイオードである。
なお、この場合も、係数ｍとｎを式変形して、一方（例えばＰＤ１：並列フォトダイオードの出力をｋ（０以上の実数）倍したものから、他方（長波長側のＰＤ２）の出力を減算する式に置き換え可能である。
【０１１６】
＜３．第３の実施の形態＞
図１３は、第３の実施形態に関わるデバイス構造を示す断面図である。
第１変形例で述べたように全ての導電型を逆にすることができるが、この一般的なｐ型基板ではなくなる。
本実施形態では、ｐ型基板を用いつつ、その他の半導体領域を逆導電型とする場合に関する。
【０１１７】
図１３と図８を比較すると、図８でのｐ型半導体層１２ｐが、ｎ型半導体層１２ｎ（例えば、ｎ型ウェル）に置き換えられている。また、ｎ型半導体領域２０がｐ型半導体領域２ｐに、ｐ型半導体領域４０がｎ型半導体領域４０ｎに、ｐ型半導体領域５がｎ型半導体領域５ｎに、それぞれ置き換えられている。
反射防止膜４１の構成は、図１３と図８で共通する。また、分光感度特性の長波長成分抑圧の手法は第２の実施形態と基本的に同じである。但し、この構造では、第１のフォトダイオードＰＤ１に発生する出力電流を基板電流より分離できるため、図９に示したような出力電流処理回路を省くことができる。
なお、ＰＢＬ１１の作用効果は、第１および第２の実施形態と同様である。
【０１１８】
＜４．第４の実施の形態＞
本実施形態は、迷光の影響を懸念しなくてもよい場合にＰＢＬを省略し、トレンチと反射防止膜による波長の選択性に特徴を特化した実施形態である。
図１４は、本実施形態に関わるデバイス構造を示す断面図である。
図１４と図１３を比較すると、ＰＢＬ１１が省略されている。その他の構成、および、分光感度特性の長波長成分抑圧の手法は第２,第３の実施形態と基本的に同じである。
なお、本実施形態では、電流減算回路の構成が簡単になる利点があるので、第３の実施形態（図１３）に対する変更点のみ述べた。但し、ＰＢＬ１１を省略する、この変更点は、第２の実施形態に対し行うことも可能である。
【０１１９】
＜５．第５の実施形態＞
第５の実施形態では、トレンチと反射防止膜による波長選択性を持たせる他のデバイスを例示する。つまり、基板深さが異なる複数のｐｎ接合を有しているが、その全部がフォトダイオードとして機能しなくてもよいことを、バイポーラ型のフォトトランジスタの例で示す。
【０１２０】
図１５は、第５の実施形態に関わるデバイス構造を示す断面図である。
図１５において、第２の実施形態の図８と同様に、ｎ型半導体領域２０が設けられ、これにトレンチ３０と、ｐ型半導体領域４０およびｐ型半導体領域５が同様に形成されている。これらの各部は第２の実施形態で述べたので、ここでの詳細は省略する。
【０１２１】
図８のカラーセンサの場合、フォトダイオードとして機能させるために、形成される３つのｐｎ接合を全て逆バイアスして用いる。
これに対し、本実施形態では、ｐｎｐ型のバイポーラ動作が行われるように、ｐ型半導体領域４０ならびにｐ型半導体領域５をバイアスする。つまり、ｐ型半導体領域４０をエミッタとして機能させるために例えば正の電圧に接続し、ｐ型半導体領域５をコレクタとして機能させるために、接地電位に接続する。ｎ型半導体領域２０はベースとして機能するが、端子へ接続する必要はない。なお、ｐ型半導体領域４０とｐ型半導体領域５について、どちらか一方をエミッタに、どちらか一方をコレクタに選べばよい。さらに、ｐ型半導体領域１２ｐはコレクタとして動作する。
【０１２２】
このようなバイアス印加状態で、光が入射されると、面積的に広いｎ型半導体領域２０で発生したキャリアのうち、正孔がコレクタに流れ込み、ベースに電子が留まる。その結果、エミッタ領域に対してベース領域の電位が低くなり、エミッタ-ベース間のｐｎ接合が順バイアスとなる。すると、ベース領域の電子がエミッタに注入され、増幅されたコレクタ電流が、エミッタから、ベースを通ってコレクタに流れる。
【０１２３】
本構造では、ベース幅がトレンチ深さで決まるため、ベース幅を十分に狭くすることができ、コレクタ電流を大きくすることができる。そのため、高い利得を実現することができる。
【０１２４】
導入する不純物の導電型を逆にすることで、ＮとＰを反転させることで、ｎｐｎ型のフォトトランジスタを形成することも可能である。
【０１２５】
フォトトランジスタではベース電流が基板表面側で、ｐ型半導体領域４０に収集される範囲に限定されるため、迷光の影響はあまり受けないが、影響を受けるような場合は、他の実施形態と同様にＰＢＬ１１を用いてボディ領域とｐサブコレクタ領域とを分離してもよい。
【０１２６】
なお、反射防止膜４１は、トレンチ内部を通る光の波長分布が、トレンチ外部の薄い部分を通る光の波長分布に比べて低波長側が抑圧されるように、その膜材料と厚さの組み合わせが規定された複数の積層膜から形成されることが望ましい。これは、コレクタ側のキャリア発生を抑制する趣旨である。
【０１２７】
［第３変形例］
前述した第１変形例は、上記第１〜第５の実施形態のいずれに対しても適用可能である。また、前述した第２変形例は、第２〜第３の実施形態に対し適用可能である。
ここで説明する第３変形例は、半導体回路のバイポーラトランジスタを、トレンチ構造を用いて形成するものである。よって、第３変形例は、第２〜第５の実施形態とその変形例に重複適用可能である。
【０１２８】
図１６は、第３変形例に関わるデバイス内で半導体回路のトランジスタ構造を示す断面図である。
図解したトランジスタは、図１５と同じｐｎｐバイポーラ型であるが、遮光膜８によって光の入射が遮られているため、フォトトランジスタではなく通常のバイポーラ動作を行う。ここでは図示を省略しているが、ｎ型半導体領域２０の不図示の箇所に高濃度ｎ型のベースコンタクト領域が形成されている。そして、このベースコンタクト領域からベースバイアス電圧が印加される。この状態でベースコンタクト領域に信号線分が入力されると、その信号成分が増幅されてコレクタから取り出される。
なお、遮光膜８は図３の遮光マスク５５に対応する。
【０１２９】
本構造では、ベース幅がトレンチ深さで決まるため、ベース幅を十分に狭くすることができ、コレクタ電流を大きくすることができる。また、ｐ型半導体基板をコレクタとすることで、ベース電流を低減することができる。そのため、高い利得を実現することができる。
【０１３０】
導入する不純物の導電型を逆にすることで、ＮとＰを反転させることで、ｎｐｎ型バイポーラトランジスタを形成することも可能である。
【０１３１】
以上の実施形態および変形例において、電位障壁層（ＰＢＬ１１）を形成した形態では、フォトダイオード部の高濃度埋め込み層下部で発生したキャリアの、フォトダイオードへの流れ込みを防ぐことができ、迷光の影響を低減することができる。その結果、余分な出力電流の流れ込みを防ぐことができ、所望の分光感度特性を実現することができる。
【０１３２】
また、トレンチと反射防止膜とを組み合わせて波長選択性を持たせた形態では、特にカラーセンサの場合、トレンチ深さによって波長の分離特性を向上させて高性能のカラーセンサが実現可能である。このとき迷光の影響を防止または抑止したい場合は、同様に予め、電位障壁層（ＰＢＬ１１）を形成しておくとよい。
また、トレンチと反射防止膜の組み合わせは、フォトトランジスタの高性能化にも寄与し、また、遮光膜をさらに組み合わせることで通常のバイポーラトランジスタの形成も可能である。
【符号の説明】
【０１３３】
１…フォトダイオード部、２…ｎ型半導体領域、３…トレンチ、４,５…ｐ型半導体領域、６…ＳｉＯ２膜、７…Ｓｉ３Ｎ４膜、８…遮光膜、１０…ボディ領域、１１…ＰＢＬ（電位障壁層）、１２…半導体層、１３…ｐ型エピタキシャル層、１４…ｎ型エピタキシャル層、１５…ｐ型半導体領域、４１…反射防止膜、４２…第１絶縁膜、４３…第２絶縁膜、５５…遮光マスク。
【技術分野】
【０００１】
本発明は、複数のフォトダイオードが半導体基板の表面側領域から深部側にバーティカルに形成されている半導体光センサデバイスに関する。
【背景技術】
【０００２】
半導体光センサデバイスとしては、最も一般的なフォトダイオード（単体）以外にも、フォトダイオードを基本的な受光素子とする撮像デバイス、さらにはフォトダイオードを複数組み合わせたセンサデバイスが知られている。
【０００３】
このうち、半導体基板の表面から深部にかけて、複数のフォトダイオードをバーティカルに形成したデバイスとして、代表的なものでは照度センサとカラーセンサ（撮像デバイスとしても利用可能）が存在する。
このようなデバイスは、主な半導体材料であるシリコンの光吸収係数が波長依存性をもち、半導体内の光透過距離に応じてブロードな波長選択が可能なことを利用している。フォトダイオードを半導体基板内部の表面付近に形成した場合、長波長光に対して短波長光の吸収係数が高く、短波長光の方が表面付近でキャリアに変換される割合が高いため、短波長光に対する感度が相対的に高くなる。
【０００４】
一般に、照度センサは可視光の照度を計測するために用いられるが、赤外光などの長波長光は吸収係数が低く、キャリア発生領域が基板表面より深い領域まで広がっている。このため、フォトダイオードの構造によらず、赤外光により光量に応じた電流（光電流）が発生し、これが出力されてしまう。すなわち、赤外光領域における感度をゼロにすることはできない。そこで、フォトダイオードにより視感度特性を出力するデバイスを実現するためには、例えばフォトダイオードの光入射側に赤外光成分を吸収して可視光成分を透過させる光学フィルタを形成する手法が存在する。
【０００５】
但し、光学フィルタの形成はそれ自体でコスト増になるため、光学フィルタを用いることなく、所望の分光感度特性を実現することが望ましい。前述したように、シリコンは長波長光に比べて短波長光の吸収係数が高いため、シリコン基板の表面近傍で短波長光成分が多く吸収され、表面から深い部分では、長波長光成分が多く吸収される。
【０００６】
このようなシリコンの光吸収特性を利用して、一つのシリコン基板内で縦に（バーティカルに）形成した２つのフォトダイオードの出力電流を演算することにより、所望の分光感度特性を得られることは知られている（例えば、特許文献１,２参照）。また一つの半導体基板の横方向に、深さの異なる複数のフォトダイオードを形成する技術も提案されている（例えば、特許文献３参照）。
【０００７】
一つの半導体基板の異なる深さ位置に、互いに異なる分光感度特性をもつフォトダイオードを形成する場合に、基板への迷光の侵入による影響を抑制する必要がある。迷光は、フォトダイオード受光領域以外の基板の主面領域や側面から半導体基板内に入射し、フォトダイオードの基板深部側で余分なキャリアを生成する。この余分なキャリアは、フォトダイオードの受光面積等で決まる規定の信号成分に対しノイズ成分となる。特に、複数のフォトダイオード光電流の出力（以下、単に“出力電流”という）を演算する場合に、迷光による余分なキャリアの生成量が多いと、上記演算による所望の分光感度特性を得ることを困難にする。
【０００８】
迷光対策としては、通常、フォトダイオードが形成された領域のみに光が入射するように、メタル配線などを利用した遮光マスクで、フォトダイオード以外の領域を覆う。
しかし、チップの最外周部やチップの側面を遮光マスクで覆うことは難しく、これらの部分からのシリコン基板への光侵入は避けられない。また、メタル配線間から斜めに入射しフォトダイオード領域に基板深部側から入る光も、迷光としてフォトダイオード出力に作用する。
【０００９】
チップの側面や遮光マスクの隙間から斜めに入射する迷光成分のうち、短波長成分はシリコンにおける吸収係数が高く、フォトダイオード領域まで光が到達しないため、フォトダイオード出力へ影響を及ぼすおそれはあまりない。
しかし、赤外光などの長波長成分は吸収係数が小さく、例えば基板側面より、フォトダイオード領域まで光が到達するため、フォトダイオード出力へ影響を及ぼしてしまう。
【００１０】
特許文献１に記載の光センサでは、半導体基板のボディ領域とフォトダイオード領域間を酸化膜で上下に分離している。この構造では、ボディ領域は酸化膜によりフォトダイオード領域と電気的に絶縁されているため、赤外光によりボディ領域に発生したキャリアはフォトダイオードに到達しない。
【００１１】
特許文献２に記載の光センサでは、ｐ型半導体基板のボディ領域と、ｎ型の埋め込み層でｐｎ接合を、縦積みの２つのフォトダイオードのｐｎ接合とは別に基板深部や側面部に形成している。この付加されたｐｎ接合は、正極（アノード）となるｎ型の埋め込み層と、負極（カソード）となるｐ型基板のボディ領域とを短絡して用いる。これにより、ボディ領域深部や側方で発生した迷光によるキャリアが、フォトダイオードに達しないようにしている。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開２００４−１１９７１３号公報
【特許文献２】特開２００６−１４８０１４号公報（例えば図５とその説明箇所参照）
【特許文献３】特開平８−３３５７１２号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
特許文献１に記載された基板構造は、赤外光の影響軽減には有効であるが、高価なＳＯＩ（Silicon On Insulator ）基板が必要となるため、安価な照度センサを実現するのは困難である。
【００１４】
また、特許文献２に記載された基板構造では、迷光対策として付加されたｐｎ接合のカソードとなるｎ型の埋め込み層は、長波長側検出のため深部側に位置するフォトダイオードのカソードとしても共用される。つまり、長波長側検出のためフォトダイオードの共用カソードは基板ボディ領域と短絡されることになる。特許文献２に記載された基板構造では、このｎ型の埋め込み層は、ｎ＋型のカソードコンタクト領域、ｎ型のエピタキシャル層（共通カソード領域）を介してカソード電極と電気的に接続されている。このカソード構造に起因して、基板深部側の第２フォトダイオードのアノードとなるｐ＋型の埋め込み層とｐ型の基板ボディ領域間のパンチスルーを防ぐために、ｎ型の埋め込み層を、エネルギーが高く、ドーズ量を大きくする必要がある。その結果、カソード電極に接続された負荷が大きく、駆動するには相応の駆動力が必要となる。
【００１５】
本発明は、半導体基板のボディ領域側で発生した、迷光等による余分なキャリアのフォトダイオードへの影響を排除または十分に抑圧した半導体光センサデバイスを提供するものである。
【課題を解決するための手段】
【００１６】
本発明の関わる半導体光センサデバイスは、半導体基板と、第１および第２のフォトダイオードと、電位障壁層とを有する。
前記半導体基板は、第１導電型のボディ領域と、基板表面側の素子形成領域とを有する。
前記第２のフォトダイオードは、前記素子形成領域に形成されている。
前記第１のフォトダイオードは、素子形成領域内で前記第２のフォトダイオードの基板深部側に形成されている。
前記電位障壁層は、前記第１のフォトダイオードと前記ボディ領域との間に形成されたボディ領域より高濃度な第１導電型半導体領域であり、ボディ領域に対し電位障壁を形成するものである。
【００１７】
上記構成によれば、電位障壁層を、半導体基板のボディ領域と同じ導電型で、十分に高い高濃度領域とすることができる。この場合、ボディ領域と電位障壁層との間にｐｎ接合が形成されない。電位障壁層に直接、迷光が入射した場合、迷光により発した正と負のキャリアのうち、電位障壁層の多数キャリアと同じ極性の迷光キャリアは、電位障壁層の不純物濃度が十分に高い場合、吸収されて外に出ることはない。一方、ボディ領域に入る迷光によって発生した迷光キャリアは、電位障壁層が形成するボディ領域との電位障壁（および電界）によって押し戻される。仮に電位障壁層に入っても、上記したように吸収または消滅するため、フォトダイオードに影響を及ぼすことにならない。
【発明の効果】
【００１８】
本発明によれば、半導体基板のボディ領域側で発生した、迷光等による余分なキャリアのフォトダイオードへの影響を排除または十分抑圧した半導体光センサデバイスが提供可能となる。
【図面の簡単な説明】
【００１９】
【図１】人の視感度特性を示すグラフである。
【図２】異なる深さに形成された２つの（シリコン）フォトダイオードの分光感度特性を示すグラフである。
【図３】第１の実施形態に関わる照度センサの断面構造図である。
【図４】第１の実施形態に関わるフォトダイオード部以外の領域に形成された半導体回路の断面構造図である。
【図５】第１の実施形態に関わる電流減算回路の等価回路図である。
【図６】第１の実施形態において、他の構成を有する電流減算回路の等価回路図である。
【図７】第２の実施形態に関わり、カラーセンサから出力されるＲＧＢの３出力の理想的な分光感度特性を示すグラフである。
【図８】第２の実施形態に関わるカラーセンサの断面構造図である。
【図９】第２の実施形態で長波長成分抽出に用いることができる電流減算回路の等価回路図である。
【図１０】第２の実施形態で用いることができる、他の波長成分と長波長成分の電流減算回路の等価回路図である。
【図１１】図９の回路を用いて求めたＰＤ１特性と、図１０の回路を用いて求めたＰＤ２特性およびＰＤ３特性を重ねて示すグラフである。
【図１２】長波長成分抑圧後のＰＤ２特性およびＰＤ３特性を示すグラフである。
【図１３】第３の実施形態に関わるデバイス構造を示す断面図である。
【図１４】第４の実施形態に関わるデバイス構造を示す断面図である。
【図１５】第５の実施形態に関わるデバイス構造を示す断面図である。
【図１６】第３変形例に関わるデバイス内で半導体回路のトランジスタ構造を示す断面図である。
【発明を実施するための形態】
【００２０】
本発明の実施形態を、次の順で図面を参照して説明する。
以下、次の順で説明を行う。
１．第１の実施の形態：照度センサに本発明を適用した例を示す。第１変形例を含む。
２．第２の実施の形態：カラーセンサに本発明を適用した例を示す。
３．第３の実施の形態：第２の実施形態で不純物の導電型を逆にした場合の例を示す。
４．第４の実施の形態：第３の実施形態において電位障壁層を省略した例を示す。
５．第５の実施の形態：本発明が適用可能なフォトトランジスタの構造と動作を示す。なお、この後に続く第２変形例は、第２〜第５の実施形態に適用可能な変形例である。
【００２１】
＜１．第１の実施の形態＞
本実施形態は、半導体光センサデバイスの一種である照度センサに関する。
照度センサとは、視感度特性と同等または可能な限り近似する分光感度特性を有する光センサである。
【００２２】
図１に、人の目における視感度の分光感度特性（視感度特性）を示す。図２に、シリコンフォトダイオードの受光信号の分光感度特性を示す。
人の視感度は、図１に示すように、波長５５０［ｎｍ］またはその付近にピークをもち、例えば、４００［ｎｍ］以下、７００［ｎｍ］以上で感度が非常に小さくなっている。
一方、シリコンフォトダイオードの分光感度特性は、その基板深さ方向の形成位置に依存する。
【００２３】
図２は、異なる深さに形成された２つの（シリコン）フォトダイオードＰＤ１とＰＤ２について、その受光信号の波長依存性を示すものである。フォトダイオードＰＤ２は、フォトダイオードＰＤ１より基板深部側に形成されている。
【００２４】
シリコン内部の不純物プロファイルや、シリコン表面の反射防止膜の厚さを変えることで、図２の分光感度特性のピークや形状を変えることはできる。
しかし、赤外光などの長波長光は吸収係数が低く、キャリア発生領域が基板表面より深い領域まで広がっているため、フォトダイオードの構造によらず、赤外光により光電流が発生し、これが出力電流となる。すなわち、図２のフォトダイオードＰＤ１のように基板表面側に形成されたものであっても、赤外光領域における感度をゼロにすることはできない。
【００２５】
照度センサは、例えば図２に示す相対分光感度をもつ２つのフォトダイオードの出力から、図１に示す理想の視感度特性を得るためのデバイスである。このフォトダイオードの出力に対する処理は、照度センサ自身がチップ内に内蔵することが望ましい。
【００２６】
この処理の詳細は後述するが、各出力にノイズ成分が多いと演算で増幅されてしまうことがあるため、可能な限り、ノイズ成分が少ないフォトダイオードの出力とする必要がある。
【００２７】
本実施形態では、特に迷光と呼ばれるフォトダイオードの受光面に直接入る光以外の光によるノイズ発生を有効に抑制する。具体的には、フォトダイオードの受光面以外の部分は通常、遮光されるが、遮光膜は他の配線を邪魔しないようにパターンが一部途切れることがあり、そのことは配線を利用した遮光を行う場合に顕著である。
そのような不都合を回避するには、最上層付近に遮光膜を配置するとよいが、その場合、開口部の側面から斜めに入る迷光となる光の侵入を抑止ができない。また、遮光膜を設けてもチップの側面からの迷光となる光の抑止ができない。半導体基板内部に反射率の違う部材が多重に配置されるため、迷光成分は容易に横方向に伝達されてフォトダイオード部に到達する。特に、面積的には裏面側（具体的には、半導体基板のボディ領域）で迷光によって発生したキャリアの進入を抑止する必要性が高い。
【００２８】
本実施形態では、そのような迷光等による基板深部側からのキャリア進入を防止または抑止が可能なデバイス構造を提案する。
【００２９】
［断面構造例］
以下、照度センサの具体的な断面構造例を、図面を参照して説明する。
図３および図４は、本実施形態に関わる照度センサの断面構造図である。図３は、照度センサのフォトダイオード部の構成を示し、図４は、図３のフォトダイオード部と同一の半導体基板に、望ましくは隣接して形成されている半導体回路の基本トランジスタ構成を示す。なお、図４は半導体回路を構成する回路素子の異なる導電型の２つのバイポーラトランジスタを、説明のため横並びに示す。但し、回路構成によっては、半導体回路内で異なる導電型の２つのバイポーラトランジスタが横並びに配置されるとは限らない。ここで、図４の半導体回路は、一例として、フォトダイオード電流出力の演算回路（電流減算回路）を想定する。この場合、電流減算回路がフォトトランジスタ部と同一の半導体基板の同一の半導体領域を用いて形成されていることを、図３と図４によって示す。図３と図４において、半導体基板内の同一の領域は、同一符号を用いて示す。
【００３０】
ここで半導体基板は、例えばシリコン基板である。半導体基板は、図３および図４に示すように、ボディ領域１０と、ボディ領域１０に接する高濃度の電位障壁層としてのｐ型埋め込み層（ＰＢＬ）１１と、ＰＢＬ１１に接しデバイス（フォトダイオードやトランジスタ）が形成される半導体層１２とを有する。半導体層１２は、“素子形成領域”の一例に該当する。
【００３１】
ボディ領域１０とＰＢＬ１１は、共に第１導電型（本例ではｐ型）の半導体領域である。ＰＢＬ１１は、ボディ領域１０より第１導電型の不純物濃度が高い。どの程度高いことが望ましいかについては、迷光により発生するキャリアが半導体層１２側に行かないことが、その不純物濃度を決める要件となる。
【００３２】
以下、最初に図３を用いた説明を行い、その後、図４を説明する。
図３に示す半導体層１２は、ＰＢＬ１１上に位置する第１導電型（ｐ型）の第１半導体領域の一例として、ｐ型エピタキシャル層１３を含む。また、半導体層１２は、第１半導体領域上に位置する第２半導体領域の一例として、ｎ型エピタキシャル層１４を含む。
ｐ型エピタキシャル層１３とｎ型エピタキシャル層１４は、図３のフォトダイオード部１と、図４のｎｐｎトランジスタ３およびｐｎｐトランジスタ４が形成される共通の半導体領域である。
【００３３】
フォトダイオード部１において、ｎ型エピタキシャル層１４の基板表面側部分に、第２半導体領域の一例として、ｐ型半導体領域１５が形成されている。第１のフォトダイオードＰＤ１は、このｐ型半導体領域１５をアノード領域とし、ｎ型エピタキシャル層１４をカソード領域として、そのｐｎ接合（受光接合）を含んで構成されている。
【００３４】
一方、第２のフォトダイオードＰＤ２は、ｐ型エピタキシャル層１３をアノード領域とし、ｎ型エピタキシャル層１４を第２のフォトダイオードＰＤ２と共通のカソード領域として、そのｐｎ接合（受光接合）を含んで構成されている。
このとき２つのフォトダイオードＰＤ１,ＰＤ２が、それぞれ基板表面側と、それより基板深部側に上面視で重なる位置に形成されている。
【００３５】
一般に、ｐ型領域とｎ型領域とをｐｎ接合とするフォトダイオードは、そのｐｎ接合を逆バイアスした状態で入射光を受光する。このときｐ型領域、ｎ型領域、その間の空乏層のいずれにおいても入射光量に応じた電子−正孔対が発生する。但し、ｐ型領域とｎ型領域で発生したキャリアの殆どは再結合により消滅するか、ｐ型領域とｎ型領域（多数キャリアの海）内に消散する。
一方、空乏層内で発生し、あるいはドリフトにより空乏層内に入るキャリア（電子−正孔対）は、空乏層内の電界で分離され、電子がカソード側に正孔がアノード側に収集される。この収集されたキャリアの量が受光光量に依存しているため、これにより受光信号が発生する。
【００３６】
ｐ型エピタキシャル層１３とｎ型エピタキシャル層１４の不純物濃度と厚さは、フォトダイオードＰＤ１,ＰＤ２が逆バイアスされたときに、これら２つのエピタキシャル層、特にｎ型エピタキシャル層１４が、その厚さ方向全域で完全に空乏化しないように規定されている。ｎ型エピタキシャル層１４の空乏化には、さらにｐ型半導体領域１５の不純物濃度と厚さ（深さ）も関係しており、この観点でｐ型半導体領域１５の構造パラメータが規定されている。
【００３７】
ｎ型エピタキシャル層１４とｐ型半導体領域１５の不純物濃度と厚さは、第１のフォトダイオードＰＤ１の感度ピークの波長が５５０［ｎｍ］程度となるように選択されている。
一方、第２のフォトダイオードＰＤ２の感度は、これが基板深部側配置なので５５０［ｎｍ］より長い長波長側にピークをもつ。第２のフォトダイオードＰＤ２の感度をどこにするかは、ｐ型エピタキシャル層１３とｎ型エピタキシャル層１４の不純物濃度と厚さ等により制御される。また、この長波長側の感度は、第１のフォトダイオードＰＤ１の感度（分光）特性に応じて、後述する減算で赤外光成分が十分抑圧しやすいように、その観点から規定される。
【００３８】
ｐ型半導体領域１５が形成されていないｎ型エピタキシャル層１４の表面部分に、より高濃度なｎ型半導体領域でコンタクト領域１７が形成されている。
コンタクト領域１７およびｐ型半導体領域１５の周囲を囲むように（但し、非接触で）高濃度のｐ型（以下、ｐ＋型と表記）のコンタクト領域１６が形成されている。ｐ＋型のコンタクト領域１６は、素子分離のため、あるいは、ｐ型エピタキシャル層１３のコンタクト領域として用いられる。したがって、ｐ＋型のコンタクト領域１６は、基板表面からｎ型エピタキシャル層１４を厚さ方向に貫いてｐ型エピタキシャル層１３に達するように深くまで形成されている。
【００３９】
図４に示す半導体回路２には、図３と共通なｐ型エピタキシャル層１３とｎ型エピタキシャル層１４に、そのトランジスタ部が形成されている。図４は、前述したように、信号処理回路のなかでも特に、２つのフォトダイオードＰＤ１,ＰＤ２（図３）の出力電流の演算を行う電流減算回路を想定する。
【００４０】
図４には、電流減算回路（半導体回路２）においてｎｐｎトランジスタ３と、ｐｎｐトランジスタ４とが示されている。
ｎｐｎトランジスタ３は、ｎ型エピタキシャル層１４をコレクタとし、その中にｐ型ベース領域２２が形成されている。また、ｐ型ベース領域２２の中に、高濃度なｎ型（以下、ｎ＋型と表記）エミッタ領域２３を形成して構成される。ｎ型エピタキシャル層１４とｐ型エピタキシャル層１３の境界付近に、ｎ＋型コレクタ埋め込み層２１が形成されている。
【００４１】
なお、ｎ型エピタキシャル層１４を形成する代わりにｎ型不純物のイオン注入を行うことでｎ型層を形成することができる（後述の変形例参照）。この場合、コレクタ埋め込み層２１は形成されない。また、このｎ型層形成工程とコレクタ領域形成工程とを兼用してもよい。
【００４２】
ｐｎｐトランジスタ４は、符号“３２”により示すｐ型領域をｐ型コレクタ領域とし、その中にｎ型ベース領域３３が形成されている。また、ｎ型ベース領域３３の中にｐ＋型エミッタ領域３４が形成されている。ｐ型コレクタ領域３２の下面に接して、図３で第２のフォトダイオードＰＤ２のアノードとして用いられるｐ型エピタキシャル層１３から、ｐ型コレクタ領域３２を電気的に分離するためにｎ型分離領域３１が形成されている。
【００４３】
図３に戻ると、フォトダイオード部１のシリコン基板表面には、反射防止膜４１が成膜されている。反射防止膜４１は、外部からフォトダイオード部に入射する光に対して、光に対する反射率を低減させるものである。
反射防止膜４１は、本例では第１絶縁膜４２および第２絶縁膜４３を、半導体表面に順次積層した２層膜で形成される。第１絶縁膜４２としては、例えばシリコン酸化（ＳｉＯ２）膜が用いられ、第２絶縁膜４３としては、第１絶縁膜４２とは異なる絶縁材料膜、例えばシリコン窒化（Ｓｉ３Ｎ４）膜が好適に用いられる。
【００４４】
反射防止膜４１の上に層間絶縁膜として、例えばシリコン酸化膜４４が比較的厚く堆積されている。シリコン酸化膜４４にコンタクト孔を開け、このコンタクト孔によって導通が確保される各種端子電極がシリコン酸化膜４４の上に形成されている。
【００４５】
フォトダイオードＰＤ１,ＰＤ２の共通カソード電極４５は、ｎ型エピタキシャル層１４に形成されたｎ＋型のコンタクト領域１７の上面に、反射防止膜４１およびシリコン酸化膜４４内に埋め込まれたプラグを介して接触している。
フォトダイオードＰＤ１のアノード電極４６は、ｐ型半導体領域１５の端部上面にコンタクト孔（およびプラグ）を介して接触している。同様に、第２のフォトダイオードＰＤ２のアノード電極４７は、ｐ型エピタキシャル層１３と電気的に接続されているｐ＋型のコンタクト領域１６の上面にコンタクト孔（およびプラグ）を介して接触している。
【００４６】
図４の半導体回路２においても、反射防止膜４１および層間絶縁膜５４が形成され、層間絶縁膜５４の上に各種端子電極が形成されている。
ｎｐｎトランジスタ３のコレクタ電極４８、ベース電極４９およびエミッタ電極５０が層間絶縁膜５４上に形成され、それぞれ対応する、下方のｎｐｎトランジスタ３の半導体領域と電気的に接続されている。また、ｐｎｐトランジスタ４のコレクタ電極５１、ベース電極５２およびエミッタ電極５３が層間絶縁膜５４上に形成され、それぞれ対応する、下方のｐｎｐトランジスタ４の半導体領域と電気的に接続されている。
【００４７】
図３および図４の層間絶縁膜５４には、遮光マスク５５が埋め込まれている。層間絶縁膜５４は、例えばシリコン酸化（ＳｉＯ２）膜で形成され、遮光マスク５５の材料は光を有効に遮断するものであれば任意である。遮光マスク５５は層間絶縁膜５４内に埋め込む必要もなく、例えば、層間絶縁膜を介してさらに幾層か積層された配線層全体で遮光マスク５５の機能を果たさせてもよい。
遮光マスク５５は、図４の半導体回路２を可能なかぎり覆うこと、また図３の少なくともｐ型半導体領域１５の上方で可能な限り大きく開口する必要がある。遮光マスク５５を幾層かの配線層とする場合、ｐ型半導体領域１５の上方には配線を通さないことで、この開口構造が実現可能である。
【００４８】
以上の構成を有する半導体光センサデバイスでは、入射光が上方から反射防止膜４１を透過して、シリコン表面に入射される。このとき遮光マスク５５が開口しているフォトダイオード部１に対し、入射光がシリコン表面まで達する。
フォトダイオード部１において、浅い受光接合をもつフォトダイオードＰＤ１は、主に短波長成分を吸収し、深い受光接合をもつフォトダイオードＰＤ２はより長波長成分を主に吸収する。即ち、これらのフォトダイオードＰＤ１,ＰＤ２は、図２に示すような分光感度特性をもつ。
【００４９】
本実施形態では、フォトダイオードＰＤ１,ＰＤ２の出力電流の演算を行うことにより、所望の分光感度をもつセンサ出力を得る。具体的に可視光成分のみを検出するためには、フォトダイオードＰＤ１の出力電流から、フォトダイオードＰＤ２の出力電流のｋ倍（ｋは１以上の実数）を減算すればよい。なお、第１のフォトダイオードＰＤ１の出力電流をｋ倍して、これから第２のフォトダイオードＰＤ２の出力電流を減算してもよい。この場合、この演算がセンサ出力の増幅の機能を兼ねる。以下、前者の減算の仕方を前提として説明をさらに進める。
【００５０】
[電流減算回路]
図５は、半導体回路２に含まれる電流減算回路の等価回路図である。
電流減算回路は、２つのｐｎｐトランジスタＰ１,Ｐ２と、２つのｎｐｎトランジスタＮ１,Ｎ２とを、処理対象である２つのフォトダイオードＰＤ１，ＰＤ２の出力に対して、図５のように接続している。
【００５１】
ｐｎｐトランジスタＰ１,Ｐ２は、２つのフォトダイオードＰＤ１,ＰＤ２の合計出力電流を検出するためのカレントミラーを構成しており、図４に断面構造が示されている。ｐｎｐトランジスタＰ１は、ベースとコレクタが２つのフォトダイオードＰＤ１,ＰＤ２の共通カソード電極４５（図３参照）に接続され、エミッタが電源端子Ｖｃｃに接続されている。出力用のｐｎｐトランジスタＰ２は、ベースがｐｎｐトランジスタＰ１のベースに、エミッタが電源端子Ｖｃｃに、コレクタが出力端子ＯＵＴに接続されている。
【００５２】
ｎｐｎトランジスタＮ１,Ｎ２は、フォトダイオードＰＤ１の出力電流を検出するためのカレントミラーを構成しており、図４に断面構造が示されている。ｎｐｎトランジスタＮ１は、ベースとコレクタがフォトダイオードＰＤ１のアノード電極４６（図３参照）に接続され、エミッタが接地端子ＧＮＤに接続されている。出力用のｎｐｎトランジスタＮ２は、ベースがｎｐｎトランジスタＮ１のベースに、エミッタが接地端子ＧＮＤに、コレクタが出力端子ＯＵＴに接続されている。フォトダイオードＰＤ２のアノード電極４７（図３参照）は接地されている。
【００５３】
ｐｎｐトランジスタＰ１,Ｐ２のエミッタ面積比、および、ｎｐｎトランジスタＮ１,Ｎ２のエミッタ面積比は、２つのフォトダイオードＰＤ１,ＰＤ２の分光感度特性に応じて所望の分光感度の出力が得られるように最適設定される。
例えば、ｐｎｐトランジスタＰ２のエミッタ面積を、ｐｎｐトランジスタＰ１のそれのｎ倍（ｎは任意の正の実数）に設定し、トランジスタＮ２のエミッタ面積を、ｎｐｎトランジスタＮ１のそれのｍ倍（ｍは任意の正の実数）に設定したとする。
【００５４】
フォトダイオード部１の受光部（遮光マスク５５の開口部）に光が入射したとき、出力電流Ｉｏｕｔは、ｐｎｐトランジスタＰ２のコレクタ電流をＩ１、トランジスタＮ２のコレクタ電流をＩ２として、Ｉｏｕｔ＝Ｉ２−Ｉ１となる。ｐｎｐトランジスタＰ２のコレクタ電流Ｉ１は、２つのフォトダイオードＰＤ１,ＰＤ２の出力電流Ｉｐ１，Ｉｐ２に対して、Ｉ１＝ｎ（Ｉｐ１＋Ｉｐ２）である。トランジスタＮ２のコレクタ電流Ｉ２は、Ｉ２＝ｍ*Ｉｐ１である。従って出力電流Ｉｏｕｔは、下記式（１）のようになる。
【００５５】
［数１］
Ｉｏｕｔ＝ｍ*Ｉｐ１−ｎ*(Ｉｐ１＋Ｉｐ２)
＝(ｍ−ｎ)*(Ｉｐ１−(ｎ／(ｍ−ｎ))*Ｉｐ２)…（１）
【００５６】
式（１）から、出力電流Ｉｏｕｔは、短波長感度の大きいフォトダイオードＰＤ１の出力電流から、長波長感度の大きいフォトダイオードＰＤ２の出力電流のｎ／(ｍ−ｎ)倍を引いた値になる。具体的に例えば、フォトダイオードＰＤ１,ＰＤ２の分光感度特性が図２に示すようなものであるとする。また、ｐｎｐトランジスタＰ１,Ｐ２のカレントミラーの倍率（エミッタ面積比）をｎ＝１とし、ｎｐｎトランジスタＮ１,Ｎ２のカレントミラーの倍率（エミッタ面積比）をｍ＝５とする。このとき出力電流Ｉｏｕｔは、下記式（２）となる。
【００５７】
［数２］
Ｉｏｕｔ＝Ｉｐ１−０.２５×Ｉｐ２…（２）
【００５８】
この条件では、フォトダイオードＰＤ１の長波長成分の出力は、フォトダイオードＰＤ２の出力により相殺される。従って、７００［ｎｍ］以上の波長域における感度が非常に小さい、図１に示す視感度特性と対応する分光感度特性が得られることになる。
【００５９】
本実施の形態では、上述したように、フォトダイオードＰＤ１,ＰＤ２とシリコン基板のボディ領域１０の間に、電位障壁層としてのＰＢＬ１１が形成されているため、シリコン基板とＰＢＬ１１との間には電界が発生する。ボディ領域１０で発生した電子−ホール対のうち、電子は少数キャリアであるため、その多くがボディ領域１０内のホールと再結合して消滅する。但し、ＰＢＬ１１がない場合を仮定すると、ボディ領域１０の濃度が薄いため全ての発生電子が再結合するのではなく、一の電子がフォトダイオード部へ進入して受光特性に悪影響を及ぼすことが懸念される。
しかし、本実施形態ではＰＢＬ１１を有するため、前記電界の影響を受けた電子がシリコン基板裏面方向へ押し出される方向へ力を受ける。また、ホールはＰＢＬ１１に入ることもあるが、ＰＢＬ１１の不純物濃度が高いため、ここで吸収されて外に出て行かない。
【００６０】
一方、ＰＢＬ１１に光が直接入ると、そこで発生した電子−ホール対のうち、電子は、高いｐ型不純物濃度ゆえに直ぐに再結合して消滅する。また、ホールはＰＢＬ１１内の多数キャリアに吸収され外に出ていくことがない。
以上より、シリコン基板のボディ領域１０に入射した迷光により基板１０内で発生したキャリアは、ＰＢＬ１１によりｐ型エピタキシャル層１３への移動が遮られ、ＰＢＬ１１内で発生したキャリアがその内部に閉じ込められる。従って、フォトダイオードＰＤ１,ＰＤ２の出力電流には、半導体基板のボディ領域１０で生成したキャリアによるノイズ成分が重畳されることはなく、所望の分光感度特性を得ることが可能になる。
【００６１】
また、本実施の形態では、ＰＢＬ１１によってボディ領域１０とのキャリアの移動が防止された半導体層１２に、異なる深さの受光接合をもつ２つのフォトダイオードＰＤ１,ＰＤ２が基板深さ方向に重ねて形成されている。従って、２つのフォトダイオードＰＤ１,ＰＤ２は、これらを基板面内の異なる位置に形成する場合と異なり、共通の小さな受光面をもって形成される。しかも、２つのフォトダイオードを基板の異なる位置に異なる厚みの光吸収層をもって形成する場合に比べて、面積効率をより高くすることが可能となる。
【００６２】
図６に、他の構成を有する電流減算回路の等価回路図を示す。
図６に示す電流減算回路は、素子の種類と数は図５と共通するが、それらの接続の仕方が図５と異なる。
第１のフォトダイオードＰＤ１とｎｐｎトランジスタＮ１とを電源端子Ｖｃｃと接地端子ＧＮＤとの間に直列接続している。同様に、第２のフォトダイオードＰＤ２とｎｐｎトランジスタＮ２とを電源端子Ｖｃｃと接地端子ＧＮＤとの間に直列接続している。ここでｎｐｎトランジスタＮ１のコレクタとベースが、ｎｐｎトランジスタＮ２のベースに接続されて、ミラー電流回路となっている。
【００６３】
第２のフォトダイオードＰＤ２と並列に他のミラー電流回路が、ｐｎｐトランジスタＰ１,Ｐ２によって図示のように構成され、接続されている。ここでｐｎｐトランジスタＰ１のコレクタとベースが、ｐｎｐトランジスタＰ２のベースに接続されて、ミラー電流回路となっている。ｐｎｐトランジスタＰ２のコレクタから出力電流が取り出される。
【００６４】
ｐｎｐトランジスタＰ１,Ｐ２のエミッタ面積比、および、ｎｐｎトランジスタＮ１,Ｎ２のエミッタ面積比は、２つのフォトダイオードＰＤ１,ＰＤ２の分光感度特性に応じて所望の分光感度の出力が得られるように最適設定される。
例えば、ｐｎｐトランジスタＰ２のエミッタ面積を、ｐｎｐトランジスタＰ１のそれのｎ倍（ｎは任意の正の実数）に設定し、トランジスタＮ２のエミッタ面積を、ｎｐｎトランジスタＮ１のそれのｍ倍（ｍは任意の正の実数）に設定したとする。
【００６５】
このとき、第２のフォトダイオードＰＤ２から流れ出す電流成分をｉｄ２とすると、出力電流が（Ｉｐｄ１*ｍ−ｉｄ２）*ｎとの式で得られる。このため、センサ出力に含まれる第１および第２のフォトダイオードＰＤ１,ＰＤ２の出力電流Ｉｐｄ１,ｉｄ２の割合を、任意の倍率ｍとｎを適宜変えることが可能となる。これにより、図６の回路を用いた場合でも、倍率ｍとｎを最適な範囲に設定すれば、７００［ｎｍ］以上の波長域における感度が非常に小さい、図１に示す視感度特性と対応する分光感度特性が得られることが可能である。
【００６６】
［第１変形例］
図３と図４は、電流減算回路と照度センサのフォトダイオードが同一半導体基板に形成されているとした。これは、フォトダイオードの出力電流から電流減算回路を経た処理を行い、照度センサの出力の分光感度特性を視感度特性（図１参照）にできるだけ近づけるためである。
【００６７】
一方で、そのような必要がない場合もある。例えば可視光から赤外光まで広い範囲で感度をもつ照度センサを実現したい場合も想定できる。そのような場合は、電流減算回路は不要である。また、電流減算回路をフォトダイオードが形成されたチップ外部で他のＩＣ等で実現することも可能である。但し、チップ外部での演算の場合、演算による効果を保つには、２つのフォトダイオード出力差を配線長等によって不用意に変動させる要因が構成上加わることになるため、これを可能な限り排除する必要がある。そのような変動要因を最小にする意味では、電流減算回路をフォトダイオード部に近接して有する図３および図４の構成が望ましい。
【００６８】
図３および図４において、半導体領域に導入される不純物の導電型を全て逆にすることもできる。つまり、第１導電型をｐ型ではなくｎ型とし、第２導電型をｎ型でなくｐ型としてもよい。この逆導電型の場合、図３と同じ構成とすると、フォトダイオードＰＤ１とＰＤ２がアノード共通となる。よって、フォトダイオードＰＤ１とＰＤ２からは、電流吸い込み型の出力でなく、電流排出型の出力が得られる。出力が電流吸い込み型か電流排出型かによって、演算回路のバイアス設定部の構成を適宜変更可能である。
なお、詳細な構造は省略するが、導電型を逆にしながら、電流吸い込み型の出力をもつフォトダイオード部の構成を実現することは可能である。
【００６９】
第３および第２の半導体領域は、この順でエピタキシャル成長によって形成することを暗示する名称としたが、これらの形成法はエピタキシャル成長に限定されない。ｎ型エピタキシャル層１４を形成する代わりに、ｐ型エピタキシャル層１３のフォトダイオード部に、ｎ型不純物のイオン注入を行うことでｎ型の第２半導体領域を形成してもよい。
【００７０】
一方、ＰＢＬ１１はボディ領域１０となる半導体基板にイオン注入またはエピタキシャル成長によって形成される。そして、その上にさらにｐ型エピタキシャル層１３とｎ型エピタキシャル層１４とから半導体層１２が形成される。ＰＢＬ１１をイオン注入で形成する場合は、半導体層１２を形成するエピタキシャル成長の前が望ましい。半導体層１２をイオン注入で形成する場合は、このイオン注入とＰＢＬ１１を形成するイオン注入とは、その順番はどちらが先でもかまわない。ＰＢＬ１１の形成時に深い箇所への高エネルギーイオン注入によるダメージ導入が懸念される場合は、その軽減策（例えばキャップ層の工夫等）を行うことが望ましい。
【００７１】
＜２．第２の実施の形態＞
本実施形態は、半導体光センサデバイスの一種であるカラーセンサに関する。
カラーセンサとは、可視光から赤外光まで幅広い帯域の入射光から、カラーフィルタの助けを借りることなく、例えばＲ,Ｇ,Ｂの色成分の光量を色信号として出力する機能をもつ光センサである。このため、カラーセンサには、ＲＧＢそれぞれに感度ピークを有する３つのフォトダイオードを有する。
【００７２】
図７は、カラーセンサから各色に対応して出力される３出力の理想的な分光感度特性を示すグラフである。
理想的な分光感度特性では、赤(Ｒ)の出力が７００［ｎｍ］程度の波長に感度ピークをもつ。また、緑(Ｇ)の出力が５５０［ｎｍ］程度の波長に、青(Ｂ)の出力が４４０［ｎｍ］程度の波長に、それぞれ感度ピークをもつ。
一方、第１の実施形態でも述べたように、シリコンフォトダイオードの分光感度特性は、その基板深さ方向の形成位置に依存する。また、赤外光などの長波長光は吸収係数が低く、キャリア発生領域が基板表面より深い領域まで広がっているため、フォトダイオードの構造によらず、赤外光により光電流が発生し、これが出力電流となる。すなわち、図２のフォトダイオードＰＤ１のように基板表面側に形成されたものであっても、赤外光領域における感度をゼロにすることはできない。よって、カラーセンサにおいて図７のような理想的な分光感度特性に近い出力を得るには、得られた３出力間で演算処理を行うことが必須となる。
【００７３】
以下、カラーセンサに適したデバイス構造と、演算処理のための回路（電流減算回路）の例を、図面を用いて詳細に説明する。
【００７４】
［断面構造例］
図８は、本実施形態に関わるカラーセンサの断面構造図である。なお、カラーセンサにも、同一基板に図４と同様な半導体回路が形成されているが、その図示は、ここでは省略する。
【００７５】
ここで半導体基板は、例えばシリコン基板である。半導体基板は、図８に示すように、ボディ領域１０と、ボディ領域１０に接する高濃度の電位障壁層としてのｐ型埋め込み層（ＰＢＬ）１１と、ＰＢＬ１１に接しデバイス（フォトダイオードやトランジスタ）が形成されるｐ型の半導体層１２ｐとを有する。ｐ型の半導体層１２ｐは、“素子形成領域”や“第１半導体領域”の一例に該当する。
ｐ型の半導体層１２は、イオン注入により形成した物でもよいし、エピタキシャル成長層であってもよい。
【００７６】
ｐ型の半導体層１２ｐ内に、“第２半導体領域”の一例としてｎ型半導体領域２０が、例えばウェルとして形成されている。
ｎ型半導体領域２０の基板表面部に、複数のトレンチ３０が形成されている。トレンチの深さは、ｎ型半導体領域２０の深さａより小さい。
【００７７】
トレンチ３０の内部を充填し、基板表面全域を覆い、トレンチ部分と他の部分で厚さが異なる反射防止膜４１が形成されている。
ここで反射防止膜４１は、基板表面に形成されたシリコン酸化膜（ＳｉＯ２膜６）と、これより上層のシリコン窒化膜（例えば、Ｓｉ３Ｎ４膜７）とを含む。なお、ここではＳｉＯ２膜６とＳｉ３Ｎ４膜７から反射防止膜４１が構成されている場合を例示する。ＳｉＯ２膜６は図３の第１絶縁膜４２に対応し、Ｓｉ３Ｎ４膜７は図３の第２絶縁膜４３に対応する。
【００７８】
ＳｉＯ２膜６は、ｎ型半導体領域２０の表面、すなわち、トレンチ３０の側面および底面およびトレンチ３０が形成されていないｎ型半導体領域２０の表面領域を覆っている。ＳｉＯ２膜６は、シリコンの熱酸化により形成される。
Ｓｉ３Ｎ４膜７は、トレンチ形状を反映して形成されたＳｉＯ２膜６の凹部を充填し、かつ、トレンチ周囲のＳｉＯ２膜部分の上を覆っている。また、Ｓｉ３Ｎ４膜７の表面は平坦化されている。
【００７９】
このため、トレンチ内部のＳｉ３Ｎ４膜厚ｃが、トレンチ周囲のＳｉ３Ｎ４膜厚ｄより大きい。
ＳｉＯ２膜厚を“ｂ”とすると、トレンチ部分の反射防止膜４１の厚さ（ｃ＋ｂ）は、トレンチ周囲の反射防止膜４１の厚さ（ｄ＋ｂ）よりトレンチの深さに相当する分だけ厚く形成されている。
【００８０】
トレンチの底面を含むｎ型半導体領域２０の領域に、“第３半導体領域”としてｐ型半導体領域５が形成されている。また、トレンチ周囲のｎ型半導体領域２０の領域に、“第４半導体領域”としてｐ型半導体領域４０が形成されている。
【００８１】
このような構造では、ｐ型の半導体層１２ｐとｎ型半導体領域２０とのｐｎ接合により第１のフォトダイオードＰＤ１が形成されている。
ｎ型半導体領域２０とｐ型半導体領域５とのｐｎ接合により第２のフォトダイオードＰＤ２が形成されている。
ｎ型半導体領域２０とｐ型半導体領域４０とのｐｎ接合により第３のフォトダイオードＰＤ３が形成されている。
基板表面（ｐ型半導体領域４０が形成されているトレンチ周囲の表面）からのｐｎ接合深さは、（ＰＤ３、ＰＤ２、ＰＤ１）の順で大きい。
【００８２】
このデバイス構造では、フォトダイオード部（図８に図示した部分）に入射した光のうちの一部は、シリコン表面で反射される。シリコン表面に形成した反射防止膜４１は、シリコン表面での光の反射率を低減する目的で形成されており、反射防止膜４１の構造および膜厚を変えることで、各波長における反射率を変化させている。
【００８３】
第３のフォトダイオードＰＤ３上の反射防止膜厚が（ｂ＋ｄ）であるのに対し、第２のフォトダイオードＰＤ２上の反射防止膜厚は（ｂ＋ｃ）と、ほぼトレンチ深さ分だけ大きく設定されている。このため、それぞれの領域に入射した光の反射率は異なっている。
反射防止膜４１の厚さ（ｂ＋ｄ）と（ｂ＋ｃ）を適切に設定することで、たとえば第３のフォトダイオードＰＤ３の領域に入射した光については、４４０［ｎｍ］程度の青色光での反射率を低減させている。また、第２のフォトダイオードＰＤ２の領域に入射した光については、５５０［ｎｍ］程度の緑色光での反射率を低減させている。
【００８４】
一方、シリコン内部に透過した光は、光電変換によりキャリアに変換される。吸収係数の高い青色光はシリコン表面付近で大部分のキャリアが発生し、吸収係数の低い赤色光はシリコン表面から深い領域にわたってキャリアが発生する。本例では、発生した光内で赤色光によるキャリアが支配的となる領域（基板深さ）に、第１のフォトダイオードＰＤ１が形成されている。
【００８５】
シリコン内部に発生したキャリアのうち、電子はｎ型半導体領域２０へ流れ込み、正孔はｐ型領域（ｐ型の半導体層１２ｐ、ｐ型半導体領域４０,５）へ流れ込む。ここで、正孔は３つのフォトダイオード（ＰＤ１,ＰＤ２,ＰＤ３）のｐ型領域までの距離に応じて、どのフォトダイオードの出力電流に寄与するかが決まる。
【００８６】
ｎ型半導体領域２０内の深い側で発生した正孔はｐ型の半導体層１２ｐに流れ込む。ｎ型半導体領域２０内の浅い側で発生した正孔はｐ型半導体領域４０に流れ込む。一方、トレンチ底面周囲で発生した正孔はｐ型半導体領域５に流れ込む。なお、ｐ型半導体領域４０と５の中間付近で発生した正孔は、どちらに流れ込むかは電界の強さや向きで確率的に決まる。同様に、ｐ型半導体領域５とｎ型半導体領域２０の底面との中間付近で発生した正孔は、ｐ型半導体領域５とｐ型の半導体層１２ｐのどちらに流れ込むかは電界の強さや向きで確率的に決まる。
【００８７】
以上の理由から、トレンチ周囲の領域に入射した光のうちの青色光成分は、シリコン表面付近で大部分のキャリアが発生するため、第１のフォトダイオードＰＤ１へ流れ込む。
【００８８】
一方、トレンチ周囲の領域へ入射した光のうちの緑色光成分は、シリコン表面より深い部分、例えばトレンチ底面と同程度の深さにおいてもキャリアが発生する。キャリア発生箇所が第３のフォトダイオードＰＤ３と比較して第２のフォトダイオードＰＤ２までの距離が短い場合、発生したキャリアは第２のフォトダイオードＰＤ２へ流れ込む。このとき、第２および第３のフォトダイオードＰＤ２,ＰＤ３を近接して形成することで、第３のフォトダイオードＰＤ３の緑色光成分に対する感度を下げ、第２のフォトダイオードＰＤ２の緑色光成分における感度を高くしている。
【００８９】
なお、トレンチ間距離ｅが大きい場合は、トレンチ間領域に発生したキャリアが第２のフォトダイオードＰＤ２へ流れ込む割合が、トレンチ間距離ｅが小さい場合に比べると小さくなる。
【００９０】
ここで第１のフォトダイオードＰＤ１の感度ピークにおける波長は、主に距離ａ、すなわちｎ型半導体領域２０の深さにより決まる。例えば、距離ａを約２．０[μｍ]とすることで、第１のフォトダイオードＰＤ１の感度ピークにおける波長を約７００［ｎｍ］に合わせることができる。
【００９１】
第２のフォトダイオードＰＤ２の感度ピークにおける波長は、主に距離ｂとｃ、すなわち反射防止膜下層のＳｉＯ２膜６の厚さと、トレンチ内の反射防止膜上層のＳｉ３Ｎ４膜７の厚さにより決まる。例えば、距離ｂを約１０［ｎｍ］、距離ｃを約２００［ｎｍ］とすることで、第２のフォトダイオードＰＤ２の感度ピークにおける波長を約５５０［ｎｍ］に合わせることができる。
【００９２】
第３のフォトダイオードＰＤ３の感度ピークにおける波長は、主に距離ｂとｄ、すなわち反射防止膜下層のＳｉＯ２膜６の厚さと、トレンチ周囲の反射防止膜上層のＳｉ３Ｎ４膜７の厚さにより決まる。例えば、距離ｂを約１０［ｎｍ］、距離ｄを約４０［ｎｍ］とすることで、第３のフォトダイオードＰＤ３の感度ピークにおける波長を約４４０［ｎｍ］に合わせることができる。
【００９３】
トレンチ間距離ｅ、トレンチ幅ｆは狭いほど望ましく、例えば０.４[μｍ]程度に設定される。
【００９４】
このように、フォトダイオード部の構造、図３に符号“ａ”〜“ｆ”の距離を適切に設定することで、第１〜第３のフォトダイオードＰＤ１,ＰＤ２,ＰＤ３の感度ピークを、それぞれ４４０［ｎｍ］、５５０［ｎｍ］、７００［ｎｍ］の近傍に合わせることができる。
【００９５】
本実施形態においても、第１実施形態と同様な意図でＰＢＬ１１が設けられている。ＰＢＬ１１は、ｐ型の半導体層１２ｐとボディ領域１０との間に設けられ、ボディ領域１０より高いｐ型不純物濃度を有する。
入射光の一部や迷光は、ＰＢＬ１１やボディ領域１０でキャリアを発生させる。このうち少数キャリアである電子は、その殆んどが再結合により消滅するが、一部の電子がボディ領域１０からＰＢＬ１１に入ろうとしても、その電位障壁によって阻止され、そのうち再結合で消滅する。
一方、ＰＢＬ１１で発生した正孔は、第１の実施形態と同様にＰＢＬ１１自身に吸収される。また、ボディ領域１０で発生した正孔はボディ領域１０またはＰＢＬ１１に吸収される。
【００９６】
［電流演算回路］
次に、３つのＰＤ出力を用いた電流演算について説明する。
第１のフォトダイオードＰＤ１は、ｐ型領域（ｐ型の半導体層１２ｐ）が、同じｐ型のＰＢＬ１１やボディ領域１０と電気的に接続されるため、第１のフォトダイオードＰＤ１に発生した出力電流をそのまま出力として用いることができない。そのため、電流減算回路による出力電流処理が必要になる。
【００９７】
図９に、本実施形態で用いることができる電流減算回路の等価回路図を示す。この回路は、好ましくは図８に示すフォトダイオード部と同一半導体基板の異なる領域に同時に形成される。
【００９８】
図９に図解する電流減算回路は、図５に図解する電流減算回路において、処理対象に第３のフォトダイオードＰＤ３が追加され、さらに、これに対応して２つのｎｐｎトランジスタＮ５,Ｎ６が追加されている。なお、図９では、図５のＰＤ１の回路位置にＰＤ３が配置され、図５のＰＤ２の配置位置にＰＤ１が配置され、ＰＤ２に対して追加されたトランジスタが接続されている。また、図５ではＰＤ１のアノードに接続されたトランジスタ符号“Ｎ１”を、図９ではトランジスタ符号“Ｎ３”で示している。また、出力用のトランジスタ符号も“Ｎ２”から“Ｎ４”へと変更されている。
【００９９】
ｎｐｎトランジスタＮ５のコレクタが第２のフォトダイオードＰＤ２のアノードに接続され、ｎｐｎトランジスタＮ６のコレクタが出力端子ＯＵＴに接続されている。ｎｐｎトランジスタＮ５,Ｎ６のエミッタが接地端子ＧＮＤに接続されている。ｎｐｎトランジスタＮ５のゲートとコレクタが、ｎｐｎトランジスタＮ６のゲートに接続されている。
ｎｐｎトランジスタＮ５,Ｎ６は、第２のフォトダイオードＰＤ２の出力電流を検出するためのカレントミラーを構成している。また、ｎｐｎトランジスタＮ３,Ｎ４は、第３のフォトダイオードＰＤ３の出力電流を検出するためのカレントミラーを構成している。
なお、他の回路構成は、図９と図５で共通する。
【０１００】
ここでｐｎｐトランジスタＰ１,Ｐ２は、第１〜第３のフォトダイオードＰＤ１〜ＰＤ３の出力電流和を検出するためのカレントミラーを構成している。ｐｎｐトランジスタＰ１は、ベースとコレクタが第１〜第３のフォトダイオードＰＤ１〜ＰＤ３の共通カソードに接続され、エミッタが電源端子Ｖｃｃに接続されている。出力用のｐｎｐトランジスタＰ２は、ベースがｐｎｐトランジスタＰ１のベースに、エミッタが電源端子Ｖｃｃに、コレクタが出力端子ＯＵＴに接続されている。
【０１０１】
トランジスタＮ３，Ｎ４のエミッタ面積比、トランジスタＮ５，Ｎ６のエミッタ面積比、ｐｎｐトランジスタＰ１,Ｐ２のエミッタ面積比をそれぞれ１とすることで、出力電流Ｉｏｕｔを、第３のフォトダイオードＰＤ３の出力電流Ｉｐｄ３とすることができる。
【０１０２】
さらに、出力電流を演算することで、ピーク波長以外の感度を抑えることが可能である。
すなわち、第３のフォトダイオードＰＤ３の出力電流Ｉｐｄ３のｋ倍（ｋは０より大きい実数）から、第１のフォトダイオードＰＤ１の出力電流Ｉｐｄ１を減算することで、第３のフォトダイオードＰＤ３における長波長成分を除去することができる。
同様に、第２のフォトダイオードＰＤ２における出力電流Ｉｐｄ２のｋ倍から、第１のフォトダイオードＰＤ１の出力電流Ｉｐｄ１を減算することで、第２のフォトダイオードＰＤ２における長波長成分を除去することができる。
【０１０３】
図１０に、第３のフォトダイオードＰＤ３の出力電流Ｉｐｄ３のｋ（１以上の実数）倍から、第１のフォトダイオードＰＤ１の出力電流Ｉｐｄ１を減算する演算回路の等価回路図を示す。
【０１０４】
図１０に記載の電流減算回路は、２つのｎｐｎトランジスタＮ１,Ｎ２を含んで構成される。
ｎｐｎトランジスタＮ１,Ｎ２は、第３のフォトダイオードＰＤ３の出力電流を検出するためのカレントミラーを構成している。ｎｐｎトランジスタＮ１は、ベースとコレクタが第３のフォトダイオードＰＤ３のアノードに接続され、エミッタが接地端子ＧＮＤに接続されている。出力用のｎｐｎトランジスタＮ２は、ベースがｎｐｎトランジスタＮ１のベースに、エミッタが接地端子ＧＮＤに、コレクタが出力端子ＯＵＴ、および第１のフォトダイオードＰＤ１のアノードに接続されている。
【０１０５】
ｎｐｎトランジスタＮ１,Ｎ２のエミッタ面積比は、第１および第３のフォトダイオードＰＤ１,ＰＤ３の分光感度特性に応じて所望の分光感度の出力が得られるように最適設定される。例えば、トランジスタＮ２のエミッタ面積を、ｎｐｎトランジスタＮ１のそれのｋ倍（ｋは１以上の実数）に設定したとする。
【０１０６】
フォトダイオード部に光が入射したとき、出力電流Ｉｏｕｔは、下記式（３）のようになる。
【０１０７】
［数３］
Ｉｏｕｔ＝ｋ＊Ｉｐｄ３−Ｉｐｄ１…（３）
【０１０８】
上記式（３）から、出力電流Ｉｏｕｔは、短波長感度の大きい第３のフォトダイオードＰＤ３の出力電流Ｉｐｄ３の定数倍から、長波長感度の大きい第１のフォトダイオードＰＤ１の出力電流Ｉｐｄ１を引いた値になる。
【０１０９】
図１１に、図９の回路を用いて求めた第１のフォトダイオードＰＤ１の出力電流Ｉｐｄ３の分光感度特性と、第２および第３のフォトダイオードＰＤ２,ＰＤ３の出力電流Ｉｐｄ２,Ｉｐｄ３の分光感度特性とを重ねて示す。
また、図１２に、図１０の回路によって、図１１のＰＤ３特性カーブとＰＤ１特性カーブとを用いて得られた新たなＰＤ３特性カーブ（実線）を示す。また、図１０と同様な回路によって、図１１のＰＤ２特性カーブとＰＤ１特性カーブとを用いて得られた新たなＰＤ２特性カーブ（破線）とを示す。
【０１１０】
ここでは図１０におけるｎｐｎトランジスタＮ１,Ｎ２のカレントミラーの倍率（エミッタ面積比）をｋ＝２０としている。このため、出力電流Ｉｏｕｔは次式（４）で表される。
【０１１１】
［数４］
Ｉｏｕｔ＝２０×Ｉｐｄ３（またはＩｐｄ２）−Ｉｐｄ１…（４）
【０１１２】
この条件では、第３のフォトダイオードＰＤ３の長波長成分の出力は、第１のフォトダイオードＰＤ１の出力により抑圧される。このことは、図１１と図１２でＰＤ３特性カーブ同士の比較で明らかである。
また、同様に、第２のフォトダイオードＰＤ２の長波長成分の出力は、第１のフォトダイオードＰＤ１の出力により抑圧される。このことは、図１１と図１２でＰＤ２特性カーブ同士の比較で明らかである。
以上より、図８の理想的特性ほどではないが、これにより近いＲＧＢの各色の出力が得られる。
【０１１３】
なお、式（４）を一般化すると、一方のＰＤ出力をｋ（１以上の実数）倍したものから、他方のＰＤの出力を減算する式で、長波長成分抑圧が実現できる。
【０１１４】
本実施形態においても、ＰＢＬ１１を有することから、第１の実施形態と同様に、フォトダイオードを縦積みとした正面積なデバイス構造において、迷光の影響を防止または抑止できるという利益が得られる。
なお、前述した第１変形例は、本実施形態でも同様に適用できる。
【０１１５】
［第２変形例］
図８に示す第２のフォトダイオードＰＤ２と第３のフォトダイオードＰＤ３を、電極や配線によって電気的に並列に接続すると、１つの並列フォトダイオードとなる。これにより、図３と同様な照度センサが実現可能である。なお、この並列フォトダイオードは図３の“ＰＤ１”と置き換えて用いられる。その場合、図５の等価回路における“ＰＤ１”が並列フォトダイオードである。
なお、この場合も、係数ｍとｎを式変形して、一方（例えばＰＤ１：並列フォトダイオードの出力をｋ（０以上の実数）倍したものから、他方（長波長側のＰＤ２）の出力を減算する式に置き換え可能である。
【０１１６】
＜３．第３の実施の形態＞
図１３は、第３の実施形態に関わるデバイス構造を示す断面図である。
第１変形例で述べたように全ての導電型を逆にすることができるが、この一般的なｐ型基板ではなくなる。
本実施形態では、ｐ型基板を用いつつ、その他の半導体領域を逆導電型とする場合に関する。
【０１１７】
図１３と図８を比較すると、図８でのｐ型半導体層１２ｐが、ｎ型半導体層１２ｎ（例えば、ｎ型ウェル）に置き換えられている。また、ｎ型半導体領域２０がｐ型半導体領域２ｐに、ｐ型半導体領域４０がｎ型半導体領域４０ｎに、ｐ型半導体領域５がｎ型半導体領域５ｎに、それぞれ置き換えられている。
反射防止膜４１の構成は、図１３と図８で共通する。また、分光感度特性の長波長成分抑圧の手法は第２の実施形態と基本的に同じである。但し、この構造では、第１のフォトダイオードＰＤ１に発生する出力電流を基板電流より分離できるため、図９に示したような出力電流処理回路を省くことができる。
なお、ＰＢＬ１１の作用効果は、第１および第２の実施形態と同様である。
【０１１８】
＜４．第４の実施の形態＞
本実施形態は、迷光の影響を懸念しなくてもよい場合にＰＢＬを省略し、トレンチと反射防止膜による波長の選択性に特徴を特化した実施形態である。
図１４は、本実施形態に関わるデバイス構造を示す断面図である。
図１４と図１３を比較すると、ＰＢＬ１１が省略されている。その他の構成、および、分光感度特性の長波長成分抑圧の手法は第２,第３の実施形態と基本的に同じである。
なお、本実施形態では、電流減算回路の構成が簡単になる利点があるので、第３の実施形態（図１３）に対する変更点のみ述べた。但し、ＰＢＬ１１を省略する、この変更点は、第２の実施形態に対し行うことも可能である。
【０１１９】
＜５．第５の実施形態＞
第５の実施形態では、トレンチと反射防止膜による波長選択性を持たせる他のデバイスを例示する。つまり、基板深さが異なる複数のｐｎ接合を有しているが、その全部がフォトダイオードとして機能しなくてもよいことを、バイポーラ型のフォトトランジスタの例で示す。
【０１２０】
図１５は、第５の実施形態に関わるデバイス構造を示す断面図である。
図１５において、第２の実施形態の図８と同様に、ｎ型半導体領域２０が設けられ、これにトレンチ３０と、ｐ型半導体領域４０およびｐ型半導体領域５が同様に形成されている。これらの各部は第２の実施形態で述べたので、ここでの詳細は省略する。
【０１２１】
図８のカラーセンサの場合、フォトダイオードとして機能させるために、形成される３つのｐｎ接合を全て逆バイアスして用いる。
これに対し、本実施形態では、ｐｎｐ型のバイポーラ動作が行われるように、ｐ型半導体領域４０ならびにｐ型半導体領域５をバイアスする。つまり、ｐ型半導体領域４０をエミッタとして機能させるために例えば正の電圧に接続し、ｐ型半導体領域５をコレクタとして機能させるために、接地電位に接続する。ｎ型半導体領域２０はベースとして機能するが、端子へ接続する必要はない。なお、ｐ型半導体領域４０とｐ型半導体領域５について、どちらか一方をエミッタに、どちらか一方をコレクタに選べばよい。さらに、ｐ型半導体領域１２ｐはコレクタとして動作する。
【０１２２】
このようなバイアス印加状態で、光が入射されると、面積的に広いｎ型半導体領域２０で発生したキャリアのうち、正孔がコレクタに流れ込み、ベースに電子が留まる。その結果、エミッタ領域に対してベース領域の電位が低くなり、エミッタ-ベース間のｐｎ接合が順バイアスとなる。すると、ベース領域の電子がエミッタに注入され、増幅されたコレクタ電流が、エミッタから、ベースを通ってコレクタに流れる。
【０１２３】
本構造では、ベース幅がトレンチ深さで決まるため、ベース幅を十分に狭くすることができ、コレクタ電流を大きくすることができる。そのため、高い利得を実現することができる。
【０１２４】
導入する不純物の導電型を逆にすることで、ＮとＰを反転させることで、ｎｐｎ型のフォトトランジスタを形成することも可能である。
【０１２５】
フォトトランジスタではベース電流が基板表面側で、ｐ型半導体領域４０に収集される範囲に限定されるため、迷光の影響はあまり受けないが、影響を受けるような場合は、他の実施形態と同様にＰＢＬ１１を用いてボディ領域とｐサブコレクタ領域とを分離してもよい。
【０１２６】
なお、反射防止膜４１は、トレンチ内部を通る光の波長分布が、トレンチ外部の薄い部分を通る光の波長分布に比べて低波長側が抑圧されるように、その膜材料と厚さの組み合わせが規定された複数の積層膜から形成されることが望ましい。これは、コレクタ側のキャリア発生を抑制する趣旨である。
【０１２７】
［第３変形例］
前述した第１変形例は、上記第１〜第５の実施形態のいずれに対しても適用可能である。また、前述した第２変形例は、第２〜第３の実施形態に対し適用可能である。
ここで説明する第３変形例は、半導体回路のバイポーラトランジスタを、トレンチ構造を用いて形成するものである。よって、第３変形例は、第２〜第５の実施形態とその変形例に重複適用可能である。
【０１２８】
図１６は、第３変形例に関わるデバイス内で半導体回路のトランジスタ構造を示す断面図である。
図解したトランジスタは、図１５と同じｐｎｐバイポーラ型であるが、遮光膜８によって光の入射が遮られているため、フォトトランジスタではなく通常のバイポーラ動作を行う。ここでは図示を省略しているが、ｎ型半導体領域２０の不図示の箇所に高濃度ｎ型のベースコンタクト領域が形成されている。そして、このベースコンタクト領域からベースバイアス電圧が印加される。この状態でベースコンタクト領域に信号線分が入力されると、その信号成分が増幅されてコレクタから取り出される。
なお、遮光膜８は図３の遮光マスク５５に対応する。
【０１２９】
本構造では、ベース幅がトレンチ深さで決まるため、ベース幅を十分に狭くすることができ、コレクタ電流を大きくすることができる。また、ｐ型半導体基板をコレクタとすることで、ベース電流を低減することができる。そのため、高い利得を実現することができる。
【０１３０】
導入する不純物の導電型を逆にすることで、ＮとＰを反転させることで、ｎｐｎ型バイポーラトランジスタを形成することも可能である。
【０１３１】
以上の実施形態および変形例において、電位障壁層（ＰＢＬ１１）を形成した形態では、フォトダイオード部の高濃度埋め込み層下部で発生したキャリアの、フォトダイオードへの流れ込みを防ぐことができ、迷光の影響を低減することができる。その結果、余分な出力電流の流れ込みを防ぐことができ、所望の分光感度特性を実現することができる。
【０１３２】
また、トレンチと反射防止膜とを組み合わせて波長選択性を持たせた形態では、特にカラーセンサの場合、トレンチ深さによって波長の分離特性を向上させて高性能のカラーセンサが実現可能である。このとき迷光の影響を防止または抑止したい場合は、同様に予め、電位障壁層（ＰＢＬ１１）を形成しておくとよい。
また、トレンチと反射防止膜の組み合わせは、フォトトランジスタの高性能化にも寄与し、また、遮光膜をさらに組み合わせることで通常のバイポーラトランジスタの形成も可能である。
【符号の説明】
【０１３３】
１…フォトダイオード部、２…ｎ型半導体領域、３…トレンチ、４,５…ｐ型半導体領域、６…ＳｉＯ２膜、７…Ｓｉ３Ｎ４膜、８…遮光膜、１０…ボディ領域、１１…ＰＢＬ（電位障壁層）、１２…半導体層、１３…ｐ型エピタキシャル層、１４…ｎ型エピタキシャル層、１５…ｐ型半導体領域、４１…反射防止膜、４２…第１絶縁膜、４３…第２絶縁膜、５５…遮光マスク。
【特許請求の範囲】
【請求項１】
第１導電型のボディ領域と、基板表面側の素子形成領域とを有する半導体基板と、
前記素子形成領域に形成された第２のフォトダイオードと、
素子形成領域内で前記第２のフォトダイオードの基板深部側に形成された第１のフォトダイオードと、
前記第１のフォトダイオードと前記ボディ領域との間に形成されたボディ領域より高濃度な第１導電型半導体領域であり、ボディ領域に対し電位障壁を形成する電位障壁層と、
を有する半導体光センサデバイス。
【請求項２】
前記第１のフォトダイオードのｐｎ接合を形成する第１導電型の第１半導体領域と第２導電型の第２半導体領域とが、この順で、前記電位障壁層の前記ボディ領域と反対側の面から基板表面にかけて形成され、
前記第２のフォトダイオードのｐｎ接合を形成するための第１導電型の第３半導体領域が、前記第２半導体領域の基板表面側部分に形成されている
請求項１に記載の半導体光センサデバイス。
【請求項３】
前記第１および第２のフォトダイオードからの２つの出力について、一方の出力をｋ（＞１）倍したものから他方の出力を減算し、または、一方の出力から他方の出力を（１／ｋ）倍したものを減算する半導体回路のトランジスタ部が、前記第１半導体領域と前記第２半導体領域に形成されている
請求項２に記載の半導体光センサデバイス。
【請求項４】
前記第１導電型がｐ型であり、前記第２導電型がｎ型である
請求項３に記載の半導体光センサデバイス。
【請求項５】
前記第２半導体領域が形成された前記半導体基板の表面部に一定の深さを有するトレンチが形成され、
前記トレンチの底面を含む基板表面側部分に第１導電型の前記第３半導体領域が形成されることで、トレンチ底面付近に前記第２のフォトダイオードが配置され、
前記トレンチの周囲の基板表面部分に第１導電型の第４半導体領域が形成され、当該第４半導体領域と前記第２半導体領域とのｐｎ接合によって第３のフォトダイオードが形成され、
前記トレンチ底面付近の前記第２のフォトダイオードよりも基板深部側に位置する、前記第１半導体領域と前記第２半導体領域とのｐｎ接合によって前記第１のフォトダイオードが形成されている
請求項２に記載の半導体光センサデバイス。
【請求項６】
前記第２のフォトダイオードと前記第３のフォトダイオードのカソード同士、アノード同士を短絡することで１つの並列フォトダイオードが形成され、
当該並列フォトダイオードの出力と、前記第１のフォトダイオードの出力について、一方の出力をｋ（＞１）倍したものから他方の出力を減算し、または、一方の出力から他方の出力を（１／ｋ）倍したものを減算する半導体回路のトランジスタ部が、前記第１〜第４半導体領域に形成されている
請求項５に記載の半導体光センサデバイス。
【請求項７】
前記第１導電型がｐ型であり、前記第２導電型がｎ型である
請求項６に記載の半導体光センサデバイス。
【請求項８】
前記第２のフォトダイオードと前記第１のフォトダイオード、前記第３のフォトダイオードと前記第１のフォトダイオードの組み合わせで、その各組における一方のフォトトランジスタの出力をｋ（＞１）倍したものから他方のフォトトランジスタの出力を減算し、または、一方のフォトトランジスタの出力から他方のフォトトランジスタの出力を（１／ｋ）倍したものを減算する半導体回路のトランジスタ部が、前記第１〜第４半導体領域に形成されている
請求項５に記載の半導体光センサデバイス。
【請求項９】
前記第１導電型がｎ型であり、前記第２導電型がｐ型である
請求項８に記載の半導体光センサデバイス。
【請求項１０】
第１導電型の半導体基板と、
前記半導体基板の表面部に形成され、一定の深さを有するトレンチと、
表面が前記トレンチの上面、側面および底面を含むようにトレンチ周囲の基板領域に形成された第２導電型の第２半導体領域と、
前記第２半導体領域の少なくとも下面に接する基板深部に形成された第１導電型の第１半導体領域と、
前記トレンチの底面を含む前記第２半導体領域の部分に形成された第１導電型の第３半導体領域と、
前記トレンチの上面を含む前記第２半導体領域の部分に形成された第１導電型の第４半導体領域と、
を有する半導体光センサデバイス。
【請求項１１】
前記トレンチの内部を充填し、基板表面全域を覆い、トレンチ部分と他の部分で厚さが異なる反射防止膜を有する
請求項１０に記載の半導体光センサデバイス。
【請求項１２】
前記第２半導体領域と前記第１半導体領域とのｐｎ接合によって長波長に感度ピークをもつ第１のフォトダイオードが形成され、
前記第２半導体領域と前記第４半導体領域とのｐｎ接合によって短波長に感度ピークをもつ第３のフォトダイオードが形成され、
前記第２半導体領域と前記第３半導体領域とのｐｎ接合によって、前記長波長と前記短波長の間に感度ピークをもつ第２のフォトダイオードが形成されている
請求項１１に記載の半導体光センサデバイス。
【請求項１３】
前記反射防止膜は、トレンチ内部を通る光の波長分布が、トレンチ外部の薄い部分を通る光の波長分布に比べて低波長側が抑圧されるように、その膜材料と厚さの組み合わせが規定された複数の積層膜から形成されている
請求項１２に記載の半導体光センサデバイス。
【請求項１４】
前記反射防止膜は、基板表面に形成されたシリコン酸化膜と、これより上層のシリコン窒化膜を含む
請求項１３に記載の半導体光センサデバイス。
【請求項１５】
前記第２のフォトダイオードと前記第１のフォトダイオード、前記第３のフォトダイオードと前記第１のフォトダイオードの組み合わせで、その各組における一方のフォトトランジスタの出力をｋ（＞１）倍したものから他方のフォトトランジスタの出力を減算し、または、一方のフォトトランジスタの出力から他方のフォトトランジスタの出力を（１／ｋ）倍したものを減算する半導体回路のトランジスタ部が、前記第１〜第４半導体領域に形成されている
請求項１２に記載の半導体光センサデバイス。
【請求項１６】
前記第１導電型がｐ型であり、前記第２導電型がｎ型である
請求項１５に記載の半導体光センサデバイス。
【請求項１７】
前記第２半導体領域および第３半導体領域の少なくとも一方と前記第１半導体領域とによって、バイポーラトランジスタのコレクタの一方とベース間のｐｎ接合が形成され、
前記第２半導体領域と前記第４半導体領域とによって、前記バイポーラトランジスタのエミッタとベース間のｐｎ接合が形成され、
ベース領域としての前記第２半導体領域と、エミッタとなる前記第４半導体領域とのｐｎ接合近傍で入射光量に応じて発生したキャリア電流を増幅するフォトトランジスタを有する
請求項１０に記載の半導体光センサデバイス。
【請求項１８】
前記トレンチの内部を充填し、基板表面全域を覆い、トレンチ部分と他の部分で厚さが異なる反射防止膜を有する
請求項１７に記載の半導体光センサデバイス。
【請求項１９】
前記反射防止膜は、トレンチ内部を通る光の波長分布で、トレンチ外部の薄い部分を通る光の波長分布に比べて透過光量が抑圧されるように、その膜材料と厚さの組み合わせが規定された複数の積層膜から形成されている
請求項１８に記載の半導体光センサデバイス。
【請求項１】
第１導電型のボディ領域と、基板表面側の素子形成領域とを有する半導体基板と、
前記素子形成領域に形成された第２のフォトダイオードと、
素子形成領域内で前記第２のフォトダイオードの基板深部側に形成された第１のフォトダイオードと、
前記第１のフォトダイオードと前記ボディ領域との間に形成されたボディ領域より高濃度な第１導電型半導体領域であり、ボディ領域に対し電位障壁を形成する電位障壁層と、
を有する半導体光センサデバイス。
【請求項２】
前記第１のフォトダイオードのｐｎ接合を形成する第１導電型の第１半導体領域と第２導電型の第２半導体領域とが、この順で、前記電位障壁層の前記ボディ領域と反対側の面から基板表面にかけて形成され、
前記第２のフォトダイオードのｐｎ接合を形成するための第１導電型の第３半導体領域が、前記第２半導体領域の基板表面側部分に形成されている
請求項１に記載の半導体光センサデバイス。
【請求項３】
前記第１および第２のフォトダイオードからの２つの出力について、一方の出力をｋ（＞１）倍したものから他方の出力を減算し、または、一方の出力から他方の出力を（１／ｋ）倍したものを減算する半導体回路のトランジスタ部が、前記第１半導体領域と前記第２半導体領域に形成されている
請求項２に記載の半導体光センサデバイス。
【請求項４】
前記第１導電型がｐ型であり、前記第２導電型がｎ型である
請求項３に記載の半導体光センサデバイス。
【請求項５】
前記第２半導体領域が形成された前記半導体基板の表面部に一定の深さを有するトレンチが形成され、
前記トレンチの底面を含む基板表面側部分に第１導電型の前記第３半導体領域が形成されることで、トレンチ底面付近に前記第２のフォトダイオードが配置され、
前記トレンチの周囲の基板表面部分に第１導電型の第４半導体領域が形成され、当該第４半導体領域と前記第２半導体領域とのｐｎ接合によって第３のフォトダイオードが形成され、
前記トレンチ底面付近の前記第２のフォトダイオードよりも基板深部側に位置する、前記第１半導体領域と前記第２半導体領域とのｐｎ接合によって前記第１のフォトダイオードが形成されている
請求項２に記載の半導体光センサデバイス。
【請求項６】
前記第２のフォトダイオードと前記第３のフォトダイオードのカソード同士、アノード同士を短絡することで１つの並列フォトダイオードが形成され、
当該並列フォトダイオードの出力と、前記第１のフォトダイオードの出力について、一方の出力をｋ（＞１）倍したものから他方の出力を減算し、または、一方の出力から他方の出力を（１／ｋ）倍したものを減算する半導体回路のトランジスタ部が、前記第１〜第４半導体領域に形成されている
請求項５に記載の半導体光センサデバイス。
【請求項７】
前記第１導電型がｐ型であり、前記第２導電型がｎ型である
請求項６に記載の半導体光センサデバイス。
【請求項８】
前記第２のフォトダイオードと前記第１のフォトダイオード、前記第３のフォトダイオードと前記第１のフォトダイオードの組み合わせで、その各組における一方のフォトトランジスタの出力をｋ（＞１）倍したものから他方のフォトトランジスタの出力を減算し、または、一方のフォトトランジスタの出力から他方のフォトトランジスタの出力を（１／ｋ）倍したものを減算する半導体回路のトランジスタ部が、前記第１〜第４半導体領域に形成されている
請求項５に記載の半導体光センサデバイス。
【請求項９】
前記第１導電型がｎ型であり、前記第２導電型がｐ型である
請求項８に記載の半導体光センサデバイス。
【請求項１０】
第１導電型の半導体基板と、
前記半導体基板の表面部に形成され、一定の深さを有するトレンチと、
表面が前記トレンチの上面、側面および底面を含むようにトレンチ周囲の基板領域に形成された第２導電型の第２半導体領域と、
前記第２半導体領域の少なくとも下面に接する基板深部に形成された第１導電型の第１半導体領域と、
前記トレンチの底面を含む前記第２半導体領域の部分に形成された第１導電型の第３半導体領域と、
前記トレンチの上面を含む前記第２半導体領域の部分に形成された第１導電型の第４半導体領域と、
を有する半導体光センサデバイス。
【請求項１１】
前記トレンチの内部を充填し、基板表面全域を覆い、トレンチ部分と他の部分で厚さが異なる反射防止膜を有する
請求項１０に記載の半導体光センサデバイス。
【請求項１２】
前記第２半導体領域と前記第１半導体領域とのｐｎ接合によって長波長に感度ピークをもつ第１のフォトダイオードが形成され、
前記第２半導体領域と前記第４半導体領域とのｐｎ接合によって短波長に感度ピークをもつ第３のフォトダイオードが形成され、
前記第２半導体領域と前記第３半導体領域とのｐｎ接合によって、前記長波長と前記短波長の間に感度ピークをもつ第２のフォトダイオードが形成されている
請求項１１に記載の半導体光センサデバイス。
【請求項１３】
前記反射防止膜は、トレンチ内部を通る光の波長分布が、トレンチ外部の薄い部分を通る光の波長分布に比べて低波長側が抑圧されるように、その膜材料と厚さの組み合わせが規定された複数の積層膜から形成されている
請求項１２に記載の半導体光センサデバイス。
【請求項１４】
前記反射防止膜は、基板表面に形成されたシリコン酸化膜と、これより上層のシリコン窒化膜を含む
請求項１３に記載の半導体光センサデバイス。
【請求項１５】
前記第２のフォトダイオードと前記第１のフォトダイオード、前記第３のフォトダイオードと前記第１のフォトダイオードの組み合わせで、その各組における一方のフォトトランジスタの出力をｋ（＞１）倍したものから他方のフォトトランジスタの出力を減算し、または、一方のフォトトランジスタの出力から他方のフォトトランジスタの出力を（１／ｋ）倍したものを減算する半導体回路のトランジスタ部が、前記第１〜第４半導体領域に形成されている
請求項１２に記載の半導体光センサデバイス。
【請求項１６】
前記第１導電型がｐ型であり、前記第２導電型がｎ型である
請求項１５に記載の半導体光センサデバイス。
【請求項１７】
前記第２半導体領域および第３半導体領域の少なくとも一方と前記第１半導体領域とによって、バイポーラトランジスタのコレクタの一方とベース間のｐｎ接合が形成され、
前記第２半導体領域と前記第４半導体領域とによって、前記バイポーラトランジスタのエミッタとベース間のｐｎ接合が形成され、
ベース領域としての前記第２半導体領域と、エミッタとなる前記第４半導体領域とのｐｎ接合近傍で入射光量に応じて発生したキャリア電流を増幅するフォトトランジスタを有する
請求項１０に記載の半導体光センサデバイス。
【請求項１８】
前記トレンチの内部を充填し、基板表面全域を覆い、トレンチ部分と他の部分で厚さが異なる反射防止膜を有する
請求項１７に記載の半導体光センサデバイス。
【請求項１９】
前記反射防止膜は、トレンチ内部を通る光の波長分布で、トレンチ外部の薄い部分を通る光の波長分布に比べて透過光量が抑圧されるように、その膜材料と厚さの組み合わせが規定された複数の積層膜から形成されている
請求項１８に記載の半導体光センサデバイス。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【公開番号】特開２０１１−１０９０３４（Ｐ２０１１−１０９０３４Ａ）
【公開日】平成２３年６月２日（２０１１．６．２）
【国際特許分類】
【出願番号】特願２００９−２６５４２２（Ｐ２００９−２６５４２２）
【出願日】平成２１年１１月２０日（２００９．１１．２０）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
【公開日】平成２３年６月２日（２０１１．６．２）
【国際特許分類】
【出願日】平成２１年１１月２０日（２００９．１１．２０）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
[ Back to top ]