半導体素子の製造方法
【課題】結晶成長装置へ負担をかけず、かつデバイス特性の劣化やばらつきを生じさせずに、凹型形状を表面に有する半導体部の表面にその凹型形状を維持して半導体層を成長した半導体素子を製造できる半導体素子の製造方法を提供すること。
【解決手段】（００１）面を有する底面と低指数面を有する内側面とで形成された凹型形状を表面に有する凹型半導体部を形成する凹型半導体部形成工程と、前記凹型半導体部の表面に、エチル基を有する成長原料を用いて、前記成長原料の再蒸発領域の温度で半導体層を成長する半導体層成長工程と、を含むことを特徴とする。
【解決手段】（００１）面を有する底面と低指数面を有する内側面とで形成された凹型形状を表面に有する凹型半導体部を形成する凹型半導体部形成工程と、前記凹型半導体部の表面に、エチル基を有する成長原料を用いて、前記成長原料の再蒸発領域の温度で半導体層を成長する半導体層成長工程と、を含むことを特徴とする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表面に凹型形状を有する半導体素子の製造方法に関するものである。
【背景技術】
【０００２】
従来より、完全分離閉じ込め構造（ＤＣＨ：Decoupled Confinement Heterostructure）を有する自己整合型（ＳＡＳ：Self-aligned Structure）の半導体レーザ素子（以下、ＤＣＨ−ＳＡＳ型半導体レーザ素子という）が開示されている（特許文献１参照）。以下、従来のＤＨＣ−ＳＡＳ型半導体レーザ素子の構造とその製造方法について説明する。
【０００３】
図８は、従来のＤＨＣ−ＳＡＳ型半導体レーザ素子の断面構造の一例を模式的に表した図である。この半導体レーザ素子４００を製造する場合、表面が結晶面の（００１）面で導電型がｎ型のＧａＡｓ基板４０１上に、有機金属気相成長（Metal Organic Chemical Vapor Deposition：MOCVD）法、有機金属分子ビームエピタキシー（Metal Organic Molecular Beam Epitaxy：MOMBE）法、あるいはガスソースＭＢＥ法により、導電型がｎ型のｎ−ＧａＡｓバッファー層４０２、ｎ−ＡｌＧａＡｓクラッド層４０３、ｎ−ＧａＡｓ光導波路層４０４、ｎ−ＡｌＧａＡｓキャリアブロック層４０５を成長させる。つぎに、ｎ−ＡｌＧａＡｓキャリアブロック層４０５上に、ＩｎＧａＡｓからなる井戸層とＧａＡｓからなる障壁層とを有するＩｎＧａＡｓ／ＧａＡｓ量子井戸層４０６を成長する。つぎに、ＩｎＧａＡｓ／ＧａＡｓ量子井戸層４０６上に、導電型がｐ型のｐ−ＡｌＧａＡｓキャリアブロック層４０７、ｐ−ＧａＡｓ光導波路層４０８を成長する。
【０００４】
つぎに、ｐ−ＧａＡｓ光導波路層４０８上にｎ−ＧａＡｓ層を成長し、フォトリソグラフィーとエッチングによりこのｎ−ＧａＡｓ層の一部を除去して、奥行き方向に延びたストライプ状の電流ブロック層４０９ａ、４０９ｂを形成する。このとき、エッチングにより露出したｐ−ＧａＡｓ光導波路層４０８の表面がストライプ状の底面を構成し、電流ブロック層４０９ａ、４０９ｂの側面が内側面を構成する凹型形状が形成される。ｐ−ＧａＡｓ光導波路層４０８の表面は（００１）面である。一方、電流ブロック層４０９ａ、４０９ｂの側面は（１１１）面などの低指数面であり、（００１）面に対して傾斜を有する。なお、本明細書において低指数面とは、（１１１）面ないし（３１１）面の結晶面を意味する。そして、（００１）面に対する傾斜角度が（３１１）面より小さい（５１１）面、（７１１）などの結晶面を高指数面という。
【０００５】
つぎに、ｐ−ＧａＡｓ光導波路層４０８の露出した表面ならびに電流ブロック層４０９ａ、４０９ｂの表面および側面にｐ−ＡｌＧａＡｓクラッド層４１２、ｐ−ＧａＡｓクラッド層４１３、ｐ−ＧａＡｓコンタクト層４１４を順次成長する。そして、ＧａＡｓ基板４０１の底面にＡｕＧｅＮｉ／Ａｕからなるｎ側電極を形成し、ｐ−ＧａＡｓコンタクト層４１４の表面にＴｉ／Ｐｔ／Ａｕからなるｐ側電極を形成した後、所定の大きさに切断して、半導体レーザ素子４００とする。電極からの電流注入によりＩｎＧａＡｓ／ＧａＡｓ量子井戸層４０６から発生する光は、ｎ−ＧａＡｓ光導波路層４０４とｐ−ＧａＡｓ光導波路層４０８とにより積層方向に閉じ込められ、電流ブロック層４０９ａ、４０９ｂにより積層方向と垂直の方向に閉じ込められる。
【０００６】
しかし、従来は、ｐ−ＡｌＧａＡｓクラッド層４１２、ｐ−ＧａＡｓクラッド層４１３、ｐ−ＧａＡｓコンタクト層４１４の形状が所望の形状にならない場合があった。図９は、図８に示すｐ−ＡｌＧａＡｓクラッド層４１２の形状を説明する図である。ｐ−ＧａＡｓ光導波路層４０８の表面が底面４１０ｃを構成し、電流ブロック層４０９ａ、４０９ｂの側面が内側面４１０ａ、４１０ｂを構成する凹型形状４１０を有する部分の上にｐ−ＡｌＧａＡｓクラッド層４１２を成長する場合を考える。すると、ｐ−ＡｌＧａＡｓクラッド層４１２の表面の凹型形状は、凹型形状４１０の形状が維持されず、ｐ−ＡｌＧａＡｓクラッド層４１２のように内側面が底面に対して傾斜角度が小さい高指数面となって底面の幅が狭くなったり、ｐ−ＡｌＧａＡｓクラッド層４１２´のように内側面と底面が同じ厚さで成長することにより底面の幅が狭くなったりする場合があった。
【０００７】
このようにｐ−ＡｌＧａＡｓクラッド層４１２の表面が底面が狭い凹型形状になると、素子の特性が所望の特性にならない場合がある。
【０００８】
そこで、凹型形状を表面に有する半導体部の表面にその凹型形状を維持して半導体層を成長させるために、高温で半導体層を成長したり、成長原料においてＩＩＩ族元素であるＧａに対するＶ族元素であるＡｓの比を高くしたいわゆる高Ｖ／ＩＩＩ比として半導体層を成長したりするなどの方法が取られていた。
【０００９】
【特許文献１】特開２００３−１５２２７９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、高温や高Ｖ／ＩＩＩ比の成長条件下では、結晶成長装置への負荷が非常に大きくなる。また、高Ｖ／ＩＩＩ比の成長条件下では、結晶成長装置に備えらえた下流配管やフィルターへのＡｓなどを含むＶ族化合物の付着が激しくなり、装置のメンテナンス周期が非常に短い物となり、製造効率の低下を引き起こすという問題があった。また、高温での成長条件下では、成長した異なる半導体層間でのドーパントの拡散や混晶化が促進され、その結果製造する素子の特性の劣化やばらつきが生じるという問題があった。
【００１１】
本発明は、上記に鑑みてなされたものであって、結晶成長装置に負担をかけず、かつ素子特性の劣化やばらつきを生じさせずに、凹型形状を表面に有する半導体部の表面にその凹型形状を維持して半導体層を成長した半導体素子を製造できる半導体素子の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１２】
上述した課題を解決し、目的を達成するために、本発明に係る半導体素子の製造方法は、（００１）面を有する底面と低指数面を有する内側面とで形成された凹型形状を表面に有する凹型半導体部を形成する凹型半導体部形成工程と、前記凹型半導体部の表面に、エチル基を有する成長原料を用いて、前記成長原料の再蒸発領域の温度で半導体層を成長する半導体層成長工程と、を含むことを特徴とする。
【００１３】
また、この発明に係る半導体素子の製造方法は、上記発明において、前記半導体層は、ＧａＡｓまたはＡｌＧａＡｓのいずれかからなることを特徴とする。
【００１４】
また、この発明に係る半導体素子の製造方法は、上記発明において、前記成長原料は、トリエチルガリウムまたはトリエチル砒素であることを特徴とする。
【００１５】
また、この発明に係る半導体素子の製造方法は、上記発明において、前記半導体層成長工程は、ジエチル亜鉛を用いて前記半導体層に亜鉛を添加することを特徴とする。
【００１６】
また、この発明に係る半導体素子の製造方法は、上記発明において、前記半導体層に炭素を５×１０16ｃｍ-3以上２×１０18ｃｍ-3以下の濃度で添加することを特徴とする。
【００１７】
また、この発明に係る半導体素子の製造方法は、上記発明において、前記半導体層成長工程は、有機金属気相成長法、有機金属分子ビームエピタキシー法、ガスソース分子ビームエピタキシー法のいずれか一つを用いることを特徴とする。
【００１８】
また、この発明に係る半導体素子の製造方法は、上記発明において、前記凹型半導体部形成工程は、半導体基板上に該半導体基板と同一の導電型を有する下部クラッド層および下部光導波路層を成長し、前記下部光導波路層上に活性層を成長し、前記活性層上に前記半導体基板とは反対の導電型を有する上部光導波路層を成長する積層成長工程と、前記上部光導波路層上に、前記半導体基板と同一の導電型を有する電流ブロック層を、前記上部光導波路層の表面が前記凹型形状の底面を構成し、該電流ブロック層の側面が前記凹型形状の内側面を構成するように形成する電流ブロック層形成工程と、を含み、前記半導体層成長工程は、前記半導体基板とは反対の導電型を有する上部クラッド層を成長することを特徴とする。
【００１９】
また、この発明に係る半導体素子の製造方法は、上記発明において、前記凹型半導体部形成工程は、半導体基板上に前記凹型形状を形成し、前記半導体層成長工程は、前記半導体基板上に該半導体基板と同一の導電型を有する下部クラッド層および下部光導波路層を成長し、前記下部光導波路層上に活性層を成長し、前記活性層上に前記半導体基板とは反対の導電型を有する上部光導波路層を成長する積層成長工程と、前記上部光導波路層上に、前記半導体基板と同一の導電型を有する電流ブロック層を、前記上部光導波路層の表面が凹型形状の底面を構成し、該電流ブロック層の側面が凹型形状の内側面を構成するように形成する電流ブロック層形成工程と、前記半導体基板とは反対の導電型を有する上部クラッド層を成長する上部クラッド層成長工程と、を含むことを特徴とする。
【００２０】
また、この発明に係る半導体素子の製造方法は、上記発明において、前記積層成長工程は、前記下部光導波路層と前記活性層との間に前記半導体基板と同一の導電型を有する下部キャリアブロック層を成長し、前記活性層と前記上部導波路層との間に前記半導体基板とは反対の導電型を有する上部キャリアブロック層を成長するキャリアブロック層成長工程を含むことを特徴とする。
【００２１】
また、この発明に係る半導体素子の製造方法は、上記発明において、前記電流ブロック層形成工程は、前記上部光導波路層上に成長した半導体層をエッチングして前記電流ブロック層を形成することを特徴とする。
【００２２】
また、この発明に係る半導体素子の製造方法は、上記発明において、前記電流ブロック層形成工程は、前記上部光導波路層上の所定の領域に半導体層を選択的に成長して前記電流ブロック層を形成することを特徴とする。
【発明の効果】
【００２３】
本発明によれば、エチル基を有する成長原料を用いてこの成長原料の再蒸発領域の温度で半導体層を成長するので、従来より成長温度が低温で成長原料が低Ｖ／ＩＩＩ比であっても、凹型形状を表面に有する半導体部の表面にその凹型形状を維持して半導体層を成長することができる。その結果、結晶成長装置へ負担をかけず、かつ素子特性の劣化やばらつきを生じさせずに半導体素子を製造できるという効果を奏する。
【発明を実施するための最良の形態】
【００２４】
以下に、図面を参照して本発明に係る半導体素子の製造方法の実施の形態を詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。
【００２５】
（実施の形態１）
図１は、本発明の実施の形態１に係る半導体素子の製造方法を説明する図である。本実施の形態１に係る半導体素子の製造方法は、ＤＣＨ−ＳＡＳ型の半導体レーザ素子を製造する方法である。
【００２６】
まず、ＭＯＣＶＤ法を用いて、（００１）面を有し導電型がｎ型のＧａＡｓ基板１０１上に、導電型がｎ型のｎ−ＧａＡｓバッファー層１０２、ｎ−ＡｌＧａＡｓクラッド層１０３、ｎ-ＧａＡｓ光導波路層１０４、ｎ−ＡｌＧａＡｓキャリアブロック層１０５を成長し、ＩｎＧａＡｓからなる井戸層とＧａＡｓからなる障壁層とを有するＩｎＧａＡｓ/ＧａＡｓ量子井戸層１０６を成長し、導電型がｐ型のｐ−ＡｌＧａＡｓキャリアブロック層１０７、ｐ−ＧａＡｓ光導波路層１０８を成長する（ステップＳ１１）。ＩｎＧａＡｓ/ＧａＡｓ量子井戸層１０６における井戸層は１層あるいは２層以上の複数層のいずれでもよい。このときの成長原料はトリメチルガリウム（ＴＭＧａ：（ＣＨ3）3Ｇａ）、アルシン（ＡｓＨ3）、トリメチルアルミニウム（ＴＭＡ：（ＣＨ3）3Ａｌ）、トリメチルインジウム（ＴＭＩ：（ＣＨ3）3Ａｌ）などを用いる。
【００２７】
つぎに、ｐ−ＧａＡｓ光導波路層１０８上にＳｉＯ2またはＳｉＮxからなるパッシベーション膜を形成し、フォトリソグラフィーとエッチングにより、電流経路となる領域に奥行き方向に延びたストライプ状のパッシベーション膜を残す。つぎに、パッシベーション膜を除去した領域にｎ−ＡｌＧａＡｓ層およびｎ−ＧａＡｓ層の２層からなる電流ブロック層１０９ａ、１０９ｂを選択的に成長する。その後、ｐ−ＧａＡｓ光導波路層１０８の表面に残したパッシベーション膜を除去する。その結果、ｐ−ＧａＡｓ光導波路層１０８の表面を底面１１０ｃとし、電流ブロック層１０９ａ、１０９ｂの側面を内側面１１０ａ、１１０ｂとするストライプ状の凹型形状１１０を有する凹型半導体部１１１が形成される（ステップＳ１２）。内側面１１０ａ、１１０ｂは低指数面である（１１１）面であり、（１００）面に対して約５５度の傾斜を有する。
【００２８】
つぎに、凹型半導体部１１１の表面に、ＴＭＧａ、ＡｓＨ3と、エチル基を有する成長原料であるトリエチルガリウム（ＴＥＧａ：（Ｃ2Ｈ5）3Ｇａ）、トリエチル砒素（ＴＥＡｓ：（Ｃ2Ｈ5）3Ａｓ）とｐ型ドーパントである亜鉛を含むジエチル亜鉛（ＤＥＺｎ：（Ｃ2Ｈ5）2Ｚｎ）、ジメチル亜鉛（ＤＭＺｎ：（ＣＨ3）2Ｚｎ）を用いて、ＴＥＧａの再蒸発領域の温度である６００℃から７００℃でｐ−ＡｌＧａＡｓクラッド層１１２、ｐ−ＧａＡｓクラッド層１１３、ｐ−ＧａＡｓコンタクト層１１４を成長する。そして、ＧａＡｓ基板１０１の底面にＡｕＧｅＮｉ／Ａｕからなるｎ側電極を形成し、ｐ−ＧａＡｓコンタクト層１１４の表面にＴｉ／Ｐｔ／Ａｕからなるｐ側電極を形成した後、所定の大きさに切断して、半導体レーザ素子１００とする（ステップＳ１３）。
【００２９】
エチル基を有する成長原料を用いて、成長原料の再蒸発領域の温度でｐ−ＡｌＧａＡｓクラッド層１１２、ｐ−ＧａＡｓクラッド層１１３、ｐ−ＧａＡｓコンタクト層１１４を成長すると、これらの成長した半導体層の表面においても凹型半導体部１１１が有する凹型形状１１０の形状が維持される。この作用について以下に説明する。
【００３０】
図２は、ＭＯＣＶＤ法を用い、成長原料をＴＥＧａとＴＭＧａとしてＧａＡｓからなる半導体層を成長する場合の、成長温度と（００１）面の成長速度との関係を示す図である。半導体層の成長温度は反応律則領域、供給律則領域、再蒸発領域に分類される。反応律則領域とは、成長速度が成長原料の分解速度により律則される温度領域である。また、供給律則領域とは、成長原料が１００％分解され、成長速度が成長原料の供給速度により律則される温度領域である。また、再蒸発領域とは、基板表面に堆積したＧａが再蒸発することにより成長速度が低下する温度領域である。
【００３１】
ＴＥＧａはエチル基の性質により分解温度が低いので、図２に示すように、ＴＥＧａの反応律則領域Ｔ１、供給律則領域Ｔ２、再蒸発領域Ｔ３は、それぞれＴＭＧａの反応律則領域Ｔ４、供給律則領域Ｔ５、再蒸発領域Ｔ６よりも小さい。ＴＭＧａの再蒸発領域Ｔ６の下限は約８３０℃であり、上限はＭＯＣＶＤ装置に依存するが例えば９５０℃である。一方、ＴＥＧａの再蒸発領域Ｔ３の下限は約６００℃であり、再蒸発領域Ｔ６の下限より２３０℃程度低い。
【００３２】
従来は、特に大型の結晶成長装置においては、半導体層の成長速度が速いＴＭＧａを成長原料として用いていたので、再蒸発領域の温度で半導体層を成長する場合は成長温度を高くする必要があった。しかし、本実施の形態１においては、再蒸発領域の温度が低いＴＥＧａを用いて、再蒸発領域の温度で半導体層を成長する。その結果、従来より成長温度が低温で成長原料が低Ｖ／ＩＩＩ比であっても、凹型半導体部１１１上に成長したｐ−ＡｌＧａＡｓクラッド層１１２、ｐ−ＧａＡｓクラッド層１１３、ｐ−ＧａＡｓコンタクト層１１４の各表面において、凹型半導体部１１１の凹型形状１１０が維持される。
【００３３】
なお、図３に示すように、半導体層の成長は、ＴＥＧａ分子Ｍ１が基板表面Ｓの近傍でＧａ原子Ｍ２とエチル基Ｍ３に分解し、Ｇａ原子Ｍ２が基板表面Ｓ上に堆積することにより起こる。しかし、ＴＥＧａの再蒸発領域Ｔ３の温度においては、Ｇａ原子Ｍ２の一部が基板表面Ｓの近傍に存在するエチル基Ｍ３と再び結合して、ＴＥＧａ分子Ｍ４として再蒸発すると考えられる。発明者は、鋭意検討した結果、このような再蒸発がおこることにより、成長する半導体層において凹型形状の内側面がもとの内側面よりも傾斜の緩やかな結晶面にはならないと考えた。
【００３４】
なお、本実施の形態１のように、成長原料がＴＥＧａとＴＭＧａとを混合させたものでも、上記のようなエチル基によるＧａの再蒸発が起きるので本発明の効果が得られる。図２に示すようにＴＥＧａとＴＭＧａとでは成長速度に差があるが、例えば３μｍ／ｈの成長速度を得るための成長原料の供給量は、ＴＥＧａの場合は毎分５００〜１０００ｍｌであり、ＴＭＧａの場合は毎分５０ｍｌである。したがって、所望の成長速度に応じて、ＴＥＧａとＴＭＧａの混合比を調整することができる。たとえば、３μｍ／ｈの成長速度を得るために、ＴＥＧａとＴＭＧａの混合比は６：４程度とすることができる。
【００３５】
本発明の効果を確認するために、本実施の形態１に係る製造方法で製造される表面の凹型形状を維持して半導体層を成長する半導体レーザ素子と、従来例の製造方法で製造される成長する半導体層の凹型形状の底面が狭くなる半導体レーザ素子のそれぞれから放出されるレーザ光のビーム形状について、シミュレーションにより計算した。
【００３６】
図４は、シミュレーションに用いた半導体レーザ素子１２０の構造を示す図である。シミュレーションに用いた主なパラメータは以下のとおりである。電流ブロック層１２２ａ、１２２ｂのｎ−Ａｌ0.09ＧａＡｓ層およびｎ−ＧａＡｓ層の厚さ：１８０ｎｍおよび５０ｎｍ、ｐ−ＧａＡｓクラッド層１２３の厚さ：３５０ｎｍ、ｐ−Ａｌ0.16ＧａＡｓクラッド層１２４の厚さ：５０ｎｍ、ｐ−Ａｌ0.32ＧａＡｓコンタクト層１２５の厚さ：７８０ｎｍである。また、本実施の形態１の場合は、底面の幅１２６の値を３．２μｍ、内側面の積層面方向の幅１２７の値を０μｍとし、従来例の場合は、底面の幅１２６の値を２．０μｍ、内側面の積層面方向の幅１２７の値を０．６μｍとした。なお、積層部１２１は、図１に示す半導体レーザ素子と同様にＧａＡｓ基板ないしｐ−ＧａＡｓ光導波路層が積層された構造を有する。
【００３７】
図５は、本実施の形態１に係る製造方法と従来例の製造方法のそれぞれを用いて製造される半導体レーザ素子から放出されるレーザ光のビーム形状を示す図である。なお、横軸はレーザ光の光強度が最大となる中心位置からの距離であり、縦軸は光強度である。図５に示すように、本実施の形態１に係る製造方法で製造される半導レーザ素子は、ビーム形状が望ましい単峰型となるが、従来例の製造方法で製造される半導体レーザ素子は、ビーム形状が二つに分離したピークを有する望ましくない形状となることが確認された。
【００３８】
以上説明したように、本実施の形態１に係る半導体レーザ素子の製造方法によれば、ＴＥＧａを成長原料としてＴＥＧａの再蒸発領域の温度で半導体層を成長するので、従来より成長温度が低温で成長原料が低Ｖ／ＩＩＩ比であっても、凹型形状を表面に有する半導体部の表面にその凹型形状を維持ながら半導体層を成長して半導体レーザ素子を製造することができる。その結果、半導体レーザ素子の製造の際に結晶成長装置へ負担をかけないので、装置のメンテナンス周期を長くでき、製造効率の低下を防止できる。また、成長した異なる半導体層間でのドーパントの拡散や混晶化が抑制され、その結果製造する素子の特性の劣化やばらつきが生じない。さらに、層方向の光閉じ込めを行うための電流ブロック層とｐ−ＡｌＧａＡｓクラッド層との屈折率差を安定化させることができるため、素子の製造歩留まりの安定化を図ることも可能となる。
【００３９】
（実施の形態２）
つぎに、本発明の実施の形態２に係る半導体素子の製造方法について説明する。本実施の形態２に係る半導体素子の製造方法は、実施の形態１に係るＤＣＨ−ＳＡＳ型の半導体レーザ素子の製造方法とほぼ同様であるが、半導体層を成長しそれをエッチングして電流ブロック層を形成する点が異なる。
【００４０】
図６は、本実施の形態２に係る半導体素子の製造方法を説明する図である。まず、実施の形態１と同様に、ＭＯＣＶＤ法を用いて、（００１）面を有し導電型がｎ型のＧａＡｓ基板２０１上に、ｎ−ＧａＡｓバッファー層２０２、ｎ−ＡｌＧａＡｓクラッド層２０３、ｎ-ＧａＡｓ光導波路層２０４、ｎ−ＡｌＧａＡｓキャリアブロック層２０５、ＩｎＧａＡｓ/ＧａＡｓ量子井戸層２０６、ｐ−ＡｌＧａＡｓキャリアブロック層２０７、ｐ−ＧａＡｓ光導波路層２０８を成長する。そして、ｐ−ＧａＡｓ光導波路層２０８上に、ｎ−ＧａＡｓ層２０９を成長する（ステップＳ２１）。
【００４１】
つぎに、ｎ−ＧａＡｓ層２０９上にＳｉＯ2またはＳｉＮxからなるパッシベーション膜を形成し、フォトリソグラフィーとエッチングにより電流経路となるストライプ状の領域のパッシベーション膜を除去し、さらにパッシベーション膜を除去した領域のｎ−ＧａＡｓ層２０９をエッチングにより除去して電流ブロック層２０９ａ、２０９ｂを形成し、その後電流ブロック層２０９ａ、２０９ｂ上のパッシベーション膜を除去する。その結果、ｐ−ＧａＡｓ光導波路層２０８の露出した表面を底面２１０ｃとし、電流ブロック層２０９ａ、２０９ｂの側面を内側面２１０ａ、２１０ｂとするストライプ状の凹型形状２１０を有する凹型半導体部２１１が形成される（ステップＳ２２）。内側面２１０ａ、２１０ｂは低指数面である（１１１）面である。
【００４２】
つぎに、凹型半導体部２１１の表面に、ＴＭＧａ、ＡｓＨ3、ＤＭＺｎ、ＴＥＧａ、ＴＥＡｓ、ＤＥＺｎを用いて、ＴＥＧａの再蒸発領域の温度である６００℃から７００℃でｐ−ＡｌＧａＡｓクラッド層２１２、ｐ−ＧａＡｓクラッド層２１３、ｐ−ＧａＡｓコンタクト層２１４を成長する（ステップＳ２３）。そして、ＧａＡｓ基板２０１の底面にＡｕＧｅＮｉ／Ａｕからなるｎ側電極を形成し、ｐ−ＧａＡｓコンタクト層２１４の表面にＴｉ／Ｐｔ／Ａｕからなるｐ側電極を形成した後、所定の大きさに切断して、半導体レーザ素子２００とする。
【００４３】
本実施の形態２に係る半導体レーザ素子の製造方法によれば、実施の形態１の場合と同様に、半導体レーザ素子の製造の際に結晶成長装置へ負担をかけないので、装置のメンテナンス周期を長くでき、製造効率の低下を防止できる。また、製造する素子の特性の劣化やばらつきが生じない。また、素子の製造歩留まりの安定化を図ることも可能となる。
【００４４】
（実施の形態３）
つぎに、本発明の実施の形態３に係る半導体素子の製造方法について説明する。本実施の形態３に係る半導体素子の製造方法は、実施の形態１に係るＤＣＨ−ＳＡＳ型の半導体レーザ素子の製造方法とほぼ同様であるが、ＧａＡｓ基板の表面を凹型形状に加工してから半導体層の積層を行う点と、ｐ型ドーパントとして炭素を添加する点が異なる。
【００４５】
図７は、本実施の形態３に係る半導体素子の製造方法を説明する図である。まず、（００１）面を有し導電型がｎ型のＧａＡｓ基板３０１上にＳｉＯ2またはＳｉＮxからなるパッシベーション膜を形成し、フォトリソグラフィーとエッチングにより所定のストライプ状の領域のパッシベーション膜を除去し、さらにパッシベーション膜を除去した領域のＧａＡｓ基板３０１をエッチングにより加工することによって、（００１）面を有する底面３１０ｃと、（１１１）面を有する内側面３１０ａ、３１０ｂとで形成されたストライプ状の凹型形状３１０を表面に複数有する凹型半導体部３１１を形成する（ステップＳ３１）。
【００４６】
つぎに、実施の形態１と同様に、ＭＯＣＶＤ法を用いて、ＧａＡｓ基板３０１の凹型半導体部３１１の表面に、ＴＭＧａ、ＡｓＨ3、ＴＥＧａ、ＴＥＡｓを用いて、ＴＥＧａの再蒸発領域の温度である６００℃から７００℃でｎ−ＧａＡｓバッファー層３０２、ｎ−ＡｌＧａＡｓクラッド層３０３、ｎ-ＧａＡｓ光導波路層３０４、ｎ−ＡｌＧａＡｓキャリアブロック層３０５、ＩｎＧａＡｓ/ＧａＡｓ量子井戸層３０６を成長する。さらに、上記成長原料およびｐ型ドーパントである炭素を含む四臭化炭素（ＣＢｒ4）を用いて、ｐ−ＡｌＧａＡｓキャリアブロック層３０７、ｐ−ＧａＡｓ光導波路層３０８を成長する。そして、実施の形態１と同様の方法で、ｐ−ＧａＡｓ光導波路層３０８上に、電流ブロック層３０９ａ、３０９ｂを形成する（ステップＳ３２）。その結果、実施の形態１と同様に、ｐ−ＧａＡｓ光導波路層３０８の露出した表面を底面とし、電流ブロック層３０９ａ、３０９ｂの側面を内側面とするストライプ状の凹型形状が形成される。
【００４７】
つぎに、ｐ−ＧａＡｓ光導波路層３０８の露出した表面と電流ブロック層３０９ａ、３０９ｂの表面および側面との上に、ＴＭＧａ、ＡｓＨ3、ＴＥＧａ、ＴＥＡｓ、ＣＢｒ4を用いて、ＴＥＧａの再蒸発領域の温度である６００℃から７００℃でｐ−ＡｌＧａＡｓクラッド層３１２、ｐ−ＧａＡｓクラッド層３１３、ｐ−ＧａＡｓコンタクト層３１４を成長する。そして、ＧａＡｓ基板３０１の底面にＡｕＧｅＮｉ／Ａｕからなるｎ側電極を形成し、ｐ−ＧａＡｓコンタクト層３１４の表面にＴｉ／Ｐｔ／Ａｕからなるｐ側電極を形成した後、所定の大きさに切断して、半導体レーザ素子３００とする（ステップＳ３３）。
【００４８】
本実施の形態３に係る半導体レーザ素子の製造方法によれば、実施の形態１の場合と同様に、半導体レーザ素子の製造の際に結晶成長装置へ負担をかけないので、装置のメンテナンス周期を長くでき、製造効率の低下を防止できる。また、製造する素子の特性の劣化やばらつきが生じない。また、素子の製造歩留まりの安定化を図ることも可能となる。
【００４９】
さらに、ｐ型ドーパントである炭素は拡散係数が小さく、他の半導体層に拡散しにくいので、成長する各半導体層を所定のキャリア濃度に保つことができる。その結果、製造する素子の特性の劣化やばらつきが一層抑制される。また、ＴＥＧａの再蒸発領域である６００〜７００℃は、半導体層に炭素を高濃度で効率的に添加できる温度領域である。その結果、炭素を５×１０16ｃｍ-3以上２×１０18ｃｍ-3以下という好ましい濃度で添加して各半導体層を成長することができる。
【００５０】
なお、上記の実施の形態１または２においては、ｐ型ドーパントとして亜鉛を用いるが、実施の形態３と同様に炭素を用いてもよい。また、実施の形態３においては、実施の形態１と同様に電流ブロック層を選択成長により形成するが、実施の形態２と同様に、エッチングにより形成してもよい。また、実施の形態１〜３においては、ＭＯＣＶＤ法を用いて半導体層を成長するが、ＭＯＭＢＥ法やガスソースＭＢＥ法を用いてもよい。また、実施の形態１〜３においては、成長原料としてＴＥＧａ、ＴＥＡｓにＴＭＧａ、ＡｓＨ3を混合したものを用いるが、ＴＥＧａ、ＴＥＡｓなどのエチル基を有する成長原料のみを用いてもよい。また、実施の形態１〜３においては、ＤＣＨ構造を有する半導体レーザ素子を製造するが、ＳＨＣ（Separate Confinement Heterostructure）構造を有する半導体レーザ素子を製造する場合は、各キャリアブロック層を成長しなくてもよい。また、実施の形態１〜３は、半導体レーザ素子を製造する製造方法であるが、本発明によれば、凹型の表面形状を有する凹型半導体部の表面に凹型形状を維持したまま半導体層を成長した構造を有する様々な電子デバイス用の半導体素子を製造することができる。
【図面の簡単な説明】
【００５１】
【図１】本発明の実施の形態１に係る半導体素子の製造方法を説明する図である。
【図２】成長温度と（００１）面の成長速度との関係を示す図である。
【図３】ＴＥＧａの最蒸発を説明する図である。
【図４】シミュレーションに用いた半導体レーザ素子の構造を示す図である。
【図５】実施の形態１に係る製造方法と従来例の製造方法のそれぞれを用いて製造される半導体レーザ素子から放出されるレーザ光のビーム形状を示す図である。
【図６】本発明の実施の形態２に係る半導体素子の製造方法を説明する図である。
【図７】本発明の実施の形態３に係る半導体素子の製造方法を説明する図である。
【図８】従来のＤＨＣ−ＳＡＳ型半導体レーザ素子の断面構造の一例を模式的に表した図である。
【図９】図８に示すｐ−ＡｌＧａＡｓクラッド層の形状を説明する図である。
【符号の説明】
【００５２】
１００〜４００ 半導体レーザ素子
１０１〜４０１ ＧａＡｓ基板
１０２〜４０２ ｎ−ＧａＡｓバッファー層
１０３〜４０３ ｎ−ＡｌＧａＡｓクラッド層
１０４〜４０４ ｎ-ＧａＡｓ光導波路層
１０５〜４０５ ｎ−ＡｌＧａＡｓキャリアブロック層
１０６〜４０６ ＧａＡｓ/ＩｎＧａＡｓ量子井戸層
１０７〜４０７ ｐ−ＡｌＧａＡｓキャリアブロック層
１０８〜４０８ ｐ−ＧａＡｓ光導波路層
１０９ａ〜４０９ａ、１０９ｂ〜４０９ｂ 電流ブロック層
１１０〜４１０ 凹型形状
１１０ａ〜４１０ａ、１１０ｂ〜４１０ｂ 内側面
１１０ｃ〜４１０ｃ 底面
１１１〜４１１ 凹型半導体部
１１２〜４１２、４１２´ ｐ−ＡｌＧａＡｓクラッド層
１１３〜４１３ ｐ−ＧａＡｓクラッド層
１１４〜４１４ ｐ−ＧａＡｓコンタクト層
２０９ ｎ−ＧａＡｓ層
Ｍ１、Ｍ４ ＴＭＧａ分子
Ｍ２ Ｇａ原子
Ｍ３ エチル基
Ｓ 基板表面
Ｔ１、Ｔ４ 反応律則領域
Ｔ２、Ｔ５ 供給律則領域
Ｔ３、Ｔ６ 再蒸発領域
【技術分野】
【０００１】
本発明は、表面に凹型形状を有する半導体素子の製造方法に関するものである。
【背景技術】
【０００２】
従来より、完全分離閉じ込め構造（ＤＣＨ：Decoupled Confinement Heterostructure）を有する自己整合型（ＳＡＳ：Self-aligned Structure）の半導体レーザ素子（以下、ＤＣＨ−ＳＡＳ型半導体レーザ素子という）が開示されている（特許文献１参照）。以下、従来のＤＨＣ−ＳＡＳ型半導体レーザ素子の構造とその製造方法について説明する。
【０００３】
図８は、従来のＤＨＣ−ＳＡＳ型半導体レーザ素子の断面構造の一例を模式的に表した図である。この半導体レーザ素子４００を製造する場合、表面が結晶面の（００１）面で導電型がｎ型のＧａＡｓ基板４０１上に、有機金属気相成長（Metal Organic Chemical Vapor Deposition：MOCVD）法、有機金属分子ビームエピタキシー（Metal Organic Molecular Beam Epitaxy：MOMBE）法、あるいはガスソースＭＢＥ法により、導電型がｎ型のｎ−ＧａＡｓバッファー層４０２、ｎ−ＡｌＧａＡｓクラッド層４０３、ｎ−ＧａＡｓ光導波路層４０４、ｎ−ＡｌＧａＡｓキャリアブロック層４０５を成長させる。つぎに、ｎ−ＡｌＧａＡｓキャリアブロック層４０５上に、ＩｎＧａＡｓからなる井戸層とＧａＡｓからなる障壁層とを有するＩｎＧａＡｓ／ＧａＡｓ量子井戸層４０６を成長する。つぎに、ＩｎＧａＡｓ／ＧａＡｓ量子井戸層４０６上に、導電型がｐ型のｐ−ＡｌＧａＡｓキャリアブロック層４０７、ｐ−ＧａＡｓ光導波路層４０８を成長する。
【０００４】
つぎに、ｐ−ＧａＡｓ光導波路層４０８上にｎ−ＧａＡｓ層を成長し、フォトリソグラフィーとエッチングによりこのｎ−ＧａＡｓ層の一部を除去して、奥行き方向に延びたストライプ状の電流ブロック層４０９ａ、４０９ｂを形成する。このとき、エッチングにより露出したｐ−ＧａＡｓ光導波路層４０８の表面がストライプ状の底面を構成し、電流ブロック層４０９ａ、４０９ｂの側面が内側面を構成する凹型形状が形成される。ｐ−ＧａＡｓ光導波路層４０８の表面は（００１）面である。一方、電流ブロック層４０９ａ、４０９ｂの側面は（１１１）面などの低指数面であり、（００１）面に対して傾斜を有する。なお、本明細書において低指数面とは、（１１１）面ないし（３１１）面の結晶面を意味する。そして、（００１）面に対する傾斜角度が（３１１）面より小さい（５１１）面、（７１１）などの結晶面を高指数面という。
【０００５】
つぎに、ｐ−ＧａＡｓ光導波路層４０８の露出した表面ならびに電流ブロック層４０９ａ、４０９ｂの表面および側面にｐ−ＡｌＧａＡｓクラッド層４１２、ｐ−ＧａＡｓクラッド層４１３、ｐ−ＧａＡｓコンタクト層４１４を順次成長する。そして、ＧａＡｓ基板４０１の底面にＡｕＧｅＮｉ／Ａｕからなるｎ側電極を形成し、ｐ−ＧａＡｓコンタクト層４１４の表面にＴｉ／Ｐｔ／Ａｕからなるｐ側電極を形成した後、所定の大きさに切断して、半導体レーザ素子４００とする。電極からの電流注入によりＩｎＧａＡｓ／ＧａＡｓ量子井戸層４０６から発生する光は、ｎ−ＧａＡｓ光導波路層４０４とｐ−ＧａＡｓ光導波路層４０８とにより積層方向に閉じ込められ、電流ブロック層４０９ａ、４０９ｂにより積層方向と垂直の方向に閉じ込められる。
【０００６】
しかし、従来は、ｐ−ＡｌＧａＡｓクラッド層４１２、ｐ−ＧａＡｓクラッド層４１３、ｐ−ＧａＡｓコンタクト層４１４の形状が所望の形状にならない場合があった。図９は、図８に示すｐ−ＡｌＧａＡｓクラッド層４１２の形状を説明する図である。ｐ−ＧａＡｓ光導波路層４０８の表面が底面４１０ｃを構成し、電流ブロック層４０９ａ、４０９ｂの側面が内側面４１０ａ、４１０ｂを構成する凹型形状４１０を有する部分の上にｐ−ＡｌＧａＡｓクラッド層４１２を成長する場合を考える。すると、ｐ−ＡｌＧａＡｓクラッド層４１２の表面の凹型形状は、凹型形状４１０の形状が維持されず、ｐ−ＡｌＧａＡｓクラッド層４１２のように内側面が底面に対して傾斜角度が小さい高指数面となって底面の幅が狭くなったり、ｐ−ＡｌＧａＡｓクラッド層４１２´のように内側面と底面が同じ厚さで成長することにより底面の幅が狭くなったりする場合があった。
【０００７】
このようにｐ−ＡｌＧａＡｓクラッド層４１２の表面が底面が狭い凹型形状になると、素子の特性が所望の特性にならない場合がある。
【０００８】
そこで、凹型形状を表面に有する半導体部の表面にその凹型形状を維持して半導体層を成長させるために、高温で半導体層を成長したり、成長原料においてＩＩＩ族元素であるＧａに対するＶ族元素であるＡｓの比を高くしたいわゆる高Ｖ／ＩＩＩ比として半導体層を成長したりするなどの方法が取られていた。
【０００９】
【特許文献１】特開２００３−１５２２７９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、高温や高Ｖ／ＩＩＩ比の成長条件下では、結晶成長装置への負荷が非常に大きくなる。また、高Ｖ／ＩＩＩ比の成長条件下では、結晶成長装置に備えらえた下流配管やフィルターへのＡｓなどを含むＶ族化合物の付着が激しくなり、装置のメンテナンス周期が非常に短い物となり、製造効率の低下を引き起こすという問題があった。また、高温での成長条件下では、成長した異なる半導体層間でのドーパントの拡散や混晶化が促進され、その結果製造する素子の特性の劣化やばらつきが生じるという問題があった。
【００１１】
本発明は、上記に鑑みてなされたものであって、結晶成長装置に負担をかけず、かつ素子特性の劣化やばらつきを生じさせずに、凹型形状を表面に有する半導体部の表面にその凹型形状を維持して半導体層を成長した半導体素子を製造できる半導体素子の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１２】
上述した課題を解決し、目的を達成するために、本発明に係る半導体素子の製造方法は、（００１）面を有する底面と低指数面を有する内側面とで形成された凹型形状を表面に有する凹型半導体部を形成する凹型半導体部形成工程と、前記凹型半導体部の表面に、エチル基を有する成長原料を用いて、前記成長原料の再蒸発領域の温度で半導体層を成長する半導体層成長工程と、を含むことを特徴とする。
【００１３】
また、この発明に係る半導体素子の製造方法は、上記発明において、前記半導体層は、ＧａＡｓまたはＡｌＧａＡｓのいずれかからなることを特徴とする。
【００１４】
また、この発明に係る半導体素子の製造方法は、上記発明において、前記成長原料は、トリエチルガリウムまたはトリエチル砒素であることを特徴とする。
【００１５】
また、この発明に係る半導体素子の製造方法は、上記発明において、前記半導体層成長工程は、ジエチル亜鉛を用いて前記半導体層に亜鉛を添加することを特徴とする。
【００１６】
また、この発明に係る半導体素子の製造方法は、上記発明において、前記半導体層に炭素を５×１０16ｃｍ-3以上２×１０18ｃｍ-3以下の濃度で添加することを特徴とする。
【００１７】
また、この発明に係る半導体素子の製造方法は、上記発明において、前記半導体層成長工程は、有機金属気相成長法、有機金属分子ビームエピタキシー法、ガスソース分子ビームエピタキシー法のいずれか一つを用いることを特徴とする。
【００１８】
また、この発明に係る半導体素子の製造方法は、上記発明において、前記凹型半導体部形成工程は、半導体基板上に該半導体基板と同一の導電型を有する下部クラッド層および下部光導波路層を成長し、前記下部光導波路層上に活性層を成長し、前記活性層上に前記半導体基板とは反対の導電型を有する上部光導波路層を成長する積層成長工程と、前記上部光導波路層上に、前記半導体基板と同一の導電型を有する電流ブロック層を、前記上部光導波路層の表面が前記凹型形状の底面を構成し、該電流ブロック層の側面が前記凹型形状の内側面を構成するように形成する電流ブロック層形成工程と、を含み、前記半導体層成長工程は、前記半導体基板とは反対の導電型を有する上部クラッド層を成長することを特徴とする。
【００１９】
また、この発明に係る半導体素子の製造方法は、上記発明において、前記凹型半導体部形成工程は、半導体基板上に前記凹型形状を形成し、前記半導体層成長工程は、前記半導体基板上に該半導体基板と同一の導電型を有する下部クラッド層および下部光導波路層を成長し、前記下部光導波路層上に活性層を成長し、前記活性層上に前記半導体基板とは反対の導電型を有する上部光導波路層を成長する積層成長工程と、前記上部光導波路層上に、前記半導体基板と同一の導電型を有する電流ブロック層を、前記上部光導波路層の表面が凹型形状の底面を構成し、該電流ブロック層の側面が凹型形状の内側面を構成するように形成する電流ブロック層形成工程と、前記半導体基板とは反対の導電型を有する上部クラッド層を成長する上部クラッド層成長工程と、を含むことを特徴とする。
【００２０】
また、この発明に係る半導体素子の製造方法は、上記発明において、前記積層成長工程は、前記下部光導波路層と前記活性層との間に前記半導体基板と同一の導電型を有する下部キャリアブロック層を成長し、前記活性層と前記上部導波路層との間に前記半導体基板とは反対の導電型を有する上部キャリアブロック層を成長するキャリアブロック層成長工程を含むことを特徴とする。
【００２１】
また、この発明に係る半導体素子の製造方法は、上記発明において、前記電流ブロック層形成工程は、前記上部光導波路層上に成長した半導体層をエッチングして前記電流ブロック層を形成することを特徴とする。
【００２２】
また、この発明に係る半導体素子の製造方法は、上記発明において、前記電流ブロック層形成工程は、前記上部光導波路層上の所定の領域に半導体層を選択的に成長して前記電流ブロック層を形成することを特徴とする。
【発明の効果】
【００２３】
本発明によれば、エチル基を有する成長原料を用いてこの成長原料の再蒸発領域の温度で半導体層を成長するので、従来より成長温度が低温で成長原料が低Ｖ／ＩＩＩ比であっても、凹型形状を表面に有する半導体部の表面にその凹型形状を維持して半導体層を成長することができる。その結果、結晶成長装置へ負担をかけず、かつ素子特性の劣化やばらつきを生じさせずに半導体素子を製造できるという効果を奏する。
【発明を実施するための最良の形態】
【００２４】
以下に、図面を参照して本発明に係る半導体素子の製造方法の実施の形態を詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。
【００２５】
（実施の形態１）
図１は、本発明の実施の形態１に係る半導体素子の製造方法を説明する図である。本実施の形態１に係る半導体素子の製造方法は、ＤＣＨ−ＳＡＳ型の半導体レーザ素子を製造する方法である。
【００２６】
まず、ＭＯＣＶＤ法を用いて、（００１）面を有し導電型がｎ型のＧａＡｓ基板１０１上に、導電型がｎ型のｎ−ＧａＡｓバッファー層１０２、ｎ−ＡｌＧａＡｓクラッド層１０３、ｎ-ＧａＡｓ光導波路層１０４、ｎ−ＡｌＧａＡｓキャリアブロック層１０５を成長し、ＩｎＧａＡｓからなる井戸層とＧａＡｓからなる障壁層とを有するＩｎＧａＡｓ/ＧａＡｓ量子井戸層１０６を成長し、導電型がｐ型のｐ−ＡｌＧａＡｓキャリアブロック層１０７、ｐ−ＧａＡｓ光導波路層１０８を成長する（ステップＳ１１）。ＩｎＧａＡｓ/ＧａＡｓ量子井戸層１０６における井戸層は１層あるいは２層以上の複数層のいずれでもよい。このときの成長原料はトリメチルガリウム（ＴＭＧａ：（ＣＨ3）3Ｇａ）、アルシン（ＡｓＨ3）、トリメチルアルミニウム（ＴＭＡ：（ＣＨ3）3Ａｌ）、トリメチルインジウム（ＴＭＩ：（ＣＨ3）3Ａｌ）などを用いる。
【００２７】
つぎに、ｐ−ＧａＡｓ光導波路層１０８上にＳｉＯ2またはＳｉＮxからなるパッシベーション膜を形成し、フォトリソグラフィーとエッチングにより、電流経路となる領域に奥行き方向に延びたストライプ状のパッシベーション膜を残す。つぎに、パッシベーション膜を除去した領域にｎ−ＡｌＧａＡｓ層およびｎ−ＧａＡｓ層の２層からなる電流ブロック層１０９ａ、１０９ｂを選択的に成長する。その後、ｐ−ＧａＡｓ光導波路層１０８の表面に残したパッシベーション膜を除去する。その結果、ｐ−ＧａＡｓ光導波路層１０８の表面を底面１１０ｃとし、電流ブロック層１０９ａ、１０９ｂの側面を内側面１１０ａ、１１０ｂとするストライプ状の凹型形状１１０を有する凹型半導体部１１１が形成される（ステップＳ１２）。内側面１１０ａ、１１０ｂは低指数面である（１１１）面であり、（１００）面に対して約５５度の傾斜を有する。
【００２８】
つぎに、凹型半導体部１１１の表面に、ＴＭＧａ、ＡｓＨ3と、エチル基を有する成長原料であるトリエチルガリウム（ＴＥＧａ：（Ｃ2Ｈ5）3Ｇａ）、トリエチル砒素（ＴＥＡｓ：（Ｃ2Ｈ5）3Ａｓ）とｐ型ドーパントである亜鉛を含むジエチル亜鉛（ＤＥＺｎ：（Ｃ2Ｈ5）2Ｚｎ）、ジメチル亜鉛（ＤＭＺｎ：（ＣＨ3）2Ｚｎ）を用いて、ＴＥＧａの再蒸発領域の温度である６００℃から７００℃でｐ−ＡｌＧａＡｓクラッド層１１２、ｐ−ＧａＡｓクラッド層１１３、ｐ−ＧａＡｓコンタクト層１１４を成長する。そして、ＧａＡｓ基板１０１の底面にＡｕＧｅＮｉ／Ａｕからなるｎ側電極を形成し、ｐ−ＧａＡｓコンタクト層１１４の表面にＴｉ／Ｐｔ／Ａｕからなるｐ側電極を形成した後、所定の大きさに切断して、半導体レーザ素子１００とする（ステップＳ１３）。
【００２９】
エチル基を有する成長原料を用いて、成長原料の再蒸発領域の温度でｐ−ＡｌＧａＡｓクラッド層１１２、ｐ−ＧａＡｓクラッド層１１３、ｐ−ＧａＡｓコンタクト層１１４を成長すると、これらの成長した半導体層の表面においても凹型半導体部１１１が有する凹型形状１１０の形状が維持される。この作用について以下に説明する。
【００３０】
図２は、ＭＯＣＶＤ法を用い、成長原料をＴＥＧａとＴＭＧａとしてＧａＡｓからなる半導体層を成長する場合の、成長温度と（００１）面の成長速度との関係を示す図である。半導体層の成長温度は反応律則領域、供給律則領域、再蒸発領域に分類される。反応律則領域とは、成長速度が成長原料の分解速度により律則される温度領域である。また、供給律則領域とは、成長原料が１００％分解され、成長速度が成長原料の供給速度により律則される温度領域である。また、再蒸発領域とは、基板表面に堆積したＧａが再蒸発することにより成長速度が低下する温度領域である。
【００３１】
ＴＥＧａはエチル基の性質により分解温度が低いので、図２に示すように、ＴＥＧａの反応律則領域Ｔ１、供給律則領域Ｔ２、再蒸発領域Ｔ３は、それぞれＴＭＧａの反応律則領域Ｔ４、供給律則領域Ｔ５、再蒸発領域Ｔ６よりも小さい。ＴＭＧａの再蒸発領域Ｔ６の下限は約８３０℃であり、上限はＭＯＣＶＤ装置に依存するが例えば９５０℃である。一方、ＴＥＧａの再蒸発領域Ｔ３の下限は約６００℃であり、再蒸発領域Ｔ６の下限より２３０℃程度低い。
【００３２】
従来は、特に大型の結晶成長装置においては、半導体層の成長速度が速いＴＭＧａを成長原料として用いていたので、再蒸発領域の温度で半導体層を成長する場合は成長温度を高くする必要があった。しかし、本実施の形態１においては、再蒸発領域の温度が低いＴＥＧａを用いて、再蒸発領域の温度で半導体層を成長する。その結果、従来より成長温度が低温で成長原料が低Ｖ／ＩＩＩ比であっても、凹型半導体部１１１上に成長したｐ−ＡｌＧａＡｓクラッド層１１２、ｐ−ＧａＡｓクラッド層１１３、ｐ−ＧａＡｓコンタクト層１１４の各表面において、凹型半導体部１１１の凹型形状１１０が維持される。
【００３３】
なお、図３に示すように、半導体層の成長は、ＴＥＧａ分子Ｍ１が基板表面Ｓの近傍でＧａ原子Ｍ２とエチル基Ｍ３に分解し、Ｇａ原子Ｍ２が基板表面Ｓ上に堆積することにより起こる。しかし、ＴＥＧａの再蒸発領域Ｔ３の温度においては、Ｇａ原子Ｍ２の一部が基板表面Ｓの近傍に存在するエチル基Ｍ３と再び結合して、ＴＥＧａ分子Ｍ４として再蒸発すると考えられる。発明者は、鋭意検討した結果、このような再蒸発がおこることにより、成長する半導体層において凹型形状の内側面がもとの内側面よりも傾斜の緩やかな結晶面にはならないと考えた。
【００３４】
なお、本実施の形態１のように、成長原料がＴＥＧａとＴＭＧａとを混合させたものでも、上記のようなエチル基によるＧａの再蒸発が起きるので本発明の効果が得られる。図２に示すようにＴＥＧａとＴＭＧａとでは成長速度に差があるが、例えば３μｍ／ｈの成長速度を得るための成長原料の供給量は、ＴＥＧａの場合は毎分５００〜１０００ｍｌであり、ＴＭＧａの場合は毎分５０ｍｌである。したがって、所望の成長速度に応じて、ＴＥＧａとＴＭＧａの混合比を調整することができる。たとえば、３μｍ／ｈの成長速度を得るために、ＴＥＧａとＴＭＧａの混合比は６：４程度とすることができる。
【００３５】
本発明の効果を確認するために、本実施の形態１に係る製造方法で製造される表面の凹型形状を維持して半導体層を成長する半導体レーザ素子と、従来例の製造方法で製造される成長する半導体層の凹型形状の底面が狭くなる半導体レーザ素子のそれぞれから放出されるレーザ光のビーム形状について、シミュレーションにより計算した。
【００３６】
図４は、シミュレーションに用いた半導体レーザ素子１２０の構造を示す図である。シミュレーションに用いた主なパラメータは以下のとおりである。電流ブロック層１２２ａ、１２２ｂのｎ−Ａｌ0.09ＧａＡｓ層およびｎ−ＧａＡｓ層の厚さ：１８０ｎｍおよび５０ｎｍ、ｐ−ＧａＡｓクラッド層１２３の厚さ：３５０ｎｍ、ｐ−Ａｌ0.16ＧａＡｓクラッド層１２４の厚さ：５０ｎｍ、ｐ−Ａｌ0.32ＧａＡｓコンタクト層１２５の厚さ：７８０ｎｍである。また、本実施の形態１の場合は、底面の幅１２６の値を３．２μｍ、内側面の積層面方向の幅１２７の値を０μｍとし、従来例の場合は、底面の幅１２６の値を２．０μｍ、内側面の積層面方向の幅１２７の値を０．６μｍとした。なお、積層部１２１は、図１に示す半導体レーザ素子と同様にＧａＡｓ基板ないしｐ−ＧａＡｓ光導波路層が積層された構造を有する。
【００３７】
図５は、本実施の形態１に係る製造方法と従来例の製造方法のそれぞれを用いて製造される半導体レーザ素子から放出されるレーザ光のビーム形状を示す図である。なお、横軸はレーザ光の光強度が最大となる中心位置からの距離であり、縦軸は光強度である。図５に示すように、本実施の形態１に係る製造方法で製造される半導レーザ素子は、ビーム形状が望ましい単峰型となるが、従来例の製造方法で製造される半導体レーザ素子は、ビーム形状が二つに分離したピークを有する望ましくない形状となることが確認された。
【００３８】
以上説明したように、本実施の形態１に係る半導体レーザ素子の製造方法によれば、ＴＥＧａを成長原料としてＴＥＧａの再蒸発領域の温度で半導体層を成長するので、従来より成長温度が低温で成長原料が低Ｖ／ＩＩＩ比であっても、凹型形状を表面に有する半導体部の表面にその凹型形状を維持ながら半導体層を成長して半導体レーザ素子を製造することができる。その結果、半導体レーザ素子の製造の際に結晶成長装置へ負担をかけないので、装置のメンテナンス周期を長くでき、製造効率の低下を防止できる。また、成長した異なる半導体層間でのドーパントの拡散や混晶化が抑制され、その結果製造する素子の特性の劣化やばらつきが生じない。さらに、層方向の光閉じ込めを行うための電流ブロック層とｐ−ＡｌＧａＡｓクラッド層との屈折率差を安定化させることができるため、素子の製造歩留まりの安定化を図ることも可能となる。
【００３９】
（実施の形態２）
つぎに、本発明の実施の形態２に係る半導体素子の製造方法について説明する。本実施の形態２に係る半導体素子の製造方法は、実施の形態１に係るＤＣＨ−ＳＡＳ型の半導体レーザ素子の製造方法とほぼ同様であるが、半導体層を成長しそれをエッチングして電流ブロック層を形成する点が異なる。
【００４０】
図６は、本実施の形態２に係る半導体素子の製造方法を説明する図である。まず、実施の形態１と同様に、ＭＯＣＶＤ法を用いて、（００１）面を有し導電型がｎ型のＧａＡｓ基板２０１上に、ｎ−ＧａＡｓバッファー層２０２、ｎ−ＡｌＧａＡｓクラッド層２０３、ｎ-ＧａＡｓ光導波路層２０４、ｎ−ＡｌＧａＡｓキャリアブロック層２０５、ＩｎＧａＡｓ/ＧａＡｓ量子井戸層２０６、ｐ−ＡｌＧａＡｓキャリアブロック層２０７、ｐ−ＧａＡｓ光導波路層２０８を成長する。そして、ｐ−ＧａＡｓ光導波路層２０８上に、ｎ−ＧａＡｓ層２０９を成長する（ステップＳ２１）。
【００４１】
つぎに、ｎ−ＧａＡｓ層２０９上にＳｉＯ2またはＳｉＮxからなるパッシベーション膜を形成し、フォトリソグラフィーとエッチングにより電流経路となるストライプ状の領域のパッシベーション膜を除去し、さらにパッシベーション膜を除去した領域のｎ−ＧａＡｓ層２０９をエッチングにより除去して電流ブロック層２０９ａ、２０９ｂを形成し、その後電流ブロック層２０９ａ、２０９ｂ上のパッシベーション膜を除去する。その結果、ｐ−ＧａＡｓ光導波路層２０８の露出した表面を底面２１０ｃとし、電流ブロック層２０９ａ、２０９ｂの側面を内側面２１０ａ、２１０ｂとするストライプ状の凹型形状２１０を有する凹型半導体部２１１が形成される（ステップＳ２２）。内側面２１０ａ、２１０ｂは低指数面である（１１１）面である。
【００４２】
つぎに、凹型半導体部２１１の表面に、ＴＭＧａ、ＡｓＨ3、ＤＭＺｎ、ＴＥＧａ、ＴＥＡｓ、ＤＥＺｎを用いて、ＴＥＧａの再蒸発領域の温度である６００℃から７００℃でｐ−ＡｌＧａＡｓクラッド層２１２、ｐ−ＧａＡｓクラッド層２１３、ｐ−ＧａＡｓコンタクト層２１４を成長する（ステップＳ２３）。そして、ＧａＡｓ基板２０１の底面にＡｕＧｅＮｉ／Ａｕからなるｎ側電極を形成し、ｐ−ＧａＡｓコンタクト層２１４の表面にＴｉ／Ｐｔ／Ａｕからなるｐ側電極を形成した後、所定の大きさに切断して、半導体レーザ素子２００とする。
【００４３】
本実施の形態２に係る半導体レーザ素子の製造方法によれば、実施の形態１の場合と同様に、半導体レーザ素子の製造の際に結晶成長装置へ負担をかけないので、装置のメンテナンス周期を長くでき、製造効率の低下を防止できる。また、製造する素子の特性の劣化やばらつきが生じない。また、素子の製造歩留まりの安定化を図ることも可能となる。
【００４４】
（実施の形態３）
つぎに、本発明の実施の形態３に係る半導体素子の製造方法について説明する。本実施の形態３に係る半導体素子の製造方法は、実施の形態１に係るＤＣＨ−ＳＡＳ型の半導体レーザ素子の製造方法とほぼ同様であるが、ＧａＡｓ基板の表面を凹型形状に加工してから半導体層の積層を行う点と、ｐ型ドーパントとして炭素を添加する点が異なる。
【００４５】
図７は、本実施の形態３に係る半導体素子の製造方法を説明する図である。まず、（００１）面を有し導電型がｎ型のＧａＡｓ基板３０１上にＳｉＯ2またはＳｉＮxからなるパッシベーション膜を形成し、フォトリソグラフィーとエッチングにより所定のストライプ状の領域のパッシベーション膜を除去し、さらにパッシベーション膜を除去した領域のＧａＡｓ基板３０１をエッチングにより加工することによって、（００１）面を有する底面３１０ｃと、（１１１）面を有する内側面３１０ａ、３１０ｂとで形成されたストライプ状の凹型形状３１０を表面に複数有する凹型半導体部３１１を形成する（ステップＳ３１）。
【００４６】
つぎに、実施の形態１と同様に、ＭＯＣＶＤ法を用いて、ＧａＡｓ基板３０１の凹型半導体部３１１の表面に、ＴＭＧａ、ＡｓＨ3、ＴＥＧａ、ＴＥＡｓを用いて、ＴＥＧａの再蒸発領域の温度である６００℃から７００℃でｎ−ＧａＡｓバッファー層３０２、ｎ−ＡｌＧａＡｓクラッド層３０３、ｎ-ＧａＡｓ光導波路層３０４、ｎ−ＡｌＧａＡｓキャリアブロック層３０５、ＩｎＧａＡｓ/ＧａＡｓ量子井戸層３０６を成長する。さらに、上記成長原料およびｐ型ドーパントである炭素を含む四臭化炭素（ＣＢｒ4）を用いて、ｐ−ＡｌＧａＡｓキャリアブロック層３０７、ｐ−ＧａＡｓ光導波路層３０８を成長する。そして、実施の形態１と同様の方法で、ｐ−ＧａＡｓ光導波路層３０８上に、電流ブロック層３０９ａ、３０９ｂを形成する（ステップＳ３２）。その結果、実施の形態１と同様に、ｐ−ＧａＡｓ光導波路層３０８の露出した表面を底面とし、電流ブロック層３０９ａ、３０９ｂの側面を内側面とするストライプ状の凹型形状が形成される。
【００４７】
つぎに、ｐ−ＧａＡｓ光導波路層３０８の露出した表面と電流ブロック層３０９ａ、３０９ｂの表面および側面との上に、ＴＭＧａ、ＡｓＨ3、ＴＥＧａ、ＴＥＡｓ、ＣＢｒ4を用いて、ＴＥＧａの再蒸発領域の温度である６００℃から７００℃でｐ−ＡｌＧａＡｓクラッド層３１２、ｐ−ＧａＡｓクラッド層３１３、ｐ−ＧａＡｓコンタクト層３１４を成長する。そして、ＧａＡｓ基板３０１の底面にＡｕＧｅＮｉ／Ａｕからなるｎ側電極を形成し、ｐ−ＧａＡｓコンタクト層３１４の表面にＴｉ／Ｐｔ／Ａｕからなるｐ側電極を形成した後、所定の大きさに切断して、半導体レーザ素子３００とする（ステップＳ３３）。
【００４８】
本実施の形態３に係る半導体レーザ素子の製造方法によれば、実施の形態１の場合と同様に、半導体レーザ素子の製造の際に結晶成長装置へ負担をかけないので、装置のメンテナンス周期を長くでき、製造効率の低下を防止できる。また、製造する素子の特性の劣化やばらつきが生じない。また、素子の製造歩留まりの安定化を図ることも可能となる。
【００４９】
さらに、ｐ型ドーパントである炭素は拡散係数が小さく、他の半導体層に拡散しにくいので、成長する各半導体層を所定のキャリア濃度に保つことができる。その結果、製造する素子の特性の劣化やばらつきが一層抑制される。また、ＴＥＧａの再蒸発領域である６００〜７００℃は、半導体層に炭素を高濃度で効率的に添加できる温度領域である。その結果、炭素を５×１０16ｃｍ-3以上２×１０18ｃｍ-3以下という好ましい濃度で添加して各半導体層を成長することができる。
【００５０】
なお、上記の実施の形態１または２においては、ｐ型ドーパントとして亜鉛を用いるが、実施の形態３と同様に炭素を用いてもよい。また、実施の形態３においては、実施の形態１と同様に電流ブロック層を選択成長により形成するが、実施の形態２と同様に、エッチングにより形成してもよい。また、実施の形態１〜３においては、ＭＯＣＶＤ法を用いて半導体層を成長するが、ＭＯＭＢＥ法やガスソースＭＢＥ法を用いてもよい。また、実施の形態１〜３においては、成長原料としてＴＥＧａ、ＴＥＡｓにＴＭＧａ、ＡｓＨ3を混合したものを用いるが、ＴＥＧａ、ＴＥＡｓなどのエチル基を有する成長原料のみを用いてもよい。また、実施の形態１〜３においては、ＤＣＨ構造を有する半導体レーザ素子を製造するが、ＳＨＣ（Separate Confinement Heterostructure）構造を有する半導体レーザ素子を製造する場合は、各キャリアブロック層を成長しなくてもよい。また、実施の形態１〜３は、半導体レーザ素子を製造する製造方法であるが、本発明によれば、凹型の表面形状を有する凹型半導体部の表面に凹型形状を維持したまま半導体層を成長した構造を有する様々な電子デバイス用の半導体素子を製造することができる。
【図面の簡単な説明】
【００５１】
【図１】本発明の実施の形態１に係る半導体素子の製造方法を説明する図である。
【図２】成長温度と（００１）面の成長速度との関係を示す図である。
【図３】ＴＥＧａの最蒸発を説明する図である。
【図４】シミュレーションに用いた半導体レーザ素子の構造を示す図である。
【図５】実施の形態１に係る製造方法と従来例の製造方法のそれぞれを用いて製造される半導体レーザ素子から放出されるレーザ光のビーム形状を示す図である。
【図６】本発明の実施の形態２に係る半導体素子の製造方法を説明する図である。
【図７】本発明の実施の形態３に係る半導体素子の製造方法を説明する図である。
【図８】従来のＤＨＣ−ＳＡＳ型半導体レーザ素子の断面構造の一例を模式的に表した図である。
【図９】図８に示すｐ−ＡｌＧａＡｓクラッド層の形状を説明する図である。
【符号の説明】
【００５２】
１００〜４００ 半導体レーザ素子
１０１〜４０１ ＧａＡｓ基板
１０２〜４０２ ｎ−ＧａＡｓバッファー層
１０３〜４０３ ｎ−ＡｌＧａＡｓクラッド層
１０４〜４０４ ｎ-ＧａＡｓ光導波路層
１０５〜４０５ ｎ−ＡｌＧａＡｓキャリアブロック層
１０６〜４０６ ＧａＡｓ/ＩｎＧａＡｓ量子井戸層
１０７〜４０７ ｐ−ＡｌＧａＡｓキャリアブロック層
１０８〜４０８ ｐ−ＧａＡｓ光導波路層
１０９ａ〜４０９ａ、１０９ｂ〜４０９ｂ 電流ブロック層
１１０〜４１０ 凹型形状
１１０ａ〜４１０ａ、１１０ｂ〜４１０ｂ 内側面
１１０ｃ〜４１０ｃ 底面
１１１〜４１１ 凹型半導体部
１１２〜４１２、４１２´ ｐ−ＡｌＧａＡｓクラッド層
１１３〜４１３ ｐ−ＧａＡｓクラッド層
１１４〜４１４ ｐ−ＧａＡｓコンタクト層
２０９ ｎ−ＧａＡｓ層
Ｍ１、Ｍ４ ＴＭＧａ分子
Ｍ２ Ｇａ原子
Ｍ３ エチル基
Ｓ 基板表面
Ｔ１、Ｔ４ 反応律則領域
Ｔ２、Ｔ５ 供給律則領域
Ｔ３、Ｔ６ 再蒸発領域
【特許請求の範囲】
【請求項１】
（００１）面を有する底面と低指数面を有する内側面とで形成された凹型形状を表面に有する凹型半導体部を形成する凹型半導体部形成工程と、
前記凹型半導体部の表面に、エチル基を有する成長原料を用いて、前記成長原料の再蒸発領域の温度で半導体層を成長する半導体層成長工程と、
を含むことを特徴とする半導体素子の製造方法。
【請求項２】
前記半導体層は、ＧａＡｓまたはＡｌＧａＡｓのいずれかからなることを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項３】
前記成長原料は、トリエチルガリウムまたはトリエチル砒素であることを特徴とする請求項１または２に記載の半導体素子の製造方法。
【請求項４】
前記半導体層成長工程は、ジエチル亜鉛を用いて前記半導体層に亜鉛を添加することを特徴とする請求項１〜３のいずれか一つに記載の半導体素子の製造方法。
【請求項５】
前記半導体層成長工程は、前記半導体層に炭素を５×１０16ｃｍ-3以上２×１０18ｃｍ-3以下の濃度で添加することを特徴とする請求項１〜４のいずれか一つに記載の半導体素子の製造方法。
【請求項６】
前記半導体層成長工程は、有機金属気相成長法、有機金属分子ビームエピタキシー法、ガスソース分子ビームエピタキシー法のいずれか一つを用いることを特徴とする請求項１〜５のいずれか一つに記載の半導体素子の製造方法。
【請求項７】
前記凹型半導体部形成工程は、
半導体基板上に該半導体基板と同一の導電型を有する下部クラッド層および下部光導波路層を成長し、前記下部光導波路層上に活性層を成長し、前記活性層上に前記半導体基板とは反対の導電型を有する上部光導波路層を成長する積層成長工程と、
前記上部光導波路層上に、前記半導体基板と同一の導電型を有する電流ブロック層を、前記上部光導波路層の表面が前記凹型形状の底面を構成し、該電流ブロック層の側面が前記凹型形状の内側面を構成するように形成する電流ブロック層形成工程と、
を含み、
前記半導体層成長工程は、前記半導体基板とは反対の導電型を有する上部クラッド層を成長することを特徴とする請求項１〜６のいずれか一つに記載の半導体素子の製造方法。
【請求項８】
前記凹型半導体部形成工程は、半導体基板上に前記凹型形状を形成し、
前記半導体層成長工程は、
前記半導体基板上に該半導体基板と同一の導電型を有する下部クラッド層および下部光導波路層を成長し、前記下部光導波路層上に活性層を成長し、前記活性層上に前記半導体基板とは反対の導電型を有する上部光導波路層を成長する積層成長工程と、
前記上部光導波路層上に、前記半導体基板と同一の導電型を有する電流ブロック層を、前記上部光導波路層の表面が凹型形状の底面を構成し、該電流ブロック層の側面が凹型形状の内側面を構成するように形成する電流ブロック層形成工程と、
前記半導体基板とは反対の導電型を有する上部クラッド層を成長する上部クラッド層成長工程と、
を含むことを特徴とする請求項１〜６のいずれか一つに記載の半導体素子の製造方法。
【請求項９】
前記積層成長工程は、前記下部光導波路層と前記活性層との間に前記半導体基板と同一の導電型を有する下部キャリアブロック層を成長し、前記活性層と前記上部導波路層との間に前記半導体基板とは反対の導電型を有する上部キャリアブロック層を成長するキャリアブロック層成長工程を含むことを特徴とする請求項７または８に記載の半導体素子の製造方法。
【請求項１０】
前記電流ブロック層形成工程は、前記上部光導波路層上に成長した半導体層をエッチングして前記電流ブロック層を形成することを特徴とする請求項７〜９のいずれか一つに記載の半導体素子の製造方法。
【請求項１１】
前記電流ブロック層形成工程は、前記上部光導波路層上の所定の領域に半導体層を選択的に成長して前記電流ブロック層を形成することを特徴とする請求項７〜９のいずれか一つに記載の半導体素子の製造方法。
【請求項１】
（００１）面を有する底面と低指数面を有する内側面とで形成された凹型形状を表面に有する凹型半導体部を形成する凹型半導体部形成工程と、
前記凹型半導体部の表面に、エチル基を有する成長原料を用いて、前記成長原料の再蒸発領域の温度で半導体層を成長する半導体層成長工程と、
を含むことを特徴とする半導体素子の製造方法。
【請求項２】
前記半導体層は、ＧａＡｓまたはＡｌＧａＡｓのいずれかからなることを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項３】
前記成長原料は、トリエチルガリウムまたはトリエチル砒素であることを特徴とする請求項１または２に記載の半導体素子の製造方法。
【請求項４】
前記半導体層成長工程は、ジエチル亜鉛を用いて前記半導体層に亜鉛を添加することを特徴とする請求項１〜３のいずれか一つに記載の半導体素子の製造方法。
【請求項５】
前記半導体層成長工程は、前記半導体層に炭素を５×１０16ｃｍ-3以上２×１０18ｃｍ-3以下の濃度で添加することを特徴とする請求項１〜４のいずれか一つに記載の半導体素子の製造方法。
【請求項６】
前記半導体層成長工程は、有機金属気相成長法、有機金属分子ビームエピタキシー法、ガスソース分子ビームエピタキシー法のいずれか一つを用いることを特徴とする請求項１〜５のいずれか一つに記載の半導体素子の製造方法。
【請求項７】
前記凹型半導体部形成工程は、
半導体基板上に該半導体基板と同一の導電型を有する下部クラッド層および下部光導波路層を成長し、前記下部光導波路層上に活性層を成長し、前記活性層上に前記半導体基板とは反対の導電型を有する上部光導波路層を成長する積層成長工程と、
前記上部光導波路層上に、前記半導体基板と同一の導電型を有する電流ブロック層を、前記上部光導波路層の表面が前記凹型形状の底面を構成し、該電流ブロック層の側面が前記凹型形状の内側面を構成するように形成する電流ブロック層形成工程と、
を含み、
前記半導体層成長工程は、前記半導体基板とは反対の導電型を有する上部クラッド層を成長することを特徴とする請求項１〜６のいずれか一つに記載の半導体素子の製造方法。
【請求項８】
前記凹型半導体部形成工程は、半導体基板上に前記凹型形状を形成し、
前記半導体層成長工程は、
前記半導体基板上に該半導体基板と同一の導電型を有する下部クラッド層および下部光導波路層を成長し、前記下部光導波路層上に活性層を成長し、前記活性層上に前記半導体基板とは反対の導電型を有する上部光導波路層を成長する積層成長工程と、
前記上部光導波路層上に、前記半導体基板と同一の導電型を有する電流ブロック層を、前記上部光導波路層の表面が凹型形状の底面を構成し、該電流ブロック層の側面が凹型形状の内側面を構成するように形成する電流ブロック層形成工程と、
前記半導体基板とは反対の導電型を有する上部クラッド層を成長する上部クラッド層成長工程と、
を含むことを特徴とする請求項１〜６のいずれか一つに記載の半導体素子の製造方法。
【請求項９】
前記積層成長工程は、前記下部光導波路層と前記活性層との間に前記半導体基板と同一の導電型を有する下部キャリアブロック層を成長し、前記活性層と前記上部導波路層との間に前記半導体基板とは反対の導電型を有する上部キャリアブロック層を成長するキャリアブロック層成長工程を含むことを特徴とする請求項７または８に記載の半導体素子の製造方法。
【請求項１０】
前記電流ブロック層形成工程は、前記上部光導波路層上に成長した半導体層をエッチングして前記電流ブロック層を形成することを特徴とする請求項７〜９のいずれか一つに記載の半導体素子の製造方法。
【請求項１１】
前記電流ブロック層形成工程は、前記上部光導波路層上の所定の領域に半導体層を選択的に成長して前記電流ブロック層を形成することを特徴とする請求項７〜９のいずれか一つに記載の半導体素子の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２００７−２５０８８８（Ｐ２００７−２５０８８８Ａ）
【公開日】平成１９年９月２７日（２００７．９．２７）
【国際特許分類】
【出願番号】特願２００６−７３１４８（Ｐ２００６−７３１４８）
【出願日】平成１８年３月１６日（２００６．３．１６）
【出願人】（０００００５２９０）古河電気工業株式会社 (4,457)
【Ｆターム（参考）】
【公開日】平成１９年９月２７日（２００７．９．２７）
【国際特許分類】
【出願日】平成１８年３月１６日（２００６．３．１６）
【出願人】（０００００５２９０）古河電気工業株式会社 (4,457)
【Ｆターム（参考）】
[ Back to top ]