半導体素子の製造方法
【課題】半導体ウェハの大口径化に伴う素子バラツキを低減させた半導体素子の製造方法を提供する。
【解決手段】半導体ウェハ上に同一区画が碁盤目状に形成される。上記各区画には、同一の特性を持つようにされた半導体素子を形成する半導体領域を形成するために不純物がデポジションされる。上記半導体ウェハの上記デポジションされた不純物は、拡散炉により拡散される。上記拡散炉での熱処理による上記半導体ウェハの熱バラツキによるＰＮ接合容量のバラツキは、上記不純物がデポジションされら半導体領域の面積を異なせることにより補正する。
【解決手段】半導体ウェハ上に同一区画が碁盤目状に形成される。上記各区画には、同一の特性を持つようにされた半導体素子を形成する半導体領域を形成するために不純物がデポジションされる。上記半導体ウェハの上記デポジションされた不純物は、拡散炉により拡散される。上記拡散炉での熱処理による上記半導体ウェハの熱バラツキによるＰＮ接合容量のバラツキは、上記不純物がデポジションされら半導体領域の面積を異なせることにより補正する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子の製造方法に関し、ＰＮ接合の容量値が主要な特性の１つとされる半導体素子の製造方法に適用して有効な技術に関するものである。
【背景技術】
【０００２】
半導体素子は、半導体ウェハ上に同一区画が碁盤目状に形成され、上記各区画に同一のパターンを持つ半導体素子が形成されるのが一般的である。半導体素子を構成する半導体領域を形成する拡散炉に関しては、特開平０５−０４７６８５号公報、特開平０５−２５１３７２号公報がある。
【特許文献１】特開平０８−０５６０１６号公報
【特許文献２】特開２００６−０１９４１２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
半導体領域は、半導体ウェハ上に不純物がマスクによりデポジションされ、拡散炉での熱処理により拡散されて構成される。拡散炉は、特許文献１にあるように拡散治具上に半導体ウェハを垂直方向に搭載して、横方向に移動させる横型拡散炉と、特許文献２にあるように拡散治具上に半導体ウェハを水平方向に搭載して、縦方向に移動させる縦型拡散炉とがある。上記横型拡散炉では、半導体ウェハを載せる拡散治具の熱容量に起因してウェハの上側が下側に比べて熱量が大となる。上記縦型拡散炉では、ヒータに近い半導体ウェハ周辺部の熱量が半導体ウェハ中心部に比べて大となる。上記熱量が大きい部分では、半導体領域の拡散が深くなり、ＰＮ接合部で拡散層の不純物濃度が低くなって容量値が小さくなる方向にバラツキを生じてしまう。半導体ウェハの大きさは、量産性の向上等のために、一般的な５インチのものから６インチに移行し、さらに８インチ等まで拡大することが予測される。
【０００４】
上記５インチ程度の大きさの半導体ウェハであれば、現行の拡散炉を用いても上記熱量のバラツキがほぼ許容範囲に入るが、６インチ等のように大きくなるに従い、ＰＮ接合部での容量値のバラツキが許容範囲を超える素子が生じてしまうと予測される。半導体ウェハの大口径化は、本来低コスト化が目的であるにもかかわらず、上記素子バラツキの増大によって歩留りが低下して量産性が阻害されてしまうという問題が生じる。あるいは、上記拡散炉の性能を上記半導体ウェハの大口径化に伴い改良することも考えられる。しかし、拡散炉の開発、新規製造には費用がかかり、製造コスト高を招く結果となる。
【０００５】
この発明の目的は、半導体ウェハの大口径化に伴う素子バラツキを低減させた半導体素子の製造方法を提供することにある。この発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００６】
本願における実施例の１つは下記の通りである。半導体ウェハ上に同一区画が碁盤目状に形成される。上記各区画には、同一の特性を持つようにされた半導体素子を形成する半導体領域を形成するために不純物がデポジションされる。上記半導体ウェハの上記デポジションされた不純物は、拡散炉により拡散される。上記拡散炉での熱処理による上記半導体ウェハの熱バラツキによるＰＮ接合容量のバラツキは、上記不純物がデポジションされら半導体領域の面積を異なせることにより補正する。
【発明の効果】
【０００７】
上記半導体ウェハ上の熱量のバラツキは、ＰＮ接合面積によって補正され、素子の歩留りの向上を図ることができる。
【発明を実施するための最良の形態】
【０００８】
図１には、本発明により製造された半導体ウェハの一実施例の概略平面図が示されている。この実施例は、半導体ウェハ１には、同一区画が碁盤目状に形成された素子形成区画２が設けられる。この素子形成区画２の各区画には、同一の特性を持つように半導体素子が形成される。この実施例の半導体素子は、ＰＮ接合を有し、そのＰＮ接合部での容量値が半導体素子の主要な特性とされるダイオード、あるいは容量素子である。そして、ＰＮ接合部の大きさが上記各区画の○の大きさで表現されている。
【０００９】
図２には、図１の半導体ウェハ１の製造に用いられる横型拡散炉の一実施例の概略構成図が示されている。図２（Ａ）は側断面図であり、図２（Ｂ）は正断面図である。横型拡散炉は、円筒状のヒータ内部に、円筒状の石英管が設けられる。石英管の炉口から拡散治具が炉奥に向かって同図点線矢印で示した動きのように水平方向に出し入れ可能にされる。挿入された状態の拡散治具に対応した石英管の外周は、炉口から炉奥に向かって同じ外周とされ、炉奥部において外周が小さくなるように絞り込まれている。この絞り込まれた炉奥から不活性ガスが供給される。不活性ガスは、同図で矢印で示したように、炉奥から炉口に向かうよう流れる。石英管の下側に配置された拡散治具の上面には、複数のデバイスウェハのオリエンテーションフラット部が下側にして、その面が炉口を向いて垂直方向に搭載される。上記拡散治具上のデバイスウェハの両側、つまりは炉口側及び炉奥側には、それぞれダミーウェハが搭載される。これにより、複数のデバイスウェハに対する熱処理が同じ条件となるようにされる。
【００１０】
図２のような横型拡散炉を用いた場合、図３で示したように拡散治具の熱容量に起因して半導体ウェハ１の縦方向に熱量のバラツキ生じる。つまり、図１の半導体ウェハ１においては、オリエンテーションフラット部が下側とされ、拡散治具によりヒータからの熱伝達が悪くなり、図３のように半導体ウェハ１は、相対的に上側の区画の熱量が大で、下側の区画の熱量が小とされる。これに対応して、上側区画の半導体素子のＰＮ接合の拡散深さが深くなり、相対的に下側区画の半導体素子のＰＮ接合の拡散深さが浅くなる。
【００１１】
従来の半導体ウェハ１は、図８のように半導体ウェハ１上の素子形成区画２の各区画には、同一の特性を持つように半導体素子が同図で○で示したように同じ大きさのＰＮ接合を持つように形成される。このように半導体素子のＰＭ接合部の面積を同じくした場合には、上記のように横型拡散炉で拡散層を形成するための熱処理を行った場合には、上記半導体ウェハ１の上側区画の半導体素子のＰＮ接合の拡散深さが深くなり、相対的に下側の半導体素子のＰＮ接合の拡散深さが浅くなることに対応して、上記半導体ウェハ１の上側区画の半導体素子のＰＮ接合の容量値が小さく、相対的に下側区画の半導体素子のＰＮ接合の容量値が大きくなるようなバラツキを生じる。
【００１２】
本願発明では、上記のような上側区画の半導体素子のＰＮ接合の容量値と下側区画の半導体素子のＰＮ接合の容量値のバラツキをＰＮ接合部の面積で補正するものである。つまり、図１に○の大きさで示したように、半導体ウェハの上側区画に形成される半導体素子のＰＮ接合部の面積は、下側区画に形成される半導体素子のＰＮ接合部の面積よりも大きくされる。つまり、半導体ウェハの横方向に並ぶ区画に形成される半導体素子のＰＮ接合面積は同じくされ、半導体ウェハの縦方向に並ぶ区画に形成される半導体素子のＰＮ接合面積は、上側区画が下側区画よりも大きくされる。
【００１３】
図１において、縦方向に並ぶ区画のおいて、それぞれ半導体素子のＰＮ接合面積を、それぞれの熱量に対応して微小面積ずつ異ならせることは、隣接する区画毎の熱量の差を求めること自体が不可能に近いから現実的ではない。このため、図１において、縦方向に並ぶ区画は、縦方向に複数グループに分けられて、グループ毎に上記のようにＰＮ接合面積が異なるように形成される。上記半導体ウェハ上の熱量のバラツキは、ＰＮ接合面積によって補正されて素子の歩留りの向上を図ることができる。これにより、例えば５インチウェハ向けに開発された横型拡散炉を６インチウェハにそのまま使用することが可能となり、ウェハの大口径化によるコスト低減を効果的に実現することができる。
【００１４】
図４には、横型拡散炉を用いて製造された半導体ウェハの他の一実施例の概略説明図が示されている。図４（Ａ）には、ＰＮ接合断面図が示され、図４（Ｂ）には、区画とそこに形成される半導体素子のＰＮ接合面積の大きさが示され、図４（Ｃ）には、半導体ウェハ１の全体図が示されている。
【００１５】
この実施例の半導体ウェハ１は、縦方向に並ぶ区画が、縦方向に３グループに分けられる。図４（Ｃ）のように半導体ウェハ１の上側区画は、斜線の間隔及び図４（Ａ）の素子ａ１及び図４（Ｂ）のｂ１に示したように大きなＰＮ接合面積を持つようにされる。図４（Ｃ）のように半導体ウェハ１の中間区画は、斜線の間隔及び図４（Ａ）の素子ａ２及び図４（Ｂ）のｂ２に示したように中間の大きなＰＮ接合面積を持つようにされる。図４（Ｃ）のように半導体ウェハ１の下側区画は、斜線の間隔及び図４（Ａ）の素子ａ３及び図４（Ｂ）のｂ３に示したように小さなＰＮ接合面積を持つようにされる。このようにして、前記同様に上記半導体ウェハ上の熱量のバラツキが、ＰＮ接合面積によって補正されて素子の歩留りの向上を図ることができる。
【００１６】
図５には、この発明に係る半導体ウェハの製造に用いられる縦型拡散炉の一実施例の概略構成図が示されている。図５（Ａ）は側断面図であり、図５（Ｂ）は正断面図である。縦型拡散炉は、円筒状のヒータ内部に、円筒状の石英管が設けられる。石英管の炉口から拡散治具が炉奥に向かって同図点線矢印で示した動きのように垂直方向に出し入れ可能にされる。石英管の下部には、不活性ガスの供給口が設けられ、上部には不活性ガスの排気口が設けられる。同図で矢印で示したように、不活性ガスは炉口から炉奥に向かうよう流れる。石英管の下側に配置された拡散治具の上面には、複数のデバイスウェハの面が拡散治具の面と平行になるように、垂直方向に並べられて搭載される。上記拡散治具上のデバイスウェハの両側、つまりは炉口側及び炉奥側には、それぞれダミーウェハが搭載される。これにより、複数のデバイスウェハに対する熱処理が同じ条件となるようにされる。
【００１７】
図５のような縦型拡散炉を用いた場合、半導体ウェハの中心部がヒータからの距離が周辺部に比べて長くなって、上記ヒータからの距離に対応して同心円状に熱量のバラツキ生じる。つまり、縦型拡散炉を用いた場合には、相対的に周辺側の区画の熱量が大で、中心側の区画の熱量が小とされる。これに対応して、周辺側区画の半導体素子のＰＮ接合の拡散深さが深くなり、相対的に中心側区画の半導体素子のＰＮ接合の拡散深さが浅くなる傾向となる。
【００１８】
図６には、縦型拡散炉を用いて製造された半導体ウェハの一実施例の概略説明図が示されている。図６（Ａ）には、ＰＮ接合断面図が示され、図６（Ｂ）には、区画とそこに形成される半導体素子のＰＮ接合面積の大きさが示され、図６（Ｃ）には、半導体ウェハ１の全体図が示されている。
【００１９】
この実施例の半導体ウェハ１は、素子形成区画が同心円状に３グループに分けられる。図６（Ｃ）のように半導体ウェハ１の外周側区画は、斜線の間隔及び図６（Ａ）の素子ａ１及び図６（Ｂ）のｂ１に示したように大きなＰＮ接合面積を持つようにされる。図４（Ｃ）のように半導体ウェハ１の中間区画は、斜線の間隔及び図６（Ａ）の素子ａ２及び図６（Ｂ）のｂ２に示したように中間の大きなＰＮ接合面積を持つようにされる。図６（Ｃ）のように半導体ウェハ１の中心区画は、斜線の間隔及び図６（Ａ）の素子ａ３及び図６（Ｂ）のｂ３に示したように小さなＰＮ接合面積を持つようにされる。このようにして、前記同様に上記半導体ウェハ上の熱量のバラツキが、ＰＮ接合面積によって補正されて素子の歩留りの向上を図ることができる。
【００２０】
図７には、この発明に係る半導体素子の一実施例の製造工程断面図が示されている。こき実施例では、ＰＮ接合ダイオードの例が示されている。このダイオードは、ＰＮ接合部の容量値が収容な特性とされるもものである。
【００２１】
工程（１）は、Ｎ＋型シリコンウェハが製造される。
【００２２】
工程（２）は、成膜工程であり、シリコンウェハ表面に酸化膜（ＳｉＯ２）が形成される。
【００２３】
工程（３）は、ホトリソグラフィー工程であり、レジスト膜塗布、露光、現像及びエッチッングにより、Ｐ＋拡散層を形成する部分の酸化膜が選択的に除去される。
【００２４】
工程（４）は、不純物添加工程であり、イオン注入、デポジション及び拡散によりＰ＋拡散層が形成される。この拡散において、前記横型拡散炉又は縦型拡散炉が用いられる。このように使用する拡散炉に対応して、前記工程（３）での酸化膜の選択的除去の大きさがウェハの素子形成区画に対応して前記のように異なるようにされる。
【００２５】
工程（５）は、電極形成工程であり、スパッタ、蒸着によりＰ＋拡散層の表面に電極が形成される。
【００２６】
工程（６）は、電極形成工程であり、スパッタ、蒸着によりウェハ裏面側に電極が形成されて、前工程が完了される。
【００２７】
バリキャップダイオードの場合、容量値Ｃは、下記式（１）により求められる。
Ｃ＝εＳ／ｄ ……（１）
ここで、εは空乏層の誘電率であり、Ｓは接合面積（サイズ）、ｄは空乏層の幅である。上記空乏層の幅ｄは、Ｎ＋不純物濃度に対応して変動する。このＮ＋不純物濃度は、上記Ｐ＋拡散深に対応して変化し、上記拡散炉での半導体ウェハの素子形成区画の熱量のバラツキに対応してＰ＋拡散深さが変動して、それと接合するＮ＋不純物濃度に対応して上記ｄにバラツキが生じることになる。本願発明では、ｄのバラツキを上記接合面積Ｓの調整により補正するというものである。
【００２８】
以上本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば、使用する横型拡散炉及び縦型拡散炉の具体的構造は、種々の実施形態を採ることができる。半導体素子のＰＮ接合は、前記実施例と逆にするものであってもよい。
【産業上の利用可能性】
【００２９】
この発明は、ＰＮ接合容量を主要な素子特性とする半導体素子の製造方法として広く利用することができる。
【図面の簡単な説明】
【００３０】
【図１】この発明により製造された半導体ウェハの一実施例の概略平面図である。
【図２】図１の半導体ウェハの製造に用いられる横型拡散炉の一実施例の概略構成図である。
【図３】図１の半導体ウェハ上の熱量説明図である。
【図４】横型拡散炉を用いて製造された半導体ウェハの他の一実施例の概略説明図である。
【図５】この発明に係る半導体ウェハの製造に用いられる縦型拡散炉の一実施例の概略構成図である。
【図６】縦型拡散炉を用いて製造された半導体ウェハの一実施例の概略説明図である。
【図７】この発明に係る半導体素子の一実施例の製造工程断面図である。
【図８】従来の半導体ウェハの概略平面図である。
【符号の説明】
【００３１】
１…半導体ウェハ、２…素子形成区画、
【技術分野】
【０００１】
本発明は、半導体素子の製造方法に関し、ＰＮ接合の容量値が主要な特性の１つとされる半導体素子の製造方法に適用して有効な技術に関するものである。
【背景技術】
【０００２】
半導体素子は、半導体ウェハ上に同一区画が碁盤目状に形成され、上記各区画に同一のパターンを持つ半導体素子が形成されるのが一般的である。半導体素子を構成する半導体領域を形成する拡散炉に関しては、特開平０５−０４７６８５号公報、特開平０５−２５１３７２号公報がある。
【特許文献１】特開平０８−０５６０１６号公報
【特許文献２】特開２００６−０１９４１２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
半導体領域は、半導体ウェハ上に不純物がマスクによりデポジションされ、拡散炉での熱処理により拡散されて構成される。拡散炉は、特許文献１にあるように拡散治具上に半導体ウェハを垂直方向に搭載して、横方向に移動させる横型拡散炉と、特許文献２にあるように拡散治具上に半導体ウェハを水平方向に搭載して、縦方向に移動させる縦型拡散炉とがある。上記横型拡散炉では、半導体ウェハを載せる拡散治具の熱容量に起因してウェハの上側が下側に比べて熱量が大となる。上記縦型拡散炉では、ヒータに近い半導体ウェハ周辺部の熱量が半導体ウェハ中心部に比べて大となる。上記熱量が大きい部分では、半導体領域の拡散が深くなり、ＰＮ接合部で拡散層の不純物濃度が低くなって容量値が小さくなる方向にバラツキを生じてしまう。半導体ウェハの大きさは、量産性の向上等のために、一般的な５インチのものから６インチに移行し、さらに８インチ等まで拡大することが予測される。
【０００４】
上記５インチ程度の大きさの半導体ウェハであれば、現行の拡散炉を用いても上記熱量のバラツキがほぼ許容範囲に入るが、６インチ等のように大きくなるに従い、ＰＮ接合部での容量値のバラツキが許容範囲を超える素子が生じてしまうと予測される。半導体ウェハの大口径化は、本来低コスト化が目的であるにもかかわらず、上記素子バラツキの増大によって歩留りが低下して量産性が阻害されてしまうという問題が生じる。あるいは、上記拡散炉の性能を上記半導体ウェハの大口径化に伴い改良することも考えられる。しかし、拡散炉の開発、新規製造には費用がかかり、製造コスト高を招く結果となる。
【０００５】
この発明の目的は、半導体ウェハの大口径化に伴う素子バラツキを低減させた半導体素子の製造方法を提供することにある。この発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００６】
本願における実施例の１つは下記の通りである。半導体ウェハ上に同一区画が碁盤目状に形成される。上記各区画には、同一の特性を持つようにされた半導体素子を形成する半導体領域を形成するために不純物がデポジションされる。上記半導体ウェハの上記デポジションされた不純物は、拡散炉により拡散される。上記拡散炉での熱処理による上記半導体ウェハの熱バラツキによるＰＮ接合容量のバラツキは、上記不純物がデポジションされら半導体領域の面積を異なせることにより補正する。
【発明の効果】
【０００７】
上記半導体ウェハ上の熱量のバラツキは、ＰＮ接合面積によって補正され、素子の歩留りの向上を図ることができる。
【発明を実施するための最良の形態】
【０００８】
図１には、本発明により製造された半導体ウェハの一実施例の概略平面図が示されている。この実施例は、半導体ウェハ１には、同一区画が碁盤目状に形成された素子形成区画２が設けられる。この素子形成区画２の各区画には、同一の特性を持つように半導体素子が形成される。この実施例の半導体素子は、ＰＮ接合を有し、そのＰＮ接合部での容量値が半導体素子の主要な特性とされるダイオード、あるいは容量素子である。そして、ＰＮ接合部の大きさが上記各区画の○の大きさで表現されている。
【０００９】
図２には、図１の半導体ウェハ１の製造に用いられる横型拡散炉の一実施例の概略構成図が示されている。図２（Ａ）は側断面図であり、図２（Ｂ）は正断面図である。横型拡散炉は、円筒状のヒータ内部に、円筒状の石英管が設けられる。石英管の炉口から拡散治具が炉奥に向かって同図点線矢印で示した動きのように水平方向に出し入れ可能にされる。挿入された状態の拡散治具に対応した石英管の外周は、炉口から炉奥に向かって同じ外周とされ、炉奥部において外周が小さくなるように絞り込まれている。この絞り込まれた炉奥から不活性ガスが供給される。不活性ガスは、同図で矢印で示したように、炉奥から炉口に向かうよう流れる。石英管の下側に配置された拡散治具の上面には、複数のデバイスウェハのオリエンテーションフラット部が下側にして、その面が炉口を向いて垂直方向に搭載される。上記拡散治具上のデバイスウェハの両側、つまりは炉口側及び炉奥側には、それぞれダミーウェハが搭載される。これにより、複数のデバイスウェハに対する熱処理が同じ条件となるようにされる。
【００１０】
図２のような横型拡散炉を用いた場合、図３で示したように拡散治具の熱容量に起因して半導体ウェハ１の縦方向に熱量のバラツキ生じる。つまり、図１の半導体ウェハ１においては、オリエンテーションフラット部が下側とされ、拡散治具によりヒータからの熱伝達が悪くなり、図３のように半導体ウェハ１は、相対的に上側の区画の熱量が大で、下側の区画の熱量が小とされる。これに対応して、上側区画の半導体素子のＰＮ接合の拡散深さが深くなり、相対的に下側区画の半導体素子のＰＮ接合の拡散深さが浅くなる。
【００１１】
従来の半導体ウェハ１は、図８のように半導体ウェハ１上の素子形成区画２の各区画には、同一の特性を持つように半導体素子が同図で○で示したように同じ大きさのＰＮ接合を持つように形成される。このように半導体素子のＰＭ接合部の面積を同じくした場合には、上記のように横型拡散炉で拡散層を形成するための熱処理を行った場合には、上記半導体ウェハ１の上側区画の半導体素子のＰＮ接合の拡散深さが深くなり、相対的に下側の半導体素子のＰＮ接合の拡散深さが浅くなることに対応して、上記半導体ウェハ１の上側区画の半導体素子のＰＮ接合の容量値が小さく、相対的に下側区画の半導体素子のＰＮ接合の容量値が大きくなるようなバラツキを生じる。
【００１２】
本願発明では、上記のような上側区画の半導体素子のＰＮ接合の容量値と下側区画の半導体素子のＰＮ接合の容量値のバラツキをＰＮ接合部の面積で補正するものである。つまり、図１に○の大きさで示したように、半導体ウェハの上側区画に形成される半導体素子のＰＮ接合部の面積は、下側区画に形成される半導体素子のＰＮ接合部の面積よりも大きくされる。つまり、半導体ウェハの横方向に並ぶ区画に形成される半導体素子のＰＮ接合面積は同じくされ、半導体ウェハの縦方向に並ぶ区画に形成される半導体素子のＰＮ接合面積は、上側区画が下側区画よりも大きくされる。
【００１３】
図１において、縦方向に並ぶ区画のおいて、それぞれ半導体素子のＰＮ接合面積を、それぞれの熱量に対応して微小面積ずつ異ならせることは、隣接する区画毎の熱量の差を求めること自体が不可能に近いから現実的ではない。このため、図１において、縦方向に並ぶ区画は、縦方向に複数グループに分けられて、グループ毎に上記のようにＰＮ接合面積が異なるように形成される。上記半導体ウェハ上の熱量のバラツキは、ＰＮ接合面積によって補正されて素子の歩留りの向上を図ることができる。これにより、例えば５インチウェハ向けに開発された横型拡散炉を６インチウェハにそのまま使用することが可能となり、ウェハの大口径化によるコスト低減を効果的に実現することができる。
【００１４】
図４には、横型拡散炉を用いて製造された半導体ウェハの他の一実施例の概略説明図が示されている。図４（Ａ）には、ＰＮ接合断面図が示され、図４（Ｂ）には、区画とそこに形成される半導体素子のＰＮ接合面積の大きさが示され、図４（Ｃ）には、半導体ウェハ１の全体図が示されている。
【００１５】
この実施例の半導体ウェハ１は、縦方向に並ぶ区画が、縦方向に３グループに分けられる。図４（Ｃ）のように半導体ウェハ１の上側区画は、斜線の間隔及び図４（Ａ）の素子ａ１及び図４（Ｂ）のｂ１に示したように大きなＰＮ接合面積を持つようにされる。図４（Ｃ）のように半導体ウェハ１の中間区画は、斜線の間隔及び図４（Ａ）の素子ａ２及び図４（Ｂ）のｂ２に示したように中間の大きなＰＮ接合面積を持つようにされる。図４（Ｃ）のように半導体ウェハ１の下側区画は、斜線の間隔及び図４（Ａ）の素子ａ３及び図４（Ｂ）のｂ３に示したように小さなＰＮ接合面積を持つようにされる。このようにして、前記同様に上記半導体ウェハ上の熱量のバラツキが、ＰＮ接合面積によって補正されて素子の歩留りの向上を図ることができる。
【００１６】
図５には、この発明に係る半導体ウェハの製造に用いられる縦型拡散炉の一実施例の概略構成図が示されている。図５（Ａ）は側断面図であり、図５（Ｂ）は正断面図である。縦型拡散炉は、円筒状のヒータ内部に、円筒状の石英管が設けられる。石英管の炉口から拡散治具が炉奥に向かって同図点線矢印で示した動きのように垂直方向に出し入れ可能にされる。石英管の下部には、不活性ガスの供給口が設けられ、上部には不活性ガスの排気口が設けられる。同図で矢印で示したように、不活性ガスは炉口から炉奥に向かうよう流れる。石英管の下側に配置された拡散治具の上面には、複数のデバイスウェハの面が拡散治具の面と平行になるように、垂直方向に並べられて搭載される。上記拡散治具上のデバイスウェハの両側、つまりは炉口側及び炉奥側には、それぞれダミーウェハが搭載される。これにより、複数のデバイスウェハに対する熱処理が同じ条件となるようにされる。
【００１７】
図５のような縦型拡散炉を用いた場合、半導体ウェハの中心部がヒータからの距離が周辺部に比べて長くなって、上記ヒータからの距離に対応して同心円状に熱量のバラツキ生じる。つまり、縦型拡散炉を用いた場合には、相対的に周辺側の区画の熱量が大で、中心側の区画の熱量が小とされる。これに対応して、周辺側区画の半導体素子のＰＮ接合の拡散深さが深くなり、相対的に中心側区画の半導体素子のＰＮ接合の拡散深さが浅くなる傾向となる。
【００１８】
図６には、縦型拡散炉を用いて製造された半導体ウェハの一実施例の概略説明図が示されている。図６（Ａ）には、ＰＮ接合断面図が示され、図６（Ｂ）には、区画とそこに形成される半導体素子のＰＮ接合面積の大きさが示され、図６（Ｃ）には、半導体ウェハ１の全体図が示されている。
【００１９】
この実施例の半導体ウェハ１は、素子形成区画が同心円状に３グループに分けられる。図６（Ｃ）のように半導体ウェハ１の外周側区画は、斜線の間隔及び図６（Ａ）の素子ａ１及び図６（Ｂ）のｂ１に示したように大きなＰＮ接合面積を持つようにされる。図４（Ｃ）のように半導体ウェハ１の中間区画は、斜線の間隔及び図６（Ａ）の素子ａ２及び図６（Ｂ）のｂ２に示したように中間の大きなＰＮ接合面積を持つようにされる。図６（Ｃ）のように半導体ウェハ１の中心区画は、斜線の間隔及び図６（Ａ）の素子ａ３及び図６（Ｂ）のｂ３に示したように小さなＰＮ接合面積を持つようにされる。このようにして、前記同様に上記半導体ウェハ上の熱量のバラツキが、ＰＮ接合面積によって補正されて素子の歩留りの向上を図ることができる。
【００２０】
図７には、この発明に係る半導体素子の一実施例の製造工程断面図が示されている。こき実施例では、ＰＮ接合ダイオードの例が示されている。このダイオードは、ＰＮ接合部の容量値が収容な特性とされるもものである。
【００２１】
工程（１）は、Ｎ＋型シリコンウェハが製造される。
【００２２】
工程（２）は、成膜工程であり、シリコンウェハ表面に酸化膜（ＳｉＯ２）が形成される。
【００２３】
工程（３）は、ホトリソグラフィー工程であり、レジスト膜塗布、露光、現像及びエッチッングにより、Ｐ＋拡散層を形成する部分の酸化膜が選択的に除去される。
【００２４】
工程（４）は、不純物添加工程であり、イオン注入、デポジション及び拡散によりＰ＋拡散層が形成される。この拡散において、前記横型拡散炉又は縦型拡散炉が用いられる。このように使用する拡散炉に対応して、前記工程（３）での酸化膜の選択的除去の大きさがウェハの素子形成区画に対応して前記のように異なるようにされる。
【００２５】
工程（５）は、電極形成工程であり、スパッタ、蒸着によりＰ＋拡散層の表面に電極が形成される。
【００２６】
工程（６）は、電極形成工程であり、スパッタ、蒸着によりウェハ裏面側に電極が形成されて、前工程が完了される。
【００２７】
バリキャップダイオードの場合、容量値Ｃは、下記式（１）により求められる。
Ｃ＝εＳ／ｄ ……（１）
ここで、εは空乏層の誘電率であり、Ｓは接合面積（サイズ）、ｄは空乏層の幅である。上記空乏層の幅ｄは、Ｎ＋不純物濃度に対応して変動する。このＮ＋不純物濃度は、上記Ｐ＋拡散深に対応して変化し、上記拡散炉での半導体ウェハの素子形成区画の熱量のバラツキに対応してＰ＋拡散深さが変動して、それと接合するＮ＋不純物濃度に対応して上記ｄにバラツキが生じることになる。本願発明では、ｄのバラツキを上記接合面積Ｓの調整により補正するというものである。
【００２８】
以上本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば、使用する横型拡散炉及び縦型拡散炉の具体的構造は、種々の実施形態を採ることができる。半導体素子のＰＮ接合は、前記実施例と逆にするものであってもよい。
【産業上の利用可能性】
【００２９】
この発明は、ＰＮ接合容量を主要な素子特性とする半導体素子の製造方法として広く利用することができる。
【図面の簡単な説明】
【００３０】
【図１】この発明により製造された半導体ウェハの一実施例の概略平面図である。
【図２】図１の半導体ウェハの製造に用いられる横型拡散炉の一実施例の概略構成図である。
【図３】図１の半導体ウェハ上の熱量説明図である。
【図４】横型拡散炉を用いて製造された半導体ウェハの他の一実施例の概略説明図である。
【図５】この発明に係る半導体ウェハの製造に用いられる縦型拡散炉の一実施例の概略構成図である。
【図６】縦型拡散炉を用いて製造された半導体ウェハの一実施例の概略説明図である。
【図７】この発明に係る半導体素子の一実施例の製造工程断面図である。
【図８】従来の半導体ウェハの概略平面図である。
【符号の説明】
【００３１】
１…半導体ウェハ、２…素子形成区画、
【特許請求の範囲】
【請求項１】
半導体ウェハ上に同一区画が碁盤目状に形成され、上記各区画に同一の特性を持つようにされた半導体素子を形成する半導体領域に不純物をデポジションさせる工程と、
上記半導体ウェハの上記デポジションされた不純物を拡散炉で拡散させる工程とを有する半導体素子の製造方法であって、
上記拡散炉での熱処理による上記半導体ウェハの熱バラツキによるＰＮ接合容量のバラツキを補うように上記半導体ウェハ上に不純物をデポジションさせる半導体領域の面積を異ならせる半導体素子の製造方法。
【請求項２】
請求項１において、
上記拡散炉は、拡散治具上に半導体ウェハを垂直方向に搭載して、水平方向に移動させる横型拡散炉であり、
上記半導体ウェハは、上記拡散治具に接する半導体ウェハのオリエンテーションフラット部側の区画に形成される半導体領域は、上記オリエンテーションフラット部と反対側の上側区画に形成される半導体領域よりも小さい面積にされる半導体素子の製造方法。
【請求項３】
請求項１において、
上記拡散炉は、拡散治具上に半導体ウェハを水平方向に搭載して、垂直方向に移動させる縦型拡散炉であり、
上記半導体ウェハは、半導体ウェハの中心部の区画に形成される半導体領域は、半導体ウェハの周辺部の区画に形成される半導体領域よりも小さい面積にされる半導体素子の製造方法。
【請求項４】
請求項２又は３において、
上記熱バラツキに対応して、複数の区画がグループ化され、各グループ毎に上記半導体領域の面積が複数通りに設定される半導体装置の製造方法。
【請求項５】
請求項４において、
上記半導体ウェハの大きさは、６インチ以上である半導体素子の製造方法。
【請求項１】
半導体ウェハ上に同一区画が碁盤目状に形成され、上記各区画に同一の特性を持つようにされた半導体素子を形成する半導体領域に不純物をデポジションさせる工程と、
上記半導体ウェハの上記デポジションされた不純物を拡散炉で拡散させる工程とを有する半導体素子の製造方法であって、
上記拡散炉での熱処理による上記半導体ウェハの熱バラツキによるＰＮ接合容量のバラツキを補うように上記半導体ウェハ上に不純物をデポジションさせる半導体領域の面積を異ならせる半導体素子の製造方法。
【請求項２】
請求項１において、
上記拡散炉は、拡散治具上に半導体ウェハを垂直方向に搭載して、水平方向に移動させる横型拡散炉であり、
上記半導体ウェハは、上記拡散治具に接する半導体ウェハのオリエンテーションフラット部側の区画に形成される半導体領域は、上記オリエンテーションフラット部と反対側の上側区画に形成される半導体領域よりも小さい面積にされる半導体素子の製造方法。
【請求項３】
請求項１において、
上記拡散炉は、拡散治具上に半導体ウェハを水平方向に搭載して、垂直方向に移動させる縦型拡散炉であり、
上記半導体ウェハは、半導体ウェハの中心部の区画に形成される半導体領域は、半導体ウェハの周辺部の区画に形成される半導体領域よりも小さい面積にされる半導体素子の製造方法。
【請求項４】
請求項２又は３において、
上記熱バラツキに対応して、複数の区画がグループ化され、各グループ毎に上記半導体領域の面積が複数通りに設定される半導体装置の製造方法。
【請求項５】
請求項４において、
上記半導体ウェハの大きさは、６インチ以上である半導体素子の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公開番号】特開２００９−８１２２６（Ｐ２００９−８１２２６Ａ）
【公開日】平成２１年４月１６日（２００９．４．１６）
【国際特許分類】
【出願番号】特願２００７−２４８５４９（Ｐ２００７−２４８５４９）
【出願日】平成１９年９月２６日（２００７．９．２６）
【出願人】（５０３１２１１０３）株式会社ルネサステクノロジ (4,790)
【Ｆターム（参考）】
【公開日】平成２１年４月１６日（２００９．４．１６）
【国際特許分類】
【出願日】平成１９年９月２６日（２００７．９．２６）
【出願人】（５０３１２１１０３）株式会社ルネサステクノロジ (4,790)
【Ｆターム（参考）】
[ Back to top ]