半導体装置の製造方法及び半導体装置の管理方法
【課題】微小な欠陥であっても適切に撮影することができる半導体装置の製造方法及び半導体装置の管理方法を提供する。
【解決手段】基板の半導体素子が形成される素子形成面の裏側に位置する目盛形成面に物理目盛を形成する（Ｓ１）。前記物理目盛を用いて欠陥検査装置内での第１の座標系を作成する（Ｓ３）。前記欠陥検査装置により前記素子形成面に存在する欠陥を検出する（Ｓ４）。前記第１の座標系における前記欠陥の位置を示す欠陥位置座標を特定する（Ｓ５）。前記物理目盛を用いて欠陥撮影装置内での第２の座標系を作成する（Ｓ７）。前記欠陥撮影装置により前記素子形成面の前記第２の座標系上における前記欠陥位置座標を含む領域の撮影を行う（Ｓ８、Ｓ９）。
【解決手段】基板の半導体素子が形成される素子形成面の裏側に位置する目盛形成面に物理目盛を形成する（Ｓ１）。前記物理目盛を用いて欠陥検査装置内での第１の座標系を作成する（Ｓ３）。前記欠陥検査装置により前記素子形成面に存在する欠陥を検出する（Ｓ４）。前記第１の座標系における前記欠陥の位置を示す欠陥位置座標を特定する（Ｓ５）。前記物理目盛を用いて欠陥撮影装置内での第２の座標系を作成する（Ｓ７）。前記欠陥撮影装置により前記素子形成面の前記第２の座標系上における前記欠陥位置座標を含む領域の撮影を行う（Ｓ８、Ｓ９）。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法及び半導体装置の管理方法に関する。
【背景技術】
【０００２】
半導体装置の製造では、パターニング等の際に生じた欠陥の検出及び撮影を行っている。これらは、異物の存在、レジストパターンの形状不良等を、後のプロセスにフィードバックするために行われている。そして、欠陥の検出には、レーザ光又はランプ光を半導体基板に照射し、その反射光を検出する欠陥検査装置が用いられ、欠陥の撮影には、走査型電子顕微鏡（ＳＥＭ）を備えた欠陥レビュー装置が用いられている。欠陥検査装置は、欠陥が存在するチップ領域を特定する情報、及び当該チップ領域内における欠陥が位置する点の座標を特定する情報を、位置情報として出力する。欠陥レビュー装置は、欠陥検査装置から出力された位置情報に基づき、欠陥が存在するチップ領域及び欠陥が位置する点の座標を特定し、その周辺の領域を含めて欠陥を探索し、欠陥が存在すると認識した部分の撮影を行う。このように、欠陥レビュー装置は、欠陥検査装置から出力された位置情報が示す座標を中心とした撮影をすぐに行うのではなく、撮影前に欠陥の探索を行うこととしているが、これは、欠陥検査装置の座標系と欠陥レビュー装置の座標系とが互いに一致しないことがあるからである。
【０００３】
その一方で、半導体装置の微細化に伴って動作等に影響を及ぼす欠陥のサイズが小さくなってきている。このため、検出すべき欠陥のサイズも小さくなってきている。しかしながら、欠陥検査装置の性能は、要求される小さな欠陥の検出が可能な程度に向上しているものの、欠陥レビュー装置の探索性能は、欠陥検査装置ほど向上していない。このため、欠陥検査装置で微小な欠陥を検出することができても、それを欠陥レビュー装置で適切に撮影することができないことがある。例えば、欠陥を示す信号に類似したノイズに基づく撮影を行った結果、欠陥を含まない画像が得られることがある。このような場合、後のプロセスへのフィードバックを適切に行うことが困難となる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平６−３４７４１５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の目的は、微小な欠陥であっても適切に撮影することができる半導体装置の製造方法及び半導体装置の管理方法を提供することにある。
【課題を解決するための手段】
【０００６】
半導体装置の製造方法の一態様では、基板の半導体素子が形成される素子形成面の裏側に位置する目盛形成面に物理目盛を形成する。前記物理目盛を用いて欠陥検査装置内での第１の座標系を作成する。前記欠陥検査装置により前記素子形成面に存在する欠陥を検出する。前記第１の座標系における前記欠陥の位置を示す欠陥位置座標を特定する。前記物理目盛を用いて欠陥撮影装置内での第２の座標系を作成する。前記欠陥撮影装置により前記素子形成面の前記第２の座標系上における前記欠陥位置座標を含む領域の撮影を行う。
【発明の効果】
【０００７】
上記の半導体装置の製造方法等によれば、欠陥検査装置及び欠陥撮影装置間で共通の物理座標が用いられるため、欠陥撮影装置において欠陥を探索せずとも欠陥検査装置により検出された欠陥の位置を的確に把握することができる。従って、適切に欠陥を撮影することができる。
【図面の簡単な説明】
【０００８】
【図１】欠陥検査装置及び欠陥レビュー装置の構造を示すブロック図である。
【図２】半導体装置の製造方法を示すフローチャートである。
【図３Ａ】第１の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図３Ｂ】図３Ａに引き続き、半導体装置の製造方法を工程順に示す断面図である。
【図４】第１の実施形態に係る半導体装置の製造方法を工程順に示す平面図である。
【図５】座標系作成部１１ｂにより作成される座標系を示す図である。
【図６】位置情報の作成方法を示す図である。
【図７Ａ】第２の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図７Ｂ】図７Ａに引き続き、半導体装置の製造方法を工程順に示す断面図である。
【図７Ｃ】図７Ｂに引き続き、半導体装置の製造方法を工程順に示す断面図である。
【図７Ｄ】図７Ｃに引き続き、半導体装置の製造方法を工程順に示す断面図である。
【図８】針状欠陥の撮影の可否を分類した結果を示すグラフである。
【図９】針状欠陥の撮影を試みた結果を示す図である。
【発明を実施するための形態】
【０００９】
以下、実施形態について、添付の図面を参照して具体的に説明する。
【００１０】
（第１の実施形態）
先ず、第１の実施形態について説明する。図１（ａ）は、実施形態に用いられる欠陥検査装置の構造を示すブロック図であり、図１（ｂ）は、実施形態に用いられる欠陥レビュー装置（欠陥撮影装置）の構造を示すブロック図である。
【００１１】
欠陥検査装置１０には、図１（ａ）に示すように、パターン等が形成された半導体基板１００の素子形成面（第１の面）に光源１２ａから光を照射し、その散乱光を光検出器１２ｂで検出して、欠陥を検出する欠陥検出部１２が設けられている。また、詳細は後述するが、物理目盛が形成された半導体基板１００の目盛形成面（第２の面）に光源１３ａから光を照射し、その散乱光を光検出器１３ｂで検出して、物理目盛を検出する目盛検出部１３が設けられている。更に、欠陥検出部１２及び目盛検出部１３を制御する制御部１１が設けられている。制御部１１には、光検出器１３ｂにより検出された物理目盛に基づいて座標系を作成する座標系作成部１１ｂ、及びこの座標系における光検出器１２ｂにより検出された欠陥の位置を示す座標（欠陥位置座標）を特定する情報を含む欠陥位置情報を作成する欠陥位置情報作成部１１ａが含まれている。
【００１２】
欠陥レビュー装置２０には、図１（ｂ）に示すように、半導体基板１００の素子形成面（第１の面）に電子線源２２ａから電子線を照射し、素子形成面からの２次電子を２次電子検出器２２ｂで検出して、欠陥を撮影する撮影部２２が設けられている。撮影部２２は、ＳＥＭの機能を備えている。また、半導体基板１００の目盛形成面（第２の面）に光源２３ａから光を照射し、その散乱光を光検出器２３ｂで検出して、物理目盛を検出する目盛検出部２３が設けられている。更に、撮影部２２及び目盛検出部２３を制御する制御部２１が設けられている。制御部２１には、光検出器２３ｂにより検出された物理目盛に基づいて座標系を作成する座標系作成部２１ｂが含まれている。制御部２１には、更に、半導体基板１００及び撮影部２２の相対位置を制御する位置合わせ部２１ａが含まれている。位置合わせ部２１ａは、欠陥検査装置１０により作成された欠陥位置情報に基づいて、座標系作成部２１により作成された座標系における欠陥の位置を特定し、その部分が撮影されるように半導体基板１００及び撮影部２２の相対位置を制御する。
【００１３】
次に、上述の欠陥検査装置１０及び欠陥レビュー装置２０を用いながら行う第１の実施形態に係る半導体装置の製造方法について説明する。図２は、第１の実施形態に係る半導体装置の製造方法を示すフローチャートであり、図３Ａ乃至図３Ｂは、第１の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。また、図４は、第１の実施形態に係る半導体装置の製造方法を工程順に示す平面図である。
【００１４】
先ず、半導体基板等の基板の目盛形成面に物理目盛を形成する（ステップＳ１）。即ち、図３Ａ（ａ）及び図４（ａ）に示すように、電界効果トランジスタ等の半導体素子が形成される素子形成面１０１ａの裏面である目盛形成面１０１ｂ上に格子溝１０２ａを有するレジストパターン１０２を形成する。次いで、図３Ａ（ｂ）に示すように、レジストパターン１０２をマスクとして基板１０１のエッチングを行うことにより、目盛形成面１０１ｂに格子状の物理目盛１０１ｃを形成する。そして、図３Ａ（ｃ）及び図４（ｂ）に示すように、レジストパターン１０２を除去する。このようにして形成された格子状の物理目盛１０１ｃには、例えば、互いに直交する２方向に延びる複数の溝が含まれ、また、同一の方向に延びる各溝は等間隔で配置されている。
【００１５】
物理目盛の形成（ステップＳ１）後には、欠陥検査装置１０を用いた欠陥の検出を行う（ステップＳ２〜Ｓ５）。即ち、図３Ｂ（ｄ）に示すように、物理目盛１０１ｃが形成された目盛形成面１０１ｂに光源１３ａがレーザ光又はランプ光等の光を照射し、その散乱光を光検出器１３ｂが検出し、格子状の物理目盛１０１ｃを検出する（ステップＳ２）。次いで、座標系作成部１１ｂが、検出された物理目盛１０１ｃに基づいて座標系を作成する（ステップＳ３）。例えば、図５に示すように、物理目盛１０１ｃを構成する複数の溝に、その延びる方向毎に、整数を昇順に割り当てたＸＹ座標系（直交座標系）を作成する。
【００１６】
なお、この欠陥の検出前に、素子形成面１０１ａに、素子分離用の溝の形成、ゲート電極の形成、又は配線の形成等の欠陥検出の対象となる処理を行っておく。これらの処理は欠陥の検出前であればどの段階で行ってもよい。例えば、図３Ａ（ａ）に示すレジストパターン１０２の形成前であってもよく、図３Ａ（ｃ）に示すレジストパターン１０２の除去後であってもよい。
【００１７】
その後、図３Ｂ（ｄ）に示すように、素子形成面１０１ａに光源１２ａがレーザ光又はランプ光等の光を照射し、その散乱光を光検出器１２ｂが検出し、欠陥の存在及びその位置を検出する（ステップＳ４）。
【００１８】
続いて、欠陥位置情報作成部１１ａが、光検出器１２ｂにより検出された欠陥の位置を示す座標を含む欠陥位置情報を作成する（ステップＳ５）。即ち、欠陥位置情報作成部１１ａは、座標系作成部１１ｂにより作成されたＸＹ座標系における欠陥の位置を示す座標を求め、これをまとめたものを欠陥位置情報として作成する。例えば、図６（ａ）に示すように、２個の欠陥１１１ａ及び１１１ｂが検出されている場合、欠陥位置情報作成部１１ａは、欠陥１１１ａ及び１１１ｂの夫々について、図６（ｂ）に示すように、目盛形成面１０１ｂに投射したときの位置を求め、その座標を各欠陥の座標とする。このとき、欠陥位置情報作成部１１ａは、例えば欠陥１１１ａ及び１１１ｂの２次元上での重心を求め、その小数点以下を切り捨てる。図６に示す例では、表１に示すような欠陥位置情報が得られる。表１に示すように、欠陥位置情報に、どのチップ領域１１０に欠陥が存在するかという情報を含める必要はない。
【００１９】
【表１】
【００２０】
このように作成された欠陥位置情報は、例えばネットワーク又は記録媒体等を介して欠陥レビュー装置２０に出力される。
【００２１】
そして、欠陥位置情報の作成後には、欠陥レビュー装置２０を用いた欠陥の撮影を行う（ステップＳ６〜Ｓ９）。即ち、図３Ｂ（ｅ）に示すように、物理目盛１０１ｃが形成された目盛形成面１０１ｂに光源２３ａがレーザ光又はランプ光等の光を照射し、その散乱光を光検出器２３ｂが検出し、格子状の物理目盛１０１ｃを検出する（ステップＳ６）。次いで、座標系作成部２１ｂが、検出された物理目盛１０１ｃに基づいて、座標系作成部１１ｂが作成ししたものと同一のＸＹ座標系を作成する（ステップＳ７）。
【００２２】
続いて、位置合わせ部２１ａが、座標系作成部２１ｂにより作成されたＸＹ座標系における、欠陥検査装置１０から出力された欠陥位置情報が示す座標が視野に含まれるように基板１０１及び撮影部２２の相対位置を調整する（ステップＳ８）。
【００２３】
そして、図３Ｂ（ｅ）に示すように、素子形成面１０１ａに電子線源２２ａが電子線を照射し、素子形成面１０１ａからの２次電子を２次電子検出器２２ｂが検出する。このようにして、素子形成面１０１ａの欠陥位置情報が示す座標を含む領域の撮影が行われる（ステップＳ９）。
【００２４】
このような第１の実施形態によれば、欠陥検査装置１０及び欠陥レビュー装置２０間で物理目盛１０１ｃに基づいて作成された共通の座標系が使用される。従って、欠陥検査装置１０により作成された欠陥位置情報を用いて欠陥の位置を正確に把握することができ、適切な撮影を行うことができる。このため、座標系のずれを考慮した欠陥レビュー装置２０での欠陥の探索は不要となり、欠陥の認識ミスに伴う撮影ミスを回避することができる。
【００２５】
（第２の実施形態）
次に、第２の実施形態について説明する。図７Ａ乃至図７Ｄは、第２の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【００２６】
第２の実施形態では、先ず、図７Ａ（ａ）に示すように、半導体基板等の基板２０１の素子形成面２０１ａ上にシリコン酸化膜２０２を、例えば熱酸化法により形成する。
【００２７】
次いで、図７Ａ（ｂ）に示すように、シリコン酸化膜２０２上にシリコン窒化膜２０３を形成する。
【００２８】
その後、図７Ａ（ｃ）に示すように、シリコン窒化膜２０３上にシリコン酸化膜２０４を形成する。
【００２９】
続いて、図７Ａ（ｄ）に示すように、基板２０１の表裏を反転し、素子形成面２０１ａの裏面である目盛形成面２０１ｂ上に格子溝２０５ａを有するレジストパターン２０５を形成する。格子溝２０５ａの幅は、０．１μｍ〜０．３μｍ（例えば０．１１μｍ程度）である。また、互いに平行に延びる格子溝２０５ａ同士の間隔は、欠陥レビュー装置２０における視野が収まる程度であることが好ましく、１．０μｍ〜２．０μｍ（例えば１．６μｍ程度）である。格子溝２０５ａの幅が０．１μｍ未満であると、後に形成する物理目盛の検出が困難になることがある。一方、０．３μｍを超えると、目盛形成面２０１ｂ内を占める物理目盛の割合が高くなりすぎて、物理目盛と欠陥とが重なり合う可能性が高くなる。また、格子溝２０５ａ同士の間隔が１．０μｍ未満であると、目盛形成面２０１ｂ内を占める物理目盛の割合が高くなりすぎて、物理目盛と欠陥とが重なり合う可能性が高くなる。一方、２．０μｍを超えると、１つの座標で表わされる領域が視野に収まらなくなり、適切な撮影を行いにくくなることがある。
【００３０】
次いで、図７Ｂ（ｅ）に示すように、レジストパターン２０５をマスクとして基板２０１のエッチングを行うことにより、目盛形成面２０１ｂに格子状の物理目盛２０１ｃを形成する。そして、レジストパターン２０２を除去する。このようにして形成された格子状の物理目盛２０１ｃには、例えば、物理目盛１０１ｃと同様に、互いに直交する２方向に延びる複数の溝が含まれ、また、同一の方向に延びる各溝は等間隔で配置されている。なお、物理目盛２０１ｃの深さは特に限定されないが、１００ｎｍ未満であると、その検出が困難になることがある。一方、２０００ｎｍを超えると、剛性及び強度の低下に伴う変形等が生じることがある。このため、物理目盛２０１ｃの深さは、１００ｎｍ〜２０００ｎｍとすることが好ましい。
【００３１】
その後、図７Ｂ（ｆ）に示すように、シリコン酸化膜２０４を除去する。シリコン酸化膜２０４は、物理目盛２０１ｃを形成する際にシリコン窒化膜２０３を保護するために形成されている。従って、物理目盛２０１ｃの除去後にシリコン酸化膜２０４は除去される。
【００３２】
続いて、図７Ｂ（ｇ）に示すように、シリコン窒化膜２０３上に、素子分離用の溝を形成する領域を開口する開口部２０６ａを有するレジストパターン２０６を形成する。
【００３３】
次いで、図７Ｂ（ｈ）に示すように、レジストパターン２０６をマスクとしてシリコン窒化膜２０３のエッチングを行うことにより、シリコン窒化膜２０３に、開口部２０６ａに対応する開口部２０３ａを形成する。そして、レジストパターン２０２を除去する。
【００３４】
その後、図７Ｃ（ｉ）に示すように、シリコン窒化膜２０３をハードマスクとして、シリコン酸化膜２０２及び基板２０１のエッチングを行うことにより、基板２０１の素子形成面２０１ａに素子分離溝２０１ｄを形成する。
【００３５】
続いて、図７Ｃ（ｊ）に示すように、欠陥検査装置１０を用いて、物理目盛２０１ｃの検出、座標系の作成及び素子分離溝２０１ｄの形成時に生じた欠陥の検出を行う。
【００３６】
次いで、図７Ｃ（ｋ）に示すように、欠陥レビュー装置２０を用いて、物理目盛２０１ｃの検出、座標系の作成及び欠陥検査装置１０により検出された欠陥の撮影を行う。
【００３７】
その後、図７Ｄ（ｌ）に示すように、素子分離溝２０１ｄを埋め込むようにしてシリコン窒化膜２０３上にシリコン酸化膜２０７を形成する。
【００３８】
続いて、図７Ｄ（ｍ）に示すように、基板２０１の表面が露出するまで、シリコン酸化膜２０２、シリコン窒化膜２０３及びシリコン酸化膜２０７の研磨を、例えばＣＭＰ（chemical mechanical polishing）法により行う。この結果、素子分離溝２０１ｄ内に素子分離絶縁膜２０８が得られる。次いで、トランジスタＴｒ、層間絶縁膜２１１、コンタクトプラグ２１２、配線２１３及び層間絶縁膜２１４等を形成する。そして、これらの種々の膜を含む積層体のダイシングを行って、半導体装置を完成させる。
【００３９】
また、欠陥レビュー装置２０を用いて撮影した欠陥については、その発生個所及び原因等を分析し、それが半導体装置の動作に悪影響を及ぼすものであれば、当該欠陥を含む半導体装置を不良と判定することができる。また、欠陥が動作に悪影響を及ぼすものであっても、そうでないものであっても、後に処理するロット等にフィードバックをかけて同様の欠陥が生じないようにすることもできる。
【００４０】
このような第２の実施形態によれば、素子分離溝２０１ｄの形成時に生じる欠陥を高い精度で検出し、また、この欠陥を確実に撮影することができる。従って、製造された半導体装置の良／不良を適切に判断することができ、また、後のプロセスに適切にフィードバックをかけることができる。
【００４１】
なお、第２の実施形態では、素子分離溝２０１ｄの形成後に欠陥の検出及び撮影を行っているが、トランジスタＴｒのゲート電極の形成後、コンタクトプラグ２１２用のコンタクトホールの形成後、配線２１３の形成後等にも欠陥の検出及び撮影を行うことが好ましい。
【００４２】
また、いずれの実施形態においても欠陥検査装置１０により作成される欠陥位置情報に物理目盛に基づいて作成された座標系上の座標の情報のみが含まれているが、従来の技術と同様に、欠陥が含まれるチップ領域を特定する情報、及び当該チップ領域内での欠陥の位置を示す情報等が含まれていてもよい。
【００４３】
更に、いずれの実施形態においても座標系として直交座標系が用いられているが、極座標系等の他の座標系が用いられてもよい。但し、欠陥レビュー装置２０において撮影される領域が一般的に矩形であるため、直交座標系が好ましい。
【００４４】
また、物理目盛は、溝以外のものから構成されていてもよい。例えば、規則的に配列した複数の孔から構成されていてもよく、このような複数の孔と溝とが組み合わされていてもよい。また、突起状の構造物が基板の目盛形成面に形成されていてもよい。
【００４５】
また、欠陥のサイズを見積もり、その結果に応じて欠陥検査装置１０及び欠陥レビュー装置２０の用い方を変えてもよい。例えば、欠陥のサイズが所定値（例えば０．２μｍ）以下である場合は、第１の実施形態に沿って検出及び撮影を行い、所定値を超えている場合は、従来のように、物理目盛１０１ｃの形成及び検出等を行わずに、欠陥検査装置１０による欠陥の検出、及びこの検出結果に基づく欠陥レビュー装置２０による撮影を行ってもよい。つまり、後者の場合では、欠陥検査装置１０が、欠陥が存在するチップ領域を特定する情報、及び当該チップ領域内における欠陥が位置する点の座標を特定する情報を、位置情報として出力する。そして、欠陥レビュー装置２０が、欠陥検査装置１０から出力された位置情報に基づき、欠陥が存在するチップ領域及び欠陥が位置する点の座標を特定し、その周辺の領域を含めて欠陥を探索し、欠陥が存在すると認識した部分の撮影を行う。
【００４６】
次に、本願発明者が実際に行った実験について説明する。
【００４７】
この実験では、ある半導体基板について、従来の欠陥検査装置を用いて平面視での直径が０．０５μｍ程度の針状欠陥を２７０個程度検出し、各針状欠陥の位置を表す欠陥位置情報を作成した。この欠陥位置情報としては、針状欠陥が含まれるチップ領域、及び当該チップ領域内での位置を示す座標に関する情報を作成した。次いで、従来の欠陥レビュー装置を用いて、この欠陥位置情報に基づいて針状欠陥を探索し、針状欠陥が存在すると欠陥レビュー装置が判断した領域の撮影を行った。そして、その撮影結果を分析し、針状欠陥が写っているもの（レビュー検出可）と針状欠陥が写っていないもの（レビュー検出不可）とに分類し、これらの数及び割合を数値化した。この結果を図８に示す。
【００４８】
図８に示すように、従来の欠陥検査装置及び従来の欠陥レビュー装置を用いた従来の方法では、適切に撮影することができた針状欠陥は、約５７％に過ぎなかった。図９（ａ）に、針状欠陥を適切に認識した上で撮影された写真を示し、図９（ｂ）に、針状欠陥を適切に認識することができない状態で撮影された写真を示す。
【００４９】
以下、本発明の諸態様を付記としてまとめて記載する。
【００５０】
（付記１）
基板の半導体素子が形成される素子形成面の裏側に位置する目盛形成面に物理目盛を形成する工程と、
前記物理目盛を用いて欠陥検査装置内での第１の座標系を作成する工程と、
前記欠陥検査装置により前記素子形成面に存在する欠陥を検出する工程と、
前記第１の座標系における前記欠陥の位置を示す欠陥位置座標を特定する工程と、
前記物理目盛を用いて欠陥撮影装置内での第２の座標系を作成する工程と、
前記欠陥撮影装置により前記素子形成面の前記第２の座標系上における前記欠陥位置座標を含む領域の撮影を行う工程と、
を有することを特徴とする半導体装置の製造方法。
【００５１】
（付記２）
前記物理目盛として、格子状の溝を形成することを特徴とする付記１に記載の半導体装置の製造方法。
【００５２】
（付記３）
前記第１の座標系を作成する工程の前に、前記欠陥検査装置内において光学的に前記物理目盛を検出する工程を有することを特徴とする付記１又は２に記載の半導体装置の製造方法。
【００５３】
（付記４）
前記第２の座標系を作成する工程の前に、前記欠陥撮影装置内において光学的に前記物理目盛を検出する工程を有することを特徴とする付記１乃至３のいずれか１項に記載の半導体装置の製造方法。
【００５４】
（付記５）
半導体素子が形成される素子形成面の裏側に位置する目盛形成面に物理目盛が形成された基板に対し、前記物理目盛を用いて欠陥検査装置内での第１の座標系を作成する工程と、
前記欠陥検査装置により前記素子形成面に存在する欠陥を検出する工程と、
前記第１の座標系における前記欠陥の位置を示す欠陥位置座標を特定する工程と、
前記物理目盛を用いて欠陥撮影装置内での第２の座標系を作成する工程と、
前記欠陥撮影装置により前記素子形成面の前記第２の座標系上における前記欠陥位置座標を含む領域の撮影を行う工程と、
を有することを特徴とする半導体装置の管理方法。
【００５５】
（付記６）
半導体素子が形成される素子形成面の裏側に位置する目盛形成面に物理目盛が形成された基板に対し、前記物理目盛を用いて座標系を作成する座標系作成手段と、
前記素子形成面に存在する欠陥を検出する欠陥検出手段と、
前記座標系における前記欠陥の位置を示す欠陥位置座標を特定する情報を作成する欠陥位置情報作成手段と、
を有することを特徴とする欠陥検査装置。
【００５６】
（付記７）
光学的に前記物理目盛を検出する目盛検出手段を有することを特徴とする付記６に記載の欠陥検査装置。
【００５７】
（付記８）
半導体素子が形成される素子形成面の裏側に位置する目盛形成面に物理目盛が形成された基板に対し、前記物理目盛を用いて座標系を作成する座標系作成手段と、
前記素子形成面の前記座標系上における、外部から入力された欠陥位置座標を含む領域の撮影を行う撮影手段と、
を有することを特徴とする欠陥撮影装置。
【００５８】
（付記９）
光学的に前記物理目盛を検出する目盛検出手段を有することを特徴とする付記８に記載の欠陥検査装置。
【００５９】
（付記１０）
前記物理目盛として、格子状の突起状の構造物を形成することを特徴とする付記１に記載の半導体装置の製造方法。
【００６０】
（付記１１）
欠陥のサイズを見積もる工程を有し、
前記欠陥のサイズが所定値以下である場合、
半導体素子が形成される素子形成面の裏側に位置する目盛形成面に物理目盛が形成された基板に対し、前記物理目盛を用いて欠陥検査装置内での第１の座標系を作成する工程と、
前記欠陥検査装置により前記素子形成面に存在する欠陥を検出する工程と、
前記第１の座標系における前記欠陥の位置を示す欠陥位置座標を特定する工程と、
前記物理目盛を用いて欠陥撮影装置内での第２の座標系を作成する工程と、
前記欠陥撮影装置により前記素子形成面の前記第２の座標系上における前記欠陥位置座標を含む領域の撮影を行う工程と、
を有し、
前記欠陥のサイズが前記所定値を超えている場合、
前記欠陥検査装置により前記素子形成面に存在する欠陥を検出する工程と、
この検出結果に基づいて、前記欠陥撮影装置により前記素子形成面の撮影を行う工程と、
を有することを特徴とする欠陥管理方法。
【符号の説明】
【００６１】
１０：欠陥検査装置
１１：制御部
１２：欠陥検出部
１３：目盛検出部
２０：欠陥レビュー装置（欠陥撮影装置）
２１：制御部
２２：撮影部
２３：目盛検出部
【技術分野】
【０００１】
本発明は、半導体装置の製造方法及び半導体装置の管理方法に関する。
【背景技術】
【０００２】
半導体装置の製造では、パターニング等の際に生じた欠陥の検出及び撮影を行っている。これらは、異物の存在、レジストパターンの形状不良等を、後のプロセスにフィードバックするために行われている。そして、欠陥の検出には、レーザ光又はランプ光を半導体基板に照射し、その反射光を検出する欠陥検査装置が用いられ、欠陥の撮影には、走査型電子顕微鏡（ＳＥＭ）を備えた欠陥レビュー装置が用いられている。欠陥検査装置は、欠陥が存在するチップ領域を特定する情報、及び当該チップ領域内における欠陥が位置する点の座標を特定する情報を、位置情報として出力する。欠陥レビュー装置は、欠陥検査装置から出力された位置情報に基づき、欠陥が存在するチップ領域及び欠陥が位置する点の座標を特定し、その周辺の領域を含めて欠陥を探索し、欠陥が存在すると認識した部分の撮影を行う。このように、欠陥レビュー装置は、欠陥検査装置から出力された位置情報が示す座標を中心とした撮影をすぐに行うのではなく、撮影前に欠陥の探索を行うこととしているが、これは、欠陥検査装置の座標系と欠陥レビュー装置の座標系とが互いに一致しないことがあるからである。
【０００３】
その一方で、半導体装置の微細化に伴って動作等に影響を及ぼす欠陥のサイズが小さくなってきている。このため、検出すべき欠陥のサイズも小さくなってきている。しかしながら、欠陥検査装置の性能は、要求される小さな欠陥の検出が可能な程度に向上しているものの、欠陥レビュー装置の探索性能は、欠陥検査装置ほど向上していない。このため、欠陥検査装置で微小な欠陥を検出することができても、それを欠陥レビュー装置で適切に撮影することができないことがある。例えば、欠陥を示す信号に類似したノイズに基づく撮影を行った結果、欠陥を含まない画像が得られることがある。このような場合、後のプロセスへのフィードバックを適切に行うことが困難となる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平６−３４７４１５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の目的は、微小な欠陥であっても適切に撮影することができる半導体装置の製造方法及び半導体装置の管理方法を提供することにある。
【課題を解決するための手段】
【０００６】
半導体装置の製造方法の一態様では、基板の半導体素子が形成される素子形成面の裏側に位置する目盛形成面に物理目盛を形成する。前記物理目盛を用いて欠陥検査装置内での第１の座標系を作成する。前記欠陥検査装置により前記素子形成面に存在する欠陥を検出する。前記第１の座標系における前記欠陥の位置を示す欠陥位置座標を特定する。前記物理目盛を用いて欠陥撮影装置内での第２の座標系を作成する。前記欠陥撮影装置により前記素子形成面の前記第２の座標系上における前記欠陥位置座標を含む領域の撮影を行う。
【発明の効果】
【０００７】
上記の半導体装置の製造方法等によれば、欠陥検査装置及び欠陥撮影装置間で共通の物理座標が用いられるため、欠陥撮影装置において欠陥を探索せずとも欠陥検査装置により検出された欠陥の位置を的確に把握することができる。従って、適切に欠陥を撮影することができる。
【図面の簡単な説明】
【０００８】
【図１】欠陥検査装置及び欠陥レビュー装置の構造を示すブロック図である。
【図２】半導体装置の製造方法を示すフローチャートである。
【図３Ａ】第１の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図３Ｂ】図３Ａに引き続き、半導体装置の製造方法を工程順に示す断面図である。
【図４】第１の実施形態に係る半導体装置の製造方法を工程順に示す平面図である。
【図５】座標系作成部１１ｂにより作成される座標系を示す図である。
【図６】位置情報の作成方法を示す図である。
【図７Ａ】第２の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図７Ｂ】図７Ａに引き続き、半導体装置の製造方法を工程順に示す断面図である。
【図７Ｃ】図７Ｂに引き続き、半導体装置の製造方法を工程順に示す断面図である。
【図７Ｄ】図７Ｃに引き続き、半導体装置の製造方法を工程順に示す断面図である。
【図８】針状欠陥の撮影の可否を分類した結果を示すグラフである。
【図９】針状欠陥の撮影を試みた結果を示す図である。
【発明を実施するための形態】
【０００９】
以下、実施形態について、添付の図面を参照して具体的に説明する。
【００１０】
（第１の実施形態）
先ず、第１の実施形態について説明する。図１（ａ）は、実施形態に用いられる欠陥検査装置の構造を示すブロック図であり、図１（ｂ）は、実施形態に用いられる欠陥レビュー装置（欠陥撮影装置）の構造を示すブロック図である。
【００１１】
欠陥検査装置１０には、図１（ａ）に示すように、パターン等が形成された半導体基板１００の素子形成面（第１の面）に光源１２ａから光を照射し、その散乱光を光検出器１２ｂで検出して、欠陥を検出する欠陥検出部１２が設けられている。また、詳細は後述するが、物理目盛が形成された半導体基板１００の目盛形成面（第２の面）に光源１３ａから光を照射し、その散乱光を光検出器１３ｂで検出して、物理目盛を検出する目盛検出部１３が設けられている。更に、欠陥検出部１２及び目盛検出部１３を制御する制御部１１が設けられている。制御部１１には、光検出器１３ｂにより検出された物理目盛に基づいて座標系を作成する座標系作成部１１ｂ、及びこの座標系における光検出器１２ｂにより検出された欠陥の位置を示す座標（欠陥位置座標）を特定する情報を含む欠陥位置情報を作成する欠陥位置情報作成部１１ａが含まれている。
【００１２】
欠陥レビュー装置２０には、図１（ｂ）に示すように、半導体基板１００の素子形成面（第１の面）に電子線源２２ａから電子線を照射し、素子形成面からの２次電子を２次電子検出器２２ｂで検出して、欠陥を撮影する撮影部２２が設けられている。撮影部２２は、ＳＥＭの機能を備えている。また、半導体基板１００の目盛形成面（第２の面）に光源２３ａから光を照射し、その散乱光を光検出器２３ｂで検出して、物理目盛を検出する目盛検出部２３が設けられている。更に、撮影部２２及び目盛検出部２３を制御する制御部２１が設けられている。制御部２１には、光検出器２３ｂにより検出された物理目盛に基づいて座標系を作成する座標系作成部２１ｂが含まれている。制御部２１には、更に、半導体基板１００及び撮影部２２の相対位置を制御する位置合わせ部２１ａが含まれている。位置合わせ部２１ａは、欠陥検査装置１０により作成された欠陥位置情報に基づいて、座標系作成部２１により作成された座標系における欠陥の位置を特定し、その部分が撮影されるように半導体基板１００及び撮影部２２の相対位置を制御する。
【００１３】
次に、上述の欠陥検査装置１０及び欠陥レビュー装置２０を用いながら行う第１の実施形態に係る半導体装置の製造方法について説明する。図２は、第１の実施形態に係る半導体装置の製造方法を示すフローチャートであり、図３Ａ乃至図３Ｂは、第１の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。また、図４は、第１の実施形態に係る半導体装置の製造方法を工程順に示す平面図である。
【００１４】
先ず、半導体基板等の基板の目盛形成面に物理目盛を形成する（ステップＳ１）。即ち、図３Ａ（ａ）及び図４（ａ）に示すように、電界効果トランジスタ等の半導体素子が形成される素子形成面１０１ａの裏面である目盛形成面１０１ｂ上に格子溝１０２ａを有するレジストパターン１０２を形成する。次いで、図３Ａ（ｂ）に示すように、レジストパターン１０２をマスクとして基板１０１のエッチングを行うことにより、目盛形成面１０１ｂに格子状の物理目盛１０１ｃを形成する。そして、図３Ａ（ｃ）及び図４（ｂ）に示すように、レジストパターン１０２を除去する。このようにして形成された格子状の物理目盛１０１ｃには、例えば、互いに直交する２方向に延びる複数の溝が含まれ、また、同一の方向に延びる各溝は等間隔で配置されている。
【００１５】
物理目盛の形成（ステップＳ１）後には、欠陥検査装置１０を用いた欠陥の検出を行う（ステップＳ２〜Ｓ５）。即ち、図３Ｂ（ｄ）に示すように、物理目盛１０１ｃが形成された目盛形成面１０１ｂに光源１３ａがレーザ光又はランプ光等の光を照射し、その散乱光を光検出器１３ｂが検出し、格子状の物理目盛１０１ｃを検出する（ステップＳ２）。次いで、座標系作成部１１ｂが、検出された物理目盛１０１ｃに基づいて座標系を作成する（ステップＳ３）。例えば、図５に示すように、物理目盛１０１ｃを構成する複数の溝に、その延びる方向毎に、整数を昇順に割り当てたＸＹ座標系（直交座標系）を作成する。
【００１６】
なお、この欠陥の検出前に、素子形成面１０１ａに、素子分離用の溝の形成、ゲート電極の形成、又は配線の形成等の欠陥検出の対象となる処理を行っておく。これらの処理は欠陥の検出前であればどの段階で行ってもよい。例えば、図３Ａ（ａ）に示すレジストパターン１０２の形成前であってもよく、図３Ａ（ｃ）に示すレジストパターン１０２の除去後であってもよい。
【００１７】
その後、図３Ｂ（ｄ）に示すように、素子形成面１０１ａに光源１２ａがレーザ光又はランプ光等の光を照射し、その散乱光を光検出器１２ｂが検出し、欠陥の存在及びその位置を検出する（ステップＳ４）。
【００１８】
続いて、欠陥位置情報作成部１１ａが、光検出器１２ｂにより検出された欠陥の位置を示す座標を含む欠陥位置情報を作成する（ステップＳ５）。即ち、欠陥位置情報作成部１１ａは、座標系作成部１１ｂにより作成されたＸＹ座標系における欠陥の位置を示す座標を求め、これをまとめたものを欠陥位置情報として作成する。例えば、図６（ａ）に示すように、２個の欠陥１１１ａ及び１１１ｂが検出されている場合、欠陥位置情報作成部１１ａは、欠陥１１１ａ及び１１１ｂの夫々について、図６（ｂ）に示すように、目盛形成面１０１ｂに投射したときの位置を求め、その座標を各欠陥の座標とする。このとき、欠陥位置情報作成部１１ａは、例えば欠陥１１１ａ及び１１１ｂの２次元上での重心を求め、その小数点以下を切り捨てる。図６に示す例では、表１に示すような欠陥位置情報が得られる。表１に示すように、欠陥位置情報に、どのチップ領域１１０に欠陥が存在するかという情報を含める必要はない。
【００１９】
【表１】
【００２０】
このように作成された欠陥位置情報は、例えばネットワーク又は記録媒体等を介して欠陥レビュー装置２０に出力される。
【００２１】
そして、欠陥位置情報の作成後には、欠陥レビュー装置２０を用いた欠陥の撮影を行う（ステップＳ６〜Ｓ９）。即ち、図３Ｂ（ｅ）に示すように、物理目盛１０１ｃが形成された目盛形成面１０１ｂに光源２３ａがレーザ光又はランプ光等の光を照射し、その散乱光を光検出器２３ｂが検出し、格子状の物理目盛１０１ｃを検出する（ステップＳ６）。次いで、座標系作成部２１ｂが、検出された物理目盛１０１ｃに基づいて、座標系作成部１１ｂが作成ししたものと同一のＸＹ座標系を作成する（ステップＳ７）。
【００２２】
続いて、位置合わせ部２１ａが、座標系作成部２１ｂにより作成されたＸＹ座標系における、欠陥検査装置１０から出力された欠陥位置情報が示す座標が視野に含まれるように基板１０１及び撮影部２２の相対位置を調整する（ステップＳ８）。
【００２３】
そして、図３Ｂ（ｅ）に示すように、素子形成面１０１ａに電子線源２２ａが電子線を照射し、素子形成面１０１ａからの２次電子を２次電子検出器２２ｂが検出する。このようにして、素子形成面１０１ａの欠陥位置情報が示す座標を含む領域の撮影が行われる（ステップＳ９）。
【００２４】
このような第１の実施形態によれば、欠陥検査装置１０及び欠陥レビュー装置２０間で物理目盛１０１ｃに基づいて作成された共通の座標系が使用される。従って、欠陥検査装置１０により作成された欠陥位置情報を用いて欠陥の位置を正確に把握することができ、適切な撮影を行うことができる。このため、座標系のずれを考慮した欠陥レビュー装置２０での欠陥の探索は不要となり、欠陥の認識ミスに伴う撮影ミスを回避することができる。
【００２５】
（第２の実施形態）
次に、第２の実施形態について説明する。図７Ａ乃至図７Ｄは、第２の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【００２６】
第２の実施形態では、先ず、図７Ａ（ａ）に示すように、半導体基板等の基板２０１の素子形成面２０１ａ上にシリコン酸化膜２０２を、例えば熱酸化法により形成する。
【００２７】
次いで、図７Ａ（ｂ）に示すように、シリコン酸化膜２０２上にシリコン窒化膜２０３を形成する。
【００２８】
その後、図７Ａ（ｃ）に示すように、シリコン窒化膜２０３上にシリコン酸化膜２０４を形成する。
【００２９】
続いて、図７Ａ（ｄ）に示すように、基板２０１の表裏を反転し、素子形成面２０１ａの裏面である目盛形成面２０１ｂ上に格子溝２０５ａを有するレジストパターン２０５を形成する。格子溝２０５ａの幅は、０．１μｍ〜０．３μｍ（例えば０．１１μｍ程度）である。また、互いに平行に延びる格子溝２０５ａ同士の間隔は、欠陥レビュー装置２０における視野が収まる程度であることが好ましく、１．０μｍ〜２．０μｍ（例えば１．６μｍ程度）である。格子溝２０５ａの幅が０．１μｍ未満であると、後に形成する物理目盛の検出が困難になることがある。一方、０．３μｍを超えると、目盛形成面２０１ｂ内を占める物理目盛の割合が高くなりすぎて、物理目盛と欠陥とが重なり合う可能性が高くなる。また、格子溝２０５ａ同士の間隔が１．０μｍ未満であると、目盛形成面２０１ｂ内を占める物理目盛の割合が高くなりすぎて、物理目盛と欠陥とが重なり合う可能性が高くなる。一方、２．０μｍを超えると、１つの座標で表わされる領域が視野に収まらなくなり、適切な撮影を行いにくくなることがある。
【００３０】
次いで、図７Ｂ（ｅ）に示すように、レジストパターン２０５をマスクとして基板２０１のエッチングを行うことにより、目盛形成面２０１ｂに格子状の物理目盛２０１ｃを形成する。そして、レジストパターン２０２を除去する。このようにして形成された格子状の物理目盛２０１ｃには、例えば、物理目盛１０１ｃと同様に、互いに直交する２方向に延びる複数の溝が含まれ、また、同一の方向に延びる各溝は等間隔で配置されている。なお、物理目盛２０１ｃの深さは特に限定されないが、１００ｎｍ未満であると、その検出が困難になることがある。一方、２０００ｎｍを超えると、剛性及び強度の低下に伴う変形等が生じることがある。このため、物理目盛２０１ｃの深さは、１００ｎｍ〜２０００ｎｍとすることが好ましい。
【００３１】
その後、図７Ｂ（ｆ）に示すように、シリコン酸化膜２０４を除去する。シリコン酸化膜２０４は、物理目盛２０１ｃを形成する際にシリコン窒化膜２０３を保護するために形成されている。従って、物理目盛２０１ｃの除去後にシリコン酸化膜２０４は除去される。
【００３２】
続いて、図７Ｂ（ｇ）に示すように、シリコン窒化膜２０３上に、素子分離用の溝を形成する領域を開口する開口部２０６ａを有するレジストパターン２０６を形成する。
【００３３】
次いで、図７Ｂ（ｈ）に示すように、レジストパターン２０６をマスクとしてシリコン窒化膜２０３のエッチングを行うことにより、シリコン窒化膜２０３に、開口部２０６ａに対応する開口部２０３ａを形成する。そして、レジストパターン２０２を除去する。
【００３４】
その後、図７Ｃ（ｉ）に示すように、シリコン窒化膜２０３をハードマスクとして、シリコン酸化膜２０２及び基板２０１のエッチングを行うことにより、基板２０１の素子形成面２０１ａに素子分離溝２０１ｄを形成する。
【００３５】
続いて、図７Ｃ（ｊ）に示すように、欠陥検査装置１０を用いて、物理目盛２０１ｃの検出、座標系の作成及び素子分離溝２０１ｄの形成時に生じた欠陥の検出を行う。
【００３６】
次いで、図７Ｃ（ｋ）に示すように、欠陥レビュー装置２０を用いて、物理目盛２０１ｃの検出、座標系の作成及び欠陥検査装置１０により検出された欠陥の撮影を行う。
【００３７】
その後、図７Ｄ（ｌ）に示すように、素子分離溝２０１ｄを埋め込むようにしてシリコン窒化膜２０３上にシリコン酸化膜２０７を形成する。
【００３８】
続いて、図７Ｄ（ｍ）に示すように、基板２０１の表面が露出するまで、シリコン酸化膜２０２、シリコン窒化膜２０３及びシリコン酸化膜２０７の研磨を、例えばＣＭＰ（chemical mechanical polishing）法により行う。この結果、素子分離溝２０１ｄ内に素子分離絶縁膜２０８が得られる。次いで、トランジスタＴｒ、層間絶縁膜２１１、コンタクトプラグ２１２、配線２１３及び層間絶縁膜２１４等を形成する。そして、これらの種々の膜を含む積層体のダイシングを行って、半導体装置を完成させる。
【００３９】
また、欠陥レビュー装置２０を用いて撮影した欠陥については、その発生個所及び原因等を分析し、それが半導体装置の動作に悪影響を及ぼすものであれば、当該欠陥を含む半導体装置を不良と判定することができる。また、欠陥が動作に悪影響を及ぼすものであっても、そうでないものであっても、後に処理するロット等にフィードバックをかけて同様の欠陥が生じないようにすることもできる。
【００４０】
このような第２の実施形態によれば、素子分離溝２０１ｄの形成時に生じる欠陥を高い精度で検出し、また、この欠陥を確実に撮影することができる。従って、製造された半導体装置の良／不良を適切に判断することができ、また、後のプロセスに適切にフィードバックをかけることができる。
【００４１】
なお、第２の実施形態では、素子分離溝２０１ｄの形成後に欠陥の検出及び撮影を行っているが、トランジスタＴｒのゲート電極の形成後、コンタクトプラグ２１２用のコンタクトホールの形成後、配線２１３の形成後等にも欠陥の検出及び撮影を行うことが好ましい。
【００４２】
また、いずれの実施形態においても欠陥検査装置１０により作成される欠陥位置情報に物理目盛に基づいて作成された座標系上の座標の情報のみが含まれているが、従来の技術と同様に、欠陥が含まれるチップ領域を特定する情報、及び当該チップ領域内での欠陥の位置を示す情報等が含まれていてもよい。
【００４３】
更に、いずれの実施形態においても座標系として直交座標系が用いられているが、極座標系等の他の座標系が用いられてもよい。但し、欠陥レビュー装置２０において撮影される領域が一般的に矩形であるため、直交座標系が好ましい。
【００４４】
また、物理目盛は、溝以外のものから構成されていてもよい。例えば、規則的に配列した複数の孔から構成されていてもよく、このような複数の孔と溝とが組み合わされていてもよい。また、突起状の構造物が基板の目盛形成面に形成されていてもよい。
【００４５】
また、欠陥のサイズを見積もり、その結果に応じて欠陥検査装置１０及び欠陥レビュー装置２０の用い方を変えてもよい。例えば、欠陥のサイズが所定値（例えば０．２μｍ）以下である場合は、第１の実施形態に沿って検出及び撮影を行い、所定値を超えている場合は、従来のように、物理目盛１０１ｃの形成及び検出等を行わずに、欠陥検査装置１０による欠陥の検出、及びこの検出結果に基づく欠陥レビュー装置２０による撮影を行ってもよい。つまり、後者の場合では、欠陥検査装置１０が、欠陥が存在するチップ領域を特定する情報、及び当該チップ領域内における欠陥が位置する点の座標を特定する情報を、位置情報として出力する。そして、欠陥レビュー装置２０が、欠陥検査装置１０から出力された位置情報に基づき、欠陥が存在するチップ領域及び欠陥が位置する点の座標を特定し、その周辺の領域を含めて欠陥を探索し、欠陥が存在すると認識した部分の撮影を行う。
【００４６】
次に、本願発明者が実際に行った実験について説明する。
【００４７】
この実験では、ある半導体基板について、従来の欠陥検査装置を用いて平面視での直径が０．０５μｍ程度の針状欠陥を２７０個程度検出し、各針状欠陥の位置を表す欠陥位置情報を作成した。この欠陥位置情報としては、針状欠陥が含まれるチップ領域、及び当該チップ領域内での位置を示す座標に関する情報を作成した。次いで、従来の欠陥レビュー装置を用いて、この欠陥位置情報に基づいて針状欠陥を探索し、針状欠陥が存在すると欠陥レビュー装置が判断した領域の撮影を行った。そして、その撮影結果を分析し、針状欠陥が写っているもの（レビュー検出可）と針状欠陥が写っていないもの（レビュー検出不可）とに分類し、これらの数及び割合を数値化した。この結果を図８に示す。
【００４８】
図８に示すように、従来の欠陥検査装置及び従来の欠陥レビュー装置を用いた従来の方法では、適切に撮影することができた針状欠陥は、約５７％に過ぎなかった。図９（ａ）に、針状欠陥を適切に認識した上で撮影された写真を示し、図９（ｂ）に、針状欠陥を適切に認識することができない状態で撮影された写真を示す。
【００４９】
以下、本発明の諸態様を付記としてまとめて記載する。
【００５０】
（付記１）
基板の半導体素子が形成される素子形成面の裏側に位置する目盛形成面に物理目盛を形成する工程と、
前記物理目盛を用いて欠陥検査装置内での第１の座標系を作成する工程と、
前記欠陥検査装置により前記素子形成面に存在する欠陥を検出する工程と、
前記第１の座標系における前記欠陥の位置を示す欠陥位置座標を特定する工程と、
前記物理目盛を用いて欠陥撮影装置内での第２の座標系を作成する工程と、
前記欠陥撮影装置により前記素子形成面の前記第２の座標系上における前記欠陥位置座標を含む領域の撮影を行う工程と、
を有することを特徴とする半導体装置の製造方法。
【００５１】
（付記２）
前記物理目盛として、格子状の溝を形成することを特徴とする付記１に記載の半導体装置の製造方法。
【００５２】
（付記３）
前記第１の座標系を作成する工程の前に、前記欠陥検査装置内において光学的に前記物理目盛を検出する工程を有することを特徴とする付記１又は２に記載の半導体装置の製造方法。
【００５３】
（付記４）
前記第２の座標系を作成する工程の前に、前記欠陥撮影装置内において光学的に前記物理目盛を検出する工程を有することを特徴とする付記１乃至３のいずれか１項に記載の半導体装置の製造方法。
【００５４】
（付記５）
半導体素子が形成される素子形成面の裏側に位置する目盛形成面に物理目盛が形成された基板に対し、前記物理目盛を用いて欠陥検査装置内での第１の座標系を作成する工程と、
前記欠陥検査装置により前記素子形成面に存在する欠陥を検出する工程と、
前記第１の座標系における前記欠陥の位置を示す欠陥位置座標を特定する工程と、
前記物理目盛を用いて欠陥撮影装置内での第２の座標系を作成する工程と、
前記欠陥撮影装置により前記素子形成面の前記第２の座標系上における前記欠陥位置座標を含む領域の撮影を行う工程と、
を有することを特徴とする半導体装置の管理方法。
【００５５】
（付記６）
半導体素子が形成される素子形成面の裏側に位置する目盛形成面に物理目盛が形成された基板に対し、前記物理目盛を用いて座標系を作成する座標系作成手段と、
前記素子形成面に存在する欠陥を検出する欠陥検出手段と、
前記座標系における前記欠陥の位置を示す欠陥位置座標を特定する情報を作成する欠陥位置情報作成手段と、
を有することを特徴とする欠陥検査装置。
【００５６】
（付記７）
光学的に前記物理目盛を検出する目盛検出手段を有することを特徴とする付記６に記載の欠陥検査装置。
【００５７】
（付記８）
半導体素子が形成される素子形成面の裏側に位置する目盛形成面に物理目盛が形成された基板に対し、前記物理目盛を用いて座標系を作成する座標系作成手段と、
前記素子形成面の前記座標系上における、外部から入力された欠陥位置座標を含む領域の撮影を行う撮影手段と、
を有することを特徴とする欠陥撮影装置。
【００５８】
（付記９）
光学的に前記物理目盛を検出する目盛検出手段を有することを特徴とする付記８に記載の欠陥検査装置。
【００５９】
（付記１０）
前記物理目盛として、格子状の突起状の構造物を形成することを特徴とする付記１に記載の半導体装置の製造方法。
【００６０】
（付記１１）
欠陥のサイズを見積もる工程を有し、
前記欠陥のサイズが所定値以下である場合、
半導体素子が形成される素子形成面の裏側に位置する目盛形成面に物理目盛が形成された基板に対し、前記物理目盛を用いて欠陥検査装置内での第１の座標系を作成する工程と、
前記欠陥検査装置により前記素子形成面に存在する欠陥を検出する工程と、
前記第１の座標系における前記欠陥の位置を示す欠陥位置座標を特定する工程と、
前記物理目盛を用いて欠陥撮影装置内での第２の座標系を作成する工程と、
前記欠陥撮影装置により前記素子形成面の前記第２の座標系上における前記欠陥位置座標を含む領域の撮影を行う工程と、
を有し、
前記欠陥のサイズが前記所定値を超えている場合、
前記欠陥検査装置により前記素子形成面に存在する欠陥を検出する工程と、
この検出結果に基づいて、前記欠陥撮影装置により前記素子形成面の撮影を行う工程と、
を有することを特徴とする欠陥管理方法。
【符号の説明】
【００６１】
１０：欠陥検査装置
１１：制御部
１２：欠陥検出部
１３：目盛検出部
２０：欠陥レビュー装置（欠陥撮影装置）
２１：制御部
２２：撮影部
２３：目盛検出部
【特許請求の範囲】
【請求項１】
基板の半導体素子が形成される素子形成面の裏側に位置する目盛形成面に物理目盛を形成する工程と、
前記物理目盛を用いて欠陥検査装置内での第１の座標系を作成する工程と、
前記欠陥検査装置により前記素子形成面に存在する欠陥を検出する工程と、
前記第１の座標系における前記欠陥の位置を示す欠陥位置座標を特定する工程と、
前記物理目盛を用いて欠陥撮影装置内での第２の座標系を作成する工程と、
前記欠陥撮影装置により前記素子形成面の前記第２の座標系上における前記欠陥位置座標を含む領域の撮影を行う工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項２】
前記物理目盛として、格子状の溝を形成することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記第１の座標系を作成する工程の前に、前記欠陥検査装置内において光学的に前記物理目盛を検出する工程を有することを特徴とする請求項１又は２に記載の半導体装置の製造方法。
【請求項４】
前記第２の座標系を作成する工程の前に、前記欠陥撮影装置内において光学的に前記物理目盛を検出する工程を有することを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置の製造方法。
【請求項５】
半導体素子が形成される素子形成面の裏側に位置する目盛形成面に物理目盛が形成された基板に対し、前記物理目盛を用いて欠陥検査装置内での第１の座標系を作成する工程と、
前記欠陥検査装置により前記素子形成面に存在する欠陥を検出する工程と、
前記第１の座標系における前記欠陥の位置を示す欠陥位置座標を特定する工程と、
前記物理目盛を用いて欠陥撮影装置内での第２の座標系を作成する工程と、
前記欠陥撮影装置により前記素子形成面の前記第２の座標系上における前記欠陥位置座標を含む領域の撮影を行う工程と、
を有することを特徴とする半導体装置の管理方法。
【請求項１】
基板の半導体素子が形成される素子形成面の裏側に位置する目盛形成面に物理目盛を形成する工程と、
前記物理目盛を用いて欠陥検査装置内での第１の座標系を作成する工程と、
前記欠陥検査装置により前記素子形成面に存在する欠陥を検出する工程と、
前記第１の座標系における前記欠陥の位置を示す欠陥位置座標を特定する工程と、
前記物理目盛を用いて欠陥撮影装置内での第２の座標系を作成する工程と、
前記欠陥撮影装置により前記素子形成面の前記第２の座標系上における前記欠陥位置座標を含む領域の撮影を行う工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項２】
前記物理目盛として、格子状の溝を形成することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記第１の座標系を作成する工程の前に、前記欠陥検査装置内において光学的に前記物理目盛を検出する工程を有することを特徴とする請求項１又は２に記載の半導体装置の製造方法。
【請求項４】
前記第２の座標系を作成する工程の前に、前記欠陥撮影装置内において光学的に前記物理目盛を検出する工程を有することを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置の製造方法。
【請求項５】
半導体素子が形成される素子形成面の裏側に位置する目盛形成面に物理目盛が形成された基板に対し、前記物理目盛を用いて欠陥検査装置内での第１の座標系を作成する工程と、
前記欠陥検査装置により前記素子形成面に存在する欠陥を検出する工程と、
前記第１の座標系における前記欠陥の位置を示す欠陥位置座標を特定する工程と、
前記物理目盛を用いて欠陥撮影装置内での第２の座標系を作成する工程と、
前記欠陥撮影装置により前記素子形成面の前記第２の座標系上における前記欠陥位置座標を含む領域の撮影を行う工程と、
を有することを特徴とする半導体装置の管理方法。
【図１】
【図２】
【図３Ａ】
【図３Ｂ】
【図４】
【図５】
【図６】
【図７Ａ】
【図７Ｂ】
【図７Ｃ】
【図７Ｄ】
【図８】
【図９】
【図２】
【図３Ａ】
【図３Ｂ】
【図４】
【図５】
【図６】
【図７Ａ】
【図７Ｂ】
【図７Ｃ】
【図７Ｄ】
【図８】
【図９】
【公開番号】特開２０１１−９６６２（Ｐ２０１１−９６６２Ａ）
【公開日】平成２３年１月１３日（２０１１．１．１３）
【国際特許分類】
【出願番号】特願２００９−１５４２７７（Ｐ２００９−１５４２７７）
【出願日】平成２１年６月２９日（２００９．６．２９）
【出願人】（３０８０１４３４１）富士通セミコンダクター株式会社 (2,507)
【Ｆターム（参考）】
【公開日】平成２３年１月１３日（２０１１．１．１３）
【国際特許分類】
【出願日】平成２１年６月２９日（２００９．６．２９）
【出願人】（３０８０１４３４１）富士通セミコンダクター株式会社 (2,507)
【Ｆターム（参考）】
[ Back to top ]