半導体装置の製造方法
【課題】 半導体装置の組み立てにおいてフリップチップ接続の信頼性の向上を図る。
【解決手段】 パッケージ基板5において複数のフリップチップ用端子5eの列の端部にダミー端子5dが設けられていることにより、フラックスや半田の流れをダミー端子5dによって抑制して複数のフリップチップ用端子5e上に半田層4を形成することができ、これにより、フリップチップ用端子5eに近接して設けられたワイヤ接続用端子5fに半田を付着させることなく、各フリップチップ用端子5e上に形成する半田層4の厚さを十分に確保することができ、その結果、フリップチップ接続の信頼性の向上を図ることができる。
【解決手段】 パッケージ基板5において複数のフリップチップ用端子5eの列の端部にダミー端子5dが設けられていることにより、フラックスや半田の流れをダミー端子5dによって抑制して複数のフリップチップ用端子5e上に半田層4を形成することができ、これにより、フリップチップ用端子5eに近接して設けられたワイヤ接続用端子5fに半田を付着させることなく、各フリップチップ用端子5e上に形成する半田層4の厚さを十分に確保することができ、その結果、フリップチップ接続の信頼性の向上を図ることができる。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体装置の製造方法に関し、特に、フリップチップ接続に適用して有効な技術に関する。
【背景技術】
【0002】
従来のプリント基板では、基板の電極のうち、端部の電極の外方にダミー電極を形成し、電極とダミー電極上にメッキ手段やスクリーン印刷手段等により半田プリコート部を形成するようにしている(例えば、特許文献1参照)。
【特許文献1】特開平5−327195号公報(図1)
【発明の開示】
【発明が解決しようとする課題】
【0003】
フリップチップ接続を適用した半導体装置の一例として、複数の半導体チップを多段に積み重ねたチップ積層型の半導体装置が知られており、このようなチップ積層型の半導体装置では、主に、最下段の半導体チップが配線基板にフリップチップ接続される。
【0004】
なお、チップ積層型の半導体装置では、今後、小型化や多ピン化によるパッド(電極)の狭ピッチ化がますます要求されるが、パッドの狭ピッチ化により、フリップチップ接続部へのアンダーフィル封止は、樹脂の浸透などに時間がかかるため、非常に困難になりつつあり、したがって、半導体チップを配置する前に、接着剤を配線基板上に先に塗布し、この接着剤上に半導体チップを配置した後、半導体チップを加圧・加熱してフリップチップ接続を行う技術が開発されている。
【0005】
また、配線基板のフリップチップ接続が行われる各端子上には、半田プリコートによる半田層がそれぞれ形成され、この状態でフリップチップ接続が行われる。
【0006】
本発明者は、フリップチップ接続用の各端子への半田層の形成技術について検討した結果、以下のような問題を見出した。
【0007】
すなわち、フリップチップ接続用の端子列全体に半田ペーストとフラックスを塗布し、その後、リフローにかけると、溶融した半田とフラックスが流れ出て端子列の端部に配置された端子上には中央寄りの端子に比較して少ない量の半田による半田層が形成される。つまり、端部の端子上に形成された半田層は、中央寄りの端子上の半田層に比較して薄い。
【0008】
これは、中央寄りの端子ではその両隣に端子が配置されるため、この両側の端子が半田とフラックスの流出を抑えているのに対して、端部の端子ではその片側は端子が配置されずにオープンな領域となっているため、半田とフラックスが流れ出てしまう。仮に、半田とフラックスの流出が発生したとしても、フラックスによる半田の活性が十分に高ければ、電極にはより広い領域のフラックスから半田が供給され、フラックスが流出した領域の端子にも、十分な量の半田被覆が形成される場合も有り得る。しかしながら、フリップチップ接続用の電極においては、その端子ピッチが、例えば実装基板、マザーボードなどと比較して極端に小さいため、端子に供給する事のできる半田被覆の最大量が著しく制約される。従って、使用するフラックスとしても半田に対する活性が比較的低い物を使用せざるを得ず、このように活性の低いフラックスを使用した場合に、フラックスの流出が発生すると、その領域の端子上の半田の量が不足して端子上に形成される半田層が薄くなってしまう問題が深刻になるということを発明者は見出した。
【0009】
これにより、端部に配置された端子のフリップチップ接続では、接続不良が発生することが問題である。
【0010】
なお、チップ積層型の半導体装置で用いられる配線基板の場合、その主面には、フリップチップ接続用の端子の他に、この端子列に近接して2段目の半導体チップのワイヤボンディング用の端子が列を成して配置されている場合がある。このような配線基板では、ワイヤボンディング用の端子が近接して配置されており、このワイヤボンディング用の端子に半田が付着してしまうとワイヤが接続できなくなるため、ワイヤボンディング用の端子列領域への半田の浸入は避けなければならない。
【0011】
したがって、フリップチップ接続用の端子列領域に対して、それより広範囲にかつ厚く半田ペーストを塗布することはできず、その結果、端部の端子に形成される半田層は薄くなるという問題が起こる。
【0012】
しかしながら、前記特許文献1(特開平5−327195号公報)には、半田プリコートを形成する電極列に近接し、かつ半田を付着させることのできない他の電極についての記載は全く無い。したがって、前記特許文献1に記載されたプリント基板では、半田プリコートを形成する電極列に対して、これより広範囲に、かつ厚く半田ペーストを塗布することでも各電極に対して高さの均一な半田プリコートを形成することが可能である。また、前記特許文献1には、電子部品を半田付けするための電極に対する半田プリコートについて開示されているが、フリップチップ接続のための電極について開示されていない。更には、フリップチップ接続用の電極に対して半田プリコートを施す際に、活性の比較的低いフラックスを使用することや、それに伴う上記問題点についても開示されていない。
【0013】
本発明の目的は、フリップチップ接続の信頼性の向上を図ることができる半導体装置の製造方法を提供することにある。
【0014】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【0015】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【0016】
すなわち、本発明は、主面と裏面を有しており、前記主面にフリップチップ接続用の複数の第1の端子が列を成して設けられ、前記第1の端子の列の端部にダミー端子が設けられ、前記複数の第1の端子に近接して表面が貴金属めっきで覆われた第2の端子を有する配線基板を準備する工程と、半田の粒子を含有するフラックスが、前記複数の第1の端子の列を含む領域に塗布された状態を形成し、その後、前記フラックスを加熱することにより前記半田を溶融して、前記ダミー端子により前記フラックスの流れを抑制して前記複数の第1の端子上に半田層を形成する工程と、前記配線基板の前記主面上に半導体チップを配置する工程と、前記半導体チップの電極上に接続された突起電極と、前記第1の端子上の前記半田層とを熱圧着によって接続して前記配線基板に前記半導体チップをフリップチップ接続する工程とを有するものである。
【0017】
また、本発明は、主面と裏面を有しており、前記主面にフリップチップ接続用の複数の第1の端子が列を成して設けられ、前記第1の端子の列の端部に絶縁性壁部が設けられ、前記複数の第1の端子に近接して表面が貴金属めっきで覆われた第2の端子を有する配線基板を準備する工程と、半田の粒子を含有するフラックスが、前記複数の第1の端子の列を含む領域に塗布された状態を形成し、その後、前記フラックスを加熱することにより前記半田を溶融して、前記絶縁性壁部により前記フラックスの流れを抑制して前記複数の第1の端子上に半田層を形成する工程と、前記配線基板の前記主面上に半導体チップを配置する工程と、前記半導体チップの電極上に接続された突起電極と、前記第1の端子上の前記半田層とを熱圧着によって接続して前記配線基板に前記半導体チップをフリップチップ接続する工程とを有するものである。
【0018】
さらに、本発明は、主面と、裏面と、前記主面に列を成して設けられたフリップチップ接続用の複数の第1の端子と、前記第1の端子の列の端部に設けられたダミー端子と、前記複数の第1の端子に近接して表面が貴金属めっきで覆われて設けられた第2の端子とを有しており、予め前記複数の第1の端子上に半田層が形成された配線基板を準備する工程と、前記配線基板の前記主面上に半導体チップを配置する工程と、前記半導体チップの電極上に接続された突起電極と、前記第1の端子上の前記半田層とを熱圧着によって接続して前記配線基板に前記半導体チップをフリップチップ接続する工程とを有するものである。
【0019】
また、本発明は、主面と、裏面と、前記主面に列を成して設けられたフリップチップ接続用の複数の第1の端子と、前記第1の端子の列の端部に設けられた絶縁性壁部と、前記複数の第1の端子に近接して表面が貴金属めっきで覆われて設けられた第2の端子とを有しており、予め前記複数の第1の端子上に半田層が形成された配線基板を準備する工程と、前記配線基板の前記主面上に半導体チップを配置する工程と、前記半導体チップの電極上に接続された突起電極と、前記第1の端子上の前記半田層とを熱圧着によって接続して
前記配線基板に前記半導体チップをフリップチップ接続する工程とを有するものである。
【発明の効果】
【0020】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
【0021】
配線基板においてフリップチップ接続用の複数の第1の端子の列の端部にダミー端子が設けられていることにより、フラックスの流れをダミー端子によって抑制して複数の第1の端子上に半田層を形成することができる。これにより、各第1の端子上に形成する半田層の厚さを十分に確保することができ、その結果、フリップチップ接続の信頼性の向上を図ることができる。
【発明を実施するための最良の形態】
【0022】
以下の実施の形態では特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
【0023】
さらに、以下の実施の形態では便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。
【0024】
また、以下の実施の形態において、要素の数など(個数、数値、量、範囲などを含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。
【0025】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
【0026】
(実施の形態)
図1は本発明の実施の形態の半導体装置の製造方法で用いられる配線基板の配線パターンの一例を示す平面図、図2は図1に示すA部の構造を示す拡大部分平面図、図3は本発明の実施の形態の半導体装置の製造方法におけるフリップチップ接続までの組み立ての一例を示す組み立てフロー図、図4は本発明の実施の形態の半導体装置の製造方法におけるフリップチップ接続後の組み立ての一例を示す組み立てフロー図、図5は図3に示す組み立てフローにおける熱圧着工程の一例を示す拡大断面図、図6は本発明の実施の形態の半導体装置の製造方法における配線基板の端子列への半田形成方法の2つの例を比較して示す断面図、図7は本発明の実施の形態の半導体装置の製造方法における端子列への半田ペーストの塗布状態の一例を示す部分断面図、図8は図7に示す半田ペーストの塗布状態の洗浄後の構造と迎え半田無し領域の第2の端子の構造の一例を示す部分断面図、図9は本発明の実施の形態の半導体装置の製造方法におけるフリップチップ接続の構造の一例を示す拡大部分断面図、図10および図11はそれぞれ本発明の実施の形態の半導体装置の製造方法における変形例のフリップチップ接続の構造を示す拡大部分断面図、図12〜図14はそれぞれ図1に示すA部の構造の変形例を示す拡大部分平面図、図15は本発明の実施の形態の変形例の配線基板の構造を示す拡大部分平面図である。
【0027】
本実施の形態の半導体装置の製造方法は、半導体チップ1が配線基板にフリップチップ接続される半導体装置の製造方法であり、前記半導体装置の一例として、2つの半導体チップ1,2を積み重ねて搭載したチップ積層型のSIP(System In Package)13を取り上げて説明する。
【0028】
本実施の形態のSIP13は、図4に示すように、1段めの半導体チップ1と、その上に積み重ねられた2段めの半導体チップ(他の半導体チップ)2とを有しており、1段めの半導体チップ1は、配線基板であるパッケージ基板5の主面5a上に図5に示す金バンプ(突起電極)1dを介してフリップチップ接続され、また、2段めの半導体チップ2は、1段めの半導体チップ1の裏面1b上に積層して搭載され、パッケージ基板5とワイヤボンディングによって電気的に接続されている。
【0029】
すなわち、SIP13では、1段めの半導体チップ1は、パッケージ基板5上にフェイスダウン実装され、また、2段めの半導体チップ2は、1段めの半導体チップ1上にフェイスアップ実装されている。
【0030】
次に、SIP13に用いられる図1に示す配線基板であるパッケージ基板5について説明する。
【0031】
パッケージ基板5の主面5aには、銅などからなる複数の配線部5cと、フリップチップ接続用の複数のフリップチップ用端子(第1の端子)5eと、複数のフリップチップ用端子5eによる端子列の端部に配置されたダミー端子5dと、ワイヤボンディング用の複数のワイヤ接続用端子(第2の端子)5fとが設けられている。また、図2に示すように、各フリップチップ用端子5eには、図5に示す金バンプ1dと接続するための接続部5mが形成されている。
【0032】
なお、パッケージ基板5では、これらの端子が、半田プリコートが形成される端子と半田プリコートが形成されない端子とに分かれる。すなわち、本実施の形態のフリップチップ接続では、金バンプ1dと半田とによる金−半田接続を行うため、フリップチップ用端子5e上に半田プリコートすなわち図6に示すような半田層4を形成する必要がある。一方、ワイヤ接続用端子5fは、ワイヤ6(金線)との金−金接続を行うため、図8に示すように、ワイヤ接続用端子5fの表面には金めっき(貴金属めっき)5gのコーティングが施されていることが好ましく、半田プリコートは不要である。
【0033】
次に、図3および図4に示す組み立てフローを用いて本実施の形態の半導体装置の製造方法について説明する。
【0034】
まず、ステップS1に示す配線基板の準備を行う。
【0035】
ここでは、図1に示すようなパッケージ基板5を準備する。パッケージ基板5の主面5aには、フリップチップ接続される半導体チップ1のパッド(電極)1cの配列に対応して四角形を成すように配列された複数のフリップチップ用端子(第1の端子)5eが設けられており、さらに、このフリップチップ用端子5eの各列の端部にダミー端子5dが設けられている。すなわち、図2に示すように、複数のフリップチップ用端子5eからなる四角形の配列の各角部付近にダミー端子5dが設けられている。
【0036】
また、パッケージ基板5には、フリップチップ用端子5eに近接して複数のワイヤ接続用端子(第2の端子)5fが設けられている。このワイヤ接続用端子5fは、半導体チップ1の上に積層して搭載される2段めの半導体チップ2とワイヤ6で接続するための端子であり、したがって、その表面には金めっき(貴金属めっき)5gのコーティングが施されている。
【0037】
つまり、パッケージ基板5は、その主面5aに、図8に示すように迎え半田用の半田層4を形成する複数のフリップチップ用端子5eが配置された迎え半田形成領域と、前記迎え半田形成領域に近接しており、かつ迎え半田用の半田層4を形成しない複数のワイヤ接続用端子5fが配置された迎え半田無し領域とを有している。
【0038】
また、パッケージ基板5の主面5aには複数の配線部5cが形成されている。
【0039】
その後、図3のステップS2に示すように、半田塗布(はんだ塗布)を行う。すなわち、図8に示すように各フリップチップ用端子5e上に迎え半田用の半田層4を形成する。なお、パッケージ基板5においては、半導体チップ1とのフリップチップ接続については、金バンプ1dと半田とによる金−半田接続を行うため、各フリップチップ用端子5e上に半田層4(半田プリコート)を形成する必要があり、一方、ワイヤ接続用端子5fについては、ワイヤ6(金線)と金−金接続を行うため、半田層4は不要である。
【0040】
ここで、各フリップチップ用端子5e上の半田層4の形成方法について2つの例を図6を用いて説明する。
【0041】
図6の(A)に示す方法は、半田粉末9を塗布するものであり、まず、エッチングで簡易洗浄を行った銅(Cu)のフリップチップ用端子5eに対して薬剤処理を行ってフリップチップ用端子5eを粘着膜8で覆う。
【0042】
さらに、半田粉浴により、複数のフリップチップ用端子5eの列を含む領域に半田の粒子を含有する半田粉末9を塗布する。その後、クリーニングでフラックス10を塗布し、さらにリフローを行ってフラックス10を加熱することにより半田を溶融する。その際、フラックス10の流れをダミー端子5dにより抑制して各フリップチップ用端子5e上に十分な厚さの半田を確保して半田層4を形成する。
【0043】
すなわち、フラックス10が流れると、半田の反応が悪くなり、半田の粒子の酸化膜が除去できずに半田の粒子同士がつながらず、粗悪な半田層4が形成される。その結果、半田層4にフリップチップ接続が可能な平坦な面が形成されなくなってしまうが、本実施の形態のように、リフロー時に、ダミー端子5dが壁となってフラックス10の流出を抑制することにより、各フリップチップ用端子5eにおける半田の反応を良好にして各フリップチップ用端子5e上に形成される半田層4の厚さを十分に確保することができるとともに、各半田層4にフリップチップ接続が可能な平坦な面を形成することができる。
【0044】
リフロー後、各フリップチップ用端子5e上の半田層4に対して水洗を行う。
【0045】
次に、図6の(B)に示す方法は、半田ペースト3を塗布するものであり、まず、銅(Cu)のフリップチップ用端子5eに対してペースト印刷を行う。すなわち、図7に示すように複数のフリップチップ用端子5eの列を含む領域に半田の粒子を含有する半田ペースト3を塗布する。さらに、フラックス10を塗布し、その後リフローを行ってフラックス10を加熱することにより半田を溶融する。その際、半田とフラックス10の流れをダミー端子5dにより抑制して図8に示すように各フリップチップ用端子5e上に十分な厚さの半田層4を形成できる。
【0046】
すなわち、リフロー時に、ダミー端子5dが壁となって半田とフラックス10の流出を抑制することにより、各フリップチップ用端子5e上で半田厚を十分に確保することが可能なため、各フリップチップ用端子5e上に形成される半田層4を十分に厚くすることができる。
【0047】
また、フラックス10が不足すると、半田の粒子が十分な量活性化されずに有効な迎え半田を減少させてしまうことになるが、本実施の形態では、ダミー端子5dが壁となって半田とフラックス10の流出を抑制するため、半田の粒子を十分な量活性化させることができ、有効な迎え半田の量を確保できる。
【0048】
また、本実施の形態のパッケージ基板5では、その主面5aに迎え半田形成領域と迎え半田無し領域とを有しているため、厚く、かつ広く半田ペースト3を塗布することができない。したがって、パッケージ基板5のフリップチップ用端子5eの列の端部にダミー端子5dを配置することにより、リフロー時の半田とフラックス10の流出をダミー端子5dが壁となって抑制することができ、各フリップチップ用端子5e上に十分な厚さで半田層4を形成できる。
【0049】
さらに、リフロー時の半田とフラックス10の流出をダミー端子5dが壁となって抑制することができるため、図8に示すようにワイヤ接続用端子5fが配置された迎え半田無し領域への半田の流出を阻止することができる。
【0050】
これにより、フリップチップ用端子5eに近接して設けられたワイヤ接続用端子5fに半田を付着させることなく、各フリップチップ用端子5e上に半田層4を形成することができる。
【0051】
なお、端子列の端部に配置されたダミー端子5d上では、半田とフラックス10が流れて図7に示すようなダレ現象が起こるため、図8に示すように複数のフリップチップ用端子5e上に形成される半田層4より厚さが薄い半田層4がダミー端子5d上に形成される。
【0052】
リフロー後、超音波洗浄などの洗浄を行って、隣接するフリップチップ用端子5e間の半田を除去する。
【0053】
その後、図3のステップS3に示すように、NCP(Non-Conductive Paste) 塗布を行う。すなわち、ステップS2の半田塗布工程の後、パッケージ基板5の主面5a上に非導電性の樹脂接着剤であるNCP7を配置する。なお、NCP7は、ノズル14からパッケージ基板5上に供給する。また、チップ固定用の接着剤としては、NCP7に限らず、導電性のペースト状の樹脂接着剤、非導電性のフィルム状の樹脂接着剤または導電性のフィルム状の樹脂接着剤などを用いてもよい。
【0054】
その後、図3のステップS4に示すチップ搭載を行う。ここでは、NCP7を介してパッケージ基板5の主面5a上に半導体チップ1を配置する。その際、半導体チップ1の主面1aをパッケージ基板5の主面5aと対向させてフェイスダウンで半導体チップ1を配置する。
【0055】
さらに、図3のステップS5に示す熱圧着を行う。ここでは、ステージ17上のパッケージ基板5上に配置した半導体チップ1の上方から加圧ブロック15によって熱と荷重を半導体チップ1に付与して熱圧着で半導体チップ1をパッケージ基板5に固着する。
【0056】
その際、図5に示すように、半導体チップ1のパッド1cに接続された金バンプ1dと、これに対応するパッケージ基板5のフリップチップ用端子5eとを位置合わせして熱圧着し、これによって半導体チップ1上の金バンプ1dとフリップチップ用端子5e上の図3に示す半田層4とが接続してフリップチップ接続が完了する。なお、図5に示すようにチップ下に配置されたNCP7は、熱圧着によって半導体チップ1の主面1a全体に広がり、各フリップチップ接続部を保護する。また、パッケージ基板5の主面5a上には、フリップチップ用端子5eの他に絶縁膜(ソルダレジスト膜)5kが形成されている。
【0057】
本実施の形態の半導体装置の製造方法によれば、パッケージ基板5において複数のフリップチップ用端子5eの列の端部にダミー端子5dが設けられていることにより、フラックス10の流出を抑え、フリップチップ用端子5e上に供給されるフラックス10の量が安定する。フラックス10の量が安定することにより、半田に対する活性の低いフラックス10を使用した場合でも、各フリップチップ用端子5e上の半田の量を十分に確保してフリップチップ用端子5e上に形成される半田層4の厚さを十分に厚くすることができ、その結果、フリップチップ接続の信頼性の向上を図ることができる。
【0058】
なお、NCP7などの接着剤の塗布は、フリップチップ接続後に行ってもよい。その場合、熱圧着によって半導体チップ1の固着を行った後、アンダーフィル封止材として流動性を有した接着剤をチップ側面から滴下してチップ−基板間に流し込んで封止を行う。
【0059】
1段めの半導体チップ1のフリップチップ接続完了後、半導体チップ1の裏面1b上に他の半導体チップである2段めの半導体チップ2を積み重ねて搭載する。
【0060】
その際、まず、図4のステップS6に示すように、多点式ノズル16によって1段めの半導体チップ1の裏面1b上にペースト材を塗布するペースト塗布を行う。
【0061】
その後、ステップS7に示すように、半導体チップ1の裏面1b上に2段めの半導体チップ2を積み重ねて搭載するチップ搭載を行う。ここでは、半導体チップ2の主面2aを上方に向けて半導体チップ2の裏面2bと半導体チップ1の裏面1bとを接続する。すなわち、半導体チップ2を半導体チップ1上にフェイスアップ実装する。
【0062】
その後、ステップS8に示すワイヤボンディングを行う。すなわち、半導体チップ2の電極とパッケージ基板5のワイヤ接続用端子5fとを導電性のワイヤ(例えば、金線)6で接続する。本実施の形態の半導体装置の製造方法では、パッケージ基板5のフリップチップ用端子5eに半田層4を形成する際のリフロー時の半田とフラックス10の流出を、ダミー端子5dが壁となって抑制することができるため、ワイヤ接続用端子5fが配置された迎え半田無し領域への半田の流出を阻止することができ、その結果、ワイヤ接続用端子5fに半田が付着していることはないため、ワイヤ6とワイヤ接続用端子5fとを確実に接続することができる。
【0063】
その後、ステップS9に示すモールディングを行う。すなわち、封止用樹脂を用いて樹脂モールディングを行って封止体12を形成する。なお、封止体12を形成する封止用樹脂は、例えば、エポキシ系の熱硬化性樹脂などである。
【0064】
その後、ステップS10に示すボール付けを行う。ここでは、パッケージ基板5の裏面5bに外部端子となる複数の半田ボール11を取り付ける。例えば、パッケージ基板5の裏面5bに、複数の半田ボール11を格子状に配置する。これにより、SIP13の組み立て完了となる。
【0065】
次に、SIP13のパッケージ基板5におけるダミー端子5dの種類と、そのフリップチップ接続におけるチップ側の突起電極(金バンプ1d)の有無について説明する。
【0066】
図9は、ダミー端子5dに対応するチップ側の突起電極が設けられていない構造を示しており、その際のダミー端子5dのパターンは、例えば、図2に示す構造である。すなわち、ダミー端子5dは半導体チップ1と接続されないため、ダミー端子5dに接続部5mは形成されていない。したがって、この場合のダミー端子5dは、半導体チップ1と絶縁された状態となっている。
【0067】
また、図9に示すダミー端子5dに対応するチップ側の突起電極が設けられていない構造において、例えば、図12の変形例に示すように、端に設けられたダミー端子5dが基板側の近傍の信号配線5iと接続されていてもよい。この場合、ダミー端子5dは半導体チップ1とは直接は接続されていないが、近傍の信号配線5iを介して半導体チップ1と接続された状態となっている。
【0068】
また、図10に示す変形例は、ダミー端子5dに対応するチップ側の金バンプ1dが設けられており、ダミー端子5dと金バンプ1dが半田層4を介してフリップチップ接続された構造である。この場合のダミー端子5dは、例えば、図13の変形例に示すように、その両端とも他の配線とは接続されずに絶縁された状態となっていてもよい。また、金バンプ1dを介して接続される半導体チップ1のパッド1cは、例えば、ノンコネクト電極やテストピン用電極など、チップ側の素子と絶縁されているか、仮にチップ側の素子と接続する場合でも、半導体装置の動作時には使用しない回路、例えばテスト回路と接続する形状であれば、接続信頼性の低いダミー端子5dとの接続を構成する対象として適当である。なお、ダミー端子5dには、金バンプ1dと接続するための接続部5mが形成されている。
【0069】
また、図11に示す変形例は、図10の構造と同様に、ダミー端子5dに対応するチップ側の金バンプ1dが設けられており、ダミー端子5dと金バンプ1dが半田層4を介してフリップチップ接続された構造である。この場合のダミー端子5dは、例えば、図14の変形例に示すように、金バンプ1dと接続するための接続部5mが形成されているとともに、その一端がパッケージ基板5の隣接するGND配線(電源配線でもよい)5jなどの共通配線と接続されている。
【0070】
なお、GNDや電源などと接続する場合、図11に示すように、半導体チップ1の内部に設けられたチップ内配線1eと接続されていてもよい。すなわち、ダミー端子5dとフリップチップ用端子5eのいずれかとがチップ内配線1eによって共通化されていることによって、仮に接続信頼性の低いダミー端子5dが非接触状態になったとしても、チップ内の回路に対するGNDまたは電源の供給が絶えることがない。
【0071】
次に、図15に示す変形例について説明する。
【0072】
図15は、フリップチップ用端子5eの列の端部に絶縁性壁部であるソルダレジスト壁部5hが設けられた基板構造を示しており、各フリップチップ用端子5e上に迎え半田を形成する際に、フラックス10を加熱することにより半田ペースト3または半田粉末9を溶融し、その際、ソルダレジスト壁部5hによってフラックス10の流れを抑制して各フリップチップ用端子5e上に半田層4を形成する。
【0073】
すなわち、フリップチップ用端子5eの列の端部にダミー端子5dの代わりとしてソルダレジスト壁部5hを設けたものである。通常、ソルダレジスト膜の開口部は、図14に示すようにコーナ部まで延在し、コーナ部で他辺の開口部とつながっており、壁部は形成されていないが、図15に示すように、フリップチップ用端子5eの列の端部に相当する箇所の十分近くにソルダレジスト壁部5hを設けることにより、フラックス10や半田の流れを抑制することができ、ダミー端子5dの場合と同様に、複数のフリップチップ用端子5e上に半田を十分に確保して半田層4を形成することができる。フラックス10および半田の流出をより良好に防ぐためには、フリップチップ用端子5eの列の端の端子から、ソルダレジスト壁部5hまでの距離をなるべく小さくするのが好ましい。具体的には、フリップチップ用端子5eの列の端の端子から、ソルダレジスト壁部5hまでの距離は、各々のソルダレジスト開口内に設けられたフリップチップ用端子5e同士の間隔のうちの最大のものよりも小さいことが好ましい。このように、フリップチップ用端子5e同士の最大間隔よりも小さな距離でソルダレジスト壁部5hを配置することにより、ダミー端子5dを配置した場合と同様に、フラックス10の流出を効果的に防ぐことができる。
【0074】
したがって、各フリップチップ用端子5e上に十分な厚さの半田層4を形成することができ、その結果、ダミー端子5dの場合と同様に、フリップチップ接続の信頼性の向上を図ることができる。
【0075】
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【0076】
例えば、前記実施の形態では、配線基板を準備した後、各フリップチップ用端子5e上に半田層4を形成する製造方法について説明したが、本発明の半導体装置の製造方法は、予め各フリップチップ用端子5e上に半田層4が形成されたパッケージ基板(配線基板)5を納品して準備し、このパッケージ基板5を使用してSIP13などの半導体装置を組み立ててもよい。
【0077】
また、前記実施の形態では、ダミー端子5dが、フリップチップ用端子5eの列の端部に設けられている場合を説明したが、ダミー端子5dは、端部に限らず前記列の中央寄りの箇所に設けられていてもよい。例えば、列の中央寄りの箇所において隣接する端子間距離が端子間ピッチの2倍以上空いたスペースが存在する場合、そのスペースにダミー端子5dを設けてもよい。
【0078】
また、前記実施の形態では、半導体装置の一例としてSIP13を取り上げて説明したが、前記半導体装置は、フリップチップ用端子5e上に半田層4を形成し、半田層4を介してフリップチップ接続が行われて組み立てられる装置であれば、SIP13以外のBGAやLGA(Land Grid Array)などの他の半導体装置であってもよい。
【産業上の利用可能性】
【0079】
本発明は、半導体製造技術に好適である。
【図面の簡単な説明】
【0080】
【図1】本発明の実施の形態の半導体装置の製造方法で用いられる配線基板の配線パターンの一例を示す平面図である。
【図2】図1に示すA部の構造を示す拡大部分平面図である。
【図3】本発明の実施の形態の半導体装置の製造方法におけるフリップチップ接続までの組み立ての一例を示す組み立てフロー図である。
【図4】本発明の実施の形態の半導体装置の製造方法におけるフリップチップ接続後の組み立ての一例を示す組み立てフロー図である。
【図5】図3に示す組み立てフローにおける熱圧着工程の一例を示す拡大断面図である。
【図6】本発明の実施の形態の半導体装置の製造方法における配線基板の端子列への半田形成方法の2つの例を比較して示す断面図である。
【図7】本発明の実施の形態の半導体装置の製造方法における端子列への半田ペーストの塗布状態の一例を示す部分断面図である。
【図8】図7に示す半田ペーストの塗布状態の洗浄後の構造と迎え半田無し領域の第2の端子の構造の一例を示す部分断面図である。
【図9】本発明の実施の形態の半導体装置の製造方法におけるフリップチップ接続の構造の一例を示す拡大部分断面図である。
【図10】本発明の実施の形態の半導体装置の製造方法における変形例のフリップチップ接続の構造を示す拡大部分断面図である。
【図11】本発明の実施の形態の半導体装置の製造方法における変形例のフリップチップ接続の構造を示す拡大部分断面図である。
【図12】図1に示すA部の構造の変形例を示す拡大部分平面図である。
【図13】図1に示すA部の構造の変形例を示す拡大部分平面図である。
【図14】図1に示すA部の構造の変形例を示す拡大部分平面図である。
【図15】本発明の実施の形態の変形例の配線基板の構造を示す拡大部分平面図である。
【符号の説明】
【0081】
1 半導体チップ
1a 主面
1b 裏面
1c パッド(電極)
1d 金バンプ(突起電極)
1e チップ内配線
2 半導体チップ(他の半導体チップ)
2a 主面
2b 裏面
3 半田ペースト
4 半田層
5 パッケージ基板(配線基板)
5a 主面
5b 裏面
5c 配線部
5d ダミー端子
5e フリップチップ用端子(第1の端子)
5f ワイヤ接続用端子(第2の端子)
5g 金めっき(貴金属めっき)
5h ソルダレジスト壁部(絶縁性壁部)
5i 信号配線
5j GND配線
5k 絶縁膜
5m 接続部
6 ワイヤ
7 NCP(非導電性の樹脂接着剤)
8 粘着膜
9 半田粉末
10 フラックス
11 半田ボール
12 封止体
13 SIP(半導体装置)
14 ノズル
15 加圧ブロック
16 多点式ノズル
17 ステージ
【技術分野】
【0001】
本発明は、半導体装置の製造方法に関し、特に、フリップチップ接続に適用して有効な技術に関する。
【背景技術】
【0002】
従来のプリント基板では、基板の電極のうち、端部の電極の外方にダミー電極を形成し、電極とダミー電極上にメッキ手段やスクリーン印刷手段等により半田プリコート部を形成するようにしている(例えば、特許文献1参照)。
【特許文献1】特開平5−327195号公報(図1)
【発明の開示】
【発明が解決しようとする課題】
【0003】
フリップチップ接続を適用した半導体装置の一例として、複数の半導体チップを多段に積み重ねたチップ積層型の半導体装置が知られており、このようなチップ積層型の半導体装置では、主に、最下段の半導体チップが配線基板にフリップチップ接続される。
【0004】
なお、チップ積層型の半導体装置では、今後、小型化や多ピン化によるパッド(電極)の狭ピッチ化がますます要求されるが、パッドの狭ピッチ化により、フリップチップ接続部へのアンダーフィル封止は、樹脂の浸透などに時間がかかるため、非常に困難になりつつあり、したがって、半導体チップを配置する前に、接着剤を配線基板上に先に塗布し、この接着剤上に半導体チップを配置した後、半導体チップを加圧・加熱してフリップチップ接続を行う技術が開発されている。
【0005】
また、配線基板のフリップチップ接続が行われる各端子上には、半田プリコートによる半田層がそれぞれ形成され、この状態でフリップチップ接続が行われる。
【0006】
本発明者は、フリップチップ接続用の各端子への半田層の形成技術について検討した結果、以下のような問題を見出した。
【0007】
すなわち、フリップチップ接続用の端子列全体に半田ペーストとフラックスを塗布し、その後、リフローにかけると、溶融した半田とフラックスが流れ出て端子列の端部に配置された端子上には中央寄りの端子に比較して少ない量の半田による半田層が形成される。つまり、端部の端子上に形成された半田層は、中央寄りの端子上の半田層に比較して薄い。
【0008】
これは、中央寄りの端子ではその両隣に端子が配置されるため、この両側の端子が半田とフラックスの流出を抑えているのに対して、端部の端子ではその片側は端子が配置されずにオープンな領域となっているため、半田とフラックスが流れ出てしまう。仮に、半田とフラックスの流出が発生したとしても、フラックスによる半田の活性が十分に高ければ、電極にはより広い領域のフラックスから半田が供給され、フラックスが流出した領域の端子にも、十分な量の半田被覆が形成される場合も有り得る。しかしながら、フリップチップ接続用の電極においては、その端子ピッチが、例えば実装基板、マザーボードなどと比較して極端に小さいため、端子に供給する事のできる半田被覆の最大量が著しく制約される。従って、使用するフラックスとしても半田に対する活性が比較的低い物を使用せざるを得ず、このように活性の低いフラックスを使用した場合に、フラックスの流出が発生すると、その領域の端子上の半田の量が不足して端子上に形成される半田層が薄くなってしまう問題が深刻になるということを発明者は見出した。
【0009】
これにより、端部に配置された端子のフリップチップ接続では、接続不良が発生することが問題である。
【0010】
なお、チップ積層型の半導体装置で用いられる配線基板の場合、その主面には、フリップチップ接続用の端子の他に、この端子列に近接して2段目の半導体チップのワイヤボンディング用の端子が列を成して配置されている場合がある。このような配線基板では、ワイヤボンディング用の端子が近接して配置されており、このワイヤボンディング用の端子に半田が付着してしまうとワイヤが接続できなくなるため、ワイヤボンディング用の端子列領域への半田の浸入は避けなければならない。
【0011】
したがって、フリップチップ接続用の端子列領域に対して、それより広範囲にかつ厚く半田ペーストを塗布することはできず、その結果、端部の端子に形成される半田層は薄くなるという問題が起こる。
【0012】
しかしながら、前記特許文献1(特開平5−327195号公報)には、半田プリコートを形成する電極列に近接し、かつ半田を付着させることのできない他の電極についての記載は全く無い。したがって、前記特許文献1に記載されたプリント基板では、半田プリコートを形成する電極列に対して、これより広範囲に、かつ厚く半田ペーストを塗布することでも各電極に対して高さの均一な半田プリコートを形成することが可能である。また、前記特許文献1には、電子部品を半田付けするための電極に対する半田プリコートについて開示されているが、フリップチップ接続のための電極について開示されていない。更には、フリップチップ接続用の電極に対して半田プリコートを施す際に、活性の比較的低いフラックスを使用することや、それに伴う上記問題点についても開示されていない。
【0013】
本発明の目的は、フリップチップ接続の信頼性の向上を図ることができる半導体装置の製造方法を提供することにある。
【0014】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【0015】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【0016】
すなわち、本発明は、主面と裏面を有しており、前記主面にフリップチップ接続用の複数の第1の端子が列を成して設けられ、前記第1の端子の列の端部にダミー端子が設けられ、前記複数の第1の端子に近接して表面が貴金属めっきで覆われた第2の端子を有する配線基板を準備する工程と、半田の粒子を含有するフラックスが、前記複数の第1の端子の列を含む領域に塗布された状態を形成し、その後、前記フラックスを加熱することにより前記半田を溶融して、前記ダミー端子により前記フラックスの流れを抑制して前記複数の第1の端子上に半田層を形成する工程と、前記配線基板の前記主面上に半導体チップを配置する工程と、前記半導体チップの電極上に接続された突起電極と、前記第1の端子上の前記半田層とを熱圧着によって接続して前記配線基板に前記半導体チップをフリップチップ接続する工程とを有するものである。
【0017】
また、本発明は、主面と裏面を有しており、前記主面にフリップチップ接続用の複数の第1の端子が列を成して設けられ、前記第1の端子の列の端部に絶縁性壁部が設けられ、前記複数の第1の端子に近接して表面が貴金属めっきで覆われた第2の端子を有する配線基板を準備する工程と、半田の粒子を含有するフラックスが、前記複数の第1の端子の列を含む領域に塗布された状態を形成し、その後、前記フラックスを加熱することにより前記半田を溶融して、前記絶縁性壁部により前記フラックスの流れを抑制して前記複数の第1の端子上に半田層を形成する工程と、前記配線基板の前記主面上に半導体チップを配置する工程と、前記半導体チップの電極上に接続された突起電極と、前記第1の端子上の前記半田層とを熱圧着によって接続して前記配線基板に前記半導体チップをフリップチップ接続する工程とを有するものである。
【0018】
さらに、本発明は、主面と、裏面と、前記主面に列を成して設けられたフリップチップ接続用の複数の第1の端子と、前記第1の端子の列の端部に設けられたダミー端子と、前記複数の第1の端子に近接して表面が貴金属めっきで覆われて設けられた第2の端子とを有しており、予め前記複数の第1の端子上に半田層が形成された配線基板を準備する工程と、前記配線基板の前記主面上に半導体チップを配置する工程と、前記半導体チップの電極上に接続された突起電極と、前記第1の端子上の前記半田層とを熱圧着によって接続して前記配線基板に前記半導体チップをフリップチップ接続する工程とを有するものである。
【0019】
また、本発明は、主面と、裏面と、前記主面に列を成して設けられたフリップチップ接続用の複数の第1の端子と、前記第1の端子の列の端部に設けられた絶縁性壁部と、前記複数の第1の端子に近接して表面が貴金属めっきで覆われて設けられた第2の端子とを有しており、予め前記複数の第1の端子上に半田層が形成された配線基板を準備する工程と、前記配線基板の前記主面上に半導体チップを配置する工程と、前記半導体チップの電極上に接続された突起電極と、前記第1の端子上の前記半田層とを熱圧着によって接続して
前記配線基板に前記半導体チップをフリップチップ接続する工程とを有するものである。
【発明の効果】
【0020】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
【0021】
配線基板においてフリップチップ接続用の複数の第1の端子の列の端部にダミー端子が設けられていることにより、フラックスの流れをダミー端子によって抑制して複数の第1の端子上に半田層を形成することができる。これにより、各第1の端子上に形成する半田層の厚さを十分に確保することができ、その結果、フリップチップ接続の信頼性の向上を図ることができる。
【発明を実施するための最良の形態】
【0022】
以下の実施の形態では特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
【0023】
さらに、以下の実施の形態では便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。
【0024】
また、以下の実施の形態において、要素の数など(個数、数値、量、範囲などを含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。
【0025】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
【0026】
(実施の形態)
図1は本発明の実施の形態の半導体装置の製造方法で用いられる配線基板の配線パターンの一例を示す平面図、図2は図1に示すA部の構造を示す拡大部分平面図、図3は本発明の実施の形態の半導体装置の製造方法におけるフリップチップ接続までの組み立ての一例を示す組み立てフロー図、図4は本発明の実施の形態の半導体装置の製造方法におけるフリップチップ接続後の組み立ての一例を示す組み立てフロー図、図5は図3に示す組み立てフローにおける熱圧着工程の一例を示す拡大断面図、図6は本発明の実施の形態の半導体装置の製造方法における配線基板の端子列への半田形成方法の2つの例を比較して示す断面図、図7は本発明の実施の形態の半導体装置の製造方法における端子列への半田ペーストの塗布状態の一例を示す部分断面図、図8は図7に示す半田ペーストの塗布状態の洗浄後の構造と迎え半田無し領域の第2の端子の構造の一例を示す部分断面図、図9は本発明の実施の形態の半導体装置の製造方法におけるフリップチップ接続の構造の一例を示す拡大部分断面図、図10および図11はそれぞれ本発明の実施の形態の半導体装置の製造方法における変形例のフリップチップ接続の構造を示す拡大部分断面図、図12〜図14はそれぞれ図1に示すA部の構造の変形例を示す拡大部分平面図、図15は本発明の実施の形態の変形例の配線基板の構造を示す拡大部分平面図である。
【0027】
本実施の形態の半導体装置の製造方法は、半導体チップ1が配線基板にフリップチップ接続される半導体装置の製造方法であり、前記半導体装置の一例として、2つの半導体チップ1,2を積み重ねて搭載したチップ積層型のSIP(System In Package)13を取り上げて説明する。
【0028】
本実施の形態のSIP13は、図4に示すように、1段めの半導体チップ1と、その上に積み重ねられた2段めの半導体チップ(他の半導体チップ)2とを有しており、1段めの半導体チップ1は、配線基板であるパッケージ基板5の主面5a上に図5に示す金バンプ(突起電極)1dを介してフリップチップ接続され、また、2段めの半導体チップ2は、1段めの半導体チップ1の裏面1b上に積層して搭載され、パッケージ基板5とワイヤボンディングによって電気的に接続されている。
【0029】
すなわち、SIP13では、1段めの半導体チップ1は、パッケージ基板5上にフェイスダウン実装され、また、2段めの半導体チップ2は、1段めの半導体チップ1上にフェイスアップ実装されている。
【0030】
次に、SIP13に用いられる図1に示す配線基板であるパッケージ基板5について説明する。
【0031】
パッケージ基板5の主面5aには、銅などからなる複数の配線部5cと、フリップチップ接続用の複数のフリップチップ用端子(第1の端子)5eと、複数のフリップチップ用端子5eによる端子列の端部に配置されたダミー端子5dと、ワイヤボンディング用の複数のワイヤ接続用端子(第2の端子)5fとが設けられている。また、図2に示すように、各フリップチップ用端子5eには、図5に示す金バンプ1dと接続するための接続部5mが形成されている。
【0032】
なお、パッケージ基板5では、これらの端子が、半田プリコートが形成される端子と半田プリコートが形成されない端子とに分かれる。すなわち、本実施の形態のフリップチップ接続では、金バンプ1dと半田とによる金−半田接続を行うため、フリップチップ用端子5e上に半田プリコートすなわち図6に示すような半田層4を形成する必要がある。一方、ワイヤ接続用端子5fは、ワイヤ6(金線)との金−金接続を行うため、図8に示すように、ワイヤ接続用端子5fの表面には金めっき(貴金属めっき)5gのコーティングが施されていることが好ましく、半田プリコートは不要である。
【0033】
次に、図3および図4に示す組み立てフローを用いて本実施の形態の半導体装置の製造方法について説明する。
【0034】
まず、ステップS1に示す配線基板の準備を行う。
【0035】
ここでは、図1に示すようなパッケージ基板5を準備する。パッケージ基板5の主面5aには、フリップチップ接続される半導体チップ1のパッド(電極)1cの配列に対応して四角形を成すように配列された複数のフリップチップ用端子(第1の端子)5eが設けられており、さらに、このフリップチップ用端子5eの各列の端部にダミー端子5dが設けられている。すなわち、図2に示すように、複数のフリップチップ用端子5eからなる四角形の配列の各角部付近にダミー端子5dが設けられている。
【0036】
また、パッケージ基板5には、フリップチップ用端子5eに近接して複数のワイヤ接続用端子(第2の端子)5fが設けられている。このワイヤ接続用端子5fは、半導体チップ1の上に積層して搭載される2段めの半導体チップ2とワイヤ6で接続するための端子であり、したがって、その表面には金めっき(貴金属めっき)5gのコーティングが施されている。
【0037】
つまり、パッケージ基板5は、その主面5aに、図8に示すように迎え半田用の半田層4を形成する複数のフリップチップ用端子5eが配置された迎え半田形成領域と、前記迎え半田形成領域に近接しており、かつ迎え半田用の半田層4を形成しない複数のワイヤ接続用端子5fが配置された迎え半田無し領域とを有している。
【0038】
また、パッケージ基板5の主面5aには複数の配線部5cが形成されている。
【0039】
その後、図3のステップS2に示すように、半田塗布(はんだ塗布)を行う。すなわち、図8に示すように各フリップチップ用端子5e上に迎え半田用の半田層4を形成する。なお、パッケージ基板5においては、半導体チップ1とのフリップチップ接続については、金バンプ1dと半田とによる金−半田接続を行うため、各フリップチップ用端子5e上に半田層4(半田プリコート)を形成する必要があり、一方、ワイヤ接続用端子5fについては、ワイヤ6(金線)と金−金接続を行うため、半田層4は不要である。
【0040】
ここで、各フリップチップ用端子5e上の半田層4の形成方法について2つの例を図6を用いて説明する。
【0041】
図6の(A)に示す方法は、半田粉末9を塗布するものであり、まず、エッチングで簡易洗浄を行った銅(Cu)のフリップチップ用端子5eに対して薬剤処理を行ってフリップチップ用端子5eを粘着膜8で覆う。
【0042】
さらに、半田粉浴により、複数のフリップチップ用端子5eの列を含む領域に半田の粒子を含有する半田粉末9を塗布する。その後、クリーニングでフラックス10を塗布し、さらにリフローを行ってフラックス10を加熱することにより半田を溶融する。その際、フラックス10の流れをダミー端子5dにより抑制して各フリップチップ用端子5e上に十分な厚さの半田を確保して半田層4を形成する。
【0043】
すなわち、フラックス10が流れると、半田の反応が悪くなり、半田の粒子の酸化膜が除去できずに半田の粒子同士がつながらず、粗悪な半田層4が形成される。その結果、半田層4にフリップチップ接続が可能な平坦な面が形成されなくなってしまうが、本実施の形態のように、リフロー時に、ダミー端子5dが壁となってフラックス10の流出を抑制することにより、各フリップチップ用端子5eにおける半田の反応を良好にして各フリップチップ用端子5e上に形成される半田層4の厚さを十分に確保することができるとともに、各半田層4にフリップチップ接続が可能な平坦な面を形成することができる。
【0044】
リフロー後、各フリップチップ用端子5e上の半田層4に対して水洗を行う。
【0045】
次に、図6の(B)に示す方法は、半田ペースト3を塗布するものであり、まず、銅(Cu)のフリップチップ用端子5eに対してペースト印刷を行う。すなわち、図7に示すように複数のフリップチップ用端子5eの列を含む領域に半田の粒子を含有する半田ペースト3を塗布する。さらに、フラックス10を塗布し、その後リフローを行ってフラックス10を加熱することにより半田を溶融する。その際、半田とフラックス10の流れをダミー端子5dにより抑制して図8に示すように各フリップチップ用端子5e上に十分な厚さの半田層4を形成できる。
【0046】
すなわち、リフロー時に、ダミー端子5dが壁となって半田とフラックス10の流出を抑制することにより、各フリップチップ用端子5e上で半田厚を十分に確保することが可能なため、各フリップチップ用端子5e上に形成される半田層4を十分に厚くすることができる。
【0047】
また、フラックス10が不足すると、半田の粒子が十分な量活性化されずに有効な迎え半田を減少させてしまうことになるが、本実施の形態では、ダミー端子5dが壁となって半田とフラックス10の流出を抑制するため、半田の粒子を十分な量活性化させることができ、有効な迎え半田の量を確保できる。
【0048】
また、本実施の形態のパッケージ基板5では、その主面5aに迎え半田形成領域と迎え半田無し領域とを有しているため、厚く、かつ広く半田ペースト3を塗布することができない。したがって、パッケージ基板5のフリップチップ用端子5eの列の端部にダミー端子5dを配置することにより、リフロー時の半田とフラックス10の流出をダミー端子5dが壁となって抑制することができ、各フリップチップ用端子5e上に十分な厚さで半田層4を形成できる。
【0049】
さらに、リフロー時の半田とフラックス10の流出をダミー端子5dが壁となって抑制することができるため、図8に示すようにワイヤ接続用端子5fが配置された迎え半田無し領域への半田の流出を阻止することができる。
【0050】
これにより、フリップチップ用端子5eに近接して設けられたワイヤ接続用端子5fに半田を付着させることなく、各フリップチップ用端子5e上に半田層4を形成することができる。
【0051】
なお、端子列の端部に配置されたダミー端子5d上では、半田とフラックス10が流れて図7に示すようなダレ現象が起こるため、図8に示すように複数のフリップチップ用端子5e上に形成される半田層4より厚さが薄い半田層4がダミー端子5d上に形成される。
【0052】
リフロー後、超音波洗浄などの洗浄を行って、隣接するフリップチップ用端子5e間の半田を除去する。
【0053】
その後、図3のステップS3に示すように、NCP(Non-Conductive Paste) 塗布を行う。すなわち、ステップS2の半田塗布工程の後、パッケージ基板5の主面5a上に非導電性の樹脂接着剤であるNCP7を配置する。なお、NCP7は、ノズル14からパッケージ基板5上に供給する。また、チップ固定用の接着剤としては、NCP7に限らず、導電性のペースト状の樹脂接着剤、非導電性のフィルム状の樹脂接着剤または導電性のフィルム状の樹脂接着剤などを用いてもよい。
【0054】
その後、図3のステップS4に示すチップ搭載を行う。ここでは、NCP7を介してパッケージ基板5の主面5a上に半導体チップ1を配置する。その際、半導体チップ1の主面1aをパッケージ基板5の主面5aと対向させてフェイスダウンで半導体チップ1を配置する。
【0055】
さらに、図3のステップS5に示す熱圧着を行う。ここでは、ステージ17上のパッケージ基板5上に配置した半導体チップ1の上方から加圧ブロック15によって熱と荷重を半導体チップ1に付与して熱圧着で半導体チップ1をパッケージ基板5に固着する。
【0056】
その際、図5に示すように、半導体チップ1のパッド1cに接続された金バンプ1dと、これに対応するパッケージ基板5のフリップチップ用端子5eとを位置合わせして熱圧着し、これによって半導体チップ1上の金バンプ1dとフリップチップ用端子5e上の図3に示す半田層4とが接続してフリップチップ接続が完了する。なお、図5に示すようにチップ下に配置されたNCP7は、熱圧着によって半導体チップ1の主面1a全体に広がり、各フリップチップ接続部を保護する。また、パッケージ基板5の主面5a上には、フリップチップ用端子5eの他に絶縁膜(ソルダレジスト膜)5kが形成されている。
【0057】
本実施の形態の半導体装置の製造方法によれば、パッケージ基板5において複数のフリップチップ用端子5eの列の端部にダミー端子5dが設けられていることにより、フラックス10の流出を抑え、フリップチップ用端子5e上に供給されるフラックス10の量が安定する。フラックス10の量が安定することにより、半田に対する活性の低いフラックス10を使用した場合でも、各フリップチップ用端子5e上の半田の量を十分に確保してフリップチップ用端子5e上に形成される半田層4の厚さを十分に厚くすることができ、その結果、フリップチップ接続の信頼性の向上を図ることができる。
【0058】
なお、NCP7などの接着剤の塗布は、フリップチップ接続後に行ってもよい。その場合、熱圧着によって半導体チップ1の固着を行った後、アンダーフィル封止材として流動性を有した接着剤をチップ側面から滴下してチップ−基板間に流し込んで封止を行う。
【0059】
1段めの半導体チップ1のフリップチップ接続完了後、半導体チップ1の裏面1b上に他の半導体チップである2段めの半導体チップ2を積み重ねて搭載する。
【0060】
その際、まず、図4のステップS6に示すように、多点式ノズル16によって1段めの半導体チップ1の裏面1b上にペースト材を塗布するペースト塗布を行う。
【0061】
その後、ステップS7に示すように、半導体チップ1の裏面1b上に2段めの半導体チップ2を積み重ねて搭載するチップ搭載を行う。ここでは、半導体チップ2の主面2aを上方に向けて半導体チップ2の裏面2bと半導体チップ1の裏面1bとを接続する。すなわち、半導体チップ2を半導体チップ1上にフェイスアップ実装する。
【0062】
その後、ステップS8に示すワイヤボンディングを行う。すなわち、半導体チップ2の電極とパッケージ基板5のワイヤ接続用端子5fとを導電性のワイヤ(例えば、金線)6で接続する。本実施の形態の半導体装置の製造方法では、パッケージ基板5のフリップチップ用端子5eに半田層4を形成する際のリフロー時の半田とフラックス10の流出を、ダミー端子5dが壁となって抑制することができるため、ワイヤ接続用端子5fが配置された迎え半田無し領域への半田の流出を阻止することができ、その結果、ワイヤ接続用端子5fに半田が付着していることはないため、ワイヤ6とワイヤ接続用端子5fとを確実に接続することができる。
【0063】
その後、ステップS9に示すモールディングを行う。すなわち、封止用樹脂を用いて樹脂モールディングを行って封止体12を形成する。なお、封止体12を形成する封止用樹脂は、例えば、エポキシ系の熱硬化性樹脂などである。
【0064】
その後、ステップS10に示すボール付けを行う。ここでは、パッケージ基板5の裏面5bに外部端子となる複数の半田ボール11を取り付ける。例えば、パッケージ基板5の裏面5bに、複数の半田ボール11を格子状に配置する。これにより、SIP13の組み立て完了となる。
【0065】
次に、SIP13のパッケージ基板5におけるダミー端子5dの種類と、そのフリップチップ接続におけるチップ側の突起電極(金バンプ1d)の有無について説明する。
【0066】
図9は、ダミー端子5dに対応するチップ側の突起電極が設けられていない構造を示しており、その際のダミー端子5dのパターンは、例えば、図2に示す構造である。すなわち、ダミー端子5dは半導体チップ1と接続されないため、ダミー端子5dに接続部5mは形成されていない。したがって、この場合のダミー端子5dは、半導体チップ1と絶縁された状態となっている。
【0067】
また、図9に示すダミー端子5dに対応するチップ側の突起電極が設けられていない構造において、例えば、図12の変形例に示すように、端に設けられたダミー端子5dが基板側の近傍の信号配線5iと接続されていてもよい。この場合、ダミー端子5dは半導体チップ1とは直接は接続されていないが、近傍の信号配線5iを介して半導体チップ1と接続された状態となっている。
【0068】
また、図10に示す変形例は、ダミー端子5dに対応するチップ側の金バンプ1dが設けられており、ダミー端子5dと金バンプ1dが半田層4を介してフリップチップ接続された構造である。この場合のダミー端子5dは、例えば、図13の変形例に示すように、その両端とも他の配線とは接続されずに絶縁された状態となっていてもよい。また、金バンプ1dを介して接続される半導体チップ1のパッド1cは、例えば、ノンコネクト電極やテストピン用電極など、チップ側の素子と絶縁されているか、仮にチップ側の素子と接続する場合でも、半導体装置の動作時には使用しない回路、例えばテスト回路と接続する形状であれば、接続信頼性の低いダミー端子5dとの接続を構成する対象として適当である。なお、ダミー端子5dには、金バンプ1dと接続するための接続部5mが形成されている。
【0069】
また、図11に示す変形例は、図10の構造と同様に、ダミー端子5dに対応するチップ側の金バンプ1dが設けられており、ダミー端子5dと金バンプ1dが半田層4を介してフリップチップ接続された構造である。この場合のダミー端子5dは、例えば、図14の変形例に示すように、金バンプ1dと接続するための接続部5mが形成されているとともに、その一端がパッケージ基板5の隣接するGND配線(電源配線でもよい)5jなどの共通配線と接続されている。
【0070】
なお、GNDや電源などと接続する場合、図11に示すように、半導体チップ1の内部に設けられたチップ内配線1eと接続されていてもよい。すなわち、ダミー端子5dとフリップチップ用端子5eのいずれかとがチップ内配線1eによって共通化されていることによって、仮に接続信頼性の低いダミー端子5dが非接触状態になったとしても、チップ内の回路に対するGNDまたは電源の供給が絶えることがない。
【0071】
次に、図15に示す変形例について説明する。
【0072】
図15は、フリップチップ用端子5eの列の端部に絶縁性壁部であるソルダレジスト壁部5hが設けられた基板構造を示しており、各フリップチップ用端子5e上に迎え半田を形成する際に、フラックス10を加熱することにより半田ペースト3または半田粉末9を溶融し、その際、ソルダレジスト壁部5hによってフラックス10の流れを抑制して各フリップチップ用端子5e上に半田層4を形成する。
【0073】
すなわち、フリップチップ用端子5eの列の端部にダミー端子5dの代わりとしてソルダレジスト壁部5hを設けたものである。通常、ソルダレジスト膜の開口部は、図14に示すようにコーナ部まで延在し、コーナ部で他辺の開口部とつながっており、壁部は形成されていないが、図15に示すように、フリップチップ用端子5eの列の端部に相当する箇所の十分近くにソルダレジスト壁部5hを設けることにより、フラックス10や半田の流れを抑制することができ、ダミー端子5dの場合と同様に、複数のフリップチップ用端子5e上に半田を十分に確保して半田層4を形成することができる。フラックス10および半田の流出をより良好に防ぐためには、フリップチップ用端子5eの列の端の端子から、ソルダレジスト壁部5hまでの距離をなるべく小さくするのが好ましい。具体的には、フリップチップ用端子5eの列の端の端子から、ソルダレジスト壁部5hまでの距離は、各々のソルダレジスト開口内に設けられたフリップチップ用端子5e同士の間隔のうちの最大のものよりも小さいことが好ましい。このように、フリップチップ用端子5e同士の最大間隔よりも小さな距離でソルダレジスト壁部5hを配置することにより、ダミー端子5dを配置した場合と同様に、フラックス10の流出を効果的に防ぐことができる。
【0074】
したがって、各フリップチップ用端子5e上に十分な厚さの半田層4を形成することができ、その結果、ダミー端子5dの場合と同様に、フリップチップ接続の信頼性の向上を図ることができる。
【0075】
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【0076】
例えば、前記実施の形態では、配線基板を準備した後、各フリップチップ用端子5e上に半田層4を形成する製造方法について説明したが、本発明の半導体装置の製造方法は、予め各フリップチップ用端子5e上に半田層4が形成されたパッケージ基板(配線基板)5を納品して準備し、このパッケージ基板5を使用してSIP13などの半導体装置を組み立ててもよい。
【0077】
また、前記実施の形態では、ダミー端子5dが、フリップチップ用端子5eの列の端部に設けられている場合を説明したが、ダミー端子5dは、端部に限らず前記列の中央寄りの箇所に設けられていてもよい。例えば、列の中央寄りの箇所において隣接する端子間距離が端子間ピッチの2倍以上空いたスペースが存在する場合、そのスペースにダミー端子5dを設けてもよい。
【0078】
また、前記実施の形態では、半導体装置の一例としてSIP13を取り上げて説明したが、前記半導体装置は、フリップチップ用端子5e上に半田層4を形成し、半田層4を介してフリップチップ接続が行われて組み立てられる装置であれば、SIP13以外のBGAやLGA(Land Grid Array)などの他の半導体装置であってもよい。
【産業上の利用可能性】
【0079】
本発明は、半導体製造技術に好適である。
【図面の簡単な説明】
【0080】
【図1】本発明の実施の形態の半導体装置の製造方法で用いられる配線基板の配線パターンの一例を示す平面図である。
【図2】図1に示すA部の構造を示す拡大部分平面図である。
【図3】本発明の実施の形態の半導体装置の製造方法におけるフリップチップ接続までの組み立ての一例を示す組み立てフロー図である。
【図4】本発明の実施の形態の半導体装置の製造方法におけるフリップチップ接続後の組み立ての一例を示す組み立てフロー図である。
【図5】図3に示す組み立てフローにおける熱圧着工程の一例を示す拡大断面図である。
【図6】本発明の実施の形態の半導体装置の製造方法における配線基板の端子列への半田形成方法の2つの例を比較して示す断面図である。
【図7】本発明の実施の形態の半導体装置の製造方法における端子列への半田ペーストの塗布状態の一例を示す部分断面図である。
【図8】図7に示す半田ペーストの塗布状態の洗浄後の構造と迎え半田無し領域の第2の端子の構造の一例を示す部分断面図である。
【図9】本発明の実施の形態の半導体装置の製造方法におけるフリップチップ接続の構造の一例を示す拡大部分断面図である。
【図10】本発明の実施の形態の半導体装置の製造方法における変形例のフリップチップ接続の構造を示す拡大部分断面図である。
【図11】本発明の実施の形態の半導体装置の製造方法における変形例のフリップチップ接続の構造を示す拡大部分断面図である。
【図12】図1に示すA部の構造の変形例を示す拡大部分平面図である。
【図13】図1に示すA部の構造の変形例を示す拡大部分平面図である。
【図14】図1に示すA部の構造の変形例を示す拡大部分平面図である。
【図15】本発明の実施の形態の変形例の配線基板の構造を示す拡大部分平面図である。
【符号の説明】
【0081】
1 半導体チップ
1a 主面
1b 裏面
1c パッド(電極)
1d 金バンプ(突起電極)
1e チップ内配線
2 半導体チップ(他の半導体チップ)
2a 主面
2b 裏面
3 半田ペースト
4 半田層
5 パッケージ基板(配線基板)
5a 主面
5b 裏面
5c 配線部
5d ダミー端子
5e フリップチップ用端子(第1の端子)
5f ワイヤ接続用端子(第2の端子)
5g 金めっき(貴金属めっき)
5h ソルダレジスト壁部(絶縁性壁部)
5i 信号配線
5j GND配線
5k 絶縁膜
5m 接続部
6 ワイヤ
7 NCP(非導電性の樹脂接着剤)
8 粘着膜
9 半田粉末
10 フラックス
11 半田ボール
12 封止体
13 SIP(半導体装置)
14 ノズル
15 加圧ブロック
16 多点式ノズル
17 ステージ
【特許請求の範囲】
【請求項1】
半導体チップがフリップチップ接続される半導体装置の製造方法であって、
(a)主面と裏面を有しており、前記主面にフリップチップ接続用の複数の第1の端子が列を成して設けられ、前記第1の端子の列の端部にダミー端子が設けられ、前記複数の第1の端子に近接して表面が貴金属めっきで覆われた第2の端子を有する配線基板を準備する工程と、
(b)半田の粒子を含有するフラックスが、前記複数の第1の端子の列を含む領域に塗布された状態を形成し、その後、前記フラックスを加熱することにより前記半田を溶融して、前記ダミー端子により前記フラックスの流れを抑制して前記複数の第1の端子上に半田層を形成する工程と、
(c)前記配線基板の前記主面上に前記半導体チップを配置する工程と、
(d)前記半導体チップの電極上に接続された突起電極と、前記第1の端子上の前記半田層とを熱圧着によって接続して前記配線基板に前記半導体チップをフリップチップ接続する工程とを有することを特徴とする半導体装置の製造方法。
【請求項2】
請求項1記載の半導体装置の製造方法において、前記(b)工程で、前記複数の第1の端子の列を含む前記領域に半田の粒子を含有する半田ペーストを塗布し、その後、フラックスを塗布し、さらにリフローを行って前記フラックスを加熱することにより前記半田を溶融して、前記ダミー端子により前記フラックスと前記半田の流れを抑制して前記複数の第1の端子上に半田層を形成し、さらに洗浄を行って隣接する前記第1の端子間の半田を除去することを特徴とする半導体装置の製造方法。
【請求項3】
請求項1記載の半導体装置の製造方法において、前記(b)工程で、前記複数の第1の端子の列を含む前記領域に半田の粒子を含有する半田粉末を塗布し、その後、フラックスを塗布し、さらにリフローを行って前記フラックスを加熱することにより前記半田を溶融して、前記ダミー端子により前記フラックスの流れを抑制して前記複数の第1の端子上に半田層を形成することを特徴とする半導体装置の製造方法。
【請求項4】
請求項1記載の半導体装置の製造方法において、前記ダミー端子に対応する前記突起電極は設けられておらず、前記ダミー端子は前記半導体チップと接続しないことを特徴とする半導体装置の製造方法。
【請求項5】
請求項1記載の半導体装置の製造方法において、前記ダミー端子に対応する前記半導体チップの電極はノンコネクト電極であり、前記ダミー端子を前記半導体チップの前記ノンコネクト電極と接続することを特徴とする半導体装置の製造方法。
【請求項6】
請求項1記載の半導体装置の製造方法において、前記ダミー端子と、これに対応する前記半導体チップの電極とを突起電極を介して接続し、前記ダミー端子と前記第1の端子のいずれかとがチップ内配線によってGNDまたは電源に接続されていることを特徴とする半導体装置の製造方法。
【請求項7】
請求項1記載の半導体装置の製造方法において、前記ダミー端子と、これに対応する前記半導体チップの電極とを突起電極を介して接続し、前記ダミー端子と前記第1の端子のいずれかとが前記配線基板上の配線によってGNDまたは電源に接続されていることを特徴とする半導体装置の製造方法。
【請求項8】
請求項1記載の半導体装置の製造方法において、前記(b)工程で、前記複数の第1の端子上に形成される半田層より厚さが薄い半田層を前記ダミー端子上に形成することを特徴とする半導体装置の製造方法。
【請求項9】
請求項1記載の半導体装置の製造方法において、前記(d)工程の後、前記半導体チップの前記裏面上に他の半導体チップを積み重ねて搭載し、その後、前記他の半導体チップの電極と前記配線基板の前記第2の端子とを導電性のワイヤで接続することを特徴とする半導体装置の製造方法。
【請求項10】
請求項1記載の半導体装置の製造方法において、前記(b)工程の後、前記(c)工程で、前記配線基板の前記主面上に非導電性の樹脂接着剤を配置し、その後、前記樹脂接着剤を介して前記配線基板の前記主面上に前記半導体チップを配置することを特徴とする半導体装置の製造方法。
【請求項11】
半導体チップがフリップチップ接続される半導体装置の製造方法であって、
(a)主面と裏面を有しており、前記主面にフリップチップ接続用の複数の第1の端子が列を成して設けられ、前記第1の端子の列の端部に絶縁性壁部が設けられ、前記複数の第1の端子に近接して表面が貴金属めっきで覆われた第2の端子を有する配線基板を準備する工程と、
(b)半田の粒子を含有するフラックスが、前記複数の第1の端子の列を含む領域に塗布された状態を形成し、その後、前記フラックスを加熱することにより前記半田を溶融して、前記絶縁性壁部により前記フラックスの流れを抑制して前記複数の第1の端子上に半田層を形成する工程と、
(c)前記配線基板の前記主面上に前記半導体チップを配置する工程と、
(d)前記半導体チップの電極上に接続された突起電極と、前記第1の端子上の前記半田層とを熱圧着によって接続して前記配線基板に前記半導体チップをフリップチップ接続する工程とを有することを特徴とする半導体装置の製造方法。
【請求項12】
半導体チップがフリップチップ接続される半導体装置の製造方法であって、
(a)主面と、裏面と、前記主面に列を成して設けられたフリップチップ接続用の複数の第1の端子と、前記第1の端子の列の端部に設けられたダミー端子と、前記複数の第1の端子に近接して表面が貴金属めっきで覆われて設けられた第2の端子とを有しており、予め前記複数の第1の端子上に半田層が形成された配線基板を準備する工程と、
(b)前記配線基板の前記主面上に前記半導体チップを配置する工程と、
(c)前記半導体チップの電極上に接続された突起電極と、前記第1の端子上の前記半田層とを熱圧着によって接続して前記配線基板に前記半導体チップをフリップチップ接続する工程とを有することを特徴とする半導体装置の製造方法。
【請求項13】
請求項12記載の半導体装置の製造方法において、前記ダミー端子に対応する前記突起電極は設けられておらず、前記ダミー端子は前記半導体チップと接続しないことを特徴とする半導体装置の製造方法。
【請求項14】
請求項12記載の半導体装置の製造方法において、前記ダミー端子に対応する前記半導体チップの電極はノンコネクト電極であり、前記ダミー端子を前記半導体チップの前記ノンコネクト電極と接続することを特徴とする半導体装置の製造方法。
【請求項15】
請求項12記載の半導体装置の製造方法において、前記ダミー端子と、これに対応する前記半導体チップの電極とを突起電極を介して接続し、前記ダミー端子と前記第1の端子のいずれかとがチップ内配線によってGNDまたは電源に接続されていることを特徴とする半導体装置の製造方法。
【請求項16】
請求項12記載の半導体装置の製造方法において、前記ダミー端子と、これに対応する前記半導体チップの電極とを突起電極を介して接続し、前記ダミー端子と前記第1の端子のいずれかとが前記配線基板上の配線によってGNDまたは電源に接続されていることを特徴とする半導体装置の製造方法。
【請求項17】
半導体チップがフリップチップ接続される半導体装置の製造方法であって、
(a)主面と、裏面と、前記主面に列を成して設けられたフリップチップ接続用の複数の第1の端子と、前記第1の端子の列の端部に設けられた絶縁性壁部と、前記複数の第1の端子に近接して表面が貴金属めっきで覆われて設けられた第2の端子とを有しており、予め前記複数の第1の端子上に半田層が形成された配線基板を準備する工程と、
(b)前記配線基板の前記主面上に前記半導体チップを配置する工程と、
(c)前記半導体チップの電極上に接続された突起電極と、前記第1の端子上の前記半田層とを熱圧着によって接続して前記配線基板に前記半導体チップをフリップチップ接続する工程とを有することを特徴とする半導体装置の製造方法。
【請求項1】
半導体チップがフリップチップ接続される半導体装置の製造方法であって、
(a)主面と裏面を有しており、前記主面にフリップチップ接続用の複数の第1の端子が列を成して設けられ、前記第1の端子の列の端部にダミー端子が設けられ、前記複数の第1の端子に近接して表面が貴金属めっきで覆われた第2の端子を有する配線基板を準備する工程と、
(b)半田の粒子を含有するフラックスが、前記複数の第1の端子の列を含む領域に塗布された状態を形成し、その後、前記フラックスを加熱することにより前記半田を溶融して、前記ダミー端子により前記フラックスの流れを抑制して前記複数の第1の端子上に半田層を形成する工程と、
(c)前記配線基板の前記主面上に前記半導体チップを配置する工程と、
(d)前記半導体チップの電極上に接続された突起電極と、前記第1の端子上の前記半田層とを熱圧着によって接続して前記配線基板に前記半導体チップをフリップチップ接続する工程とを有することを特徴とする半導体装置の製造方法。
【請求項2】
請求項1記載の半導体装置の製造方法において、前記(b)工程で、前記複数の第1の端子の列を含む前記領域に半田の粒子を含有する半田ペーストを塗布し、その後、フラックスを塗布し、さらにリフローを行って前記フラックスを加熱することにより前記半田を溶融して、前記ダミー端子により前記フラックスと前記半田の流れを抑制して前記複数の第1の端子上に半田層を形成し、さらに洗浄を行って隣接する前記第1の端子間の半田を除去することを特徴とする半導体装置の製造方法。
【請求項3】
請求項1記載の半導体装置の製造方法において、前記(b)工程で、前記複数の第1の端子の列を含む前記領域に半田の粒子を含有する半田粉末を塗布し、その後、フラックスを塗布し、さらにリフローを行って前記フラックスを加熱することにより前記半田を溶融して、前記ダミー端子により前記フラックスの流れを抑制して前記複数の第1の端子上に半田層を形成することを特徴とする半導体装置の製造方法。
【請求項4】
請求項1記載の半導体装置の製造方法において、前記ダミー端子に対応する前記突起電極は設けられておらず、前記ダミー端子は前記半導体チップと接続しないことを特徴とする半導体装置の製造方法。
【請求項5】
請求項1記載の半導体装置の製造方法において、前記ダミー端子に対応する前記半導体チップの電極はノンコネクト電極であり、前記ダミー端子を前記半導体チップの前記ノンコネクト電極と接続することを特徴とする半導体装置の製造方法。
【請求項6】
請求項1記載の半導体装置の製造方法において、前記ダミー端子と、これに対応する前記半導体チップの電極とを突起電極を介して接続し、前記ダミー端子と前記第1の端子のいずれかとがチップ内配線によってGNDまたは電源に接続されていることを特徴とする半導体装置の製造方法。
【請求項7】
請求項1記載の半導体装置の製造方法において、前記ダミー端子と、これに対応する前記半導体チップの電極とを突起電極を介して接続し、前記ダミー端子と前記第1の端子のいずれかとが前記配線基板上の配線によってGNDまたは電源に接続されていることを特徴とする半導体装置の製造方法。
【請求項8】
請求項1記載の半導体装置の製造方法において、前記(b)工程で、前記複数の第1の端子上に形成される半田層より厚さが薄い半田層を前記ダミー端子上に形成することを特徴とする半導体装置の製造方法。
【請求項9】
請求項1記載の半導体装置の製造方法において、前記(d)工程の後、前記半導体チップの前記裏面上に他の半導体チップを積み重ねて搭載し、その後、前記他の半導体チップの電極と前記配線基板の前記第2の端子とを導電性のワイヤで接続することを特徴とする半導体装置の製造方法。
【請求項10】
請求項1記載の半導体装置の製造方法において、前記(b)工程の後、前記(c)工程で、前記配線基板の前記主面上に非導電性の樹脂接着剤を配置し、その後、前記樹脂接着剤を介して前記配線基板の前記主面上に前記半導体チップを配置することを特徴とする半導体装置の製造方法。
【請求項11】
半導体チップがフリップチップ接続される半導体装置の製造方法であって、
(a)主面と裏面を有しており、前記主面にフリップチップ接続用の複数の第1の端子が列を成して設けられ、前記第1の端子の列の端部に絶縁性壁部が設けられ、前記複数の第1の端子に近接して表面が貴金属めっきで覆われた第2の端子を有する配線基板を準備する工程と、
(b)半田の粒子を含有するフラックスが、前記複数の第1の端子の列を含む領域に塗布された状態を形成し、その後、前記フラックスを加熱することにより前記半田を溶融して、前記絶縁性壁部により前記フラックスの流れを抑制して前記複数の第1の端子上に半田層を形成する工程と、
(c)前記配線基板の前記主面上に前記半導体チップを配置する工程と、
(d)前記半導体チップの電極上に接続された突起電極と、前記第1の端子上の前記半田層とを熱圧着によって接続して前記配線基板に前記半導体チップをフリップチップ接続する工程とを有することを特徴とする半導体装置の製造方法。
【請求項12】
半導体チップがフリップチップ接続される半導体装置の製造方法であって、
(a)主面と、裏面と、前記主面に列を成して設けられたフリップチップ接続用の複数の第1の端子と、前記第1の端子の列の端部に設けられたダミー端子と、前記複数の第1の端子に近接して表面が貴金属めっきで覆われて設けられた第2の端子とを有しており、予め前記複数の第1の端子上に半田層が形成された配線基板を準備する工程と、
(b)前記配線基板の前記主面上に前記半導体チップを配置する工程と、
(c)前記半導体チップの電極上に接続された突起電極と、前記第1の端子上の前記半田層とを熱圧着によって接続して前記配線基板に前記半導体チップをフリップチップ接続する工程とを有することを特徴とする半導体装置の製造方法。
【請求項13】
請求項12記載の半導体装置の製造方法において、前記ダミー端子に対応する前記突起電極は設けられておらず、前記ダミー端子は前記半導体チップと接続しないことを特徴とする半導体装置の製造方法。
【請求項14】
請求項12記載の半導体装置の製造方法において、前記ダミー端子に対応する前記半導体チップの電極はノンコネクト電極であり、前記ダミー端子を前記半導体チップの前記ノンコネクト電極と接続することを特徴とする半導体装置の製造方法。
【請求項15】
請求項12記載の半導体装置の製造方法において、前記ダミー端子と、これに対応する前記半導体チップの電極とを突起電極を介して接続し、前記ダミー端子と前記第1の端子のいずれかとがチップ内配線によってGNDまたは電源に接続されていることを特徴とする半導体装置の製造方法。
【請求項16】
請求項12記載の半導体装置の製造方法において、前記ダミー端子と、これに対応する前記半導体チップの電極とを突起電極を介して接続し、前記ダミー端子と前記第1の端子のいずれかとが前記配線基板上の配線によってGNDまたは電源に接続されていることを特徴とする半導体装置の製造方法。
【請求項17】
半導体チップがフリップチップ接続される半導体装置の製造方法であって、
(a)主面と、裏面と、前記主面に列を成して設けられたフリップチップ接続用の複数の第1の端子と、前記第1の端子の列の端部に設けられた絶縁性壁部と、前記複数の第1の端子に近接して表面が貴金属めっきで覆われて設けられた第2の端子とを有しており、予め前記複数の第1の端子上に半田層が形成された配線基板を準備する工程と、
(b)前記配線基板の前記主面上に前記半導体チップを配置する工程と、
(c)前記半導体チップの電極上に接続された突起電極と、前記第1の端子上の前記半田層とを熱圧着によって接続して前記配線基板に前記半導体チップをフリップチップ接続する工程とを有することを特徴とする半導体装置の製造方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【公開番号】特開2006−49477(P2006−49477A)
【公開日】平成18年2月16日(2006.2.16)
【国際特許分類】
【出願番号】特願2004−226600(P2004−226600)
【出願日】平成16年8月3日(2004.8.3)
【出願人】(503121103)株式会社ルネサステクノロジ (4,790)
【Fターム(参考)】
【公開日】平成18年2月16日(2006.2.16)
【国際特許分類】
【出願日】平成16年8月3日(2004.8.3)
【出願人】(503121103)株式会社ルネサステクノロジ (4,790)
【Fターム(参考)】
[ Back to top ]